專利名稱：半導體集成電路及其檢查方法、液晶裝置及電子裝置的制作方法
技術領域：
本發(fā)明涉及半導體集成電路、液晶裝置及電子裝置、以及半導體集成電路的檢查方法。
在這種半導體集成電路中，例如根據電源接通復位信號，使鎖存電路的輸出初始化。然后，根據該鎖存電路的輸出，能設定半導體集成電路正常工作用的電壓、頻率等。半導體集成電路由于元件的離散而性能不同。為了解決該問題，在半導體集成電路出廠之前，例如利用熔絲元件的切斷等，調整鎖存電路的輸出，使各個半導體集成電路都能獲得適當的驅動條件。
將各個半導體集成電路被分割前的半導體晶片置于探針裝置中，實施這種調整。即，在探針裝置中，將探針接觸在半導體晶片上的芯片的全部焊區(qū)端子上，通過測試器進行各芯片的電氣測定。
可是，在晶片狀態(tài)的調整中，有時不能使半導體集成電路內的鎖存電路正常工作，不能將半導體集成電路內生成的基準電壓、基準頻率調整到適當的范圍。
本發(fā)明者等銳意追求其原因，結果發(fā)現(xiàn)了在晶片狀態(tài)等的調整時、以及半導體集成電路的實際使用時，原因在于半導體集成電路的驅動條件不同。
因此，本發(fā)明的目的在于提供一種在晶片狀態(tài)等的調整時以及出廠后的實際使用時，即使驅動條件不同，在任意情況下，都能使芯片電路適當地工作的半導體集成電路、液晶裝置及電子裝置、以及半導體集成電路的檢查方法。
本發(fā)明的一種形態(tài)的半導體集成電路備有至少在電源接通后根據輸入的輸入信號，生成有復位期間的復位信號的復位信號生成電路；備有根據上述復位信號，使鎖存器輸出初始化的初始化電路的至少一個鎖存電路；連接上述復位信號生成電路的第一焊區(qū)端子；以及連接上述初始化電路的輸出線的至少一個第二焊區(qū)端子。上述復位信號生成道路有以可變方式設定相當于上述復位信號的上述復位期間的脈寬的延遲電路。該延遲電路根據連接上述第一焊區(qū)端子的負載，可以改變上述脈寬。
如果采用本發(fā)明的這一形態(tài)，則在半導體集成電路被組裝到電子裝置中或通常使用時，由于不使用第一、第二焊區(qū)端子，所以不存在與其連接的負載。因此，初始化電路進行其初始化工作時所需要的時間短，由延遲電路設定的復位期間也變短。檢查半導體集成電路時，第一、第二焊區(qū)端子通過探針、電纜連接測試器，與其連接的負載電容增大。因此，雖然初始化電路進行其初始化工作時所需要的時間變長，但與其相一致，由延遲電路設定的復位期間也變長。因此，在任何情況下在復位期間內都能進行初始化工作，而且不需要增大延遲電路的面積。
這里，第一焊區(qū)端子可以連接延遲電路的輸出線，或者也可以連接延遲電路的輸入線。因為根據連接第一焊區(qū)電極的負載，能由延遲電路改變脈寬。
也可以將熔絲元件連接在初始化電路的輸出線上，根據該熔絲元件的斷開或短路狀態(tài)，確定鎖存器輸出的邏輯。
這里，構成復位信號生成電路的多個電路元件中，設第一焊區(qū)端子所連接的位置的前級電路元件的輸出阻抗為R1，連接第一焊區(qū)端子的負載電容為C1，初始化電路的輸出阻抗為R2，連接第二焊區(qū)端子的負載電容為C2時，最好以下關系成立C1·R1＞C2·R2如果這樣做，則能可靠地將復位期間設定得比初始化電路進行初始化所需要的時間長。
復位信號生成電路可以包括單拍(one shot)脈沖生成電路，它根據輸入信號、以及延遲電路將該輸入信號延遲后的延遲信號，生成具有相當于復位期間的脈寬的單拍的復位信號。
可以這樣代替上述結構，即，復位信號生成電路也可以包括根據輸入信號生成單拍脈沖的單拍脈沖生成電路；以及根據連接第一焊區(qū)端子的負載，由延遲電路改變該單拍脈沖的脈寬的脈寬可變電路。
最好在電源接通后至電源斷開的期間，輸入信號被多次輸入到復位信號生成電路中。由于噪聲等的原因，有時被初始化過的鎖存數據發(fā)生了變化。即使在此情況下，也能根據該鎖存信號變更后輸入的輸入信號，再次對鎖存器輸出進行初始化。
為此，最好再設置獲取電源接通復位信號和其他信號的邏輯和的邏輯和電路。如果將該邏輯和電路的輸出信號輸入復位信號生成電路，則能消除噪聲的不良影響。
這樣，能在半導體集成電路中設置根據可靠地初始化的鎖存器輸出來生成基準電壓的基準電壓生成電路。另外，還能設置根據來自該基準電壓生成電路的輸出電壓來生成多種電平的液晶驅動電壓的液晶驅動電壓生成電路。由于液晶驅動電壓直接影響圖像質量，所以要求的精度高，利用本發(fā)明能生成高精度的液晶驅動電壓。
此外，在半導體集成電路內還可以設置根據可靠地初始化的鎖存器輸出來發(fā)生基準頻率的基準頻率振蕩電路。另外，可以將來自該基準頻率振蕩電路的輸出頻率作為以交流方式驅動液晶用的交流化信號使用。液晶的交流化信號的頻率也影響畫面的閃爍等，所以也要求高精度，利用本發(fā)明能生成高精度的交流化信號。
如果利用上述這樣的半導體集成電路中構成的液晶驅動IC、以及用該液晶驅動IC驅動的液晶面板構成液晶裝置，則能實現(xiàn)畫面質量高、閃爍少的液晶顯示。另外，該液晶裝置能用作各種電子裝置的顯示部。
本發(fā)明的另一形態(tài)的半導體集成電路的檢查方法的特征在于包括使探針接觸半導體集成電路的多個焊區(qū)端子的第一工序；由上述半導體集成電路內的復位信號生成電路生成具有根據上述多個焊區(qū)端子中的與第一焊區(qū)端子連接的負載確定的脈寬的復位信號的第二工序；在具有初始化電路的至少一個鎖存電路中，由上述初始化電路根據上述復位信號對鎖存器輸出進行初始化的第三工序；以及通過上述多個焊區(qū)中的第二焊區(qū)，監(jiān)視上述初始化電路的輸出電壓的第四工序。
在本發(fā)明的方法中，也與本發(fā)明的裝置檢查時的作用相同，能將復位期間設定得比初始化電路的初始化工作所需要的時間長。
通過設置根據初始化了的鎖存器輸出來監(jiān)視設定的基準信號(電壓、頻率等)的第五工序，能檢查半導體集成電路的電氣特性。
另外，還能設置根據該第五工序中的監(jiān)視結果來切斷連接初始化電路的輸出線的熔絲元件的第六工序。通過切斷熔絲元件，能進行調整，以便消除半導體集成電路中的各種離散。
在該第六工序之后，還可以設置通過第二焊區(qū)端子監(jiān)視利用被切斷的熔絲元件變更了的初始化電路的輸出的第七工序。通過實施該第七工序，能判斷熔絲元件是否被切斷。
這里，在液晶驅動IC的情況下，在第五工序中進行監(jiān)視的基準信號可以作為生成多種電平的液晶驅動電壓用的成為基準的電壓、或以交流方式驅動液晶用的交流化信號。
圖1是本發(fā)明的第一實施例的半導體集成電路的主要部分的電路圖。
圖2是說明圖1所示的半導體集成電路的通常使用時的工作的時序圖。
圖3是說明在半導體晶片狀態(tài)下檢查圖1所示的半導體集成電路的工序用的平面圖。
圖4是說明圖1所示的半導體集成電路的檢查工序時的工作的時序圖。
圖5是表示圖1所示的半導體集成電路的焊區(qū)端子上連接的靜電保護電路之一例的電路圖。
圖6是表示圖1所示的半導體集成電路的焊區(qū)端子上連接的靜電保護電路的另一例的電路圖。
圖7是與圖1比較的比較例的半導體集成電路的電路圖。
圖8是說明圖7所示的半導體集成電路的檢查工序時的工作的時序圖。
圖9是本發(fā)明的第二實施例的半導體集成電路的主要部分的電路圖。
圖10是說明圖9所示的半導體集成電路的通常使用時的工作的時序圖。
圖11是說明圖9所示的半導體集成電路的檢查工序時的工作的時序圖。
圖12是本發(fā)明的第三實施例的半導體集成電路的主要部分的電路圖。
圖13是安裝了本發(fā)明的半導體集成電路的液晶裝置的簡略說明圖。
圖14是安裝了圖13所示的液晶裝置的電子裝置之一例的攜帶電話的簡略斜視圖。
圖15是圖13所示的液晶裝置中安裝的液晶驅動IC的框圖。
圖16是表示圖15所示的電源電路中配置的電路的圖。
圖17是表示圖15所示的振蕩電路中安裝的電路的圖。
圖18是表示圖16所示的電路檢查時的工作順序的流程圖。
以下，參照


本發(fā)明的實施例。
<第一實施例>
圖1表示本發(fā)明的第一實施例的半導體集成電路的主要部分。圖1所示的半導體集成電路有復位信號生成電路10和鎖存電路20。復位信號生成電路10由單拍脈沖生成電路構成。如圖2所示，在該復位信號生成電路10中，輸入電源接通后輸入的輸入信號(例如電源接通復位信號)11，如圖2所示，由復位信號生成電路10輸出具有在規(guī)定期間為低電平的復位期間T1的復位信號12。該復位信號生成電路10有倒相器13、延遲電路14、以及“與非”門15。輸入信號11被輸入“與非”門15的一個輸入端。輸入信號11經由倒相器13及延遲電路14被延遲了的延遲信號(參照圖2)被輸入“與非”門15的另一個輸入端。因此，如圖2所示，作為“與非”門15的輸出的復位信號12在從輸入信號11的上升沿開始至延遲信號16的上升沿為止的兩者之間變成具有呈低電平的復位期間T1的單拍脈沖。
在鎖存電路20中，作為鎖存器輸出21，能獲得與熔絲元件22的短路或斷開狀態(tài)相對應的邏輯。該鎖存電路20除了熔絲元件22以外，還有具有作為初始化電路功能的“與非”門23、以及使“與非”門23的輸出線的電位倒相后取出鎖存器輸出21的倒相器24。復位信號12和鎖存器輸出21被輸入“與非”門23。
熔絲元件22連接在“與非”門23的輸出線和地之間。該熔絲元件22通常由多晶硅或鋁等形成。而且，該熔絲元件22用來維持半導體集成電路固有的信息。就是說，在半導體集成電路的檢查工序等中，能使熔絲元件22繼續(xù)維持短路狀態(tài)、或者例如由高壓產生的居里熱而將熔絲元件22熔斷，從而呈斷開狀態(tài)。這樣，熔絲元件22能呈短路狀態(tài)和斷開狀態(tài)兩者中的任意一種狀態(tài)，能根據其各種狀態(tài)，確定鎖存器輸出21的邏輯。
另外，如圖3所示，在圖1所示的半導體集成電路中備有多個焊區(qū)端子，但在圖1中只示出了半導體制造廠使用的兩個焊區(qū)端子。其中的一個是延遲控制端子(第一焊區(qū)端子)32，另一個是熔絲端子(第二焊區(qū)端子)34。
延遲控制端子32連接在復位信號生成電路10的延遲電路14的例如輸出線上，熔絲端子34連接在“與非”門23的輸出線上。如圖3所示，在半導體晶片的狀態(tài)下檢查半導體集成電路時，探針40被接觸在包括該延遲控制端子32及熔絲端子34在內的全部焊區(qū)端子上。購買了圖1所示的半導體集成電路的顧客不使用延遲控制端子32及熔絲端子34。
(通常使用時的工作)該半導體集成電路被安裝在電子裝置中之后通常使用時，延遲控制端子32及熔絲端子34上不存在連接的負載。該通常使用時的工作情況如下。
來自鎖存電路20的鎖存器輸出21在半導體集成電路的電源接通時的狀態(tài)下，呈高電平還是低電平尚未確定。因此，電源接通后例如將輸入的電源接通復位信號作為輸入信號11，對鎖存器輸出21進行初始化。
根據輸入信號11，由復位信號生成電路10生成復位信號12。這里，通常使用時，由延遲電路14延遲輸入信號11的量取決于構成延遲電路14的倒相器等的延遲元件。因為延遲控制端子32上未連接負載。如圖2所示，該通常使用時由復位信號生成電路10輸出的復位信號12有呈低電平的復位期間T1。
該復位信號12被輸入鎖存電路20的“與非”門23。這時，如果復位信號12呈低電平，則不管鎖存器輸出21的邏輯如何，“與非”門23的輸出一定呈高電平。這里，“與非”門23的輸出電位(熔絲端子34的電位)在電源接通時雖然不確定，但假定為低電平時，如圖2所示，被上升為高電平。
熔絲端子34的電位從低電平上升到高電平所需要的時間T2(參照圖2)與“與非”門23的輸出阻抗、以及由“與非”門23的輸出線上連接的寄生電容、負載電容決定的時間常數τ有關。通常使用時，由于熔絲端子34上不連接負載，所以時間T2比較短。因此，在復位期間T1內有余裕，熔絲端子34的電位被初始化。
這里，如果熔絲元件22呈斷開狀態(tài)，則由倒相器24使“與非”門23的輸出(高電平)倒相，鎖存器輸出21被初始化為低電平。這意味著“與非”門23構成初始化電路。該初始化之后，即使復位信號12從低電平變?yōu)楦唠娖?，鎖存器輸出21也維持低電平。
另一方面，在熔絲元件22呈短路狀態(tài)的情況下，與上述不同，必須使鎖存器輸出21呈高電平。這時，利用“與非”門23的輸出線接地，使倒相器24的輸入為低電平，作為其倒相輸出的鎖存器輸出21變成高電平。
即，如圖2所示，如果復位信號12呈低電平，則與上述相同，“與非”門23的輸出變成高電平。其另一方面，由于熔絲元件22呈短路狀態(tài)，所以“與非”門23的輸出線通過熔絲元件22接地。這里，如圖1所示，設“與非”門23高電平輸出時的輸出阻抗為RA，熔絲元件22的電阻值為RB。這時，熔絲端子34的電壓V1和“與非”門23的輸出電壓V2之間，下式成立。
V1=V2·RB／(RA+RB)這里，由于熔絲元件22容易熔斷，所以熔絲元件22的電阻值RB為數百Ω至數KΩ。由上式可知，為了使倒相器24的輸入為低電平，將“與非”門23的輸出阻抗RA設定得比熔絲元件22的電阻值RB大很多即可。
另外，鎖存器輸出21被初始化為高電平后，復位信號12即使由低電平變?yōu)楦唠娖?，鎖存器輸出12仍保持高電平。
這樣，電源接通時電位不確定的鎖存器輸出21被作為初始化電路的“與非”門23初始化，如果熔絲元件22呈斷開狀態(tài)，則鎖存器輸出21為低電平，如果熔絲元件22呈短路狀態(tài)，則為高電平。
因此，利用該鎖存器輸出21，能設定與熔絲元件22的短路或斷開狀態(tài)對應的半導體集成電路固有的信息。另外，將在后面說明其詳細情況。
另外，通常使用時的復位期間T1能設定得較短，使其與“與非”門23的工作時間T2一致。如果復位期間T1短，則具有能降低消耗功率的效果。這是因為在熔絲元件22呈短路狀態(tài)時的復位期間T1內，生成電源→“與非”門23→熔絲元件22→地這樣的電流路徑。另外，由于復位期間T1短也可以，所以不需要增大延遲電路14的規(guī)模，具有其專有面積小也可以的優(yōu)點。
(半導體集成電路的檢查工序)在安裝在半導體晶片上還未斷開的狀態(tài)下，利用探針裝置檢查半導體集成電路的電氣特性。如圖3所示，這時將探針40接觸在半導體集成電路的全部焊區(qū)端子30、32、34…上。
通過電纜等長的布線路徑，將測試器連接在該各個探針40上。因此，與上述的通常使用時不同，大負載被連接在延遲控制端子32及熔絲端子34上。該負載是探針及電纜的布線電容、測試器的輸入輸出寄生電容等。
這時，由于熔絲端子34上連接的負載的原因，鎖存電路20的工作時間必須更長。因此，鎖存電路20的工作在通常使用時用的圖2所示的復位期間T1內不會結束。
這里，由于上述的原因，“與非”門23的輸出阻抗RA被設定得比熔絲元件22的電阻值RB大很多。時間常數表示為τ=C(電容)×R(電阻值)，但該時間常數τ中，如果電阻值(輸出阻抗RA)大，則電容(C)變化，由此，時間常數τ變化的絕對值增大。
因此，除圖中未示出的靜電保護電路的寄生電容(將在后面詳述)外，在通過熔絲端子34將負載電容連接到“與非”門23的輸出線上時，“與非”門23中的工作時間大幅度增加。
因此，在圖1所示的半導體集成電路中，除了由構成延遲電路14的多級倒相器等的延遲元件設定的延遲時間外，還要加上由附加在延遲控制端子32上的寄生電容、負載電容決定的延遲時間，將復位信號12的復位期間設定得比圖2所示的期間T1長，為圖4所示的期間T3。
圖4是表示熔絲元件22呈斷開狀態(tài)時的鎖存器輸出21的初始化工作的時序圖。
如圖4所示，在探針40接觸在延遲控制端子32上的狀態(tài)下，輸入信號11變成高電平后，呈低電平的復位信號12的復位期間T3變得比圖2所示的復位期間T1長。
另一方面，如圖4所示，在探針40接觸在熔絲端子34上的狀態(tài)下，由于電源接通時熔絲端子34的不確定電位是低電平，所以通過“與非”門23的工作而上升到高電平所需要的時間為T4。該時間T4比圖2所示的通常使用時對應的時間T2長。
可是，在本實施例中，將復位期間T3設定得比鎖存電路20的工作時間T4長。因此，在復位期間T3內，能將熔絲端子34的不確定電位低電平提升到高電平。
同樣，在復位期間T3內，能將由倒相器24把“與非”門23的輸出倒相后獲得的鎖存器輸出21從不確定電位高電平初始化為低電平。
因此，在本實施例中，如果通常使用時將復位期間T1設定為必要的最低限度，則在半導體集成電路的檢查工序中，即使探針40、電纜及測試器等的負載電容附加在熔絲端子34上，也能使鎖存電路20穩(wěn)定地工作。
(關于連接在焊區(qū)端子上的電容等)首先，說明寄生電容。由于采用極其微細的規(guī)則制造半導體集成電路，所以必須有防止來自外部的靜電影響的保護電路。圖5表示采用GCD(Gate Controlled Diode柵控二極管)的靜電保護電路之一例。如圖5所示，圖3所示的焊區(qū)端子30、32、34等上連接由高濃度的擴散層等形成的保護電阻50、52、以及為了獲得足夠的靜電耐壓性能而具有通常為數百微米左右的較寬的柵極寬度的保護晶體管54、56。
這里，保護晶體管54、56的寄生電容C(硅上的半導體結電容)能由下式算出。[式1]C=ϵsi·ϵ·q·ND2(VA+VB)]]>式中，εsi硅(Si)的相對介電常數ε真空中的相對介電常數q電荷量ND受主的濃度VA結間功函數差
VB偏壓根據該式算出寄生電容C。首先，施加3V時每單位面積的電容C一般為0．01～0．05pF／mm2。假定漏極面積為500μm×3μm，則W=500μm的保護晶體管的寄生電容C約為0．01～0．05pF。
該寄生電容C的值由于半導體集成電路的制造工藝的離散等而變化。因此，在使半導體集成電路以10～100MHz的高速工作的情況下，就是說在復位信號12的脈沖數為數十ns～數百ns的情況下，該寄生電容C作為時間常數已不能忽視。另外，近年來由于半導體工藝的微細化的進步，靜電保護電路所要求的耐壓變得更高，寄生電容C也不得不增大。
圖6表示使用二極管60、62的靜電保護電路。二極管60、62的面積為數百μm2，與圖5中的靜電保護電路的情況一樣，高速工作時不能忽視寄生電容C。
其次，說明連接在焊區(qū)端子30、32、34上的負載電容。半導體集成電路的電氣測定所必要的焊區(qū)端子30、32在其檢查工序中，通過探針40、電纜等連接在LSI測試器上。LSI測試器的輸入輸出電容一般為10pF～100pF，它成為負載電容。
在檢查時使鎖存器輸出20工作時，如上所述，起因于該大的負載電容，工作時間變長。因此，在本實施例中設有延遲控制端子32，檢查時也要將探針40接觸在延遲控制端子32上，使復位信號12的復位期間隨著連接在該延遲控制端子32上的負載電容而延長。
這里，設圖1所示的延遲電路14的輸出阻抗為R1，連接在延遲控制端子32上的負載電容為C1，“與非”門23的輸出阻抗為R2，將熔絲端子34連接的負載電容定義為C2。這時，如果C1·R1＞C2·R2的關系成立，則即使在檢查工序中，時期T3、T4的關系為T3＞T4，能防止鎖存電路20誤操作。
(比較例的說明)圖7表示作為比較例的半導體集成電路的主要部分，圖8表示檢查時的初始化工作的時序圖。
在圖7所示的比較例中，有與圖1相同的復位信號生成電路70、鎖存電路72及熔絲端子74，但與圖1所示的實施例不同，未設置延遲控制端子32。如果如圖3所示檢查該比較例的電路，則如圖8所示，鎖存電路72的工作時間按照連接在熔絲端子74上的負載而延長到T4。其另一方面，復位信號71的復位期間T1只由復位信號生成電路內的延遲元件決定。因此，通過“與非”門23的工作，電源接通時的熔絲端子74的不確定電位從低電平上升到高電平所需要的時間T4變得比圖8所示的復位期間T1長。因此，如圖8所示，熔絲端子74的不確定電位低電平不被初始化，而保持不確定電位低電平。其結果，鎖存器輸出73也維持作為不確定電位的高電平電位，而不是成為熔絲元件75呈斷開狀態(tài)時所應獲得的低電平電位。
因此，如果采用比較例的結構，則熔絲端子74的電位及鎖存器輸出73不被初始化，仍為不確定，所以不能實施正確的電氣測定檢查。
為了防止發(fā)生這種情況，如果延長復位期間T1，則檢查時能使鎖存電路72穩(wěn)定地工作?？墒牵瑸榇?，不得不增大復位信號生成電路70內的延遲電路的面積。另外，通常使用時鎖存電路72消耗的電力增大，在攜帶電話機等中會產生致命的缺點。
<第二實施例>
圖9表示本發(fā)明的第二實施例的半導體集成電路的主要部分。圖9所示的半導體集成電路由單拍脈沖生成電路80和脈寬可變電路90構成復位脈沖生成電路，這一點與圖1所示的電路不同。因此，圖9所示的部件中，具有與圖1相同功能的部件標以與圖1相同的符號，其詳細說明從略。
圖9所示的單拍脈沖生成電路80由與圖1所示的復位信號生成電路10相同的電路元件構成，有倒相器82、延遲電路83及“與非”門84。延遲控制端子32未連接在該延遲電路83上。因此，如圖10所示，圖9所示的單拍脈沖生成電路80通過輸入輸入信號11，生成脈寬TA始終一定的單拍脈沖81。
如圖10或圖11所示，圖9所示的脈寬可變電路90生成將單拍脈沖中81的脈寬TA變更為更寬的脈寬TB或TC的復位信號91。
該脈寬可變電路90有倒相器92、93、由兩個“或非”門94、95構成的RS(置位·復位)鎖存電路96、以及延遲電路97。延遲控制端子32連接在延遲電路97的輸出線上。
圖10表示通常使用時鎖存器輸出的初始化工作情況。圖11示出了半導體集成電路的檢查時的鎖存器輸出的初始化工作。圖10對應于圖2，圖11對應于圖4。在圖10及圖11中，單拍脈沖81的脈寬TA都相等，但由于連接在延遲控制端子32上的負載不同，所以關于復位信號的脈寬，圖11所示的脈寬TC比圖10所示的脈寬TB寬。因此，在該第二實施例中，也能發(fā)揮與第一實施例相同的效果。
<第三實施例>
該第三實施例變更輸入圖1或圖9所示的單拍脈沖生成電路10、90的輸入信號。如圖12所示，“或”門16的輸出線連接在單拍脈沖生成電路10(90)的輸入端上。電源接通復位信號17和其他信號18被輸入該“或”門16。
如果電源接通復位信號17變成高電平，則“或”門16的輸出呈高電平，能獲得上述的第一、第二實施例中說明過的輸入信號11。
在該第三實施例中，通過使輸入“或”門16的其他信號18呈高電平，對鎖存器輸出多次進行初始化。
圖1或圖9所示的單拍脈沖生成電路10、90只根據電源接通復位信號，生成單拍脈沖，所以電源接通后只能進行一次鎖存器輸出的初始化。
可是，該半導體集成電路容易受從熔絲端子34進入的靜電等的噪聲的影響。如果鎖存電路由于該噪聲而誤操作，使得初始化后的鎖存數據發(fā)生變化，則將導致機器的誤操作。只要不再次接通電源、使電源接通復位信號激活，就不能消除該誤操作。
因此，在該第三實施例中，從電源接通后到電源斷開之前，定期或不確定期地多次實施鎖存器輸出的初始化。
作為其他信號，可以利用圖1或圖9所示的半導體集成電路連接的微控制器在工作期間從該微控制器輸出的信號。例如，在圖1或圖9所示的半導體集成電路內內置了存儲器的情況下，作為其他信號18，可以使用寫入信號、讀出信號等。或者作為其他信號18還能利用測試模式解除信號。由于這些各種信號在微計算機工作期間以一定頻度被激活，所以能以該頻度使鎖存器輸出初始化。
另外，在電源接通復位信號17及其他信號18被弱激活的情況下，作為邏輯電路，可用“或非”門代替“或”門。
<第四實施例>
其次，說明將本發(fā)明的半導體集成電路應用于液晶驅動IC中，并將安裝了包括該液晶驅動IC的液晶裝置的電子裝置作為攜帶電話機的實施例。
(液晶裝置的總體概要)本實施例的液晶裝置有圖13所示的結構。該液晶裝置100有將液晶114密封在兩個玻璃基板110、112之間的液晶面板，液晶顯示驅動IC120被安裝在一個玻璃基板110上。該玻璃基板110和安裝了MPU210的印刷電路板200用連接器(例如斑紋橡膠等彈性連接部件)130連接。另外，圖1所示的液晶裝置100如果是透射型液晶裝置，則裝有背照光源或側照光源，但如果是反射型的，則不需要光源。
如圖14所示，該液晶裝置100配置在攜帶電話機300上，且使液晶顯示部120露出。攜帶電話機300除了液晶顯示部120以外，還有受話部310、送話部320、操作部330、以及天線340等。而且，MPU210根據由天線340接收的信息、或通過操作部330操作輸入的信息，將指令數據或顯示數據輸出給液晶驅動IC120。
(液晶顯示驅動IC)圖15是表示液晶顯示驅動IC的框圖。在圖15中，在該液晶顯示驅動IC120中設有電源電路400、顯示存儲器例如顯示數據RAM402、作為顯示驅動器的分分段(SEG)驅動器404及共用(COM)驅動器406、振蕩電路408、顯示時序發(fā)生電路410等液晶驅動所必要的構成部分。顯示數據RAM402備有(132×65個)存儲元件，該數目與在132條分分段電極SEGO～SEG131和65條共用電極COMO～COM64的交點上形成的像素數目相同。
在液晶顯示驅動IC120中還設有MPU接口412、指令譯碼器414、內部總線416。由指令譯碼器414譯碼后的指令數據除了用作電源電路400、顯示時序發(fā)生電路410的工作指令外，還被用來指定連接在顯示數據RAM402上的頁地址電路420、列地址電路422、行地址電路424的各地址。
另一方面，并行的顯示數據通過內部總線416、顯示數據RAM402的I／O緩沖器426，按照由指令指定的頁及列的各地址，被寫入顯示數據RAM402內的存儲元件中。
顯示數據RAM402具有作為液晶顯示部的半幀存儲器或幀存儲器的功能。根據來自顯示時序發(fā)生電路410的時序信號，進行地址指定，將被寫入顯示數據RAM402中的顯示數據讀出后，鎖存在顯示數據鎖存電路428中。被鎖存在顯示數據鎖存電路428中的顯示數據被分段(SEG)驅動器404變換成液晶驅動所必要的例如5電平的電位V1～V5后，被供給液晶顯示部的分段電極SEGO～SEG131。
根據來自顯示時序發(fā)生電路410的時序信號，一邊切換共用電極COM0～COM64的選擇，一邊進行對該分段電極SEG0～SEG131的電位供給，液晶顯示部被驅動而顯示。
該液晶驅動IC120中設有檢查電路430。該檢查電路430在檢查模式時將檢查所必要的信號(例如輸入信號11等)輸出給電源電路400及顯示時序發(fā)生電路410等。另外檢查電路430通過MPU接口412，將來自各電路400、410的輸出取出到外部，能監(jiān)視該輸出。
圖1或圖9所示的電路能設置在圖1 5所示的液晶驅動IC120內的電源電路400及顯示時序發(fā)生電路410等中。
該電源電路400、顯示時序發(fā)生電路410中設置的復位信號生成電路及鎖存電路之一例分別示于圖16、圖17。
在圖16中示出了多個例如4個鎖存電路20A～20D，它們分別輸入來自圖1所示的一個復位信號生成電路10的復位信號12。通過使分別設置在鎖存電路20A～20D中的熔絲元件22呈短路或斷開狀態(tài)，能生成24=16種組合的鎖存器數據。
在圖16中還示出了液晶基準電壓生成電路500、IC基準電壓生成電路502、以及液晶驅動電壓生成電路504。
液晶基準電壓生成電路500根據來自4個鎖存電路20A～20D的4位鎖存器輸出21A～21D、以及來自IC基準電壓生成電路502的IC基準電壓，生成液晶基準電壓Vref。液晶驅動電壓生成電路504根據液晶基準電壓Vref，生成多種電平的液晶驅動電壓VO(VDD)～V5。生成該液晶驅動電壓時可使用電阻分割，也可采用充電泵方式的升壓電路。
圖17表示調整以交流方式驅動液晶用的交流化信號FR的電路。該圖17所示的電路設置在顯示時序發(fā)生電路410內。
在圖17中，交流化信號生成電路510由RC振蕩電路構成，該RC振蕩電路根據來自4個鎖存電路20A～20D的4位鎖存器輸出21A～21D，可改變振蕩頻率。
這里，能調整液晶基準電壓Vref及交流化信號FR的原因如下。
首先，就液晶基準電壓Vref而言，成為其源的IC基準電壓的離散高達±8～10％。其另一方面，液晶基準電壓Vref所要求的離散為±1％。這是因為，如果液晶基準電壓Vref的離散大，則液晶顯示畫面的反差小，濃淡發(fā)生離散。
其次，就交流化信號而言，其頻率要求80Hz±10％。如果交流化信號的頻率下降到熒光燈的驅動頻率50／60Hz左右，則在液晶畫面上發(fā)生閃爍。反之，如果交流化信號的頻率高達100／120Hz左右，則在液晶畫面上發(fā)生閃爍，而且消耗電力增大。
可是，雖然RC振蕩電路的電容(C)精度較高，但電阻值(R)的離散也有±15～20％，如果再加上晶體管性能的離散，振蕩輸出的離散達到±30％，因此，有必要同時調整液晶基準電壓Vref及交流化信號FR。圖18是表示調整液晶基準電壓Vref的方法的流程圖。該方法作為上述的半導體集成電路的一種電氣特性檢查來實施，通過將探針40接觸在液晶驅動IC(呈半導體晶片狀態(tài))的全部焊區(qū)端子上來實施。
在圖18中，在步驟1中首先在4個熔絲元件22未被切斷的狀態(tài)下，監(jiān)視4個熔絲端子34的電壓。其次，監(jiān)視液晶驅動基準電壓生成電路502生成的液晶基準電壓Vref(步驟2)。該電壓能由圖15所示的電源電路400通過檢查電路416、MPU接口412取出到外部。
在步驟3中，將監(jiān)視結果與目標值進行比較，在步驟4中有偏移的情況下，在步驟5中確定切斷某一個熔絲元件22。
然后，用上述的方法切斷在步驟5中確定的一個或多個熔絲元件22(步驟6)。
然后，監(jiān)視與被切斷的熔絲元件22連接的熔絲端子32的電壓(步驟7)。其次，對在步驟1、7中分別監(jiān)視的電壓之間進行比較(步驟8)，判斷是否切斷了熔絲元件22(步驟9)。如果步驟9的判斷結果為“是”，則切斷熔絲元件22之后再次監(jiān)視液晶基準電壓Vref(步驟10)。而且，如果該監(jiān)視結果在目標值的范圍內(步驟11，是)，則夜晶基準電壓Vref的調整結束。
另外，與圖18中的流程同樣地實施交流化信號頻率的調整方法。
這時，在圖18所示的步驟1、7中，監(jiān)視熔絲端子34的電壓。在實施該步驟1、7之前，實施上述的鎖存器輸出的初始化。因此，能準確地實施在步驟1、7中實施的熔絲端子34的電壓監(jiān)視。
另外，本發(fā)明不限定于上述的實施例，在本發(fā)明的要旨范圍內可以進行各種變形。
例如，在上述的各種實施例中，復位信號生成電路包括單拍脈沖生成電路，但如果輸入信號本身有脈寬，則可只用脈寬可變電路構成復位信號生成電路。
另外，例如以圖1為例，延遲控制端子32不一定限于連接在延遲電路14的輸出線上。例如，也可以連接在延遲電路14的輸入線上。在此情況下，其連接點的前級的倒相器13的輸出阻抗、以及連接在延遲控制端子32上的負載成為改變復位信號的復位期間長短的主要因素。
另外，熔絲元件是確定鎖存器輸出的邏輯的邏輯確定裝置之一例，也可以不使用熔絲元件。
另外，本發(fā)明的半導體集成電路不限于用于液晶顯示，能適用于其他各種用途的半導體集成電路。本發(fā)明的電子裝置也不限于攜帶電話，能適用于安裝了本發(fā)明的半導體集成電路或液晶裝置的其他各種電子裝置。
權利要求
1．一種半導體集成電路，其特征在于備有至少在電源剛接通后根據所輸入的輸入信號，生成有復位期間的復位信號的復位信號生成電路；備有根據上述復位信號使鎖存器輸出初始化的初始化電路的至少一個鎖存電路；連接到上述復位信號生成電路上的第一焊區(qū)端子；以及連接到上述初始化電路的輸出線上的至少一個第二焊區(qū)端子，上述復位信號生成道路有以可變方式設定相當于上述復位信號的上述復位期間的脈寬的延遲電路，上述延遲電路根據連接到上述第一焊區(qū)端子上的負載，使上述脈寬可變。
2．根據權利要求1所述的半導體集成電路，其特征在于將上述第一焊區(qū)端子連接到上述延遲電路的輸出線上。
3．根據權利要求1所述的半導體集成電路，其特征在于將上述第一焊區(qū)端子連接到上述延遲電路的輸入線上。
4．根據權利要求1所述的半導體集成電路，其特征在于還有連接到初始化電路的輸出線上的熔絲元件，根據上述熔絲元件的斷開或短路狀態(tài)，確定鎖存器輸出的邏輯。
5．根據權利要求1所述的半導體集成電路，其特征在于在將構成上述復位信號生成電路的多個電路元件中的上述第一焊區(qū)端子被連接的位置的前級電路元件的輸出阻抗設為R1，連接到上述第一焊區(qū)端子上的負載電容設為C1，上述初始化電路的輸出阻抗設為R2，連接到上述第二焊區(qū)端子上的負載電容為C2時，以下關系成立。C1·R1＞C2·R2
6．根據權利要求1所述的半導體集成電路，其特征在于上述復位信號生成電路包括單拍脈沖生成電路，該單拍脈沖生成電路根據上述輸入信號以及由上述延遲電路使上述輸入信號延遲后的延遲信號，生成具有相當于上述復位期間的脈寬的單拍的復位信號。
7．根據權利要求1所述的半導體集成電路，其特征在于上述復位信號生成電路有根據上述輸入信號生成單拍脈沖的單拍脈沖生成電路；以及根據包括上述延遲電路在內的連接到上述第一焊區(qū)端子上的負載，使上述單拍脈沖的脈寬可變的脈寬可變電路。
8．根據權利要求1所述的半導體集成電路，其特征在于在上述電源接通后至電源斷開的期間內，上述輸入信號被多次輸入上述復位信號生成電路中。
9．根據權利要求8所述的半導體集成電路，其特征在于還有獲取電源接通復位信號和其他信號的邏輯和的邏輯和電路，上述邏輯和電路的輸出信號是輸入上述復位信號生成電路的上述輸入信號。
10．根據權利要求1所述的半導體集成電路，其特征在于還有根據上述鎖存器輸出來生成基準電壓的基準電壓生成電路。
11．根據權利要求10所述的半導體集成電路，其特征在于還有根據來自上述基準電壓生成電路的輸出電壓生成多種電平的液晶驅動電壓的液晶驅動電壓生成電路。
12．根據權利要求1所述的半導體集成電路，其特征在于還有根據上述鎖存器輸出發(fā)生基準頻率的基準頻率振蕩電路。
13．根據權利要求12所述的半導體集成電路，其特征在于將來自上述基準頻率振蕩電路的輸出頻率作為以交流方式驅動液晶用的交流化信號來使用。
14．一種液晶裝置，其特征在于，具有由權利要求1所述的半導體集成電路構成的液晶驅動IC；以及用上述液晶驅動IC驅動的液晶面板。
15．一種電子裝置，其特征在于，具有權利要求14所述的液晶裝置。
16．一種半導體集成電路的檢查方法，其特征在于，具有使探針接觸半導體集成電路的多個焊區(qū)端子的第一工序；由上述半導體集成電路內的復位信號生成電路生成具有根據連接到上述多個焊區(qū)端子中的第一焊區(qū)端子上的負載確定的脈寬的復位信號的第二工序；在具有初始化電路的至少一個鎖存電路中，由上述初始化電路根據上述復位信號對鎖存器輸出進行初始化的第三工序；以及通過上述多個焊區(qū)中的第二焊區(qū)，監(jiān)視上述初始化電路的輸出電壓的第四工序。
17．根據權利要求16所述的半導體集成電路的檢查方法，其特征在于還有根據初始化了的鎖存器輸出，監(jiān)視被設定的基準信號的第五工序；以及根據上述第五工序中的監(jiān)視結果，切斷連接到上述初始化電路的輸出線上的熔絲元件的第六工序。
18．根據權利要求17所述的半導體集成電路的檢查方法，其特征在于在上述第六工序之后，還有通過上述第二焊區(qū)端子來監(jiān)視利用被切斷的上述熔絲元件變更了的上述初始化電路的輸出的第七工序。
19．根據權利要求17所述的半導體集成電路的檢查方法，其特征在于在上述第五工序中進行監(jiān)視的基準信號是成為生成多種電平的液晶驅動電壓用的基準的電壓。
20．根據權利要求17所述的半導體集成電路的檢查方法，其特征在于在上述第五工序中進行監(jiān)視的基準信號是以交流方式驅動液晶用的交流化信號。
全文摘要
一種使脈寬可變的半導體集成電路,在檢查工序是,使對鎖存器輸出進行初始化的復位信號的脈寬較寬,在通常使用時使該脈寬較窄。該半導體集成電路有:根據電源接通復位信號生成復位信號的復位信號生成電路;以及備有根據該復位信號使鎖存器輸出初始化的初始化電路的鎖存電路。復位信號生成道路有以可變方式設定相當于復位信號的復位期間的脈寬的延遲電路。
文檔編號G01R31/3187GK1282108SQ0012173
公開日2001年1月31日 申請日期2000年7月24日 優(yōu)先權日1999年7月23日
發(fā)明者青木茂樹, 上條治雄 申請人:精工愛普生株式會社