專利名稱：一種基于fpga實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明屬于系統(tǒng)信號(hào)檢測(cè)領(lǐng)域中的風(fēng)扇測(cè)速技術(shù)方向，提供了一種利用FPGA對(duì)風(fēng)扇測(cè)速的系統(tǒng)和方法。
背景技術(shù)：
在PC系統(tǒng)或板卡系統(tǒng)上，風(fēng)扇已成為必不可少的散熱設(shè)備?，F(xiàn)有的對(duì)風(fēng)扇轉(zhuǎn)速檢測(cè)的專利一般以在生產(chǎn)試制階段檢測(cè)風(fēng)扇質(zhì)量為主，本專利僅針對(duì)質(zhì)量良好的風(fēng)扇在工作場(chǎng)合正常上電后的速度檢測(cè)，用于系統(tǒng)監(jiān)控。目前常用的大部分風(fēng)扇是PWM風(fēng)扇，其中PWM 是全稱是ftilse Width Modulation(脈沖寬度調(diào)制)，風(fēng)扇測(cè)速通常是按照脈沖寬度的百分比(占空比)進(jìn)行的，其他的一些PWM風(fēng)扇也存在一些測(cè)速方式，如用信號(hào)發(fā)生器產(chǎn)生所需要的一定頻率、占空比的PWM波，再用轉(zhuǎn)速計(jì)對(duì)比測(cè)出風(fēng)扇的轉(zhuǎn)速；其他一些檢測(cè)方式是根據(jù)風(fēng)扇的料號(hào)參數(shù)及占空比進(jìn)行轉(zhuǎn)數(shù)對(duì)比測(cè)試出風(fēng)扇的轉(zhuǎn)速。但是以上這些檢測(cè)方法所需設(shè)備眾多，占用空間較大，測(cè)試過(guò)程相對(duì)比較麻煩，且測(cè)出的轉(zhuǎn)速精度并不是很高。專利申請(qǐng)?zhí)朇N200510102113. 3，名稱為風(fēng)扇轉(zhuǎn)速檢測(cè)裝置及方法的專利中提出利用計(jì)算機(jī)、單片機(jī)、電源、繼電器等設(shè)備對(duì)風(fēng)扇進(jìn)行速度檢測(cè)的裝置，該專利裝置以檢測(cè)風(fēng)扇質(zhì)量為主，間接提供了一種風(fēng)扇測(cè)速的方法，其利用計(jì)算機(jī)設(shè)置風(fēng)扇料號(hào)參數(shù)并保存在單片機(jī)中，在一定測(cè)試時(shí)間范圍內(nèi)利用單片機(jī)對(duì)風(fēng)扇傳感器送來(lái)的信號(hào)進(jìn)行轉(zhuǎn)速計(jì)算，并參考已有數(shù)據(jù)獲得轉(zhuǎn)速偏差，其中轉(zhuǎn)速計(jì)算僅提到利用一個(gè)計(jì)數(shù)器對(duì)捕獲的脈沖信號(hào)頻率乘以轉(zhuǎn)速因子獲得風(fēng)扇的轉(zhuǎn)速，但并未給出具體的實(shí)施方法。該專利整套裝置側(cè)重于對(duì)風(fēng)扇的質(zhì)量檢測(cè)，對(duì)具體的風(fēng)扇測(cè)速方法無(wú)詳細(xì)描述。專利申請(qǐng)?zhí)朇N200920035752. 6，名稱為風(fēng)扇測(cè)速裝置的專利中以電動(dòng)車充電器的風(fēng)扇為主，給出了一種利用信號(hào)放大器、傳感器、比較器等設(shè)備測(cè)量風(fēng)扇轉(zhuǎn)速的方法，此方法僅適用于生產(chǎn)線的測(cè)量，用于給出是否合格產(chǎn)品的結(jié)果，其中的測(cè)速方法是依據(jù)PWM的波形和風(fēng)扇的料號(hào)查詢進(jìn)行。專利申請(qǐng)?zhí)朇N200610123553. 1，名稱為檢測(cè)風(fēng)扇轉(zhuǎn)速的檢測(cè)裝置及方法的專利中提出一種利用光電感測(cè)設(shè)備，并依據(jù)風(fēng)扇轉(zhuǎn)速不同時(shí)對(duì)應(yīng)的光信號(hào)強(qiáng)弱差別進(jìn)行轉(zhuǎn)速的測(cè)試，該專利也是主要用于生產(chǎn)檢測(cè)，且裝置所用設(shè)備較多，測(cè)速精度較差。

發(fā)明內(nèi)容
本發(fā)明克服現(xiàn)有技術(shù)不足，在有風(fēng)扇的FPGA板卡上幾乎不會(huì)增加額外的設(shè)備，唯一的要求是將風(fēng)扇的信號(hào)通過(guò)OC門(mén)輸入；在FPGA內(nèi)部此方案也不會(huì)占用太多資源，是板卡系統(tǒng)上一個(gè)非常實(shí)用的增值功能；精確的風(fēng)扇轉(zhuǎn)速結(jié)果也可以作為判斷板卡工作溫度或是否有異常的參考。本發(fā)明提供了一種基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，F(xiàn)PGA內(nèi)部包括同步模塊(1)，用于同步風(fēng)扇速度信號(hào)；計(jì)數(shù)模塊O)，用于記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿
4開(kāi)始的所有上升沿的個(gè)數(shù)；采樣模塊(3)，將當(dāng)前所述計(jì)數(shù)模塊O)的計(jì)數(shù)值采樣并進(jìn)行寄存；計(jì)算模塊G)，用于接收采樣模塊(3)寄存的結(jié)果，并計(jì)算出風(fēng)扇轉(zhuǎn)速。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，F(xiàn)PGA內(nèi)部包括計(jì)時(shí)器模塊(6)， 其計(jì)時(shí)周期作為所述采樣模塊(3)的采樣時(shí)間點(diǎn)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，F(xiàn)PGA內(nèi)部包括系統(tǒng)時(shí)鐘(5)，該系統(tǒng)時(shí)鐘模塊( 為所有模塊提供250MHz的時(shí)鐘。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，風(fēng)扇速度信號(hào)以電平信號(hào)的形式輸入至所述FPGA。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，電平信號(hào)同風(fēng)扇的轉(zhuǎn)速相關(guān)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，電平信號(hào)為具有一定頻率的 3. 3V電平信號(hào)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，電平信號(hào)穩(wěn)定工作時(shí)一般在幾百Hz，啟動(dòng)階段的頻率更低。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，所述同步模塊(1)識(shí)別出所述風(fēng)扇速度信號(hào)的上升沿，并將其同步到時(shí)鐘域。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，計(jì)數(shù)模塊⑵接收同步模塊(1) 的信號(hào)，并啟動(dòng)計(jì)數(shù)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，計(jì)數(shù)模塊⑵記錄風(fēng)扇上電并被 FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，，所述計(jì)時(shí)器模塊(6)從FPGA系統(tǒng)上電并復(fù)位結(jié)束后準(zhǔn)確計(jì)時(shí)，計(jì)時(shí)的周期是1. 875s.本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，所述計(jì)時(shí)器模塊(6)發(fā)送給所述采樣模塊(3)的采樣時(shí)間點(diǎn)，其誤差小于；本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，所述采樣模塊(3)以所述計(jì)時(shí)器模塊(6)發(fā)送的采樣時(shí)間點(diǎn)為依據(jù)，將當(dāng)前所述計(jì)數(shù)模塊( 的計(jì)數(shù)值采樣并進(jìn)行寄存，寄存的結(jié)果輸出至所述計(jì)算模塊G)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，所述計(jì)算模塊(4)將所述采樣模塊C3)連續(xù)兩次給出的數(shù)值做減法計(jì)算，以計(jì)算出風(fēng)扇在1. 875s內(nèi)輸出的上升沿的個(gè)數(shù)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，風(fēng)扇輸出的上升沿的個(gè)數(shù)和風(fēng)扇的轉(zhuǎn)速有常數(shù)關(guān)系。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，上升沿的個(gè)數(shù)是風(fēng)扇轉(zhuǎn)速的2 倍·本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，計(jì)算模塊(4)將1.87 內(nèi)的上升沿個(gè)數(shù)乘以16，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，邏輯運(yùn)算時(shí)，計(jì)算模塊(4)將 1. 875s內(nèi)的上升沿個(gè)數(shù)左移4位，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。本發(fā)明還提供了一種基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，F(xiàn)PGA內(nèi)部包括同步步驟 (1)，同步風(fēng)扇速度信號(hào)；
計(jì)數(shù)步驟(2)，記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)；采樣步驟(3)，將當(dāng)前所述計(jì)數(shù)步驟O)的計(jì)數(shù)值采樣并進(jìn)行寄存；計(jì)算步驟0)，接收采樣步驟(3)寄存的結(jié)果，并計(jì)算出風(fēng)扇轉(zhuǎn)速。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，F(xiàn)PGA內(nèi)部包括計(jì)時(shí)器步驟(6)， 其計(jì)時(shí)周期作為所述采樣步驟(3)的采樣時(shí)間點(diǎn)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，F(xiàn)PGA內(nèi)部包括方法時(shí)鐘(5)，該方法時(shí)鐘步驟(5)為所有步驟提供250MHz的時(shí)鐘。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，風(fēng)扇速度信號(hào)以電平信號(hào)的形式輸入至所述FPGA。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，電平信號(hào)同風(fēng)扇的轉(zhuǎn)速相關(guān)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，電平信號(hào)為具有一定頻率的 3. 3V電平信號(hào)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，電平信號(hào)穩(wěn)定工作時(shí)一般在幾百Hz，啟動(dòng)階段的頻率更低。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，所述同步步驟(1)識(shí)別出所述風(fēng)扇速度信號(hào)的上升沿，并將其同步到時(shí)鐘域。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，計(jì)數(shù)步驟(2)接收同步步驟(1) 的信號(hào)，并啟動(dòng)計(jì)數(shù)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，計(jì)數(shù)步驟(2)記錄風(fēng)扇上電并被 FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，所述計(jì)時(shí)器步驟(6)從FPGA系統(tǒng)上電并復(fù)位結(jié)束后準(zhǔn)確計(jì)時(shí)，計(jì)時(shí)的周期是1. 875s.本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，所述計(jì)時(shí)器步驟(6)發(fā)送給所述采樣步驟(3)的采樣時(shí)間點(diǎn)，其誤差小于^s ；本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，所述采樣步驟(3)以所述計(jì)時(shí)器步驟(6)發(fā)送的采樣時(shí)間點(diǎn)為依據(jù)，將當(dāng)前所述計(jì)數(shù)步驟( 的計(jì)數(shù)值采樣并進(jìn)行寄存，寄存的結(jié)果輸出至所述計(jì)算步驟G)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，所述計(jì)算步驟(4)將所述采樣步驟C3)連續(xù)兩次給出的數(shù)值做減法計(jì)算，以計(jì)算出風(fēng)扇在1. 875s內(nèi)輸出的上升沿的個(gè)數(shù)。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，風(fēng)扇輸出的上升沿的個(gè)數(shù)和風(fēng)扇的轉(zhuǎn)速有常數(shù)關(guān)系。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，上升沿的個(gè)數(shù)是風(fēng)扇轉(zhuǎn)速的2 倍·本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，計(jì)算步驟(4)將1.87 內(nèi)的上升沿個(gè)數(shù)乘以16，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。本發(fā)明提供的基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，邏輯運(yùn)算時(shí)，計(jì)算步驟(4)將 1.875s內(nèi)的上升沿個(gè)數(shù)左移4位，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。此轉(zhuǎn)速以上升沿個(gè)數(shù)為參考依據(jù)，具有精確統(tǒng)計(jì)的特征。
本發(fā)明用于安裝風(fēng)扇的FPGA板卡上，外圍幾乎不需要其他設(shè)備，僅要求風(fēng)扇上電，且風(fēng)扇的測(cè)速信號(hào)與FPGA直接的連接是一個(gè)OC門(mén)結(jié)構(gòu)，此結(jié)構(gòu)為大部分風(fēng)扇測(cè)速的通用結(jié)構(gòu)，在此不再贅述。OC門(mén)輸入給FPGA的信號(hào)為3. 3V標(biāo)準(zhǔn)的LVTTL數(shù)字信號(hào)，體現(xiàn)為 FPGA內(nèi)部，則是高低電平的脈沖信號(hào)，在轉(zhuǎn)速變化時(shí)，其占空比會(huì)發(fā)生變化，風(fēng)扇的轉(zhuǎn)速不同，其周期也不同。相對(duì)于已有利用占空比查風(fēng)扇料號(hào)的方法，本專利通過(guò)精確的捕獲風(fēng)扇輸出的脈沖信號(hào)的邊沿，依據(jù)其周期變化來(lái)測(cè)速，而不依據(jù)查詢風(fēng)扇料號(hào)的傳統(tǒng)方法。與現(xiàn)有技術(shù)性比，本發(fā)明的有益效果在于采用本方案，在有風(fēng)扇的FPGA板卡上幾乎不會(huì)增加額外的設(shè)備，唯一的要求是將風(fēng)扇的信號(hào)通過(guò)OC門(mén)輸入；在FPGA內(nèi)部此方案也不會(huì)占用太多資源，是板卡系統(tǒng)上一個(gè)非常實(shí)用的增值功能；精確的風(fēng)扇轉(zhuǎn)速結(jié)果也可以作為判斷板卡工作溫度或是否有異常的參考。


圖1是本發(fā)明的結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明的結(jié)構(gòu)示意圖如附圖1所示，主要是在FPGA內(nèi)部由同步模塊1、計(jì)數(shù)模塊 2、采樣模塊3、計(jì)算模塊4、系統(tǒng)時(shí)鐘5、計(jì)時(shí)器模塊6等功能模塊構(gòu)成，所有模塊由系統(tǒng)時(shí)鐘模塊5提供250MHz的時(shí)鐘。各模塊的功能如下(1)通過(guò)OC門(mén)輸入至FPGA的風(fēng)扇速度信號(hào)為具有一定頻率的3. 3V電平信號(hào)，此信號(hào)頻率同風(fēng)扇的轉(zhuǎn)速相關(guān)，穩(wěn)定工作時(shí)一般在幾百Hz，啟動(dòng)階段的頻率更低；(2)為了能準(zhǔn)確捕獲到速度信號(hào)的邊沿，同步模塊1利用250MHz的同步時(shí)鐘，精確的識(shí)別出風(fēng)扇速度信號(hào)的上升沿，并將其同步到250MHz時(shí)鐘域；(3)同步后的單脈沖信號(hào)作為計(jì)數(shù)模塊2的啟動(dòng)及計(jì)數(shù)條件，計(jì)數(shù)模塊啟動(dòng)后將持續(xù)計(jì)數(shù)，記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)；(4)計(jì)時(shí)器模塊6從FPGA系統(tǒng)上電并復(fù)位結(jié)束后準(zhǔn)確計(jì)時(shí)，計(jì)時(shí)的周期是 1. 87 ，此周期亦是發(fā)送給采樣模塊3的采樣時(shí)間點(diǎn)，其誤差小于^s ；(5)采樣模塊3以計(jì)時(shí)器模塊發(fā)送的采樣時(shí)間點(diǎn)為依據(jù)，將當(dāng)前計(jì)數(shù)模塊的計(jì)數(shù)值采樣并進(jìn)行寄存，寄存的結(jié)果輸出至計(jì)算模塊；(6)計(jì)算模塊4將采樣模塊3連續(xù)兩次給出的數(shù)值做減法計(jì)算，以計(jì)算出在 1. 87 時(shí)間內(nèi)風(fēng)扇輸出的上升沿的個(gè)數(shù)，此上升沿的個(gè)數(shù)和風(fēng)扇的轉(zhuǎn)速有常數(shù)關(guān)系，一般的，上升沿的個(gè)數(shù)是風(fēng)扇轉(zhuǎn)速的2倍，計(jì)算模塊4將前述1. 875內(nèi)的上升沿個(gè)數(shù)乘以32，再除以2，即乘以16 (邏輯運(yùn)算時(shí)為左移4位)，即可計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。此轉(zhuǎn)速以上升沿個(gè)數(shù)為參考依據(jù)，具有精確統(tǒng)計(jì)的特征。由于系統(tǒng)工作在250MHz的時(shí)鐘下，具有非常高的實(shí)時(shí)性和精確性，若對(duì)此要求不高，可以適當(dāng)降低時(shí)鐘頻率。以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其限制，盡管參照上述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，所述領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解依然可以對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行修改或者同等替換，而未脫離本發(fā)明精神和范圍的任何修改或者等同替換，
7其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1.一種基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的系統(tǒng)，其特征在于，F(xiàn)PGA內(nèi)部包括同步模塊(1)，用于同步風(fēng)扇速度信號(hào)；計(jì)數(shù)模塊0)，用于記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)；采樣模塊(3)，將當(dāng)前所述計(jì)數(shù)模塊O)的計(jì)數(shù)值采樣并進(jìn)行寄存；計(jì)算模塊G)，用于接收采樣模塊(3)寄存的結(jié)果，并計(jì)算出風(fēng)扇轉(zhuǎn)速。
2.權(quán)利要求1的系統(tǒng)，其特征在于，F(xiàn)PGA內(nèi)部包括計(jì)時(shí)器模塊(6)，其計(jì)時(shí)周期作為所述采樣模塊(3)的采樣時(shí)間點(diǎn)。
3.權(quán)利要求1-2的系統(tǒng)，其特征在于，F(xiàn)PGA內(nèi)部包括系統(tǒng)時(shí)鐘(5)，該系統(tǒng)時(shí)鐘模塊 (5)為所有模塊提供250MHz的時(shí)鐘。
4.權(quán)利要求1-3的系統(tǒng)，其特征在于，風(fēng)扇速度信號(hào)以電平信號(hào)的形式輸入至所述 FPGA0
5.權(quán)利要求1-4的系統(tǒng)，其特征在于，電平信號(hào)同風(fēng)扇的轉(zhuǎn)速相關(guān)。
6.權(quán)利要求1-5的系統(tǒng)，其特征在于，電平信號(hào)為具有一定頻率的3.3V電平信號(hào)。
7.權(quán)利要求1-6的系統(tǒng)，其特征在于，電平信號(hào)穩(wěn)定工作時(shí)一般在幾百Hz，啟動(dòng)階段的頻率更低。
8.權(quán)利要求1-7的系統(tǒng)，其特征在于，所述同步模塊(1)識(shí)別出所述風(fēng)扇速度信號(hào)的上升沿，并將其同步到時(shí)鐘域。
9.權(quán)利要求1-8的系統(tǒng)，其特征在于，計(jì)數(shù)模塊(2)接收同步模塊(1)的信號(hào)，并啟動(dòng)計(jì)數(shù)。
10.權(quán)利要求1-9的系統(tǒng)，其特征在于，計(jì)數(shù)模塊⑵記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)。
11.權(quán)利要求1-10的系統(tǒng)，其特征在于，所述計(jì)時(shí)器模塊(6)從FPGA系統(tǒng)上電并復(fù)位結(jié)束后準(zhǔn)確計(jì)時(shí)，計(jì)時(shí)的周期是1. 875s.
12.權(quán)利要求1-11的系統(tǒng)，其特征在于，所述計(jì)時(shí)器模塊(6)發(fā)送給所述采樣模塊(3) 的采樣時(shí)間點(diǎn)，其誤差小于如s ；
13.權(quán)利要求1-12的系統(tǒng)，其特征在于，所述采樣模塊(3)以所述計(jì)時(shí)器模塊(6)發(fā)送的采樣時(shí)間點(diǎn)為依據(jù)，將當(dāng)前所述計(jì)數(shù)模塊(2)的計(jì)數(shù)值采樣并進(jìn)行寄存，寄存的結(jié)果輸出至所述計(jì)算模塊(4)。
14.權(quán)利要求1-13的系統(tǒng)，其特征在于，所述計(jì)算模塊(4)將所述采樣模塊(3)連續(xù)兩次給出的數(shù)值做減法計(jì)算，以計(jì)算出風(fēng)扇在1. 875s內(nèi)輸出的上升沿的個(gè)數(shù)。
15.權(quán)利要求1-14的系統(tǒng)，其特征在于，風(fēng)扇輸出的上升沿的個(gè)數(shù)和風(fēng)扇的轉(zhuǎn)速有常數(shù)關(guān)系。
16.權(quán)利要求1-15的系統(tǒng)，其特征在于，上升沿的個(gè)數(shù)是風(fēng)扇轉(zhuǎn)速的2倍.
17.權(quán)利要求1-16的系統(tǒng)，其特征在于，計(jì)算模塊(4)將1.875s內(nèi)的上升沿個(gè)數(shù)乘以 16，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。
18.權(quán)利要求1-17的系統(tǒng)，其特征在于，邏輯運(yùn)算時(shí)，計(jì)算模塊(4)將1.875s內(nèi)的上升沿個(gè)數(shù)左移4位，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。
19.一種基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，其特征在于，F(xiàn)PGA內(nèi)部包括同步步驟(1)，同步風(fēng)扇速度信號(hào)；計(jì)數(shù)步驟O)，記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)；采樣步驟(3)，將當(dāng)前所述計(jì)數(shù)步驟O)的計(jì)數(shù)值采樣并進(jìn)行寄存；計(jì)算步驟G)，接收采樣步驟(3)寄存的結(jié)果，并計(jì)算出風(fēng)扇轉(zhuǎn)速。
20.權(quán)利要求19的方法，其特征在于，F(xiàn)PGA內(nèi)部包括計(jì)時(shí)器步驟(6)，其計(jì)時(shí)周期作為所述采樣步驟(3)的采樣時(shí)間點(diǎn)。
21.權(quán)利要求19-20的方法，其特征在于，F(xiàn)PGA內(nèi)部包括方法時(shí)鐘(5)，該方法時(shí)鐘步驟(5)為所有步驟提供WOMHz的時(shí)鐘。
22.權(quán)利要求19-21的方法，其特征在于，風(fēng)扇速度信號(hào)以電平信號(hào)的形式輸入至所述 FPGA0
23.權(quán)利要求19-22的方法，其特征在于，電平信號(hào)同風(fēng)扇的轉(zhuǎn)速相關(guān)。
24.權(quán)利要求19-23的方法，其特征在于，電平信號(hào)為具有一定頻率的3.3V電平信號(hào)。
25.權(quán)利要求19-24的方法，其特征在于，電平信號(hào)穩(wěn)定工作時(shí)一般在幾百Hz，啟動(dòng)階段的頻率更低。
26.權(quán)利要求19-25的方法，其特征在于，所述同步步驟(1)識(shí)別出所述風(fēng)扇速度信號(hào)的上升沿，并將其同步到時(shí)鐘域。
27.權(quán)利要求1916的方法，其特征在于，計(jì)數(shù)步驟(2)接收同步步驟(1)的信號(hào)，并啟動(dòng)計(jì)數(shù)。
28.權(quán)利要求19-27的方法，其特征在于，計(jì)數(shù)步驟( 記錄風(fēng)扇上電并被FPGA識(shí)別其輸出信號(hào)后的從第1個(gè)上升沿開(kāi)始的所有上升沿的個(gè)數(shù)。
29.權(quán)利要求19- 的方法，其特征在于，所述計(jì)時(shí)器步驟(6)從FPGA系統(tǒng)上電并復(fù)位結(jié)束后準(zhǔn)確計(jì)時(shí)，計(jì)時(shí)的周期是1. 875s.
30.權(quán)利要求19-29的方法，其特征在于，所述計(jì)時(shí)器步驟(6)發(fā)送給所述采樣步驟 (3)的采樣時(shí)間點(diǎn)，其誤差小于4ns ；
31.權(quán)利要求19-30的方法，其特征在于，所述采樣步驟(3)以所述計(jì)時(shí)器步驟(6)發(fā)送的采樣時(shí)間點(diǎn)為依據(jù)，將當(dāng)前所述計(jì)數(shù)步驟O)的計(jì)數(shù)值采樣并進(jìn)行寄存，寄存的結(jié)果輸出至所述計(jì)算步驟G)。
32.權(quán)利要求19-31的方法，其特征在于，所述計(jì)算步驟(4)將所述采樣步驟C3)連續(xù)兩次給出的數(shù)值做減法計(jì)算，以計(jì)算出風(fēng)扇在1. 875s內(nèi)輸出的上升沿的個(gè)數(shù)。
33.權(quán)利要求19-32的方法，其特征在于，風(fēng)扇輸出的上升沿的個(gè)數(shù)和風(fēng)扇的轉(zhuǎn)速有常數(shù)關(guān)系。
34.權(quán)利要求19-33的方法，其特征在于，上升沿的個(gè)數(shù)是風(fēng)扇轉(zhuǎn)速的2倍.
35.權(quán)利要求19-34的方法，其特征在于，計(jì)算步驟(4)將1.875s內(nèi)的上升沿個(gè)數(shù)乘以 16，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。
36.權(quán)利要求19-35的方法，其特征在于，邏輯運(yùn)算時(shí)，計(jì)算步驟(4)將1.875s內(nèi)的上升沿個(gè)數(shù)左移4位，計(jì)算出風(fēng)扇每分鐘的轉(zhuǎn)速。
全文摘要
本發(fā)明提供一種基于FPGA實(shí)現(xiàn)的風(fēng)扇測(cè)速的方法，在FPGA內(nèi)部包括同步模塊(1)、計(jì)數(shù)模塊(2)、采樣模塊(3)、計(jì)算模塊(4)、系統(tǒng)時(shí)鐘(5)和計(jì)時(shí)器模塊(6)功能模塊構(gòu)成，所有模塊由系統(tǒng)時(shí)鐘模塊(5)提供250MHz的時(shí)鐘。與現(xiàn)有技術(shù)性比，本發(fā)明的有益效果在于采用本方案，在有風(fēng)扇的FPGA板卡上幾乎不會(huì)增加額外的設(shè)備，唯一的要求是將風(fēng)扇的信號(hào)通過(guò)OC門(mén)輸入；在FPGA內(nèi)部此方案也不會(huì)占用太多資源，是板卡系統(tǒng)上一個(gè)非常實(shí)用的增值功能；精確的風(fēng)扇轉(zhuǎn)速結(jié)果也可以作為判斷板卡工作溫度或是否有異常的參考。
文檔編號(hào)F04B51/00GK102392816SQ20111041502
公開(kāi)日2012年3月28日 申請(qǐng)日期2011年12月13日 優(yōu)先權(quán)日2011年12月13日
發(fā)明者劉朝輝, 張英文, 李靜, 竇曉光, 邵宗有 申請(qǐng)人:曙光信息產(chǎn)業(yè)(北京)有限公司