基于soi的超高深寬比納米結(jié)構(gòu)陣列的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微機(jī)電系統(tǒng)(MEMS)工藝領(lǐng)域，尤其涉及一種MEMS工藝中的超高深寬比納米陣列的制備工藝。
【背景技術(shù)】
[0002]納米制造是國際先進(jìn)制造技術(shù)的發(fā)展前沿，而超高深寬比納米結(jié)構(gòu)的制造技術(shù)是目前納米制造的重要發(fā)展方向。超高深寬比納米結(jié)構(gòu)以其獨特的機(jī)械、物理性能優(yōu)勢，被廣泛認(rèn)為是實現(xiàn)器件高性能的重要基礎(chǔ)，在能源儲備、細(xì)胞培育、航行器減阻、海洋信號探測等方面展現(xiàn)出廣闊的應(yīng)用前景。然而，隨著納米結(jié)構(gòu)應(yīng)用領(lǐng)域的不斷擴(kuò)展，對納米結(jié)構(gòu)深寬比的要求越來越高，國際上期望能夠達(dá)到100:1以上以滿足新的科學(xué)技術(shù)發(fā)展需要，這對超尚株寬比納米結(jié)構(gòu)的制造提出了如所未有的挑戰(zhàn)。
[0003]希臘Zen1u等人2014年報道采用高密度等離子體刻蝕技術(shù)加工硅基高深寬比納米柱陣列，深寬比達(dá)到 100:1 (Ultrahigh aspect rat1 Si nanowires fabricatedwith plasma etching:plasma processing, mechanical stability analysisagainst adhes1n and capillary forces and oleophobicity.Nanotechnology25(2014)035302)。然而，由于刻蝕工藝的影響，很難實現(xiàn)超高深寬比的結(jié)構(gòu)陣列制造，同時，納米結(jié)構(gòu)的間距最小為I微米，在一定程度上限制了納米結(jié)構(gòu)陣列的應(yīng)用。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種可實現(xiàn)超高深寬比納米結(jié)構(gòu)陣列的制作方法，通過該方法，在結(jié)構(gòu)材料強(qiáng)度一定的情況下，使納米結(jié)構(gòu)陣列深寬比達(dá)到最大。同時，該方法可實現(xiàn)納米結(jié)構(gòu)陣列的任意改變，克服現(xiàn)有工藝復(fù)雜，成本較高的不足。
[0005]本發(fā)明提出的基于SOI的高深寬比納米結(jié)構(gòu)陣列的制作方法，包括以下步驟:
[0006]I)清洗SOI (Silicon-On-1nsulator)娃片1，去除娃片表面的灰塵及有機(jī)物。將SOI硅片器件層的單晶硅刻蝕掉，直至SOI硅片I的二氧化硅層2暴露出來，如圖1所示。
[0007]2)在二氧化硅層2的表面沉積多晶硅3，如圖2所示。
[0008]3)在多晶硅3的表面涂光刻膠4，光刻以及顯影，形成一定線寬和間距的納米結(jié)構(gòu)陣列，如圖3所示。
[0009]4)以光刻膠4為掩膜刻蝕多晶硅3，直至二氧化硅層2，并去除光刻膠4，如圖4所不O
[0010]5)在多晶娃3表面沉積二氧化娃5，如圖5所不。
[0011]6)在二氧化娃5表面沉積多晶娃6，如圖6所不。
[0012]7)在多晶硅6表面涂光刻膠7，光刻以及顯影，如圖7所示。
[0013]8)以光刻膠7為掩膜，刻蝕多晶硅6，直至氧化層5。去除光刻膠7，如圖8所示。
[0014]9)硅基底背面刻蝕，直至二氧化硅層2，如圖9所示。
[0015]10)去除二氧化硅層2和5，釋放納米結(jié)構(gòu)陣列，如圖10所示。
[0016]本發(fā)明的有益效果是:通過多晶硅和氮化硅交替沉積和刻蝕的方法實現(xiàn)不同陣列數(shù)目的超高深寬比納米結(jié)構(gòu)陣列的制作，同時高深寬比納米結(jié)構(gòu)陣列的間距可以通過改變二氧化硅層的厚度實現(xiàn)，本發(fā)明工藝流程簡單易實現(xiàn)，降低制作成本，解決了 MEMS工藝中超高深寬比納米結(jié)構(gòu)陣列的制作難題。
【附圖說明】
[0017]圖1清洗SOI硅片，并刻蝕器件層單晶硅至中間氧化硅的示意圖
[0018]圖2 ?幾積多晶娃3的不意圖
[0019]圖3光刻的示意圖
[0020]圖4刻蝕多晶硅2和去除光刻膠3的示意圖[0021 ] 圖5沉積二氧化硅4的示意圖
[0022]圖6 ?幾積多晶娃5的不意圖
[0023]圖7光刻后的示意圖
[0024]圖8刻蝕多晶硅5和去除光刻膠的示意圖
[0025]圖9背面刻蝕硅基底的示意圖
[0026]圖10超高深寬比納米結(jié)構(gòu)陣列釋放后的示意圖
[0027]具體實施方法
[0028]實施例一:超高深寬比納米柱陣列制造技術(shù)
[0029]I)清洗SOI (Silicon-On-1nsulator)娃片1，去除娃片表面的灰塵及有機(jī)物。將SOI硅片器件層的單晶硅刻蝕掉，直至SOI硅片I的二氧化硅層2暴露出來，如圖1所示。
[0030]2)在二氧化硅層2的表面通過低壓化學(xué)氣相沉積(LPCVD)的方法沉積厚度為500納米的多晶硅3，如圖2所示。
[0031]3)涂光刻膠4，光刻膠為BP212，厚度為I?3微米，對勻膠后的基片作前烘處理，真空烘箱，溫度為110°c，時間為15分鐘，然后電子束光刻、顯影，形成間距為500納米，線寬為500納米的納米結(jié)構(gòu)陣列。
[0032]4)以光刻膠4為掩膜，高密度等離子體(ICP)刻蝕多晶硅3，直至中間二氧化硅層2。亥Ij蝕氣體為SF6，鈍化氣體為C4F8。然后在4:1的H2SOdP H2O2的混合溶液中去除光刻膠5，溶液溫度為120°C，時間為15分鐘，最后用去離子水清洗干凈，并用氮氣槍吹干。
[0033]5)在多晶硅3的表面通過低壓化學(xué)氣相沉積(LPCVD)的方法沉積厚度為500納米二氧化硅5。
[0034]6)在二氧化硅5的表面通過低壓化學(xué)氣相沉積(LPCVD)的方法沉積厚度為500納米的多晶硅6。
[0035]7)在多晶硅6表面涂光刻膠7，光刻膠為BP212，厚度為I?3微米，對勻膠后的基片作前烘處理，真空烘箱，溫度為110°c，時間為15分鐘，然后通過對準(zhǔn)標(biāo)記進(jìn)行電子束光亥丨J、顯影，形成間距為500納米，線寬為500納米的納米結(jié)構(gòu)陣列。
[0036]8)以光刻膠7為掩膜，ICP刻蝕多晶硅6，直至二氧化硅層5?？涛g氣體為SF6,鈍化氣體為C4F8。然后在4:1的H2SOjP H 202的混合溶液中去除光刻膠5，溶液溫度為120°C，時間為15分鐘，最后用去離子水清洗干凈，并用氮氣槍吹干。
[0037]9)通過ICP刻蝕從硅片背面刻蝕硅片襯底，直至二氧化硅層2。
[0038]最后在49%的氫氟酸中刻蝕掉二氧化硅2和5，最后用去離子水清洗干凈，并用氮氣槍吹干，最終實現(xiàn)線寬為500納米、間距為500納米的超高深寬比納米結(jié)構(gòu)陣列的制作。
【主權(quán)項】
1.基于SOI的高深寬比納米結(jié)構(gòu)陣列的制作方法，其特征在于，包括以下步驟: 1)清洗SOI(Silicon-On-1nsulator)硅片1，去除硅片表面的灰塵及有機(jī)物。將SOI硅片器件層的單晶硅刻蝕掉，直至SOI硅片I的二氧化硅層2暴露出來； 2)在二氧化娃層2的表面沉積多晶娃3； 3)在多晶硅3的表面涂光刻膠4，光刻以及顯影，形成一定線寬和間距的納米結(jié)構(gòu)陣列； 4)以光刻膠4為掩膜刻蝕多晶硅3，直至二氧化硅層2，并去除光刻膠4; 5)在多晶硅3表面沉積二氧化硅5； 6)在二氧化娃5表面沉積多晶娃6； 7)在多晶硅6表面涂光刻膠7，光刻以及顯影； 8)以光刻膠7為掩膜，刻蝕多晶硅6，直至氧化層5。去除光刻膠7; 9)硅基底背面刻蝕，直至二氧化硅層2; 10)去除二氧化硅層2和5，釋放納米結(jié)構(gòu)陣列。
【專利摘要】本發(fā)明為基于SOI的超高深寬比納米結(jié)構(gòu)陣列的制作方法，屬于微機(jī)電系統(tǒng)(MEMS)工藝領(lǐng)域，尤其涉及一種MEMS工藝中的超高深寬比納米陣列的制備工藝。該方法通過多晶硅和氮化硅交替沉積和刻蝕的方法實現(xiàn)不同陣列數(shù)目的超高深寬比納米結(jié)構(gòu)陣列的制作，同時高深寬比納米結(jié)構(gòu)陣列的間距可以通過改變二氧化硅層的厚度實現(xiàn)，本發(fā)明工藝流程簡單易實現(xiàn)，降低制作成本，解決了MEMS工藝中超高深寬比納米結(jié)構(gòu)陣列的制作難題。通過該方法，在結(jié)構(gòu)材料強(qiáng)度一定的情況下，使納米結(jié)構(gòu)陣列深寬比達(dá)到最大。
【IPC分類】B81C1-00, B82Y40-00
【公開號】CN104760926
【申請?zhí)枴緾N201510125461
【發(fā)明人】馬志波, 苑偉政, 姜澄宇, 喬大勇, 孟海莎
【申請人】西北工業(yè)大學(xué)
【公開日】2015年7月8日
【申請日】2015年3月20日