專利名稱：形成介電薄膜的方法和用于實(shí)施所述方法的新的前體的制作方法
形成介電薄膜的方法和用于實(shí)施所述方法的新的前體
本發(fā)明涉及一種形成可用于制造半導(dǎo)體的介電薄膜的方法，以及用 于實(shí)施該方法的新的前體。
在集成電路，例如用于商業(yè)應(yīng)用或用于微處理器的集成電路的制造 過程中，實(shí)施非常大量的在真空下選擇性沉積各種產(chǎn)品層的連續(xù)步驟， 這些連續(xù)的步驟本身由清潔步驟分開，所述清潔步驟是用于清潔這些連續(xù)層堆疊于其上的硅晶片(如今，直徑為300mm)。 通常，兩類連續(xù)沉積的層可以如下區(qū)分
-第一類沉積或FEOL沉積主要包括沉積許多連續(xù)層以產(chǎn)生場效 應(yīng)晶體管型的有源元件(沉積光敏層、掩模、曝光于UV輻射、清潔、根 據(jù)所制造的晶體管類型摻雜單晶層，然后沉積電極，然后在每個(gè)晶體管 的漏極區(qū)、源極區(qū)和柵極區(qū)上沉積電接觸，等)；和
-第二類沉積或BEOL沉積包括在各種電接觸之間，尤其是在第 一類沉積的各步驟過程中制造的半導(dǎo)體之間，產(chǎn)生電互聯(lián)網(wǎng)絡(luò)，而且， 特別是在制造隨機(jī)存取存儲(chǔ)的情況下，產(chǎn)生用于以數(shù)字形式記錄信息所 需的電容器。在這兩類應(yīng)用中，目的主要是沉積金屬層和/或電導(dǎo)層，沉 積隔離這些導(dǎo)電層的具有非常低的介電常數(shù)的介電層，和沉積阻擋層， 特別是為了防止當(dāng)利用液體化學(xué)品或氣體產(chǎn)品蝕刻 一個(gè)或多個(gè)、無論是 介電的或?qū)щ姷?、較低層時(shí)擴(kuò)散進(jìn)入較低層或側(cè)向擴(kuò)散，同時(shí)其對(duì)于要 選擇的蝕刻也是需要的。
本發(fā)明主要涉及在上述預(yù)計(jì)的第二類(BEOL)沉積的情況下制造 介電層。
為了提高電路的集成密度和相應(yīng)地其在越來越小的體積中的數(shù)據(jù) 處理能力，有必要減小互連線的尺寸(厚度和長度)，由此使得其靠得更 近并從而節(jié)約了體積，但是，條件是該介電層具有提高的介電性能(甚至更低的介電常數(shù))以便在靠近在一起的兩連接線之間提供足夠的電絕緣， 該介電層一方面隔離在電路的垂直平面中的兩個(gè)連續(xù)層的電連接，該層也稱作ILD(層間介電)層，另一方面隔離位于電路的任一個(gè)水平平面內(nèi) 的金屬互連，該層也稱作IMD(金屬間介電)層，但首要的是降低互連電 路的時(shí)間常數(shù)(電容性元件的時(shí)間常數(shù)具有越低的值，電介質(zhì)的介電常數(shù) 越低，但相反地，該值越高，其電極靠得越近)。
最近，對(duì)集成電路上部或BEOL部分中的電互聯(lián)布線的日益增加的 限制(見上述)已經(jīng)使得產(chǎn)生了重要的技術(shù)進(jìn)步。
由于銅具有更好的電導(dǎo)率，因此已經(jīng)用銅代替鋁作為互連金屬。這 已經(jīng)導(dǎo)致使用被稱作"雙嵌入式"技術(shù)的新的金屬沉積工藝的采用，在 該過程中，通過選擇性蝕刻光敏樹脂或光致抗蝕劑產(chǎn)生溝槽，然后將該 溝槽使用電沉積工藝用銅進(jìn)行填充。
另夕卜，如今SiOC(即碳摻雜的氧化硅)薄膜被廣泛用作先前在集成電 路的層間介電層和金屬間介電層中作為電介質(zhì)使用的二氧化硅的代替品.
最后，為了進(jìn)一步降低這些層的介電常數(shù)，已經(jīng)引入具有多孔結(jié)構(gòu) 的電介質(zhì)。由硅和氧的化合物通過化學(xué)氣相沉積(CVD)沉積的Si()2介電 薄膜具有大約4.0的介電常數(shù)。該目的是降低所述層的介電常數(shù)以便保 持好的絕緣性能，同時(shí)降低其厚度。具有低介電常數(shù)的薄膜，或低k薄 膜，也就是說由具有的介電常數(shù)小于4的材料制成的那些，可以通過許 多方式制造，特別是通過用有機(jī)配體摻雜氧化硅以獲得具有的介電常數(shù) 在大約2.7-3.5之間的薄膜。這種方法中使用封端的有機(jī)配體，也就是說 使用那些不與最終材料的分子網(wǎng)絡(luò)連接的配體，導(dǎo)致-Si-O-Si-類的兩個(gè) 硅原子之間的氧鍵(或"橋")的數(shù)目減少，因此降低了鏈結(jié)構(gòu)的內(nèi)聚力， 并從而導(dǎo)致與Si02的那些相比該類材料的機(jī)械性能下降。但是，這些 機(jī)械性能對(duì)于防止集成電路的連續(xù)層在電路制造的后續(xù)步驟中實(shí)施的 拋光工藝(化學(xué)機(jī)械拋光或CMP)過程中發(fā)生層離是至關(guān)重要的。在介電 層的制造中需要考慮的另一個(gè)重要參數(shù)是構(gòu)成所述薄膜的材料的結(jié)構(gòu)中可能存在內(nèi)拉伸應(yīng)力大部分的電子結(jié)構(gòu)在大約300-450n下形成。 當(dāng)冷卻組件時(shí)，材料，包括硅基材、銅網(wǎng)絡(luò)和介電薄膜，由于其膨脹系 數(shù)不同，收縮也不同。這產(chǎn)生使最脆弱的層，即低k的SiOC層退化的 主要機(jī)械應(yīng)力源。
沉積這些低k的SiOC層，目前有兩種方法
-化學(xué)氣相沉積法，其使用二甲基二甲氧基硅烷(DMDMOS)、四 甲基硅烷0MS)、四甲基環(huán)四硅氧烷(TMCTS)和八曱基環(huán)四硅氧烷 (OMCTS)型前體
<formula>complex formula see original document page 7</formula>
-旋涂式沉積法，其使用硅氧烷形成薄膜，例如在適當(dāng)?shù)娜軇┲械?br> 甲基倍半硅氧烷(MSQ)或氫倍半硅氧烷(HSQ)。
在金屬互連層的沉積以及在分隔或隔離它們的SiOC層的沉積過程 中，有時(shí)還有必要沉積SiC薄層(稱為蝕刻停止層)以阻止化學(xué)物質(zhì)在蝕 刻隨后沉積在所迷蝕刻停止層頂部上的層的步驟過程中通過。碳化硅是 介電常數(shù)大約為5的耐熱絕緣材料，其明顯提高了介電層的平均介電常 數(shù)，從而分隔兩個(gè)金屬互連層。
目前，致力于降低這些蝕刻停止層、尤其是SiC層的介電常數(shù)。
本發(fā)明的目的特別是提高特別是作為用于集成電路元件的所述 BEOL電互連的層間介電層或金屬間介電層使用的介電層、特別是低k 層的機(jī)械性能。為了解決由此提出的技術(shù)問題，本發(fā)明包括使用含有至 少一個(gè)碳原子和至少兩個(gè)硅原子的介電材料層的前體，所述碳原子和硅 原子形成具有至少 一個(gè)碳原子與兩個(gè)硅原子連接的-Si-CVSi-型鏈，其中 n大于或等于l，優(yōu)選小于或等于5。
根據(jù)第 一 實(shí)施方案，可以使用烷氧基甲硅烷基烷(RiO)3(Si(-CRi2、-Si(ORi)3型前體，在該通式中每個(gè)基團(tuán)Ri可以選自氫或碳原子數(shù)為1-5，優(yōu)選為l或2個(gè)碳原子的碳鏈，例如烷基、芳基等類型的碳鏈，該烷氧 基甲硅烷基烷前體例如通式(EtO)3Si-CH2-CH2-Si(OEt)3的BTESE(雙 (三乙氧基甲硅烷基)乙烷)，其中Et=C2H5，與用現(xiàn)有技術(shù)的前體制造 的層相比，其介電常數(shù)和機(jī)械性能明顯得到提高。
根據(jù)另一實(shí)施方案，本發(fā)明包括使用環(huán)狀分子，該環(huán)狀分子特別使 得可以制造含有環(huán)的多孔介電層，尤其是選自下述組群中的一種<formula>complex formula see original document page 8</formula>
R、 R1、 R2選自氫；線性和/或環(huán)狀碳鏈，如烷基鏈、芳基鏈等；或 烷氧基。
根據(jù)本發(fā)明，優(yōu)選選擇分子如"雙-DMDMOS"(通式I，其中R=H且R1 =-0-CH3)。更優(yōu)選R選自下述基團(tuán)H、 -C113或通常為烷 基，Ri選自-0-CH3-，或更通常為烷氧基或胺基。對(duì)于Ri也可以選擇其 他配體，例如C1、 Me或H。
所有這些分子都含有至少一個(gè)位于兩個(gè)硅原子之間的碳原子。優(yōu)選 地，這些分子形成含有至少一個(gè)Si-C-Si鏈(兩個(gè)硅原子之間可能有多個(gè) 碳原子)的環(huán)或籠(三維結(jié)構(gòu)，如分子結(jié)構(gòu)式IV所示)。這種類型的三維 分子有利于在所獲得的薄膜中形成孔，從而確保比具有端烷基的分子更 大的結(jié)構(gòu)內(nèi)聚力和介電常數(shù)非常顯著的降低。
這些各種前體可以例如通過使二氯甲硅基-8^12與具有7T鍵的烴， 如乙炔或丁二烯反應(yīng)來合成。二氯甲硅烷基源可以是六氯乙硅烷或三氯 硅烷。其可以在高溫下通過六氯乙硅烷(HCD)分解形成，或者在低溫下 由含有例如叔胺(如三甲基胺)作為催化劑的溶液形成。通式I分子的合 成例如在兩個(gè)步驟中進(jìn)行
第一步對(duì)于所有分子是通用的，根據(jù)如下反應(yīng)
Si2Cl6(或多氯硅烷的混合物)+乙烯—Cl2Si-(CH=CH)2-SiCl2, 乙炔、丁二烯、苯乙烯等根據(jù)相同的原理二氯甲硅基-SiCl2與7r鍵 反應(yīng)發(fā)生該類反應(yīng)?？偟膩碚f，所有不飽和物質(zhì)都是用于合成這類分子 的潛在備選物；
第二步根據(jù)所述分子的類型具體分析
Cl2Si-(CH=CH)2-SiCl2 + MeOH— (MeO)2Si-(CH=CH)2-Si(MeO)2
(對(duì)于分子I，其中Ri-OMe);
Cl2Si-(CH=CH)2-SiCl2 + LiAlH4或NaBH4 — H2Si-(CH=CH)2-SiH2
(對(duì)于分子I，其中R1 = H);
Cl2Si-(CH=CH)2-SiCl2 + Speyer催化劑—Me2Si-(CH=CH)2-SiMe2
(對(duì)于分子I,其中Ri-Me)。
用這種方法還可以獲得氟化等價(jià)物(例如F2Si-(CH=CH)2-SiF2),此 氟化等價(jià)物可用于形成低k薄膜。
通常，本領(lǐng)域技術(shù)人員可以在例如Atwell和Weyenberg在J.Am.Chem.Soc., 3438， 90, 1968中發(fā)表的文章中發(fā)現(xiàn)合成這些各種產(chǎn) 物所需的所有信息。
根據(jù)本發(fā)明，對(duì)于本領(lǐng)域技術(shù)人員來說該方法和組合物滿足形成具 有優(yōu)異的電性能和機(jī)械性能以及高度均一性的薄絕緣層的需要。根據(jù)本 發(fā)明的沉積膜通過下述方法制備將由一種或多種用于產(chǎn)生所述前體的 蒸氣源的前體組成的低k前體源氣化，并且將這些前體的蒸氣輸送到沉 積室中，在該沉積室中前體被熱分解和/或通過使用等離子體分解，形成 所需組成的薄膜。該薄膜在單一的形成步驟中在一個(gè)或多個(gè)基材上形 成，而不必需要后續(xù)的熱處理。由此獲得的低k薄膜將具有所需的組成， 從而具有低的漏電流。通常，用于將該薄膜沉積到根據(jù)本發(fā)明所要求的 化學(xué)計(jì)量的方法中使用的前體將處于液相，例如為液體前體或前體在溶 劑如烴中的液體溶液。將液相前體注到氣化系統(tǒng)中，預(yù)先測量和控制氣 化系統(tǒng)的氣化速率。將氣化的前體裝入到沉積室中，其中在壓力為l托 量級(jí)(通常小于20帕斯卡)，溫度通常為0-450匸，優(yōu)選為200-400。C下進(jìn) 行沉積。任選地，沉積室配置有用于顯著提高沉積速率的等離子體。通 常，但不是必需的，也可以將共反應(yīng)物引入沉積室中以與該前體反應(yīng)， 此共反應(yīng)物優(yōu)選為氧化劑(氧氣、臭氧、水蒸氣、過氧化氫、醇等)。
根據(jù)本發(fā)明，所述薄膜由至少一種前體起始，通過前體自身或與反 應(yīng)物，優(yōu)選氧源結(jié)合，通過CVD(化學(xué)氣相沉積)技術(shù)，如PECVD技術(shù) 或熱CVD技術(shù)進(jìn)行沉積，這些技術(shù)是本領(lǐng)域技術(shù)人員已知的。通常， 本領(lǐng)域技術(shù)人員通過在仍然能夠維持可接受水平的機(jī)械性能的同時(shí)盡 量降低介電常數(shù)(k)來最優(yōu)化前體源。
優(yōu)選地，所述前體為含有一個(gè)或多個(gè)位于兩個(gè)硅原子之間的碳原子 的分子。甚至更優(yōu)選此分子為環(huán)狀。
根據(jù)本發(fā)明的另一方面，所述分子為乙硅烷，其在低k薄膜的制造 過程中通過熱或等離子體激發(fā)分解，并與不飽和碳鏈(含7T鍵)反應(yīng)形成 含有-Si-C鍵的中間體類，優(yōu)選形成與兩個(gè)硅原子連接的碳或碳鏈(線性 或環(huán)狀)的中間體類。優(yōu)選地，連接硅原子、形成碳鏈的碳將具有至少一
個(gè)雙鍵，因?yàn)閏-c雙鍵比c-c單鍵更強(qiáng)。這允許獲得與由僅含有單鍵的碳原子鏈獲得的薄膜相比機(jī)械性能提高的低k薄膜。
此外，上述不含氧原子的分子具有非常適于沉積在集成電路的BEOL部分中用作蝕刻停止的SiC薄層。
優(yōu)選地，所述低k的SiC前體室含有一個(gè)或多個(gè)與兩個(gè)硅原子連接 的碳原子、但不含氧的分子。甚至更優(yōu)選地，該分子為環(huán)狀。
優(yōu)選地，連接硅原子、形成碳鏈的碳原子具有雙鍵(就C-C雙鍵來 說，其比C-C單鍵更難斷裂)，從而使得可以更容易地在所得的薄膜中 獲得高的機(jī)械性能。
根據(jù)本發(fā)明的另一方面，低k的SiC前體將是不含氧的乙硅烷，其 在SiC薄膜的制造過程中，通過熱或等離子體激發(fā)分解，并與不飽和碳 鏈(含丌(pi)鍵)反應(yīng)形成舍有Si-C鍵的中間體類，優(yōu)選形成含有與兩個(gè) 硅原子連接的碳原子或碳鏈的中間體類。
根據(jù)本發(fā)明的另一方面，本發(fā)明涉及由上述前體形成的介電層，和 這些前體用于制備低k介電層的用途。本發(fā)明還涉及權(quán)利要求8的新產(chǎn)品。
借助以非限制性實(shí)施例結(jié)合附圖
的方式給出的下述示例性的實(shí)施方案將更清楚地理解本發(fā)明，所述附圖顯示在其FEOL和BEOL部分 中具有各種層的集成電路的剖示圖。
圖中，單晶硅晶片l表示集成電路的FEOL部分，在該單晶硅晶片 1上制造了帶有互連和保護(hù)層的多種MOS晶體管，停止層8以外的所 有上部各層表示BEOL部分，其中FEOL部分的各種電路之間的電互 連如上所述進(jìn)行制備。
在單晶基材1上制造如2所表示的集成電路，在該集成電路上已經(jīng) 示意性地表示出漏極接觸(3)、柵極接觸(4)、源極接觸(5)和該電路的水 平上的互連，該互連以(6)表示。在如圖所示的剖視圖中，由鴒或銅連接 制成的垂直互連(7)，互連(6)穿過停止層(8)到達(dá)上部互連水平級(jí)(9),其 中銅連接(IO)，由該截面可見，事實(shí)上在垂直于附圖平面上延伸，且自
身與上部水平級(jí)的連接(12)連接，然后與連接(15)相連接以及然后與連接 (15、 18、 28、 31、 34、 37)連接，之后在該集成電路的上部互連部分中 的中央連接(38)處終止。
各個(gè)互連水平級(jí)9、 13、 16、 19、 29等之間是各自的停止層11、 14、 17、 20、 30、 33、 36、 41等，這些停止層借助于ILD介電層如21、 22、 23、 24、 25、 26、 27將各個(gè)水平面中的銅金屬連接彼此分隔開。在任一 水平級(jí)的一組層中，例如位于兩個(gè)停止層30和33之間的組，在下部存 在ILD介電層用于在兩個(gè)連續(xù)的水平的銅互連層之間和在銅連接側(cè)壁 如44、 45、 46之間提供隔離，并且具有IMD介電層以電隔離銅電連接， 如44和45。
在附圖所示的實(shí)施例中，例如使用相同的SiOC電介質(zhì)制造ILD和 IMD層。
停止層通常為SiC或SiN層。
本發(fā)明涉及這些層間介電層或ILD的形成，并涉及金屬間介電層或 IMD的形成。
權(quán)利要求
1.一種低k介電層，其可用于特別在集成電路的制造過程中隔離金屬互連，其特征在于所述層包括SiC和/或SiOC，并且由至少一種含有至少一種-Si-Cn-Si-鏈的前體獲得，其中n≥1。
2. 如權(quán)利要求l所述的介電層，其特征在于至少一種前體為烷氧基甲硅烷基烷(RiO)3(Si(-CRi2)n-Si(ORi)3型，在該通式中每一基團(tuán)可以選自氫或碳原子數(shù)為1-5,優(yōu)選為l或2和碳原子的碳鏈，例如烷基、 芳基等類型的碳鏈，所述烷氧基甲硅烷基烷如通式 (EtO)3Si-CH2-CH2-Si(OEt)3的BTESE(雙(三乙氧基甲硅烷基)乙烷)，其 中Et = C2H5。
3. 如權(quán)利要求1所述的介電層，其特征在于至少一種前體包含含有 Si-Cn-Si鍵的環(huán)狀分子，其中n > 1 。
4. 如權(quán)利要求3所述的介電層，其特征在于所述環(huán)狀分子選自下述 群組中的一種<formula>complex formula see original document page 2</formula><formula>complex formula see original document page 3</formula>R、 R1、 R2選自氫；線性和/或環(huán)狀碳鏈，如烷基鏈、芳基鏈等；或 烷氧基。
5. 如權(quán)利要求4所述的介電層，其特征在于所述環(huán)狀分子為通式I 的雙DMDMOS，其中R-H，且R1 = R2 --OCH3。
6. 如權(quán)利要求4所述的介電層，其特征在于R為烷基基團(tuán)，優(yōu)選 為-CH3，且R1=-0-CH3。
7. 如權(quán)利要求l-6之一項(xiàng)所述的介電層，其特征在于該連接硅原子 的碳鏈含有至少一個(gè)雙鍵。
8. —種前體分子，尤其是SiC或SiOC前體分子，其通式為<formula>complex formula see original document page 3</formula>
9. 一種形成如權(quán)利要求l-7之一項(xiàng)所述的介電層的方法，其特征在 于將所述前體氣化形成氣化的前體源，將其裝入到真空沉積反應(yīng)器中以 形成具有所需的最終組成的介電薄膜，該反應(yīng)器中放有預(yù)先達(dá)到溫度T 的基材。
10. 如權(quán)利要求9所述的方法，其特征在于還將氮?dú)夂?或另外的惰 性氣體注入該反應(yīng)器中。
11. 如權(quán)利要求9或10所述的方法，其特征在于還將氧氣注入到該 反應(yīng)器中以形成SiOC層。
全文摘要
本發(fā)明涉及具有低介電常數(shù)的介電層，所述層尤其在集成電路板的制造過程中(在電路的BEOL部分)用于分隔金屬互連。根據(jù)本發(fā)明，該介電層包含SiC和/或SiOC，并且由至少一種含有至少一種-Si-C_n-Si-鏈的前體獲得，其中n≥1。
文檔編號(hào)C23C16/32GK101203626SQ200680022582
公開日2008年6月18日 申請(qǐng)日期2006年6月21日 優(yōu)先權(quán)日2005年6月21日
發(fā)明者C·迪薩拉 申請(qǐng)人:喬治洛德方法研究和開發(fā)液化空氣有限公司