集成音頻編解碼器的芯片,及終端設(shè)備的制作方法
【專利摘要】本發(fā)明實(shí)施例公開了集成音頻編解碼器的芯片，及終端設(shè)備，其中集成音頻編解碼器的芯片，包括：集成于第一芯片的數(shù)字處理器和音頻編解碼器的第一音頻編解碼模塊；第一音頻編解碼模塊包含音頻編解碼器的模塊中，抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊；第一音頻編解碼模塊具有與第二音頻編解碼模塊連接的接口；第二音頻編解碼模塊包含音頻編解碼器的模塊中，除第一音頻解碼模塊外的其他模塊。將音頻編解碼器的功能模塊進(jìn)行了劃分，分為兩類。第一類模塊與數(shù)字處理器可以采用相同的工藝制造，節(jié)省芯片面積，降低系統(tǒng)成本；并且因?yàn)橐赘蓴_模塊和大功率模塊都沒有和數(shù)字處理器集成在一起，可以滿足功率需求并提高整個系統(tǒng)的音頻性能。
【專利說明】集成音頻編解碼器的芯片，及終端設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子【技術(shù)領(lǐng)域】，特別涉及一種集成音頻編解碼器的芯片，及終端設(shè)備。

【背景技術(shù)】
[0002]在終端設(shè)備中，例如在便攜式的移動終端設(shè)備中，涉及大量的音頻應(yīng)用，而所有這些音頻應(yīng)用都是基于音頻Codec (編解碼器)芯片。音頻Codec芯片可以實(shí)現(xiàn)模擬音頻的采集和音頻播放，其主要指標(biāo)(如:信噪比、諧波失真、電源紋波抑制比、動態(tài)范圍、驅(qū)動功率等)通常決定了該終端設(shè)備的音頻性能，所以音頻Codec芯片往往也決定了移動終端的產(chǎn)品性能。
[0003]如上可知，在移動終端設(shè)備中，音頻Codec是不可或缺的一部分。而在實(shí)現(xiàn)方案中，為了產(chǎn)品的不同需求，音頻Codec的解決方案有所差異。如果為了追求較高的音頻性能，可以采用單獨(dú)的，性能指標(biāo)較高的音頻Codec芯片，這樣能夠保證比較高的音頻性能。
[0004]如果為了降低成本，通常將音頻Codec集成在數(shù)字處理器芯片(即:中央處理器)內(nèi)部，作為數(shù)字處理器芯片的一個模塊，但是，因?yàn)閿?shù)字處理器芯片內(nèi)模塊較多，會對音頻Codec模擬部分造成比較大的干擾，因此音頻性能會降低。
[0005]隨著半導(dǎo)體工藝的提高，最小線寬越來越小，工作電壓也越來越低。從芯片面積考量，線寬的降低對數(shù)字邏輯單元有明顯的貢獻(xiàn)，對模擬IP( intellectual property,知識產(chǎn)權(quán)模塊)面積的貢獻(xiàn)非常小，而芯片面積直接反映了芯片成本。音頻Codec是一個典型的模擬和數(shù)字混合IP，處理器芯片在集成音頻Codec時(shí)如何權(quán)衡成本和性能是一個值得考究的問題，尤其是進(jìn)入45nm以下工藝后,音頻Codec模擬部分采用45nm以下工藝生產(chǎn)，既增加了芯片成本，也因?yàn)殡妷旱慕档蜔o法滿足性能的需求，主要表現(xiàn)為如下三點(diǎn):
[0006]芯片工藝提高后，音頻Codec模擬部分芯片面積并未降低，反而增加了芯片成本；電壓降低後，無法滿足聽筒、耳機(jī)、喇叭的功率要求；因數(shù)字處理器系統(tǒng)結(jié)構(gòu)復(fù)雜，包含多種不同的頻率，由這些頻率引起的傳導(dǎo)噪聲和輻射噪聲都會污染音頻信號，尤其是模擬信號，因此數(shù)字處理器相關(guān)模塊對音頻Codec模塊造成較大干擾，造成音頻Codec指標(biāo)下降。


【發(fā)明內(nèi)容】

[0007]本發(fā)明實(shí)施例提供了一種集成音頻編解碼器的芯片，及終端設(shè)備，用于減少芯片面積、滿足功率需求并且降低對音頻Codec的干擾。
[0008]一種集成音頻編解碼器的芯片，包括:
[0009]集成于第一芯片的數(shù)字處理器和音頻編解碼器的第一音頻編解碼模塊；
[0010]所述第一音頻編解碼模塊包含音頻編解碼器的模塊中，抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊；
[0011]所述第一音頻編解碼模塊具有與第二音頻編解碼模塊連接的接口 ；所述第二音頻編解碼模塊包含音頻編解碼器的模塊中，除第一音頻解碼模塊外的其他模塊。
[0012]一種終端設(shè)備，其特征在于，包括:
[0013]第一芯片和第二芯片；
[0014]所述第一芯片為本發(fā)明實(shí)施例提供的集成音頻編解碼器的芯片；
[0015]所述第二芯片集成有本發(fā)明實(shí)施例提供的第二音頻編解碼模塊。
[0016]從以上技術(shù)方案可以看出，本發(fā)明實(shí)施例具有以下優(yōu)點(diǎn):將音頻編解碼器的功能模塊進(jìn)行了劃分，分為兩類，第一類是抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊，這類模塊與數(shù)字處理器集成在一個芯片中，其他(第二類)的功能模塊則可以集成在其它芯片中。采用該方案，第一類模塊與數(shù)字處理器可以采用相同的工藝制造，節(jié)省芯片面積，降低系統(tǒng)成本；并且因?yàn)橐赘蓴_模塊和大功率模塊都沒有和數(shù)字處理器集成在一起，可以滿足功率需求并提高整個系統(tǒng)的音頻性能。

【專利附圖】

【附圖說明】
[0017]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0018]圖1為本發(fā)明實(shí)施例集成音頻編解碼器的芯片結(jié)構(gòu)示意圖；
[0019]圖2為本發(fā)明實(shí)施例集成音頻編解碼器的芯片結(jié)構(gòu)示意圖；
[0020]圖3為本發(fā)明實(shí)施例集成音頻編解碼器的芯片結(jié)構(gòu)示意圖；
[0021]圖4為本發(fā)明實(shí)施例集成音頻編解碼器的芯片結(jié)構(gòu)示意圖；
[0022]圖5為本發(fā)明實(shí)施例集成音頻編解碼器的芯片結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0023]為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0024]本發(fā)明實(shí)施例提供了一種集成音頻編解碼器的芯片，如圖1所示，包括:
[0025]集成于第一芯片100的數(shù)字處理器101和音頻編解碼器的第一音頻編解碼模塊102 ；
[0026]上述第一音頻編解碼模塊102包含音頻編解碼器的模塊中，抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊；
[0027]上述第一音頻編解碼模塊102具有與第二音頻編解碼模塊201連接的接口 ；上述第二音頻編解碼模塊201包含音頻編解碼器的模塊中，除第一音頻解碼模塊外的其他模塊。
[0028]另需要說明的是，以上圖1中顯示有第二芯片200，第二芯片200與第一芯片100是兩個在物理上相互獨(dú)立的芯片，而且第二芯片200并不屬于數(shù)字處理器102所在的芯片。所以集成音頻編解碼器的芯片，不應(yīng)理解為包含有第二芯片200的實(shí)體。第二音頻編解碼模塊201可以集成于第二芯片200，也可以是獨(dú)立芯片，在后續(xù)實(shí)施例將會有舉例說明。
[0029]以上實(shí)施例，將音頻編解碼器的功能模塊進(jìn)行了劃分，分為兩類，第一類是抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊，這類模塊與數(shù)字處理器集成在一個芯片中，其他(第二類)的功能模塊則可以集成在其它芯片中。采用該方案，第一類模塊與數(shù)字處理器可以采用相同的工藝制造，節(jié)省芯片面積，降低系統(tǒng)成本；并且因?yàn)橐赘蓴_模塊和大功率模塊都沒有和數(shù)字處理器集成在一起，可以滿足功率需求并提高整個系統(tǒng)的音頻性倉泛。
[0030]本領(lǐng)域技術(shù)人員可以確定的是第一預(yù)設(shè)值和第二預(yù)設(shè)值，分別代表的是抗干擾性能指標(biāo)值和功率值，兩個值具體設(shè)置成多少，本發(fā)明實(shí)施例不予限定。只要采用這兩個值進(jìn)行劃分后，第一類和第二類的模塊均大于等于I個，本發(fā)明實(shí)施例就可以相對于原有直接集成的方案具有技術(shù)效果。以下實(shí)施例就其中的幾種可選的劃分和集成方案進(jìn)行舉例說明。
[0031]可選地，上述抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊包括:
[0032]模擬輸入模塊、模數(shù)轉(zhuǎn)換模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字信號處理模塊、第二數(shù)模轉(zhuǎn)換模塊以及第一數(shù)字接口模塊；可一并參閱圖2?4及后續(xù)實(shí)施例的說明。
[0033]模擬輸入模塊的輸出端連接模數(shù)轉(zhuǎn)換模塊的輸入端、模數(shù)轉(zhuǎn)換模塊的輸出端連接數(shù)字信號處理模塊的第一輸入端，數(shù)字信號處理模塊的第一輸出端連接數(shù)模轉(zhuǎn)換模塊的輸入端、數(shù)模轉(zhuǎn)換模塊的輸出端作為與第二音頻編解碼模塊連接的接口 ；上述數(shù)字信號處理模塊的第二輸入端和第二輸出端與第一數(shù)字接口模塊連接，
[0034]上述模擬輸入模塊的輸入端為接收第一模擬信號的接口，模擬輸入模塊將接收的第一模擬信號發(fā)送給模數(shù)轉(zhuǎn)換模塊，模數(shù)轉(zhuǎn)換模塊將接收到的第一模擬信號轉(zhuǎn)換為第一數(shù)字信號發(fā)送給數(shù)字信號處理模塊；數(shù)字信號處理模塊將處理后的第二數(shù)字信號發(fā)送給數(shù)模轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊將接收到的第二數(shù)字信號轉(zhuǎn)換為第二模擬信號后從輸出端輸出；上述第一數(shù)字接口模塊提供連接上述數(shù)字處理器101的接口。
[0035]可選地，上述第二音頻編解碼模塊為模擬輸出模塊，所述第二音頻編解碼模塊201所在的芯片還集成有:電源管理芯片
[0036]上述模擬輸出模塊的輸入端連接上述數(shù)模轉(zhuǎn)換模塊的輸出端，模擬輸出模塊的輸出端作為模擬音頻的輸出接口；
[0037]模擬輸出模塊控制接收到的模擬信號從輸出接口輸出；上述電源管理芯片為上述模擬輸出模塊提供供電管理功能。
[0038]可選地，上述第二音頻編解碼模塊為模擬輸出模塊，所述第二音頻編解碼模塊201所在的芯片還集成有:實(shí)時(shí)時(shí)鐘芯片；上述模擬輸出模塊的輸入端連接上述數(shù)模轉(zhuǎn)換模塊的輸出端，模擬輸出模塊的輸出端作為模擬音頻的輸出接口 ；模擬輸出模塊控制接收到的模擬信號從輸出接口輸出；上述實(shí)時(shí)時(shí)鐘芯片為上述模擬輸出模塊提供實(shí)時(shí)時(shí)鐘功能。
[0039]可選地，上述第二音頻編解碼模塊為音頻功放芯片；
[0040]上述音頻功放芯片的輸入端連接上述數(shù)模轉(zhuǎn)換模塊的輸出端，音頻功放芯片的輸出端作為模擬音頻的輸出接口；
[0041]音頻功放芯片對接收到的模擬信號進(jìn)行處理后從輸出接口輸出。
[0042]可選地，上述音頻功放芯片為耳放芯片。
[0043]可選地，上述第一芯片100包括:電源管理模塊、第二數(shù)字接口模塊和時(shí)鐘模塊；
[0044]上述第二數(shù)字接口模塊與上述第一數(shù)字接口模塊連接，作為第一音頻編解碼模塊102與數(shù)字處理器101之間的通信接口 ；
[0045]電源管理模塊控制上述數(shù)字處理器101的開關(guān)，時(shí)鐘模塊為數(shù)字處理器101提供時(shí)鐘功能。
[0046]可選地，上述電源管理模塊和上述時(shí)鐘模塊還具有與上述第一音頻編解碼模塊102連接的接口 ；上述電源管理模塊還控制上述第一音頻編解碼模塊102的開關(guān)，時(shí)鐘模塊還為第一音頻編解碼模塊102提供時(shí)鐘功能。
[0047]以下實(shí)施例，將就以上給出的模塊劃分方式以及集成的可選方案，進(jìn)行更詳細(xì)的舉例說明。這里提出一種數(shù)字處理器集成音頻Codec的方案。通過模塊劃分，可以將音頻Codec劃分為時(shí)鐘模塊、ADC (Analog-to-Digital Converter,模數(shù)轉(zhuǎn)換)模塊、DAC(Digital-to-Analog Converter,數(shù)模轉(zhuǎn)換)模塊、數(shù)字處理模塊、電源管理模塊、數(shù)字接口模塊、模擬輸入模塊和模擬輸出模塊。以上劃分的各模塊的功能如下:
[0048]時(shí)鐘模塊:時(shí)鐘模塊是音頻Codec (編解碼器)系統(tǒng)的時(shí)鐘模塊，給音頻Codec各個模塊提供時(shí)鐘；
[0049]ADC模塊:ADC模塊將輸入的模擬音頻信號量化采樣為滿足標(biāo)準(zhǔn)數(shù)字音頻接口的數(shù)字信號；
[0050]DAC模塊:DAC模塊將滿足標(biāo)準(zhǔn)數(shù)字音頻接口的數(shù)字信號轉(zhuǎn)換為模擬信號；
[0051]數(shù)字處理模塊:數(shù)字處理模塊完成音頻數(shù)字信號的處理，如Fir (Finite ImpulseResponse,有限長單位沖激響應(yīng))濾波、高通濾波、降噪等數(shù)字處理功能；
[0052]電源管理模塊:電源管理模塊負(fù)責(zé)控制音頻Codec各個模塊的開關(guān)，能夠有效的降低系統(tǒng)功耗；
[0053]數(shù)字接口模塊:數(shù)字接口模塊分為控制接口和數(shù)據(jù)接口，控制接口可以是ΜΡΠ0(Microprocessor unit inout/output,微處理器通用輸入輸出接口)、IIC (Inter IC,簡單雙向兩線接口)、SPI (Serial Peripheral Interface,串行外設(shè)接口)等通用控制接口，數(shù)據(jù)接口可以是 PCM (Pulse Code Modulat1n,脈沖編碼調(diào)制)接口、IIS (Inter-1C Sound,內(nèi)部集成電路的聲音)接口、AC97 (Aud1 Codec’97，音頻編解碼器)或其他通用數(shù)據(jù)接口 ；
[0054]模擬輸入模塊:模擬輸入模塊可以接收模擬音頻信號，如FM (FrequencyModulat1n，頻率調(diào)制)、MIC (MICPhone，麥克風(fēng))等模擬音頻信號；
[0055]模擬輸出模塊:模擬輸出模塊可以輸出模擬音頻信號，并能驅(qū)動不同音頻設(shè)備，如聽筒、喇叭、耳機(jī)等。
[0056]通過以上模塊的劃分，我們可以看出模擬輸入模塊和模擬輸出模塊較易受其它信號的干擾，其中模擬輸出模塊有驅(qū)動功率要求，對電壓的要求較高。因此，為了保證音頻Codec的輸出功率滿足要求，模擬輸出模塊的線寬就需要得到保證，因此數(shù)字處理器集成模擬輸出模塊就不能更好的減少芯片面積，也就不能節(jié)省成本。
[0057]在本發(fā)明實(shí)施例中，數(shù)字處理器集成音頻Codec解決方案中，通過模塊劃分，我們可以在數(shù)字處理器中只集成音頻Codec的部分模塊(主要是不宜受數(shù)字處理器干擾的模塊和小功率模塊)，其余模塊(噪聲敏感模塊和大功率模塊)可以考慮與其它芯片集成(如:射頻前端芯片(RDA8208，IRIS305, IRIS401 等)、電源管理芯片(ACT5880，TPS65051 等))，也可以考慮采用外部芯片，這里的集成是指將音頻Codec部分模塊以IP (intellectualproperty,知識產(chǎn)權(quán)模塊)的形式和數(shù)字處理器集成在一起，并采用同樣工藝生產(chǎn)。例如:數(shù)字處理器采用45nm工藝，那么和數(shù)字處理器集成在一起的音頻Codec模塊也采用45nm工藝，沒有和數(shù)字處理器集成在一起的音頻Codec其它部分采用其它工藝生產(chǎn)，如130nm、90nm等工藝，具體采用哪種工藝基于成本和系統(tǒng)集成能力考量，甚至可以將音頻Codec模擬前端與整個平臺解決方案中的射頻前端、電源芯片等集成在同一個芯片中，音頻模擬輸出/射頻/電源管理芯片的生產(chǎn)不受數(shù)字處理器生產(chǎn)的影響，可以采用不同的工廠和工藝，從而最大限度的降低了系統(tǒng)成本。
[0058]采用這種集成方式，可以解決上面提到的數(shù)字處理器在集成音頻Codec時(shí)存在的問題，可以降低系統(tǒng)成本，并且因?yàn)橐赘蓴_模塊和大功率模塊都沒有和數(shù)字處理器集成在一起，可以提聞?wù)麄€系統(tǒng)的首頻性能。
[0059]基于以上模塊劃分方式，本發(fā)明實(shí)施例提供了四種可選的集成方式，以下實(shí)施例將兩個獨(dú)立的芯片分別稱為芯片一和芯片二對應(yīng)第一音頻編解碼模塊和第二音頻編解碼模塊，請參閱圖2?5,如下:
[0060]集成方式一:
[0061]這里本發(fā)明實(shí)施例給出一種集成方式，如圖2所示，將小功率模塊和不易受數(shù)字處理器干擾的模塊以IP (intellectual property,知識產(chǎn)權(quán)模塊)的形式從音頻Codec中剝離出來，包括模擬輸入模塊、模數(shù)轉(zhuǎn)換模塊、數(shù)字信號處理模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字接口模塊、電源管理模塊和時(shí)鐘模塊。
[0062]作為區(qū)分，電源管理模塊和時(shí)鐘模塊，在編解碼器的IP形式剝離出以后，在音頻編解碼功能一側(cè)的稱為，Codec電源管理模塊；Codec時(shí)鐘模塊。
[0063]集成方式二:
[0064]這里本發(fā)明實(shí)施例給出另一種集成方式，如圖3所示，將小功率模塊和不易受數(shù)字處理器干擾的模塊以IP (intellectual property,知識產(chǎn)權(quán)模塊)的形式從音頻Codec中剝離出來，包括模擬輸入模塊、模數(shù)轉(zhuǎn)換模塊、數(shù)字信號處理模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字接口模塊、電源管理模塊和時(shí)鐘模塊。與圖2所示結(jié)構(gòu)不同的是，本實(shí)施例的電源管理模塊和時(shí)鐘模塊與數(shù)字處理器的電源管理模塊和時(shí)鐘模塊共用。
[0065]集成方式三:
[0066]這里我們給出另一種集成方式，如圖4所示，我們將小功率模塊和不易受數(shù)字處理器干擾的模塊以IP (intellectual property,知識產(chǎn)權(quán)模塊)的形式從音頻Codec中剝離出來作為Aud1 Codec (音頻編解碼器)IP，包括模擬輸入模塊、模數(shù)轉(zhuǎn)換模塊、數(shù)字信號處理模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字接口模塊、電源管理模塊和時(shí)鐘模塊。其中電源管理模塊和時(shí)鐘模塊與數(shù)字處理器的電源管理模塊和時(shí)鐘模塊共用，由數(shù)字處理器進(jìn)行管理，也可以采用Codec獨(dú)立的電源管理模塊和時(shí)鐘模塊(如圖5所示)。其余五個模塊與數(shù)字處理器集成在同一個芯片一中，采用同一工藝。芯片二是音頻模擬輸出模塊與電源管理芯片集成的單芯片，或者，芯片二是音頻模擬輸出模塊與RTC (Real-Time Clock，實(shí)時(shí)時(shí)鐘)芯片集成的單芯片，又或者，芯片二是音頻模擬輸出模塊與射頻芯片集成的單芯片等。芯片二可以采用其它工藝。芯片一與芯片二通過線性模擬信號連接。采用上述方案，芯片二的生產(chǎn)和設(shè)計(jì)不受芯片一的限制。
[0067]如果模擬輸出模塊不與其他芯片集成，那么還可以采用外置音頻功放芯片，如SGM4863,MAX9722,MAX9725 等耳放芯片。
[0068]以上圖2?4中，麥克風(fēng)和線性模擬信號所示為整個裝置的模擬信號輸入舉例，可以理解的是能夠輸入模擬音頻信號的輸入端可以有很多，對應(yīng)也會有很多種可能的接口，具體本發(fā)明實(shí)施例不予限定。聽筒、喇叭、耳機(jī)所示為整個裝置的模擬信號輸出舉例，可以理解的是能夠輸入模擬音頻信號的輸出端可以有很多，對應(yīng)也會有很多種可能的接口，具體本發(fā)明實(shí)施例不予限定。
[0069]以上圖2?4中包含有:模擬輸入模塊、模數(shù)轉(zhuǎn)換模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字信號處理模塊、數(shù)模轉(zhuǎn)換模塊以及Codec數(shù)字接口模塊；
[0070]模擬輸入模塊的輸出端連接模數(shù)轉(zhuǎn)換模塊的輸入端、模數(shù)轉(zhuǎn)換模塊的輸出端連接數(shù)字信號處理模塊的第一輸入端，數(shù)字信號處理模塊的第一輸出端連接數(shù)模轉(zhuǎn)換模塊的輸入端、數(shù)模轉(zhuǎn)換模塊的輸出端作為與芯片二連接的接口 ；上述數(shù)字信號處理模塊的第二輸入端和第二輸出端與Codec數(shù)字接口模塊連接。
[0071]上述模擬輸入模塊的輸入端為接收第一模擬信號的接口，模擬輸入模塊將接收的第一模擬信號發(fā)送給模數(shù)轉(zhuǎn)換模塊，模數(shù)轉(zhuǎn)換模塊將接收到的第一模擬信號轉(zhuǎn)換為第一數(shù)字信號發(fā)送給數(shù)字信號處理模塊；數(shù)字信號處理模塊將處理后的第二數(shù)字信號發(fā)送給數(shù)模轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊將接收到的第二數(shù)字信號轉(zhuǎn)換為第二模擬信號后從輸出端輸出；上述Codec數(shù)字接口模塊提供連接上述數(shù)字處理器的接口。
[0072]集成方式四:
[0073]這里本發(fā)明實(shí)施例給出一種集成方式，如圖5所示，將小功率模塊和不易受數(shù)字處理器干擾的模塊以IP (intellectual property,知識產(chǎn)權(quán)模塊)的形式從音頻Codec中剝離出來，包括模數(shù)轉(zhuǎn)換模塊、數(shù)字信號處理模塊、數(shù)字接口模塊、數(shù)模轉(zhuǎn)換模塊、電源管理模塊和時(shí)鐘模塊。
[0074]本集成方案，與圖2所示的集成方案不同點(diǎn)在于，模擬輸入模塊被分配到了芯片二。按照本發(fā)明實(shí)施例模塊劃分的要求，抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊被劃分到芯片一，由于第一預(yù)設(shè)值和第二預(yù)設(shè)值，分別代表的是抗干擾性能指標(biāo)值和功率值，兩個值具體設(shè)置成多少，本發(fā)明實(shí)施例不予限定。只要采用這兩個值進(jìn)行劃分后，第一類和第二類的模塊均大于等于I個，本發(fā)明實(shí)施例就可以相對于原有直接集成的方案具有技術(shù)效果。由于第一預(yù)設(shè)值和第二預(yù)設(shè)值的變化，會導(dǎo)致模塊劃分出現(xiàn)變化。因此，以上四個集成方案，僅是可選的幾個集成方案的舉例，不應(yīng)理解為對本發(fā)明實(shí)施例的限定。
[0075]以上圖5中，麥克風(fēng)和線性模擬信號所示為模擬信號輸入舉例，可以理解的是能夠輸入模擬音頻信號的輸入端可以有很多，對應(yīng)也會有很多種可能的接口，具體本發(fā)明實(shí)施例不予限定。聽筒、喇叭、耳機(jī)所示為模擬信號輸出舉例，可以理解的是能夠輸入模擬音頻信號的輸出端可以有很多，對應(yīng)也會有很多種可能的接口，具體本發(fā)明實(shí)施例不予限定。
[0076]以上圖5中，芯片二包含有:模擬輸入模塊、模擬輸出模塊以及電源管理芯片；芯片一包含有:模數(shù)轉(zhuǎn)換模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字信號處理模塊以及Codec數(shù)字接口模塊。
[0077]模擬輸入模塊的輸出端連接模數(shù)轉(zhuǎn)換模塊的輸入端、模數(shù)轉(zhuǎn)換模塊的輸出端連接數(shù)字信號處理模塊的第一輸入端，數(shù)字信號處理模塊的第一輸出端連接數(shù)模轉(zhuǎn)換模塊的輸入端、數(shù)模轉(zhuǎn)換模塊的輸出端作為與芯片二連接的接口 ；上述數(shù)字信號處理模塊的第二輸入端和第二輸出端與Codec數(shù)字接口模塊連接。
[0078]上述模擬輸入模塊的輸入端為接收第一模擬信號的接口，模擬輸入模塊將接收的第一模擬信號發(fā)送給模數(shù)轉(zhuǎn)換模塊，模數(shù)轉(zhuǎn)換模塊將接收到的第一模擬信號轉(zhuǎn)換為第一數(shù)字信號發(fā)送給數(shù)字信號處理模塊；數(shù)字信號處理模塊將處理后的第二數(shù)字信號發(fā)送給數(shù)模轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊將接收到的第二數(shù)字信號轉(zhuǎn)換為第二模擬信號后從輸出端輸出；上述Codec數(shù)字接口模塊提供連接上述數(shù)字處理器的接口。
[0079]上述圖2、3、5中的電源管理芯片為模擬輸出模塊提供供電管理功能。圖5中的電源管理芯片還為模擬輸入模塊提供供電管理功能。
[0080]本發(fā)明實(shí)施例還提供了，一種終端設(shè)備，如圖1所示，包括:
[0081]第一芯片100和第二芯片200 ；
[0082]上述第一芯片100為本發(fā)明實(shí)施例提供的任意一項(xiàng)的集成音頻編解碼器的芯片；具體請參閱圖1?5，以及對應(yīng)說明。
[0083]上述第二芯片200集成有本發(fā)明實(shí)施例提供的任意一項(xiàng)的第二音頻編解碼模塊102。具體請參閱圖1?5，以及對應(yīng)說明。
[0084]可選地，上述第一音頻編解碼模塊101的輸入端連接麥克風(fēng)或線性模擬信號輸入設(shè)備?？蛇x地，上述第二音頻編解碼模塊102的輸出端連接聽筒、喇叭、耳機(jī)中的至少一項(xiàng)。
[0085]值得注意的是，上述集成音頻編解碼器的芯片實(shí)施例中，所包括的各個模塊只是按照功能邏輯進(jìn)行劃分的，但并不局限于上述的劃分，只要能夠?qū)崿F(xiàn)相應(yīng)的功能即可，各模塊若位于同一芯片內(nèi)，可以進(jìn)行組合；另外，各功能單元的具體名稱也只是為了便于相互區(qū)分，并不用于限制本發(fā)明的保護(hù)范圍。
[0086]以上僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明實(shí)施例揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種集成音頻編解碼器的芯片，其特征在于，包括: 集成于第一芯片的數(shù)字處理器和音頻編解碼器的第一音頻編解碼模塊； 所述第一音頻編解碼模塊包含音頻編解碼器的模塊中，抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊； 所述第一音頻編解碼模塊具有與第二音頻編解碼模塊連接的接口 ；所述第二音頻編解碼模塊包含音頻編解碼器的模塊中，除第一音頻解碼模塊外的其他模塊。
2.根據(jù)權(quán)利要求1所述集成音頻編解碼器的芯片，其特征在于，所述抗干擾能力高于第一預(yù)設(shè)值且功率低于第二預(yù)設(shè)值的模塊包括: 模擬輸入模塊、模數(shù)轉(zhuǎn)換模塊、數(shù)模轉(zhuǎn)換模塊、數(shù)字信號處理模塊、第二數(shù)模轉(zhuǎn)換模塊以及第一數(shù)字接口模塊； 模擬輸入模塊的輸出端連接模數(shù)轉(zhuǎn)換模塊的輸入端、模數(shù)轉(zhuǎn)換模塊的輸出端連接數(shù)字信號處理模塊的第一輸入端，數(shù)字信號處理模塊的第一輸出端連接數(shù)模轉(zhuǎn)換模塊的輸入端、數(shù)模轉(zhuǎn)換模塊的輸出端作為與第二音頻編解碼模塊連接的接口 ；所述數(shù)字信號處理模塊的第二輸入端和第二輸出端與第一數(shù)字接口模塊連接， 所述模擬輸入模塊的輸入端為接收第一模擬信號的接口，模擬輸入模塊將接收的第一模擬信號發(fā)送給模數(shù)轉(zhuǎn)換模塊，模數(shù)轉(zhuǎn)換模塊將接收到的第一模擬信號轉(zhuǎn)換為第一數(shù)字信號發(fā)送給數(shù)字信號處理模塊； 數(shù)字信號處理模塊將處理后的第二數(shù)字信號發(fā)送給數(shù)模轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊將接收到的第二數(shù)字信號轉(zhuǎn)換為第二模擬信號后從輸出端輸出； 所述第一數(shù)字接口模塊提供連接所述數(shù)字處理器的接口。
3.根據(jù)權(quán)利要求2所述集成音頻編解碼器的芯片，其特征在于，所述第二音頻編解碼模塊為模擬輸出模塊，所述第二音頻編解碼模塊所在的芯片還集成有:電源管理芯片； 所述模擬輸出模塊的輸入端連接所述數(shù)模轉(zhuǎn)換模塊的輸出端，模擬輸出模塊的輸出端作為模擬音頻的輸出接口 ；模擬輸出模塊控制接收到的模擬信號從輸出接口輸出；所述電源管理芯片為所述模擬輸出模塊提供供電管理功能。
4.根據(jù)權(quán)利要求2所述集成音頻編解碼器的芯片，其特征在于，所述第二音頻編解碼模塊為:模擬輸出模塊，所述第二音頻編解碼模塊所在的芯片還集成有:實(shí)時(shí)時(shí)鐘芯片； 所述模擬輸出模塊的輸入端連接所述數(shù)模轉(zhuǎn)換模塊的輸出端，模擬輸出模塊的輸出端作為模擬音頻的輸出接口 ；模擬輸出模塊控制接收到的模擬信號從輸出接口輸出；所述實(shí)時(shí)時(shí)鐘芯片為所述模擬輸出模塊提供實(shí)時(shí)時(shí)鐘功能。
5.根據(jù)權(quán)利要求2所述集成音頻編解碼器的芯片，其特征在于，所述第二音頻編解碼模塊為音頻功放芯片； 所述音頻功放芯片的輸入端連接所述數(shù)模轉(zhuǎn)換模塊的輸出端，音頻功放芯片的輸出端作為模擬音頻的輸出接口； 音頻功放芯片對接收到的模擬信號進(jìn)行處理后從輸出接口輸出。
6.根據(jù)權(quán)利要求5所述集成音頻編解碼器的芯片，其特征在于，所述音頻功放芯片為耳放芯片。
7.根據(jù)權(quán)利要求2至6任意一項(xiàng)所述集成音頻編解碼器的芯片，其特征在于，所述第一芯片包括:電源管理模塊、第二數(shù)字接口模塊和時(shí)鐘模塊； 所述第二數(shù)字接口模塊與所述第一數(shù)字接口模塊連接，作為第一音頻編解碼模塊與數(shù)字處理器之間的通信接口； 電源管理模塊控制所述數(shù)字處理器各模塊的開關(guān)，時(shí)鐘模塊為數(shù)字處理器提供時(shí)鐘功倉泛。
8.根據(jù)權(quán)利要求7所述集成音頻編解碼器的芯片，其特征在于， 所述電源管理模塊和所述時(shí)鐘模塊還具有與所述第一音頻編解碼模塊連接的接口 ；所述電源管理模塊還控制所述第一音頻編解碼模塊的開關(guān)，時(shí)鐘模塊還為第一音頻編解碼模塊提供時(shí)鐘功能。
9.一種終端設(shè)備，其特征在于，包括: 笛——甘&知笛一甘1=^ 弟 心/T和弟一心/T ； 所述第一芯片為權(quán)利要求1至7任意一項(xiàng)的集成音頻編解碼器的芯片； 所述第二芯片集成有權(quán)利要求1至7任意一項(xiàng)的第二音頻編解碼模塊。
10.根據(jù)權(quán)利要求9所述終端設(shè)備，其特征在于，第一音頻編解碼模塊的輸入端連接麥克風(fēng)或線性模擬信號輸入設(shè)備； 所述第二音頻編解碼模塊的輸出端連接聽筒、喇叭、耳機(jī)中的至少一項(xiàng)。
【文檔編號】G10L19/16GK104240708SQ201310246726
【公開日】2014年12月24日 申請日期:2013年6月20日 優(yōu)先權(quán)日:2013年6月20日
【發(fā)明者】付士明, 文濤, 葉順舟, 林毅, 吳付利 申請人:重慶重郵信科通信技術(shù)有限公司