本技術(shù)是有關(guān)于一種集成芯片。

背景技術(shù)：

1、光耦合器(如光柵耦合器和邊緣耦合器)通常用作光子集成電路(photonicintegrated?circuits，pic)中的組件，它整合了多種光子功能。光耦合器用于以最小的衰減將光從光纖限制和引導(dǎo)到集成芯片。光柵耦合器比邊緣耦合器更緊湊，并允許耦合位置有更大的變化。邊緣耦合器比光柵耦合器具有更高的耦合效率和更寬的帶寬。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型提供一種集成芯片(ic)，包括：處理襯底；半導(dǎo)體層，包括光柵耦合器區(qū)域和邊緣耦合器區(qū)域；絕緣層，位于所述處理襯底和所述半導(dǎo)體層之間；光柵耦合器，位于所述光柵耦合器區(qū)域，包括布置在所述半導(dǎo)體層中的多個(gè)溝槽；以及邊緣耦合器，位于所述半導(dǎo)體層的所述邊緣耦合器區(qū)域中，包括：底部結(jié)構(gòu)，具有靠近所述絕緣層的邊緣的第一端，以及從所述第一端橫向延伸的漸縮側(cè)壁；以及上部結(jié)構(gòu)，在所述底部結(jié)構(gòu)上方延伸，上部結(jié)構(gòu)具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸在所述底部結(jié)構(gòu)的所述漸縮側(cè)壁之間的漸縮側(cè)壁，其中所述上部結(jié)構(gòu)的所述第一端與所述絕緣層的所述邊緣相距第一距離，而所述底部結(jié)構(gòu)的所述第一端與所述絕緣層的所述邊緣相距第二距離，且所述第二距離不同于所述第一距離，以及其中所述處理襯底從所述多個(gè)溝槽的正下方連續(xù)地延伸到所述上部結(jié)構(gòu)的正下方。

2、本實(shí)用新型提供一種集成芯片(ic)，包括：絕緣層；半導(dǎo)體層，位于所述絕緣層上；光柵耦合器，包括布置在所述半導(dǎo)體層中的多個(gè)溝槽；以及邊緣耦合器，包括：底部結(jié)構(gòu)，在所述絕緣層上方延伸，所述底部結(jié)構(gòu)具有靠近所述絕緣層的邊緣的第一端，以及從所述第一端橫向延伸的漸縮側(cè)壁；上部結(jié)構(gòu)，在所述底部結(jié)構(gòu)上方延伸，所述上部結(jié)構(gòu)具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸的漸縮側(cè)壁；以及中間結(jié)構(gòu)，在所述底部結(jié)構(gòu)上方和所述上部結(jié)構(gòu)下方延伸，所述中間結(jié)構(gòu)具有靠近所述絕緣層的所述邊緣的第一端，以及從所述第一端橫向延伸的漸縮側(cè)壁，其中所述多個(gè)溝槽的底面與所述中間結(jié)構(gòu)和所述底部結(jié)構(gòu)的頂面齊平。

技術(shù)特征：

1.一種集成芯片，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的集成芯片，其特征在于，所述多個(gè)溝槽延伸到所述半導(dǎo)體層中，使得所述多個(gè)溝槽中的第一溝槽和第二溝槽具有處于第一深度的底表面，并且所述多個(gè)溝槽中的第三溝槽和第四溝槽具有處于大于所述第一深度的第二深度的底表面。

3.根據(jù)權(quán)利要求1所述的集成芯片，其特征在于，還包括中間結(jié)構(gòu)，垂直于所述上部結(jié)構(gòu)和所述底部結(jié)構(gòu)并且具有靠近所述絕緣層的所述邊緣的第一端，其中所述中間結(jié)構(gòu)的所述第一端與所述絕緣層的所述邊緣相距第三距離，所述第三距離大于所述第一距離且小于所述第二距離。

4.根據(jù)權(quán)利要求1所述的集成芯片，其特征在于，所述底部結(jié)構(gòu)的所述第一端的寬度小于所述上部結(jié)構(gòu)的所述第一端的寬度，

5.根據(jù)權(quán)利要求1所述的集成芯片，其特征在于，所述底部結(jié)構(gòu)的所述第一端通過(guò)絕緣體與所述絕緣層的所述邊緣間隔開(kāi)。

6.根據(jù)權(quán)利要求1所述的集成芯片，其特征在于，所述多個(gè)溝槽中的溝槽從所述上部結(jié)構(gòu)的上表面延伸到所述底部結(jié)構(gòu)的上表面下方。

7.根據(jù)權(quán)利要求1所述的集成芯片，其特征在于，所述底部結(jié)構(gòu)的所述第一端面向所述絕緣層的邊緣。

8.一種集成芯片，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的集成芯片，其特征在于，所述底部結(jié)構(gòu)、所述中間結(jié)構(gòu)和所述上部結(jié)構(gòu)的所述漸縮側(cè)壁在相距所述絕緣層的所述邊緣的第一距離處接合在一起，其中所述底部結(jié)構(gòu)、所述中間結(jié)構(gòu)和所述上部結(jié)構(gòu)分別具有第一寬度，以及

10.根據(jù)權(quán)利要求8所述的集成芯片，其特征在于，所述中間結(jié)構(gòu)的頂表面與所述多個(gè)溝槽中的第一溝槽和第二溝槽的底表面齊平。

技術(shù)總結(jié)
本技術(shù)提供一種包括處理襯底的集成芯片(integrated?chip，IC)；半導(dǎo)體層包括光柵耦合器區(qū)域和邊緣耦合器區(qū)域；處理襯底和半導(dǎo)體層之間的絕緣層；光柵耦合器位于光柵耦合器區(qū)域，包括布置在半導(dǎo)體層中的多個(gè)溝槽；邊緣耦合器位于半導(dǎo)體層的邊緣耦合器區(qū)域中，包括：底部結(jié)構(gòu)，具有靠近絕緣層邊緣的端部，以及從端部橫向延伸的漸縮側(cè)壁；上部結(jié)構(gòu)在底部結(jié)構(gòu)上延伸，上部結(jié)構(gòu)具有靠近絕緣層邊緣的端部，以及從底部結(jié)構(gòu)的漸縮側(cè)壁之間的端部橫向延伸的漸縮側(cè)壁；其中處理襯底從多個(gè)溝槽的正下方連續(xù)延伸到上部結(jié)構(gòu)的正下方。

技術(shù)研發(fā)人員：盧皓彥,劉維綱,徐英杰
受保護(hù)的技術(shù)使用者：臺(tái)灣積體電路制造股份有限公司
技術(shù)研發(fā)日：20240320
技術(shù)公布日：2025/1/2