顯示面板放電電路及顯示裝置制造方法
【專利摘要】本發(fā)明涉及一種顯示面板放電電路及顯示裝置，所述顯示面板放電電路包括：延時(shí)控制模塊，所述延時(shí)控制模塊在顯示面板關(guān)機(jī)后輸出放電控制信號(hào)預(yù)定時(shí)間；接地模塊，所述接地模塊用于接收所述放電控制信號(hào)，并根據(jù)所述放電控制信號(hào)使信號(hào)線接地所述預(yù)定時(shí)間。通過采用本發(fā)明的顯示面板放電電路能夠?qū)@示面板的信號(hào)線接地，達(dá)到釋放電荷的目的，從而在顯示面板待機(jī)時(shí)進(jìn)行一次放電操作，避免電荷長時(shí)間積累。
【專利說明】顯示面板放電電路及顯示裝置
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，具體涉及一種顯示面板放電電路及顯示裝置。
【背景技術(shù)】
[0002]液晶顯示裝置(LCD,Liquid Crystal Display)由于具有體積小、功耗低及壽命長等優(yōu)點(diǎn)，被廣泛用于諸如電視、顯示器、筆記本電腦、平板電腦以及移動(dòng)互聯(lián)設(shè)備等顯示裝置中。
[0003]常規(guī)的顯示面板設(shè)計(jì)容易出現(xiàn)電荷積累，使顯示面板出現(xiàn)發(fā)綠、殘像等不良，嚴(yán)重影響了顯示面板的顯示效果。因此，需要一種放電電路，能使顯示面板在待機(jī)時(shí)迅速釋放電荷。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是顯示面板容易出現(xiàn)電荷積累的問題。
[0005]為此目的，本發(fā)明提出了一種顯示面板放電電路，包括:延時(shí)控制模塊，所述延時(shí)控制模塊在顯示面板關(guān)機(jī)后輸出放電控制信號(hào)預(yù)定時(shí)間；接地模塊，所述接地模塊用于接收所述放電控制信號(hào)，并根據(jù)所述放電控制信號(hào)使信號(hào)線接地所述預(yù)定時(shí)間。
[0006]優(yōu)選地，所述延時(shí)控制模塊包括延時(shí)器和第一開關(guān)，所述第一開關(guān)的一端連接所述延時(shí)器，另一端連接所述接地模塊，所述延時(shí)器用于將顯示面板關(guān)機(jī)前的高電平信號(hào)保持所述預(yù)定時(shí)間，所述第一開關(guān)在顯示面板關(guān)機(jī)時(shí)導(dǎo)通，使所述延時(shí)器發(fā)出的高電平信號(hào)作為所述放電控制信號(hào)發(fā)送到所述接地模塊。
[0007]優(yōu)選地，所述第一開關(guān)由第一MOS晶體管構(gòu)成，所述第一MOS晶體管的柵極連接顯示面板電源，所述第一MOS晶體管的源極連接所述接地模塊，所述第一MOS晶體管的漏極連接所述延時(shí)器。
[0008]優(yōu)選地，當(dāng)所述第一 MOS晶體管為N型MOS晶體管時(shí)，所述延時(shí)控制模塊還包括反相器，所述反相器連接在顯示面板電源與所述第一 MOS晶體管的柵極之間。
[0009]優(yōu)選地，所述接地模塊包括信號(hào)線開關(guān)，在接收到所述放電控制信號(hào)時(shí)所述信號(hào)線開關(guān)導(dǎo)通所述預(yù)定時(shí)間，以使所述信號(hào)線接地。
[0010]優(yōu)選地，所述信號(hào)線開關(guān)包括多個(gè)開關(guān)，所述信號(hào)線為多條信號(hào)線，所述多個(gè)開關(guān)分別連接所述多條信號(hào)線和地，在接收到所述放電控制信號(hào)時(shí)所述多個(gè)開關(guān)全部導(dǎo)通所述預(yù)定時(shí)間，以使對(duì)應(yīng)的所述信號(hào)線接地。
[0011]優(yōu)選地，所述信號(hào)線包括柵線、數(shù)據(jù)線和公共電極線。
[0012]優(yōu)選地，所述多個(gè)開關(guān)為第二開關(guān)、第三開關(guān)和第四開關(guān)，所述第二開關(guān)連接所述柵線和地，所述第三開關(guān)連接所述數(shù)據(jù)線和地，所述第四開關(guān)連接所述公共電極線和地，在接收到所述放電控制信號(hào)時(shí)所述第二開關(guān)、第三開關(guān)和第四開關(guān)同時(shí)導(dǎo)通所述預(yù)定時(shí)間，以使所述柵線、所述數(shù)據(jù)線和所述公共電極線全部接地。
[0013]優(yōu)選地，所述第二開關(guān)由第二MOS晶體管構(gòu)成，所述第三開關(guān)由第三MOS晶體管構(gòu)成，所述第四開關(guān)由第四MOS晶體管構(gòu)成。
[0014]優(yōu)選地，所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的柵極與所述延時(shí)控制模塊連接；所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的源極分別與柵線、數(shù)據(jù)線和公共電極線連接；所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的漏極接地。
[0015]優(yōu)選地，當(dāng)所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管均為P型MOS晶體管時(shí)，所述接地模塊還包括反相器，所述反相器連接在所述延時(shí)控制模塊與所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的柵極之間。
[0016]優(yōu)選地，所述放電電路還包括柵線開關(guān)和數(shù)據(jù)線開關(guān)，所述柵線開關(guān)和所述數(shù)據(jù)線開關(guān)在接收到所述放電控制信號(hào)時(shí)導(dǎo)通，從而使柵電壓加載到柵線上，使數(shù)據(jù)信號(hào)加載到數(shù)據(jù)線上。
[0017]本發(fā)明還提供一種顯示裝置，包括上述的顯示面板放電電路。
[0018]通過采用本發(fā)明所公開的顯示面板放電電路能夠?qū)@示面板的柵線、數(shù)據(jù)線和公共電極線同時(shí)接地，達(dá)到釋放電荷的目的，從而在顯示面板待機(jī)時(shí)進(jìn)行一次放電操作，避免電荷長時(shí)間積累。
【專利附圖】

【附圖說明】
[0019]通過參考附圖會(huì)更加清楚的理解本發(fā)明的特征和優(yōu)點(diǎn)，附圖是示意性的而不應(yīng)理解為對(duì)本發(fā)明進(jìn)行任何限制，在附圖中:
[0020]圖1示出了根據(jù)本發(fā)明實(shí)施例的放電電路的模塊圖；
[0021]圖2示出了根據(jù)本發(fā)明實(shí)施例的放電電路的更詳細(xì)的模塊圖；
[0022]圖3示出了根據(jù)本發(fā)明實(shí)施例的放電電路的示意圖；
[0023]圖4示出了根據(jù)本發(fā)明另一實(shí)施例的放電電路的示意圖；
[0024]圖5示出了根據(jù)本發(fā)明再一實(shí)施例的放電電路的示意圖。
【具體實(shí)施方式】
[0025]下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)描述。
[0026]圖1示出了根據(jù)本發(fā)明實(shí)施例的放電電路的模塊圖。如圖1所示，根據(jù)本發(fā)明實(shí)施例的顯示面板放電電路包括延時(shí)控制模塊11和接地模塊12，其中延時(shí)控制模塊11連接顯示面板電源VDD，在顯示面板關(guān)機(jī)后，即顯示面板電源VDD降至零時(shí),延時(shí)控制模塊11輸出放電控制信號(hào)預(yù)定時(shí)間；接地模塊12用于接收該放電控制信號(hào)，并根據(jù)該放電控制信號(hào)使信號(hào)線13接地該預(yù)定時(shí)間。
[0027]通過采用本發(fā)明所公開的顯示面板放電電路能夠?qū)@示面板的信號(hào)線同時(shí)接地，達(dá)到釋放電荷的目的，從而在顯示面板待機(jī)時(shí)進(jìn)行一次放電操作，避免電荷長時(shí)間積累。
[0028]圖2示出了根據(jù)本發(fā)明實(shí)施例的放電電路的更詳細(xì)的模塊圖。如圖2所示，延時(shí)控制模塊11包括延時(shí)器21和第一開關(guān)22,第一開關(guān)22的一端連接延時(shí)器21,另一端連接接地模塊12，延時(shí)器21用于將顯示面板關(guān)機(jī)前的高電平信號(hào)VDD保持該預(yù)定時(shí)間，第一開關(guān)22在顯示面板關(guān)機(jī)時(shí)導(dǎo)通，使延時(shí)器21發(fā)出的高電平信號(hào)作為該放電控制信號(hào)發(fā)送到接地模塊12。接地模塊12包括至少一個(gè)信號(hào)線開關(guān)23，該至少一個(gè)信號(hào)線開關(guān)在接收到該放電控制信號(hào)時(shí)導(dǎo)通該預(yù)定時(shí)間，以使對(duì)應(yīng)的至少一條信號(hào)線24接地。為了使電路放電更為充分，優(yōu)選地，在接收到該放電控制信號(hào)時(shí)，該至少一個(gè)信號(hào)線開關(guān)23全部導(dǎo)通該預(yù)定時(shí)間，以使對(duì)應(yīng)的信號(hào)線24全部接地。更具體地，信號(hào)線24是顯示面板的柵線、數(shù)據(jù)線和公共電極線中的至少一條。
[0029]需要說明的是，延時(shí)器可采用現(xiàn)有的延時(shí)繼電器即可，具體延遲時(shí)間的長短可根據(jù)需要選擇設(shè)置。
[0030]下面以信號(hào)線包括顯示面板的柵線、數(shù)據(jù)線和公共電極線為例，對(duì)應(yīng)信號(hào)線開關(guān)23包括三個(gè)，分別為第二開關(guān)232、第三開關(guān)233和第四開關(guān)234，更詳細(xì)地說明本發(fā)明的具體實(shí)施例。
[0031 ] 圖3示出了根據(jù)本發(fā)明實(shí)施例的放電電路的示意圖。在圖3中，晶體管TI至T6均為N型MOS晶體管，顯示面板電源VDD —方面通過反相器連接到晶體管Tl (即，第一開關(guān))的柵極，另一方面通過延時(shí)器連接到晶體管Tl的漏極。晶體管Tl的源極連接到數(shù)據(jù)線開關(guān)DS、柵線開關(guān)GS、晶體管T2 ( S卩，第二開關(guān))的柵極、晶體管T3、T4和Τ5 ( S卩，第三開關(guān))的柵極以及晶體管T6(S卩，第四開關(guān))的柵極。晶體管T2的源極連接到奇數(shù)行柵線GO和偶數(shù)行柵線GE，晶體管T3、T4和Τ5的源極分別連接到RGB數(shù)據(jù)線DR、DG、DB，晶體管T6的源極連接到公共電極線Vcom，并且晶體管T2至T6的漏極接地。
[0032]當(dāng)顯示面板待機(jī)時(shí)，顯示面板電源VDD掉電，例如電壓從3V變?yōu)?V。此時(shí)，與VDD相連接的非門輸出高電平，從而使晶體管Tl導(dǎo)通，同時(shí)VDD通過延時(shí)器，使得電壓Vx (即晶體管Tl漏極處的電壓)保持高電平(3V)預(yù)定時(shí)間，例如延時(shí)50 μ S。由于此時(shí)晶體管Tl處于導(dǎo)通狀態(tài)，晶體管Tl漏極處的高電平電壓Vx將與晶體管Tl源極相連的數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS拉高，使數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS導(dǎo)通，從而柵電壓可以加載到柵線上，RGB數(shù)據(jù)信號(hào)可以加載到數(shù)據(jù)線上。
[0033]由于晶體管Tl源極處于高電平，從而使得晶體管Τ2、Τ3、Τ4、Τ5和Τ6導(dǎo)通。晶體管Τ2導(dǎo)通，將奇數(shù)行和偶數(shù)行柵線G0、GE接地。對(duì)于顯示電路而言，通常將柵線的奇數(shù)和偶數(shù)行在不同層分開布線，以提升空間的利用率，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在空間足夠的情況下，也可以只有一根柵線。由于晶體管T3、T4和Τ5導(dǎo)通，分別使得RGB數(shù)據(jù)信號(hào)線DR、DG、DB接地；由于晶體管T6導(dǎo)通，使得公共電極線Vcom接地。由此，當(dāng)VDD掉電時(shí)，根據(jù)本發(fā)明實(shí)施例的放電電路將顯示面板的柵線、數(shù)據(jù)線和公共電極線同時(shí)接地，達(dá)到釋放電荷的目的，從而在顯示面板待機(jī)時(shí)進(jìn)行一次放電操作，避免電荷長時(shí)間積累。
[0034]當(dāng)延時(shí)器延時(shí)結(jié)束后，電壓Vx處于低電平，使得數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS均為低電平，不再向柵線加載柵電壓G0/GE、向數(shù)據(jù)線加載RGB數(shù)據(jù)信號(hào)DR/DG/DB，同時(shí)還使得晶體管T2、T3、T4、T5和T6截止，從而RGB數(shù)據(jù)信號(hào)線DR、DG、DB、奇數(shù)行和偶數(shù)行柵線G0、GE以及公共電極線Vcom不再接地，放電過程結(jié)束。
[0035]上述放電電路中的晶體管均為N型MOS晶體管，優(yōu)選地為薄膜晶體管。應(yīng)當(dāng)理解，根據(jù)本發(fā)明的放電電路中的晶體管并不僅限于N型MOS晶體管，也可以采用P型MOS晶體管。圖4示出了根據(jù)本發(fā)明另一實(shí)施例的放電電路的示意圖，其中晶體管Tl至T6均為P型MOS晶體管。
[0036]與前一實(shí)施例類似，當(dāng)VDD掉電后，晶體管Tl導(dǎo)通，同時(shí)VDD通過延時(shí)器延時(shí)使得晶體管Tl漏極處的電壓Vx保持高電平，從而將數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS拉高，使得柵電壓可以加載到柵線上，RGB數(shù)據(jù)信號(hào)可以加載到數(shù)據(jù)線上。與晶體管Tl相連的非門將晶體管Tl源極處的高電平轉(zhuǎn)變?yōu)榈碗娖?，使晶體管T2至T6導(dǎo)通。由此，晶體管T2使得柵線接地，晶體管T3、T4和Τ5使數(shù)據(jù)線接地，晶體管Τ6使得公共電極線接地。當(dāng)延時(shí)器延時(shí)結(jié)束后，電壓Vx處于低電平，使得數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS均為低電平，不再向柵線加載柵電壓GO/GE、向數(shù)據(jù)線加載RGB數(shù)據(jù)信號(hào)DR/DG/DB，同時(shí)使晶體管Τ2至Τ6截止，使得柵線、數(shù)據(jù)線和公共電極線不再接地，放電過程結(jié)束。
[0037]圖5示出了根據(jù)本發(fā)明再一實(shí)施例的放電電路的示意圖，在本實(shí)施例中省略了前述實(shí)施例中的非門，進(jìn)一步簡化了放電電路的電路結(jié)構(gòu)。如圖5所示，晶體管Pl為P型MOS晶體管，晶體管Ν2至Ν6為N型MOS晶體管。當(dāng)VDD掉電后，晶體管Pl導(dǎo)通，同時(shí)VDD通過延時(shí)器延時(shí)使得晶體管Pl漏極處的電壓Vx保持高電平，從而將數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS拉高，使得柵電壓可以加載到柵線上，RGB數(shù)據(jù)信號(hào)可以加載到數(shù)據(jù)線上。晶體管Pl源極處的高電平使晶體管Ν2至Ν6導(dǎo)通。由此，晶體管Ν2使得柵線接地，晶體管Ν3、Ν4和Ν5使數(shù)據(jù)線接地，晶體管Ν6使得公共電極線接地。當(dāng)延時(shí)器延時(shí)結(jié)束后，電壓Vx處于低電平，使得數(shù)據(jù)線開關(guān)DS和柵線開關(guān)GS均為低電平，不再向柵線加載柵電壓G0/GE、向數(shù)據(jù)線加載RGB數(shù)據(jù)信號(hào)DR/DG/DB，同時(shí)使晶體管Ν2至Ν6截止，使得柵線、數(shù)據(jù)線和公共電極線不再接地，放電過程結(jié)束。
[0038]以上實(shí)施例僅用于說明本發(fā)明，而并非意在窮舉，或者對(duì)本發(fā)明作出任何限制。本領(lǐng)域技術(shù)人員在閱讀本發(fā)明的基礎(chǔ)上，能夠想到對(duì)本發(fā)明作出各種改變和變型。例如采用其他電子元件來作為開關(guān)元件，采用其他延時(shí)方式，或改變MOS晶體管的類型并適應(yīng)性地改變電路結(jié)構(gòu)等等，這些改變和變型均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0039]通過采用本發(fā)明所公開的顯示面板放電電路能夠?qū)@示面板的柵線、數(shù)據(jù)線和公共電極線同時(shí)接地，達(dá)到釋放電荷的目的，從而在顯示面板待機(jī)時(shí)進(jìn)行一次放電操作，避免電荷長時(shí)間積累。
[0040]本發(fā)明還提供一種顯示裝置，包括上述的顯示面板放電電路。所述顯示裝置可以為:液晶面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0041]雖然結(jié)合附圖描述了本發(fā)明的實(shí)施方式，但是本領(lǐng)域技術(shù)人員可以在不脫離本發(fā)明的精神和范圍的情況下作出各種修改和變型，這樣的修改和變型均落入由所附權(quán)利要求所限定的范圍之內(nèi)。
【權(quán)利要求】
1.一種顯示面板放電電路，其特征在于，包括: 延時(shí)控制模塊，所述延時(shí)控制模塊在顯示面板關(guān)機(jī)后輸出放電控制信號(hào)預(yù)定時(shí)間； 接地模塊，所述接地模塊用于接收所述放電控制信號(hào)，并根據(jù)所述放電控制信號(hào)使信號(hào)線接地所述預(yù)定時(shí)間。
2.根據(jù)權(quán)利要求1所述的放電電路，其特征在于，所述延時(shí)控制模塊包括延時(shí)器和第一開關(guān)，所述第一開關(guān)的一端連接所述延時(shí)器，另一端連接所述接地模塊，所述延時(shí)器用于將顯示面板關(guān)機(jī)前的高電平信號(hào)保持所述預(yù)定時(shí)間，所述第一開關(guān)在顯示面板關(guān)機(jī)時(shí)導(dǎo)通，使所述延時(shí)器發(fā)出的高電平信號(hào)作為所述放電控制信號(hào)發(fā)送到所述接地模塊。
3.根據(jù)權(quán)利要求2所述的放電電路，其特征在于，所述第一開關(guān)由第一MOS晶體管構(gòu)成，所述第一MOS晶體管的柵極連接顯示面板電源，所述第一MOS晶體管的源極連接所述接地模塊，所述第一 MOS晶體管的漏極連接所述延時(shí)器。
4.根據(jù)權(quán)利要求3所述的放電電路，其特征在于，當(dāng)所述第一MOS晶體管為N型MOS晶體管時(shí)，所述延時(shí)控制模塊還包括反相器，所述反相器連接在顯示面板電源與所述第一 MOS晶體管的柵極之間。
5.根據(jù)權(quán)利要求1所述的放電電路，其特征在于，所述接地模塊包括信號(hào)線開關(guān)，在接收到所述放電控制信號(hào)時(shí)所述信號(hào)線開關(guān)導(dǎo)通所述預(yù)定時(shí)間，以使所述信號(hào)線接地。
6.根據(jù)權(quán)利要求5所述的放電電路，其特征在于，所述信號(hào)線開關(guān)包括多個(gè)開關(guān)，所述信號(hào)線為多條信號(hào)線，所述多個(gè)開關(guān)分別連接所述多條信號(hào)線和地，在接收到所述放電控制信號(hào)時(shí)所述多個(gè)開關(guān)全部導(dǎo)通所述預(yù)定時(shí)間，以使對(duì)應(yīng)的所述信號(hào)線接地。
7.根據(jù)權(quán)利要求6`所述的放電電路，其特征在于，所述信號(hào)線包括柵線、數(shù)據(jù)線和公共電極線。
8.根據(jù)權(quán)利要求7所述的放電電路，其特征在于，所述多個(gè)開關(guān)為第二開關(guān)、第三開關(guān)和第四開關(guān)，所述第二開關(guān)連接所述柵線和地，所述第三開關(guān)連接所述數(shù)據(jù)線和地，所述第四開關(guān)連接所述公共電極線和地，在接收到所述放電控制信號(hào)時(shí)所述第二開關(guān)、第三開關(guān)和第四開關(guān)同時(shí)導(dǎo)通所述預(yù)定時(shí)間，以使所述柵線、所述數(shù)據(jù)線和所述公共電極線全部接地。
9.根據(jù)權(quán)利要求8所述的放電電路，其特征在于，所述第二開關(guān)由第二MOS晶體管構(gòu)成，所述第三開關(guān)由第三MOS晶體管構(gòu)成，所述第四開關(guān)由第四MOS晶體管構(gòu)成。
10.根據(jù)權(quán)利要求9所述的放電電路，其特征在于，所述第二MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的柵極與所述延時(shí)控制模塊連接；所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的源極分別與柵線、數(shù)據(jù)線和公共電極線連接；所述第二 MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的漏極接地。
11.根據(jù)權(quán)利要求10所述的放電電路，其特征在于，當(dāng)所述第二MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管均為P型MOS晶體管時(shí)，所述接地模塊還包括反相器，所述反相器連接在所述延時(shí)控制模塊與所述第二MOS晶體管、所述第三MOS晶體管、所述第四MOS晶體管的柵極之間。
12.根據(jù)權(quán)利要求7至11中任一項(xiàng)所述的放電電路，其特征在于，還包括柵線開關(guān)和數(shù)據(jù)線開關(guān)，所述柵線開關(guān)和所述數(shù)據(jù)線開關(guān)在接收到所述放電控制信號(hào)時(shí)導(dǎo)通，從而使柵電壓加載到柵線上，使數(shù)據(jù)信號(hào)加載到數(shù)據(jù)線上。
13.一種顯示 裝置，其特征在于，包括如權(quán)利要求1至12所述的顯示面板放電電路。
【文檔編號(hào)】G02F1/133GK103869516SQ201410090663
【公開日】2014年6月18日 申請(qǐng)日期:2014年3月12日 優(yōu)先權(quán)日:2014年3月12日
【發(fā)明者】史文森, 徐帥, 王智勇, 鄭義, 張鄭欣 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 北京京東方光電科技有限公司