專利名稱：用于曝光的掩模版、曝光方法以及半導體晶片的生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于曝光的掩模版(reticle)，所述用于曝光的掩模版被用于作為在諸如半導體集成電路(1C、LSI等等)之類的半導體設(shè)備、諸如LED和激光之類的發(fā)光設(shè)備或固態(tài)成像元件的生產(chǎn)中使用的減小投影曝光設(shè)備(reduced projection exposureapparatus)的步進設(shè)備(stepper apparatus)等等；ー種使用所述用于曝光的掩模版的曝光的曝光方法；以及ー種用于使用所述曝光方法來生產(chǎn)多個半導體設(shè)備的半導體晶片的生產(chǎn)方法。
背景技術(shù)：
照慣例，對于諸如半導體集成電路或固態(tài)成像元件之類的半導體設(shè)備的生產(chǎn)而言，通常所說的步進曝光方法是公知的，其中，通過使用在其上形成了為待生產(chǎn)的芯片的大小約5至10倍的芯片圖案的掩模版(光掩模)，通過使用步進設(shè)備來重復地執(zhí)行減小投影曝光同時改變位置使得芯片圖案彼此鄰近，許多集成電路圖案被精確地曝光在其上形成了光致抗蝕劑膜的晶片上。使用這樣的用于曝光的掩模版的常規(guī)曝光方法被公開在專利文獻I中，并且將使用圖28 (a)、28(b)、29 (a)以及29(b)來詳細地描述。圖28是使用在專利文獻I中公開的用于減小投影曝光的常規(guī)掩模版的曝光方法的解釋性視圖。圖28(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖28(b)是晶片的順序隱光圖案的圖。如圖28(a)和28 (b)中所圖示的那樣，在常規(guī)曝光方法中，使用掩模版在其上形成了光致抗蝕劑膜的晶片的表面上順序地執(zhí)行減小投影曝光，該掩模版被形成使得具有四個芯片圖案101的方形掩模版圖案102被內(nèi)接(inscribe)在作為高分辨率區(qū)的有效曝光區(qū)103內(nèi)。在常規(guī)的掩模版中，由于使用了方形掩模版圖案102，所以即使有效曝光區(qū)103的區(qū)域具有更多的空間也不再能夠容納芯片圖案101。通過使用具有有四個芯片圖案101的方形掩模版圖案102的掩模版，在其上形成了光致抗蝕劑膜的晶片104上通過減小投影曝光順序地制作了芯片圖案101。在圖29(a)中，從圖28(b)的晶片104突出的安裝有四個芯片圖案的掩模版的芯片圖案以“X”指示。為了完成能夠在其上形成了光致抗蝕劑膜的晶片104上形成的五十二個芯片圖案的曝光，要求總共十六個鏡頭(shot):掩模版的所有四個芯片圖案101有效的十二個鏡頭；以及掩模版的四個芯片圖案101中的ー個芯片圖案IOlA有效的四個拐角中的另外四個鏡頭。在這種情況下，為了縮短用于晶片104的曝光處理所需要的時間并且將對準的偏差減到最小以提高產(chǎn)出率，強烈地期望減少在其上形成了光致抗蝕劑膜的晶片104的整個表面上曝光芯片圖案101所需要的鏡頭的數(shù)目。在圖29(b)中，當通過偏置法提升晶片容納效率時從晶片104突出的芯片圖案以“X”指示。為了通過偏置法提升曝光效率并且完成能夠在其上形成了光致抗蝕劑膜的晶片104上形成的五十二個芯片圖案的曝光，需要掩模版的四個芯片圖案101全部有效的十個鏡頭，以及掩模版的四個芯片圖案101的三個芯片圖案IOlA有效的四個拐角中的另外四個鏡頭，總共十四個鏡頭。圖30是圖示了使用在專利文獻I中公開的用于曝光的掩模版的常規(guī)曝光方法的另ー示例的平面視圖。圖30(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖30(b)是晶片的順序曝光圖案的圖。如圖30(a)和30(b)中所圖示的那樣，在常規(guī)曝光方法中，使用掩模版在其上形成了光致抗蝕劑膜的晶片204的表面上順序地執(zhí)行減小投影曝光，該掩模版被形成使得具有五個芯片圖案201的十字形的掩模版圖案202被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)203中。以這種方式，如果芯片圖案201以十字形布置，則能夠用一個鏡頭在有效曝光區(qū)203中形成五個芯片圖案201。與用一個鏡頭形成四個芯片圖案101的圖28(a)的情況相比這是更有效率的。如圖31中所圖示的那樣，三十五個芯片能夠通過掩模版的五個芯片圖案201全部有效的七個鏡頭來曝光；使用掩模版的五個芯片圖案201中的四個有效的附加鏡頭，總共八個鏡頭，能夠曝光總共三十九個芯片；使用掩模版的五個芯片圖案201中的三個有效的兩個附加鏡頭，總共十個鏡頭，能夠曝光總共四十五個芯片；使用掩模版的五個芯片圖案201中的兩個有效的兩個附加鏡頭，總共十二個鏡頭，能夠曝光總共四十九個芯片；使用掩模版的五個芯片圖案201中的一個有效的三個附加鏡頭，總共十五個鏡頭，能夠曝光總共五十二個芯片。[引用列表]
[專利文獻]
專利文獻1:日本特開No. 5-335203。

發(fā)明內(nèi)容
[技術(shù)問題]
在專利文獻I中公開的常規(guī)曝光方法中，在圖29(a)中，存在以下的問題當掩模版中多個芯片圖案101被布置成矩形形狀作為掩模版圖案102，以便有助于掩模版圖案102在晶片104上順序布置時，不能夠以最大效率利用高分辨率區(qū)；作為高分辨率區(qū)的有效曝光區(qū)103是圓形的；以及掩模版圖案102被以內(nèi)接的矩形的大小來布置。如果在掩模版圖案102上僅存在很少的芯片圖案，則用于曝光的鏡頭的數(shù)目增加而且生產(chǎn)量下降。圖29 (a)的安裝有四個芯片圖案的掩模版的鏡頭效率為52個芯片/16個鏡頭=3. 25，并且存在從晶片204突出的十二個損失芯片。另外，通過圖29(b)的偏置法安裝有四個芯片圖案的掩模版的鏡頭效率為52個芯片圖案/14個鏡頭=3. 7，并且存在從晶片204突出的四個損失芯片。此外，圖31的安裝有五個芯片圖案的掩模版(芯片圖案的數(shù)目増加了)的鏡頭效率為52個芯片圖案/15個鏡頭=3. 47，在十五個鏡頭中曝光了七十五個芯片圖案，但是從晶片204突出的損失芯片達到23個芯片圖案。從圖29(a)的安裝有四個芯片圖案的掩模版到圖31的安裝有五個芯片圖案的掩模版，通過增加掩模版圖案中的芯片圖案的數(shù)目減少了鏡頭的數(shù)目并且提高了生產(chǎn)量。在圖31中，用十五個鏡頭繪制了五十二個芯片圖案。由于晶片204的鏡頭布置成十字形并且不是平行方式，所以在外圍邊緣部出現(xiàn)許多損失芯片圖案。具體地，對于布置成矩形的普通掩模版而言，當在長度和寬度方向上直接布置掩模版時需要十六個鏡頭。然而，考慮到如圖29(b)能夠通過偏置法使用十四個鏡頭實現(xiàn)五十二個芯片圖案的事實，能夠認為與圖29(b)的安裝有四個芯片圖案的掩模版相比圖31中所圖示的安裝有五個芯片圖案的十字形的掩模版具有低的鏡頭效率，因此不具有任何優(yōu)點。此外，圖31中所圖示的安裝有五個芯片圖案的十字形的掩模版具有由于十字形的原因當分步進給(step feeding)被用來順序地曝光晶片204時分步進給非常復雜難以無間隙地匹配(fit in)形狀的問題。本發(fā)明g在解決上文所描述的常規(guī)問題。本發(fā)明的目的在于提供ー種用于有效地利用高分辨率區(qū)并且通過對每個鏡頭増加芯片圖案的數(shù)目來提高生產(chǎn)量以及在不復雜化分步進給的情況下使掩模版圖案無間隙地彼此匹配的掩模版；ー種使用所述掩模版的曝光方法；以及ー種用于使用所述曝光方法來生產(chǎn)半導體晶片的半導體晶片的生產(chǎn)方法。[問題的解決方法]
提供了ー種包含由減小投影曝光設(shè)備的圓形有效曝光區(qū)中的多個芯片圖案構(gòu)成的掩模版圖案的根據(jù)本發(fā)明的用于曝光的掩模版，其中所述掩模版圖案具有布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從所述有效曝光區(qū)的所述圓周突出的外形，與平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比具有更大數(shù)目的芯片圖案，并且當順序地曝光時，所述多個芯片圖案布置成使得所述掩模版圖案的頂部部分無間隙地匹配左右彼此鄰近的所述掩模版圖案的底部位置，從而實現(xiàn)上文所描述的目的。優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述掩模版圖案的所述外形具有布置成具有均勻的臺階或不均勻的臺階的階梯式形狀的鏡頭的所述多個芯片圖案，使得所述掩模版圖案的所述外形內(nèi)接在所述有效曝光區(qū)的所述圓周內(nèi)或者不從所述有效曝光區(qū)的所述圓周突出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述掩模版圖案的所述外形具有相對于沿著所述芯片圖案之間的劃線的中間線在平面視圖中上下或左右線對稱地布置的所述多個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述掩模版圖案的所述外形具有相對于沿著所述芯片圖案之間的劃線的中間線在平面視圖中上下且左右線對稱地布置的所述多個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述掩模版圖案的所述外形具有點對稱地布置的所述多個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述掩模版圖案的所述外形具有不對稱地布置的所述多個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述芯片圖案的平面視圖中的四邊形形狀的一邊和與其鄰近的另ー邊相等或不同。
更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為大于或等于四的整數(shù)時，所述掩模版圖案具有由從具有mXn四邊形形狀的多個芯片圖案去掉四個拐角的芯片圖案產(chǎn)生的多個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，其中，當m和n都為大于或等于ニ的整數(shù)時，所述掩模版圖案具有從具有mXn四邊形形狀的芯片圖案的四邊的每個中心部或者從整個邊向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為四時，所述掩模 版圖案具有由從4X4或十六個芯片圖案去掉四個拐角的芯片圖案產(chǎn)生的十二個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為ニ時，所述掩模版圖案具有從由2X2或四個芯片圖案構(gòu)成的掩模版圖案的四邊的整個邊伸出的芯片圖案，其中兩個芯片圖案每個向所述頂部和底部伸出而兩個芯片圖案每個向所述左邊和右邊伸出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為大于或等于六的整數(shù)時，所述掩模版圖案具有由從具有mXn四邊形形狀的多個芯片圖案去掉四個拐角中的ー個或多個芯片圖案以及鄰近所述四個拐角的那些產(chǎn)生的多個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為六時，所述掩模版圖案具有由從6X6或三十六個芯片圖案去掉四個拐角中和鄰近所述四個拐角的四個拐角部中的三個芯片圖案中的每ー個產(chǎn)生的二十四個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為四時，所述掩模版圖案具有從由4X4或十六個芯片圖案構(gòu)成的掩模版圖案的四邊的每個中心部伸出的芯片圖案，其中兩個芯片圖案每個從所述頂部和底部伸出而兩個芯片圖案每個從所述左邊和右邊伸出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為大于或等于八的整數(shù)時，所述掩模版圖案具有由從具有mXn四邊形形狀的多個芯片圖案去掉四個拐角中的四個拐角部的每個芯片圖案以及在外周內(nèi)部和外周上鄰近所述四個拐角的ー個或多個連續(xù)的芯片圖案產(chǎn)生的多個芯片圖案，使得所述掩模版圖案被內(nèi)接在所述有效曝光區(qū)中的所述圓周內(nèi)或者不從所述有效曝光區(qū)中的所述圓周突出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為大于或等于六的整數(shù)時，所述掩模版圖案具有一個或多個芯片圖案在具有mXn四邊形形狀的芯片圖案的四個拐角中在上下方向上被去掉，并且所述掩模版圖案具有從具有所述mXn四邊形形狀的芯片圖案的四邊的每個中心部向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案，使得所述掩模版圖案被內(nèi)接在所述有效曝光區(qū)的所述圓周內(nèi)或者不從所述有效曝光區(qū)的所述圓周突出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為八時，所述掩模版圖案具有由從8X8或六十四個芯片圖案去掉四個拐角中的四個拐角部的每六個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的四十個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m和n都為六時，所述掩模版圖案的四個拐角的每個芯片圖案從由6X6或三十六個芯片圖案構(gòu)成的掩模版圖案去棹，并且芯片圖案從由所述6X6或三十六個芯片圖案構(gòu)成的所述掩模版圖案的四邊的每個中心部伸出，其中兩個芯片圖案每個向所述頂部和底部伸出而兩個芯片圖案每個向所述左邊和右邊伸出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m為八并且n為九時，所述掩模版圖案具有由從8X9或七十ニ個芯片圖案去掉四個拐角中的四個拐角部的每六個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的四十八個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m為六并且n為七時，所述掩模版圖案的四個拐角中的每個芯片圖案從由6X7或四十ニ個芯片圖案構(gòu)成的掩模版圖案去掉，并且芯片圖案從由6X7或四十ニ個芯片圖案構(gòu)成的所述掩模版圖案的四邊的每個中心部伸出，其中兩個芯片圖案每個從所述頂部和底部伸出而三個芯片圖案每個向所述左邊和右邊伸出。
更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m為八并且n為十八時，所述掩模版圖案具有由從8X18或一百四十四個芯片圖案去掉四個拐角中的四個拐角部每個十二個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的九十六個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m為六并且n為十四時，所述掩模版圖案在四個拐角的上下方向上每個連續(xù)的兩個芯片圖案從由6X 14或八十四個芯片圖案構(gòu)成的掩模版圖案去掉，并且所述掩模版圖案具有從由6X14或八十四個芯片圖案構(gòu)成的所述掩模版的四邊的每個中心部伸出的芯片圖案，其中對于總共四個芯片圖案而言具有兩個的寬度的兩個芯片圖案每個向所述頂部和底部伸出，而六個芯片圖案每個向所述左邊和右邊伸出。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m為八并且n為十七或十八時，所述掩模版圖案具有由從8X 17或8X 18或者一百三十六或一百四十四個芯片圖案去掉四個拐角中的四個拐角部的每十個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的九十六或一百零四個芯片圖案。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，當m為六并且n為十四時，所述掩模版圖案的在四個拐角的上下方向中的每ー個上在上下方向連續(xù)的三個芯片圖案從由6X 15或6X 16或者九十或九十六個芯片圖案構(gòu)成的掩模版圖案去掉，并且芯片圖案從由6X15或6X16或者九十或九十六個芯片圖案構(gòu)成的所述掩模版圖案的四邊的每個中心部伸出，其中兩個芯片圖案每個向所述頂部和底部伸出，而七個或八個芯片圖案每個向所述左邊和右邊伸。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，布置了一個或多個評估圖案代替構(gòu)成所述掩模版圖案的一個或多個芯片圖案的區(qū)域。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，一個或多個評估圖案被布置在所述掩模版圖案的曝光區(qū)的內(nèi)部或外部。更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述掩模版圖案的所述外形具有均勻的或不均勻的階梯式形狀，并且所述ー個或所述多個評估圖案被布置在包括所述掩模版圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少ー個的芯片圖案的區(qū)域中。
更優(yōu)選地，在根據(jù)本發(fā)明的用于曝光的掩模版中，所述評估圖案是測試芯片圖案、對準圖案或用于尺寸的檢查的圖案中的ー個。提供了一種用于使用根據(jù)本發(fā)明的用于曝光的掩模版在其上形成了光致抗蝕劑膜的晶片上鄰近劃線重復地減小曝光使得所述掩模版圖案無間隙地彼此匹配并且所述劃線被定位在所述芯片圖案之間的根據(jù)本發(fā)明的曝光方法，從而實現(xiàn)上文所描述的目的。優(yōu)選地，在根據(jù)本發(fā)明的曝光方法中，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟使用步進器的盲功能來屏蔽包括所述掩模版圖案的頂邊緣部分或底邊緣部分的階梯式臺階部的一部分以曝光所述掩模版圖案的剰余部分；以及使用所述步進器的盲功能來屏蔽所述掩模版圖案的全部以曝光鄰近曝光的掩模版圖案的所述評估圖案。更優(yōu)選地，在根據(jù)本發(fā)明的曝光方法中，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟使用遮光板來屏蔽所述掩模版圖案以僅曝光在晶片的預定位置上的所述評估圖案；以及使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少ー個的芯片圖案的整個區(qū)域，以曝光鄰近先前曝光的評估圖案的預定位置上的所述掩模版圖案的剰余部分。更優(yōu)選地，在根據(jù)本發(fā)明的曝光方法中，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少ー個的芯片圖案的所述整個區(qū)域，以曝光掩模版圖案的剰余部分，并且使用所述遮光板來僅不屏蔽所述評估圖案以將所述評估圖案曝光為用于所述評估圖案的芯片圖案。提供了ー種用于通過使用根據(jù)本發(fā)明的曝光方法來圖案化光致抗蝕劑膜以通過將所述圖案化的光致抗蝕劑膜用作掩模形成每ー層來產(chǎn)生多個半導體元件的半導體晶片的根據(jù)本發(fā)明的生產(chǎn)方法。將在下文中對具有上文所描述的所述結(jié)構(gòu)的本發(fā)明的功能進行描述。根據(jù)本發(fā)明，在包含由減小投影曝光設(shè)備的圓形有效曝光區(qū)中的多個芯片圖案構(gòu)成的掩模版圖案的用于曝光的掩模版中，所述掩模版圖案具有與平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比具有更大數(shù)目的芯片圖案的外形，使得所述掩模版圖案被內(nèi)接在所述有效曝光區(qū)的圓周內(nèi)或者不從所述有效曝光區(qū)的圓周突出，當順序地曝光時，所述多個芯片圖案布置成使得所述掩模版圖案的頂部部分無間隙地匹配左右彼此鄰近的掩模版圖案的底部位置。從而，當順序地曝光時，在沒有復雜化分步進給的情況下，通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案無間隙地彼此匹配使得以最有效的方式利用有效曝光區(qū)并且提高生產(chǎn)量是可能的。當一個或多個評估圖案要被布置代替構(gòu)成掩模版圖案的一個或多個芯片圖案的區(qū)域吋，能夠?qū)⑿酒瑘D案的數(shù)目的縮減減到最小，因此以最有效的方式利用有效曝光區(qū)并且提高生產(chǎn)量是可能的。[發(fā)明的有益效果]
根據(jù)上文所描述的本發(fā)明，掩模版圖案具有被最大程度地布置成與平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比具有更大數(shù)目的芯片圖案的掩模版圖案的外形，使得掩模版圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出，以及當順序地曝光時，布置了多個芯片圖案使得掩模版圖案的頂部部分無間隙地匹配左右彼此鄰近的掩模版圖案的底部位置。因此，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案無間隙地彼此匹配，使得以最有效的方式利用高分辨率區(qū)并且提高生產(chǎn)量是可能的。另外，即使布置了ー個或多個評估圖案代替構(gòu)成掩模版圖案的ー個或多個芯片圖案的區(qū)域，也能夠?qū)⑿酒臄?shù)目的縮減減到最小，因此以最有效的方式利用有效曝光區(qū)并且提高生產(chǎn)量是可能的。在參考附圖閱讀并且理解以下的具體描述之后，本發(fā)明的這些和其它優(yōu)點將對本領(lǐng)域的技術(shù)人員變得顯而易見。


圖1是圖示了本發(fā)明的實施例1中的步進設(shè)備的示例的示意配置視圖。圖2是使用圖1的用于曝光的掩模版的曝光方法的實施例1的解釋性圖。圖2(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖2(b)是晶片的順序曝光圖案的圖。圖3是作為圖2的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖3(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖3(b)是晶片的順序曝光圖案的圖。圖4是使用圖1的用于曝光的掩模版的曝光方法的實施例2的解釋性圖。圖4(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖4(b)是晶片的順序曝光圖案的圖。圖5是作為圖4的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖5(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖5(b)是晶片的順序曝光圖案的圖。圖6是使用圖1的用于曝光的掩模版的曝光方法的實施例3的解釋性圖。圖6(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖6(b)是晶片的順序曝光圖案的圖。圖7是作為圖6的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖7(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖7(b)是晶片的順序曝光圖案的圖。圖8是使用圖1的用于曝光的掩模版的曝光方法的實施例4的解釋性圖。圖8(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖8(b)是晶片4的順序曝光圖案的圖。圖9是使用圖1的用于曝光的掩模版的曝光方法的實施例5的解釋性圖。圖9(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖9(b)是晶片的順序曝光圖案的圖。圖10是使用圖1的用于曝光的掩模版的曝光方法的實施例6的解釋性圖。圖10(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖10(b)是晶片的順序曝光圖案的圖。圖11(a)是圖示了通過常規(guī)曝光方法的每鏡頭的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖11(b)是圖示了上述實施例5的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖11(c)是圖示了上述實施例6的掩模版圖案的修改示例與有效曝光區(qū)之間的關(guān)系的平面視圖。圖12是使用圖1的用于曝光的掩模版的曝光方法的實施例7的解釋性圖。圖12(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖12(b)是晶片4的順序曝光圖案的圖。圖13(a)和13(b)是描述了掩模版圖案82的外形是不對稱的情況的解釋性圖。圖14是對于圖9的用于曝光的掩模版2D的多個芯片圖案中的ー個使用測試芯片圖案TEG的曝光方法的實施例8的解釋性圖。圖14(a)是圖示了使用測試芯片圖案TEG的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖14(b)是晶片4的順序曝光圖案的圖。圖15是作為圖14的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖15(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖15(b)是晶片的順序曝光圖案的圖。圖16是在圖9的用于曝光的掩模版2D的多個芯片圖案的頂邊緣部中的四個芯片圖案上使用測試芯片圖案TEG的曝光方法的實施例9的解釋性圖。圖16(a)是圖示了使用測試芯片圖案TEG的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖16(b)是晶片4的順序曝光圖案的圖。圖17(a)至17(c)是用于描述使用測試芯片圖案TEG使用圖16的用于曝光的掩模版的曝光方法的解釋性圖。圖18是作為圖16的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖18(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖18(b)是晶片的順序曝光圖案的圖。圖19(a)至19(c)是用于描述使用測試芯片圖案TEG使用圖18的常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖20(a)是圖示了相對于使用測試芯片圖案TEG的上述實施例9的通過常規(guī)曝光方法的每鏡頭的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖20(b)是圖示了使用測試芯片圖案TEG的上述實施例8的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖20(c)是圖示了使用測試芯片圖案TEG的上述實施例6的掩模版圖案的修改示例中測試芯片圖案TEG被用作多個芯片圖案中的一個的情況與有效曝光區(qū)之間的關(guān)系的平面視圖。圖21是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2E’的曝光方法的實施例6的修改示例的解釋性圖。圖21 (a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖21(b)是晶片的順序曝光圖案的圖。圖22是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2E’ ’的曝光方法的實施例6的修改示例的解釋性圖。圖22(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖22(b)是晶片的順序曝光圖案的圖。
圖23是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2F’ ’的曝光方法的實施例7的修改示例的解釋性圖。圖23(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖23(b)是晶片4的順序曝光圖案的圖。圖24是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2’的曝光方法的實施例1的修改示例的解釋性圖。圖24(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖24(b)是晶片的順序曝光圖案的圖。圖25是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2A’的曝光方法的實施例2的修改示例的解釋性圖。圖25(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖25(b)是晶片的順序曝光圖案的圖。圖26是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2B’的曝光方法的實施例3的修改示例的解釋性圖。圖26(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖26(b)是晶片的順序曝光圖案的圖。圖27是使用測試芯片圖案TEG的使用圖1的用于曝光的掩模版2C’的曝光方法的實施例4的修改示例的解釋性圖。圖27(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖27(b)是晶片的順序曝光圖案的圖。圖28是使用在專利文獻I中公開的常規(guī)的減小投影曝光方法的曝光方法的解釋性圖。圖28(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖28(b)是晶片的順序曝光圖案的圖。圖29(a)是對于安裝有四個芯片圖案的掩模版的從圖28 (b)的晶片區(qū)突出的芯片圖案指示"x〃的平面視圖。圖29(b)當増加晶片區(qū)調(diào)節(jié)速率時對于從晶片區(qū)突出的芯片圖案指示"x〃的平面視圖。圖30是圖示了使用在專利文獻I中公開的的用于曝光的掩模版的常規(guī)曝光方法的另ー示例的平面視圖。圖30(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖30(b)是晶片的順序曝光圖案的圖。圖31是對于安裝有的五個芯片圖案的掩模版的從圖30(b)的晶片區(qū)突出的芯片圖案指示"x〃的平面視圖。
具體實施例方式在下文中，將參考附圖詳細地描述用于步進設(shè)備的用于曝光的掩模版、使用所述用于曝光的掩模版進行曝光的曝光方法以及使用本發(fā)明的所述曝光方法的半導體晶片的生產(chǎn)方法的實施例1至7。考慮到準備圖，圖中的每個元素的厚度、長度等等每ー個不限于圖中所描述的那些。(實施例1)
圖1是圖示了本發(fā)明的實施例1中的步進設(shè)備的示例的示意配置視圖。在圖1中，實施例1的作為減小投影曝光設(shè)備的步進設(shè)備10包括用于向下照射用于曝光的光的泛光燈設(shè)備I ;用于曝光的掩模版2，其是布置在泛光燈設(shè)備I之下的用于曝光的原板(光掩模)并且用于執(zhí)行減小投影曝光；用于對通過用于曝光的掩模版2的芯片圖案光的掩模版圖案進行減小投影的減小投影設(shè)備3 ；以及在X和Y軸方向上可自由移動的安裝有作為半導體襯底的晶片4的工作臺5，其中，通過隨著工作臺5移動晶片4，通過用于曝光的掩模版2的芯片圖案光的掩模版圖案被順序地在其上形成了光致抗蝕劑膜的晶片4上隱光。接下來，通過使用用于曝光的掩模版2，實施例1的曝光方法鄰近劃線(scribeline)重復地減小曝光，使得劃線被定位在其上形成了光致抗蝕劑膜的晶片4上的芯片圖案之間的每個位置處。對準標記被布置在劃線的鄰近位置上或該位置中，并且通過確定位置使得對準標記相匹配來順序地曝光掩模版圖案。減小曝光的重復在用于曝光的芯片的平面表面的左右方向(水平方向)上順序排列，并且當改變行吋，對于隨后的曝光，曝光間距(pitch)偏移半個間距。另外，對于使用實施例1的曝光方法的半導體晶片的生產(chǎn)方法而言，光致抗蝕劑膜使用該曝光方法來圖案化，并且例如半導體集成電路(IC、LSI等等)、諸如LED和激光之類的發(fā)光設(shè)備、以及構(gòu)成固態(tài)成像元件等的晶體管、電極、雜質(zhì)擴散層等等的每ー層使用圖案化的光致抗蝕劑膜作為掩模以生產(chǎn)多個半導體元件從而形成為半導體設(shè)備。實施例1的用于曝光的掩模版2的以下提到的掩模版圖案沿著芯片圖案之間的劃線在平面視圖中上下且左右線對稱地配置，使得掩模版圖案被內(nèi)接在以下提到的有效曝光區(qū)的圓周內(nèi)或者被布置得不會從以下提到的有效曝光區(qū)的圓周突出以最大化所布置的芯片圖案的數(shù)目，并且布置了多個芯片圖案?，F(xiàn)將對實施例1的以下提到的掩模版圖案的圖案配置進行詳細的描述。圖2是使用圖1的用于曝光的掩模版2的曝光方法的實施例1的解釋性圖。圖2(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖2(b)是晶片4的順序曝光圖案的圖。圖3是作為圖2的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖3(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖3(b)是晶片的順序曝光圖案的圖。在圖3(a)和3(b)中，在常規(guī)曝光方法中，使用用于曝光的掩模版在其上形成了光致抗蝕劑膜的晶片304的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版被形成使得具有例如3X3或九個芯片圖案301的方形掩模版圖案302被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)303的圓周內(nèi)。在常規(guī)的用于曝光的掩模版中，由于使用了方形掩模版圖案302，所以即使有效曝光區(qū)303的區(qū)域具有更多的空間也不再能夠容納芯片圖案301。與此相反，在圖2(a)和2(b)中，在實施例1的使用用于曝光的掩模版2的曝光方法中，使用用于曝光的掩模版2在其上形成了光致抗蝕劑膜的晶片24的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2被形成使得上下且左右線對稱的掩模版圖案22具有例如由去掉4X4或十六個芯片圖案21的四個拐角中的芯片圖案產(chǎn)生的十二個芯片圖案21。對于上下且左右線對稱而言，線對稱的線沿著芯片圖案21之間的劃線(當芯片被制成單片時的切割線)定位。在掩模版圖案22中，芯片圖案21從由2X2或四個芯片圖案21構(gòu)成的掩模版圖案22的所有四邊伸出，其中，兩個芯片圖案21每個向頂部和底部伸出而且同樣地兩個芯片圖案每個向左邊和右邊伸出。在這種情況下，如果此形狀的掩模版圖案22被順序地在其上形成了光致抗蝕劑膜的晶片24上曝光，則如圖2(b)中那樣布置掩模版圖案22，在第一行和偏移半個間距的第二行中具有連續(xù)的掩模版圖案22。具體地，當向頂部和底部伸出兩個芯片圖案21的量的掩模版圖案22被順序地曝光時，掩模版圖案22形成了在掩模版圖案22之間的邊界位置的頂部和底部具有兩個芯片圖案21的量的凹陷的形狀。伸出兩個芯片圖案21的量的掩模版圖案22完美地匹配兩個芯片圖案21的量的凹陷的形狀。以這種方式，為了便于掩模版圖案22完美地匹配第一行和第二行，伸出的芯片圖案21的數(shù)目需要是偶數(shù)。在用于以預定形狀曝光并且圖案化在晶片24上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有階梯式外形的形狀和鏡頭(shot)的掩模版圖案22代替圖3 (a)和3(b)中圖示的矩形的方塊來曝光，使得外形被內(nèi)接在有效曝光區(qū)23的圓周內(nèi)或者不從有效曝光區(qū)23的圓周突出。如在用于曝光的掩模版2上的十二個芯片圖案21的布置中那樣，布置了芯片圖案21，使得更多的芯片圖案在作為高分辨率區(qū)的有效曝光區(qū)23中。盡管芯片大小與上述的常規(guī)曝光方法相同，但是在用于曝光的一個鏡頭中芯片圖案的數(shù)目從九個芯片圖案增加到十二個芯片圖案。此時不要求將掩模版圖案22的鏡頭的形狀制作成平面視圖中的方形或矩形。在晶片24上曝光的同時，多個芯片圖案21被設(shè)計成布置在用于曝光的掩模版2上的有效曝光區(qū)23中，使得在順序曝光的同時能夠在每個圖案之間無間隙地布置更多的芯片圖案。為了在用于曝光的掩模版2上的有效曝光區(qū)23中布置更多的芯片圖案，通過以階梯式外形來布置芯片圖案21使得更多的芯片圖案21最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)23)中并且通過設(shè)計晶片24上的鏡頭布置，鄰近的掩模版圖案22的鏡頭的形狀被有效地布置在晶片24上，從而無間隙地重復布置并且在水平或垂直方向?qū)R。掩模版圖案22是布置成階梯式外形使得更多的芯片圖案21被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)23)中的圖案。掩模版圖案22在鏡頭之間無間隙地重復布置并且在水平和垂直方向?qū)R。換句話說，掩模版圖案22是用于曝光的掩模版2的多個芯片圖案21，并且還是通過在晶片24上的抗蝕劑膜上曝光形成的多個芯片圖案。從上文中，根據(jù)實施例1，掩模版圖案22具有十二個芯片圖案21，其中四個拐角的芯片圖案被從4X4或16個芯片圖案中去掉，或者從另一角度看，在掩模版圖案22中，芯片圖案21從由2X2或四個芯片圖案21構(gòu)成的掩模版圖案22的所有四邊伸出，其中，兩個芯片圖案21每個向頂部和底部伸出并且同樣地兩個芯片圖案21每個向左邊和右邊伸出。因此，在圖3(a)和3(b)中圖示的常規(guī)曝光方法中，每鏡頭由九個芯片圖案301構(gòu)成的掩模版圖案302的曝光是可能的。然而，在圖2(a)和2(b)中圖示的實施例1的使用用于曝光的掩模版2的曝光方法中，每鏡頭由十二個芯片圖案21構(gòu)成的掩模版圖案22的曝光是可能的。從而，在實施例1的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高了 12/9倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案22無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)23并且提高生產(chǎn)量是可能的。在實施例1中，如圖2中那樣，描述了掩模版圖案22具有十二個芯片圖案21的情況，其中四個拐角的芯片圖案被從4X4或16個芯片圖案中去掉，或者從另一角度看，描述了芯片圖案21從由2X2或四個芯片圖案21構(gòu)成的掩模版圖案22的所有四邊伸出的情況，其中，兩個芯片圖案每個向頂部和底部伸出并且同樣地兩個芯片圖案每個向左邊和右邊伸出，但不限于此。當m和n都為大于或等于四的整數(shù)時(在這里，m=n)，其可以是這樣的，SP掩模版圖案具有多個芯片圖案，其中四個拐角中的芯片圖案被從mXn個芯片圖案的四邊形形狀去掉，其被布置使得最大數(shù)目的芯片圖案(與圖3(a)和3(b)的四邊形形狀布置相比具有更大數(shù)目的芯片圖案的布置)內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)的圓周突出，或者從另一角度看，當m和n都為大于或等于ニ的整數(shù)時，其可以是這樣的，即掩模版圖案具有從mXn四邊形芯片圖案的所有四邊向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案，其被布置使得最大數(shù)目的芯片圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)的圓周突出。換句話說，掩模版圖案可以是這樣的，即以沿著芯片圖案之間的劃線在平面視圖中上下且左右線對稱的配置布置多個芯片圖案，使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出。(實施例2)
在上述實施例1中，已經(jīng)描述了在有效曝光區(qū)23中安裝有十二個芯片圖案的掩模版。然而，在實施例2中，將描述在有效曝光區(qū)中安裝有二十四個芯片圖案的掩模版。 圖4是使用圖1的用于曝光的掩模版2A的曝光方法的實施例2的解釋性圖。圖4(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖4(b)是晶片4的順序曝光圖案的圖。圖5是作為圖4的比較性示例的使用常規(guī)的用于曝光的掩模版的曝光方法的解釋性圖。圖5(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖5(b)是晶片的順序曝光圖案的圖。在圖5(a)和5(b)中，在常規(guī)曝光方法中，使用用于曝光的掩模版在其上形成了光致抗蝕劑膜(光敏抗蝕劑膜)的晶片404的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版被形成使得具有例如4X4或十六個芯片圖案401的具有方形外形的掩模版圖案402被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)403的圓周內(nèi)。在常規(guī)的用于曝光的掩模版中，由于使用了方形掩模版圖案402，所以即使有效曝光區(qū)403的區(qū)域有更多的空間也不再能夠容納芯片圖案401。與此相反，在圖4(a)和4(b)中，在實施例2的使用用于曝光的掩模版2A的曝光方法中，使用用于曝光的掩模版2A在其上形成了光致抗蝕劑膜的晶片34的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2A被形成使得具有例如由從6X6或三十六個芯片圖案31的四個拐角及與其鄰近的拐角部每個去掉三個芯片圖案產(chǎn)生的二十四個芯片圖案31的上下且左右線對稱的掩模版圖案32被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)33的圓周內(nèi)。對于上下且左右線對稱而言，線對稱的線沿著芯片圖案31之間的劃線定位。在掩模版圖案32中，芯片圖案31從由4X4或十六個芯片圖案31構(gòu)成的掩模版圖案的四邊的中心部(兩個芯片圖案31)中的每ー個伸出，其中，兩個芯片圖案每個向頂部和底部伸出而同樣地兩個芯片圖案每個向左邊和右邊伸出。在這種情況下，如果此形狀的掩模版圖案32被順序地在其上形成了光致抗蝕劑膜的晶片34上曝光，則如圖4(b)中那樣布置掩模版圖案32，在第一行和偏移半個間距的第二行中具有連續(xù)的掩模版圖案32。具體地，當向頂部和底部伸出兩個芯片圖案31的量的掩模版圖案32被順序地曝光時，掩模版圖案32形成了在掩模版圖案32之間的左右邊界位置的頂部和底部具有兩個芯片圖案31的量的凹陷的形狀。伸出兩個芯片圖案31的量的掩模版圖案32完美地匹配兩個芯片圖案31的量的凹陷的形狀。以這種方式，為了便于掩模版圖案32完美地匹配第一行和第二行，伸出的芯片圖案31的數(shù)目需要是偶數(shù)。在用于以預定形狀曝光并且圖案化在晶片34上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有階梯式形狀的鏡頭代替圖5 (a)和5(b)中所圖示的方形或矩形的掩模版圖案32來曝光，使得外形被內(nèi)接在有效曝光區(qū)33的圓周內(nèi)或者不從有效曝光區(qū)33的圓周突出。如在用于曝光的掩模版2A上的二十四個芯片圖案31的布置中那樣，布置了芯片圖案31，使得更多的芯片圖案31在作為高分辨率區(qū)的圓形有效曝光區(qū)33中。盡管芯片大小與上述的常規(guī)曝光方法中的相同，但是在用于曝光的一個鏡頭中芯片圖案的數(shù)目從十六個芯片圖案增加到二十四個芯片圖案。此時不要求將掩模版圖案32的鏡頭形狀制作成平面視圖中的方形或矩形。在晶片34上曝光的同吋，多個芯片圖案31被設(shè)計成布置在用于曝光的掩模版2A上的有效曝光區(qū)33中，使得能夠在順序曝光的同時能夠在每個圖案之間無間隙地布置更多的芯片圖案。為了在用于曝光的掩模版2A上的有效曝光區(qū)33中布置更多的芯片圖案，通過以階梯式外形布置芯片圖案31使得更多的芯片圖案31最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)33)中并且通過設(shè)計晶片34上的鏡頭布置，鄰近的掩模版圖案32的鏡頭的形狀被有效地布置在晶片34上，從而無間隙地重復布置并且在水平或垂直方向?qū)R。掩模版圖案32是布置成階梯式外形使得更多的芯片圖案31被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)33)中的圖案。掩模版圖案32在鏡頭之間無間隙地重復布置并且在水平和垂直方向?qū)R。從上文中，根據(jù)實施例2，掩模版圖案32具有二十四個芯片圖案31，其中四個拐角及與其鄰近的拐角部中每個從6X6或36個芯片圖案中去掉三個芯片圖案，或者從另一角度看，在掩模版圖案32中，芯片圖案31從由4X4或十六個芯片圖案31構(gòu)成的掩模版圖案的四邊的中心部(兩個芯片圖案31)中的每ー個伸出，其中，兩個芯片圖案31每個向頂部和底部伸出而同樣地兩個芯片圖案31每個向左邊和右邊伸出。因此，在圖5(a)和5(b)中圖示的常規(guī)曝光方法中，每鏡頭由十六個芯片圖案401構(gòu)成的掩模版圖案402的曝光是可能的。然而，在圖4(a)和4(b)中圖示的實施例2的使用用于曝光的掩模版2A的曝光方法中，每鏡頭由二十四個芯片圖案31構(gòu)成的掩模版圖案32的曝光是可能的。從而，在實施例2的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高了 24/16倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案32無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)33并且提高生產(chǎn)量是可能的。在實施例2中，如圖4中的那樣，描述了掩模版圖案32具有二十四個芯片圖案31的情況，其中四個拐角及與其鄰近的拐角部中的三個芯片圖案中的每ー個被從6X6或36個芯片圖案31中去掉，或者從另一角度看，描述了芯片圖案31從由4X4或十六個芯片圖案31構(gòu)成的掩模版圖案的四邊的中心部(兩個芯片圖案31)中的每ー個伸出，其中兩個芯片圖案31每個向頂部和底部伸出而同樣地兩個芯片圖案31每個向左邊和右邊伸出，但不限于此。當m和n都為大于或等于六的整數(shù)時(在這里，m=n)，其可以是這樣的，即掩模版圖案具有多個芯片圖案，其中四個拐角中的芯片圖案以及鄰近四個拐角中的芯片圖案的一個或多個被從具有mXn四邊形形狀的多個芯片圖案去棹，其被布置使得最大數(shù)目的芯片圖案(與圖5(a)和5(b)的四邊形形狀布置相比具有更大數(shù)目的芯片圖案的布置)被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)的圓周突出，或者從另一角度看，當m和n都為大于或等于四的整數(shù)吋，其可以是這樣的，即掩模版圖案具有從mXn個四邊形芯片圖案的所有四邊向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案，其被布置使得最大數(shù)目的芯片圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)的圓周突出。在這種情況下，掩模版圖案以階梯式外形來配置，使得掩模版圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出。換句話說，掩模版圖案可以是這樣的，即以沿著芯片圖案之間的劃線在平面視圖中上下且左右線對稱的配置布置多個芯片圖案，使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或不從有效曝光區(qū)的圓周突出。(實施例3)
在上述的實施例1中，已經(jīng)描述了在有效曝光區(qū)23中安裝有十二個芯片圖案的掩模版。在實施例2中，已經(jīng)描述了在有效曝光區(qū)33中安裝有二十四個芯片圖案的掩模版。然而，在實施例3中，將描述在有效曝光區(qū)中安裝有四十個芯片圖案的掩模版。圖6是使用圖1的用于曝光的掩模版2B的曝光方法的實施例3的解釋性圖。圖6(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖6(b)是晶片4的順序曝光圖案的圖。圖7是作為圖6的比較性示例的使用常規(guī)用于曝光的掩模版的曝光方法的解釋性圖。圖7(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖7(b)是晶片的順序曝光圖案的圖。在圖7(a)和7(b)中，在常規(guī)曝光方法中，使用用于曝光的掩模版在其上形成了光致抗蝕劑膜(光敏抗蝕劑膜)的晶片504的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版被形成使得具有例如6X6或三十六個芯片圖案501的具有方形外形的掩模版圖案502被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)503的圓周內(nèi)。在常規(guī)的用于曝光的掩模版中，由于使用了方形掩模版圖案502，所以即使有效曝光區(qū)503的區(qū)域有更多的空間也不再能夠容納芯片圖案501。于此相反,在圖6(a)和6(b)中，在實施例3的使用用于曝光的掩模版2B的曝光方法中，使用用于曝光的掩模版2B在其上形成了光致抗蝕劑膜的晶片44的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2B被形成使得具有例如由從8X8或六十四個芯片圖案41的四個拐角部每個去掉六個芯片圖案產(chǎn)生的四十個芯片圖案41的上下且左右線対稱的掩模版圖案42被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)43的圓周內(nèi)。對于上下且左右線對稱而言，線對稱的線沿著芯片圖案41之間的劃線定位。在掩模版圖案42中，四個拐角的每個芯片圖案41從由6X6或三十六個芯片圖案41構(gòu)成的掩模版圖案去掉，芯片圖案41從由6X6或三十六個芯片圖案41構(gòu)成的掩模版圖案四邊的中心部(兩個芯片圖案41)中的每ー個伸出，其中，兩個芯片圖案41每個向頂部和底部伸出而同樣地在中心部兩個芯片圖案41每個向左邊和右邊伸出。這這種情況下，如果此形狀的掩模版圖案42被順序地在其上形成了光致抗蝕劑膜的晶片44上曝光，則如6(b)中那樣順序地布置掩模版圖案42，在第一行和偏移半個間距的第二行中具有連續(xù)的掩模版圖案42。具體地，當向頂部和底部伸出兩個芯片圖案41的量的掩模版圖案42被順序地曝光時，掩模版圖案42形成了在掩模版圖案42之間的左右邊界位置的頂部和底部具有兩個芯片圖案41的量的凹陷的形狀。伸出兩個芯片圖案41的量的掩模版圖案42完美地匹配兩個芯片圖案41的量的凹陷的形狀。以這種方式，為了便于掩模版圖案42完美地匹配第一行和第二行，伸出的芯片圖案41的數(shù)目需要是偶數(shù)。
在用于以預定形狀曝光并且圖案化晶片44上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有階梯式形狀的鏡頭代替圖7 (a)和7(b)中圖示的方形或矩形形狀的掩模版圖案42來曝光，使得外形被內(nèi)接在有效曝光區(qū)43的圓周內(nèi)或者不從有效曝光區(qū)43的圓周突出。如在用于曝光的掩模版2B上的四十個芯片圖案41的布置中那樣，布置了芯片圖案41，使得最大數(shù)目的芯片圖案41在作為高分辨率區(qū)的圓形有效曝光區(qū)43中。盡管芯片大小與上述常規(guī)曝光方法中的相同，但是在用于曝光的一個鏡頭中芯片圖案的數(shù)目從三十六個芯片圖案增加到四十個芯片圖案。此時不要求將掩模版圖案42的鏡頭的形狀制作成平面視圖中的方形或矩形。在晶片44上曝光的同吋，多個芯片圖案41被設(shè)計成布置在用于曝光的掩模版2B上的有效曝光區(qū)43中，使得能夠在順序曝光的同時能夠在每個圖案之間無間隙地布置最大數(shù)目的芯片圖案。為了在用于曝光的掩模版2B上的有效曝光區(qū)43中布置最大數(shù)目的芯片圖案，通過以階梯式外形布置芯片圖案41使得最大數(shù)目的芯片圖案41被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)43)中并且通過設(shè)計晶片44上的鏡頭布置，鄰近的掩模版圖案42的鏡頭的形狀被有效地布置在晶片44上，從而無間隙地重復布置并且在水平或垂直方向?qū)R。掩模版圖案42是布置成階梯式外形使得最大數(shù)目的芯片圖案41被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)43)中的圖案。掩模版圖案42在鏡頭之間無間隙地重復布置并且在水平和垂直方向?qū)R。從上文中，根據(jù)實施例3，掩模版圖案42具有四十個芯片圖案41，其中四個拐角中的四個拐角部每個六個芯片圖案以及在外周內(nèi)部和外周上鄰近四個拐角的ー個或多個連續(xù)的芯片圖案被從8X8或六十四個芯片圖案去掉，或者從另一角度看，在掩模版圖案42中，四個拐角中的每個芯片圖案41被從由6X6或三十六個芯片圖案41構(gòu)成的掩模版圖案去掉，并且芯片圖案41從由6X6或三十六個芯片圖案41構(gòu)成的掩模版圖案的四邊的中心部(兩個芯片圖案41)中的每ー個伸出，其中，兩個芯片圖案41每個向頂部和底部伸出而同樣地兩個芯片圖案41每個向左邊和右邊伸出。從而，在圖7(a)和7(b)中圖示的常規(guī)曝光方法中，每鏡頭由三十六個芯片圖案501構(gòu)成的掩模版圖案502的曝光是可能的。然而，在圖6(a)和6 (b)中圖示的實施例3的使用用于曝光的掩模版2B的曝光方法中，每鏡頭由四十個芯片圖案41構(gòu)成的掩模版圖案42的曝光是可能的。從而，在實施例3的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高40/36倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案42無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)43并且提高生產(chǎn)量是可能的。在實施例3中，如圖6中那樣，描述了掩模版圖案42具有四十個芯片圖案41的情況，其中四個拐角中的四個拐角部每個六個芯片圖案以及在外周內(nèi)部和外周上鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從8X8或六十四個芯片圖案41去棹，或者從另一角度看，描述了四個拐角中的每個芯片圖案41被從由6X6或三十六個芯片圖案41構(gòu)成的掩模版圖案去掉并且芯片圖案41從由6X6或三十六個芯片圖案41構(gòu)成的掩模版圖案的四邊的中心部(兩個芯片圖案41)中的每ー個伸出的情況，其中，兩個芯片圖案41每個向頂部和底部伸出而且同樣地兩個芯片圖案41每個向左邊和左邊伸出中心部，但不限于此。當m和n都為大于或等于八的整數(shù)時(在這里，m=n)，其可以是這樣的，即掩模版圖案具有多個芯片圖案，其中四個拐角中的四個拐角部每個多個芯片圖案(例如，每個六個芯片圖案)以及在外周內(nèi)部和外周上鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從具有mXn四邊形形狀的多個芯片圖案去掉，其被布置使得最大數(shù)目的芯片圖案(與圖7(a)和7(b)的四邊形形狀布置相比具有更大數(shù)目的芯片圖案的布置)被內(nèi)接在有效曝光區(qū)43的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)43的圓周突出，或者從另一角度看，當m和n都為大于或等于六的整數(shù)時，其可以是這樣的，即掩模版圖案的mXn個四邊形芯片圖案的四個拐角中的每個芯片圖案41被去棹，并且掩模版圖案具有從mXn個四邊形芯片圖案的四邊的中心部向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案，其被布置使得最大數(shù)目的芯片圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)的圓周突出。在這種情況下，掩模版圖案以階梯式外形來配置，使得掩模版圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)中或者不從有效曝光區(qū)的圓周突出。換句話說，掩模版圖案可以是這樣的，即以沿著芯片圖案之間的劃線在平面視圖中上下且左右線對稱的配置布置多個芯片圖案，使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出。 在上述的實施例3中，已經(jīng)描述了具有四十個芯片圖案41使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)43的圓周內(nèi)或者不從有效曝光區(qū)43的圓周突出的掩模版圖案42。然而，LED元件是小的并且?guī)装僦翈浊€LED元件的芯片圖案能夠在有效曝光區(qū)43的圓周內(nèi)。因此，掩模版圖案具有比在上述實施例3的情況下遠遠更多數(shù)目的芯片圖案。(實施例4)
在上述實施例1至3中，已經(jīng)描述了掩模版圖案具有相對于沿著芯片圖案之間的劃線作為中間線的線在平面視圖中上下且左右線對稱地布置的多個芯片圖案的情況。然而，在實施例4中，將描述掩模版圖案具有相對于沿著芯片圖案之間的劃線作為中間線的線在平面視圖中上下或左右線對稱地布置的多個芯片圖案的情況。換句話說，在實施例1至3中，已經(jīng)描述了上下側(cè)和左右側(cè)都具有偶數(shù)個芯片圖案的情況，但是在實施例4中，將描述上下側(cè)或左右側(cè)具有偶數(shù)個芯片圖案的情況。具體地，上下側(cè)的芯片圖案的數(shù)目為兩個，而左右側(cè)的芯片圖案的數(shù)目為三個。圖8是使用圖1的用于曝光的掩模版2C的曝光方法的實施例4的解釋性圖。圖8(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖8(b)是晶片4的順序曝光圖案的圖。在圖8(a)和8(b)中，在實施例4的使用用于曝光的掩模版2C的曝光方法中，使用用于曝光的掩模版2C在其上形成了光致抗蝕劑膜的晶片54的表面上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2C被形成使得具有例如由從8 X 9或七十ニ個芯片圖案51去掉四個拐角部的六個芯片圖案中的每ー個產(chǎn)生的四十八個芯片圖案51、沿著芯片圖案之間的劃線上下或左右線對稱的掩模版圖案52被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)53的圓周內(nèi)或者不從作為高分辨率區(qū)的有效曝光區(qū)53的圓周突出。在這種情況下，在四十八個芯片圖案51的上下側(cè)的芯片圖案的數(shù)目為兩個，其為偶數(shù)，而在左右側(cè)的芯片圖案的數(shù)目為三個，其為奇數(shù)。當順序地曝光時，布置了四十八個芯片圖案51使得另ー掩模版圖案52的頂部部分以半個間距偏移無間隙地匹配左右彼此鄰近的掩模版圖案52的底部位置。對于這個左右線對稱而言，線對稱的線沿著芯片圖案51的左邊四列與芯片圖案51的右邊四列之間的劃線定位。另ー方面，對于上下線對稱而言，由于在芯片圖案51的頂部四行與芯片圖案51的底部四行之間存在九個芯片圖案51的行，所以線對稱的線不沿著劃線。線對稱的線是在列方向的中間的八個芯片圖案51的行的縱向方向中間線。因此，掩模版圖案52不是如上述實施例1的情況中那樣沿著芯片圖案51之間的劃線在平面視圖中上下且左右線對稱，并且四十八個芯片圖案51沿著芯片圖案51之間的劃線在平面視圖中上下或左右線對稱地布置。在掩模版圖案52中，四個拐角中的每個芯片圖案51被從由6X7或四十ニ個芯片圖案51構(gòu)成的掩模版圖案中去棹，并且芯片圖案51從由6X7或四十ニ個芯片圖案51構(gòu)成的掩模版圖案的四邊的中心部的每ー個伸出，其中，為偶數(shù)的兩個芯片圖案51每個向頂部和底部伸出而且為奇數(shù)的三個芯片圖案51每個向左邊和右邊伸出。在這種情況下，當此形狀的掩模版圖案52被順序地在其上形成了光致抗蝕劑膜的晶片54上曝光時，對于在行·和列方向上順序的布置曝光掩模版圖案52，如在圖8(b)中那樣，第一行和偏移半個間距的第二行上具有連續(xù)的掩模版圖案52。具體地，當向頂部和底部伸出兩個芯片圖案51的量的掩模版圖案52被左右順序地曝光時，掩模版圖案52形成了在左右鄰近的掩碼版圖案52之間的左右邊界位置的頂部和底部具有兩個芯片圖案51的量的凹陷的形狀。伸出兩個芯片圖案51的量的掩模版圖案52無間隙地完美地匹配兩個芯片圖案51的量的凹陷的形狀。以這種方式，為了便于掩模版圖案52無間隙地完美地匹配第一行和第二行，伸出的芯片圖案51的數(shù)目需要是偶數(shù)。在用于以預定形狀曝光并且圖案化晶片54上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有階梯式形狀的鏡頭的掩模版圖案52來曝光使得外形被內(nèi)接在有效曝光區(qū)53的圓周內(nèi)或者不從有效曝光區(qū)53的圓周突出。如在用于曝光的掩模版2C上的四十八個芯片圖案51的布置中那樣，布置芯片圖案51，使得最大數(shù)目的芯片圖案51在作為高分辨率區(qū)的圓形有效曝光區(qū)53中。盡管芯片大小與上述常規(guī)曝光方法相同，但是在用于曝光的一個鏡頭中芯片圖案的數(shù)目從6X7或四十ニ個芯片圖案提高到四十八個芯片圖案。此時不要求將掩模版圖案52的鏡頭的形狀制作成平面視圖中的方形或矩形。在晶片54上曝光的同時，多個芯片圖案51被設(shè)計成布置在用于曝光的掩模版2C上的有效曝光區(qū)53中，使得能夠在順序曝光的同時能夠在每個圖案之間無間隙地布置最大數(shù)目的芯片圖案。為了在用于曝光的掩模版2C上的有效曝光區(qū)53中布置最大數(shù)目的芯片圖案，通過以階梯式外形布置芯片圖案51使得最大數(shù)目的芯片圖案51被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)53)內(nèi)或者芯片圖案不從寫入?yún)^(qū)(有效曝光區(qū)53)突出并且通過設(shè)計晶片54上的鏡頭布置，鄰近的掩模版圖案52的鏡頭的形狀被有效地布置在晶片54上，從而無間隙地重復布置并且在水平或垂直方向?qū)R。掩模版圖案52是布置成階梯式外形使得最大數(shù)目的芯片圖案51被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)53)內(nèi)并且芯片圖案不從寫入?yún)^(qū)(有效曝光區(qū)53)突出的圖案。掩模版圖案52在鏡頭之間無間隙地重復布置并且在水平和垂直方向?qū)R。從上文中，根據(jù)實施例4，掩模版圖案52具有四十八個芯片圖案51，其中四個拐角中的四個拐角部每個六個芯片圖案以及在外周內(nèi)部和外周上鄰近四個拐角的ー個或多個連續(xù)的芯片圖案被從8X9或七十ニ個芯片圖案去掉，或者從另一角度看，四個拐角中的每個芯片圖案51被從由6X7或四十ニ個芯片圖案51構(gòu)成的掩模版圖案去掉，并且芯片圖案51從由6X7或四十ニ個芯片圖案51構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出，其中兩個芯片圖案51每個向頂部和底部伸出而且同樣地三個芯片圖案51每個向左邊和右邊伸出。從而，在常規(guī)曝光方法中，每鏡頭由6X7或四十ニ個芯片圖案構(gòu)成的平面視圖中的矩形掩模版圖案的曝光是可能的。然而，在圖8(a)和8(b)中圖示的實施例4的使用用于曝光的掩模版2C的曝光方法中，每鏡頭由四十八個芯片圖案51構(gòu)成的掩模版圖案52的曝光是可能的。從而，在實施例4的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高了 48/42倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案52無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)53并且提高生產(chǎn)量是可能的。在實施例4中，如圖8中那樣，描述了掩模版圖案52具有四十八個芯片圖案51的 情況，其中四個拐角中的四個拐角部每個六個芯片圖案以及在外周內(nèi)部和外周上的鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從8X9或七十ニ個芯片圖案51去掉，或者從另ー角度看，描述了四個拐角中的每個芯片圖案51被從由6X7或四十ニ個芯片圖案51構(gòu)成的掩模版圖案中去掉并且芯片圖案51從由6X7或四十ニ個芯片圖案51構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出的情況，其中，兩個芯片圖案51每個向頂部和底部伸出而且三個芯片圖案51每個在中心部向左邊和右邊伸出，但不限于此。當m為大于或等于八的整數(shù)并且n大于或等于九時，其可以是這樣的，即掩模版圖案具有多個芯片圖案，其中四個拐角中的四個拐角部每個多個芯片圖案(例如，每個六個芯片圖案)以及在外周內(nèi)部和外周上鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從具有mXn四邊形形狀的多個芯片圖案去掉，其被布置使得最大數(shù)目的芯片圖案(與6X7或四十ニ的四邊形形狀布置相比具有更大數(shù)目的芯片圖案的布置)被內(nèi)接在有效曝光區(qū)53的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)53的圓周突出，或者從另一角度看，當m為大于或等于六的整數(shù)并且n為大于或等于七的整數(shù)時，其可以是這樣的，即掩模版圖案的mXn個四邊形芯片圖案的四個拐角中的芯片圖案51中的每ー個被去棹，并且掩模版圖案具有從mXn個四邊形芯片圖案所有四邊的中心部向頂部和底部或左邊和右邊伸出的偶數(shù)個芯片圖案，其被布置使得最大數(shù)目的芯片圖案被內(nèi)接在有效曝光區(qū)53的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)53的圓周突出。在這種情況下，掩模版圖案52以連續(xù)的階梯式外形來配置，使得掩模版圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出。換句話說，掩模版圖案52可以是這樣的，即以沿著芯片圖案之間的劃線在平面視圖中上下或左右線對稱的配置布置多個芯片圖案，使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)53的圓周內(nèi)或者不從有效曝光區(qū)53的圓周突出。在上述實施例4中，已經(jīng)描述了具有四十八個芯片圖案使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)53的圓周內(nèi)或者不從有效曝光區(qū)53的圓周突出的掩模版圖案52。然而，LED元件是小且細長的，并且LED元件的許多芯片圖案能夠在有效曝光區(qū)53的圓周內(nèi)。因此，掩模版圖案具有比在上述實施例4的情況下遠遠更大數(shù)目的芯片圖案。這將被作為接下來的實施例5來描述。(實施例5)
在上述實施例4中，已經(jīng)描述了多個芯片圖案相對于掩模版圖案52中作為中間線的芯片圖案51之間的劃線在平面視圖中上下或左右線對稱地布置并且芯片圖案自身的長度和寬度是相等的情況。然而，在實施例5中，除多個芯片圖案相對于掩模版圖案中作為中間線的芯片圖案之間的劃線在平面視圖中上下或/和左右線對稱地布置的情況之外，將描述在平面視圖中的芯片圖案的形狀的長度和寬度是不同的情況。換句話說，在實施例5中，將描述掩模版圖案的上下側(cè)以及左右側(cè)中的僅ー個需要有偶數(shù)個芯片圖案的情況，雖然，當然，上下側(cè)以及左右側(cè)兩者都能夠有偶數(shù)個芯片圖案，并且芯片圖案的長度和寬度是不同的。由于LED元件具有細長形狀，所以LED元件對應(yīng)于這個。具體地，現(xiàn)將使用圖9來描述上下側(cè)的芯片圖案的數(shù)目為兩個(其為偶數(shù))并且左右側(cè)的芯片圖案的數(shù)目為六個(其也為偶數(shù))的情況。圖9是使用圖1的用于曝光的掩模版2D的曝光方法的實施例5的解釋性圖。圖9(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖9(b)是晶片4的順序曝光圖案的圖。在圖9(a)和9(b)中，在實施例5的使用用于曝光的掩模版2D的曝光方法中，使用用于曝光的掩模版2D在其上形成了光致抗蝕劑膜的晶片64的表面上在長度和寬度的方向上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2D被形成使得具有例如由從8 X 18或一百四十四個芯片圖案61去掉四個拐角部的十二個芯片圖案中的每ー個產(chǎn)生的九十六個芯片圖案61、沿著芯片圖案之間的劃線(中間線)上下或左右線對稱的掩模版圖案62被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)63的圓周內(nèi)或者不從作為高分辨率區(qū)的有效曝光區(qū)63的圓周突出。在這種情況下，在此九十六個芯片圖案61的上下側(cè)的芯片圖案的數(shù)目在縱向方向上為姆個兩個(其為偶數(shù))，而在左右側(cè)的數(shù)目在短邊方向上為姆個六個(其為偶數(shù))。當順序地曝光時，九十六個芯片圖案61被無間隙地布置使得另ー掩模版圖案62的頂部部分以半個間距偏移無間隙地匹配左右(寬度方向)彼此鄰近的掩模版圖案62的底部位置。對于這個左右線對稱而言，線對稱的線沿著芯片圖案61的左邊四列與芯片圖案61的右邊四列之間的劃線定位。另ー方面，對于上下線對稱而言，線對稱的線沿著芯片圖案61的頂部九行與芯片圖案61的底部九行之間的劃線是線対稱的。因此，類似于上述實施例I的情況，在掩模版圖案62中九十六個芯片圖案61沿著作為中間線的芯片圖案61之間的劃線在平面視圖中上下且左右線對稱地布置。在掩模版圖案62中，在四個拐角中的每列方向上的兩個芯片圖案61被從由6X 14或八十四個芯片圖案61構(gòu)成的掩模版圖案去棹，并且芯片圖案61從由6X 14或八十四個芯片圖案61構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出，其中，對于總共四個芯片圖案61而言具有兩個的寬度的兩個芯片圖案(其為偶數(shù))每個向頂部和底部伸出，而六個芯片圖案61(其為偶數(shù))每個向左邊和右邊伸出。在這種情況下，當此形狀的掩模版圖案62被順序地在其上形成了光致抗蝕劑膜的晶片64上曝光時，掩模版圖案62被順序地布置在列和行方向(長度和寬度方向)，如在圖9(b)中那樣，在第一行和第二行或具體地上部行以及偏移半個間距的上部行緊下面的行上具有連續(xù)的掩模版圖案62。當向頂部和底部伸出對于總共四個芯片圖案61而言具有兩個的寬度的上述兩個芯片圖案的量的掩模版圖案62被左右順序地曝光時，掩模版圖案62在左右鄰近的掩模版圖案62之間的左右邊界位置的頂部和底部形成對于總共四個芯片圖案61而言具有兩個的寬度的上述兩個芯片圖案的量的凹陷的形狀。伸出對于總共四個芯片圖案61而言具有兩個的寬度的兩個芯片圖案的量的掩模版圖案62正完美地匹配對于總共四個芯片圖案61而言具有兩個的寬度的兩個芯片圖案的量的凹陷的形狀。以這種方式，為了便于掩模版圖案62完美地無間隙地匹配第一行和第二行，伸出的芯片圖案61的寬度需要為偶數(shù)。在用于以預定形狀曝光并且圖案化晶片64上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有均勻的階梯式形狀的鏡頭的掩模版圖案62來曝光，使得外形被內(nèi)接在有效曝光區(qū)63的圓周內(nèi)或者不從有效曝光區(qū)63的圓周突出。如在用于曝光的掩模版2D上的九十六個芯片圖案61的布置中那樣，布置了芯片圖案61，使得最大數(shù)目的芯片圖案61在作為高分辨率區(qū)的圓形有效曝光區(qū)63中。盡管芯片大小與上述的常規(guī)曝光方法中的相同，但是在用于曝光的一個鏡頭中芯片圖案的數(shù)目從常規(guī)的6X14或八十四個芯片圖案増加到實施例5的九十六個芯片圖案，如在下文提到的圖11(a)中那樣。此時不要求將掩模版圖案62的鏡頭的形狀制作成平面視圖中的方形或矩形。在晶片64上曝光的同吋，多個芯片圖案61被設(shè)計成布置在用于曝光的掩模版2D上的有效曝光區(qū)63中，使得能夠在順序曝光的同時最大數(shù)目的芯片圖案在每個圖案之間無間隙地匹配。為了在用于曝光的掩模版2D上的有效曝光區(qū)63中布置最大數(shù)目的芯片圖案，通過以均勻的階梯式外形布置芯片圖案61使得最大數(shù)目的芯片圖案61被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)63)中或者芯片圖案不從寫入?yún)^(qū)(有效曝光區(qū)63)突出并且通過設(shè)計晶片64上的鏡頭布置，鄰近的掩模版圖案62的鏡頭的形狀被有效地布置在晶片64上，從而無間隙地重復布置并且在水平或垂直方向?qū)R。掩模版圖案62是布置成均勻的階梯式外形使得最大數(shù)目的芯片圖案61被最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)63)中或者芯片圖案不從寫入?yún)^(qū)(有效曝光區(qū)63)突出的圖案。掩模版圖案62在鏡頭之間無間隙地重復布置并且在水平和垂直方向?qū)R。從上文中，根據(jù)實施例5，掩模版圖案62具有九十六個芯片圖案61，其中四個拐角中的四個拐角部每個十二個芯片圖案以及在外周內(nèi)部和外周上的鄰近四個拐角的ー個或多個連續(xù)的芯片圖案被從8X18或一百四十四個芯片圖案去掉，或者從另一角度看，在四個拐角中的每列方向(上下方向)上的兩個芯片圖案61被從由6X 14或八十四個芯片圖案61構(gòu)成的掩模版圖案中去掉并且芯片圖案61從由6X 14或八十四個芯片圖案61構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出，其中，四個芯片圖案61每個向頂部和底部伸出而六個芯片圖案61姆個從中心部向左邊和右邊伸出。因此，在常規(guī)曝光方法中，每鏡頭由6X14或八十四個芯片圖案61構(gòu)成的平面視圖中的矩形掩模版圖案的曝光是可能的，如在下文提到的圖11(a)中所圖示的那樣。然而，在圖9(a)和9(b)中圖示的實施例5的使用用于曝光的掩模版2D的曝光方法中，每鏡頭由九十六個芯片圖案61構(gòu)成的掩模版圖案62的曝光是可能的。從而，在實施例5的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高了 96/84倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案62無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)63并且提高生產(chǎn)量是可能的。在實施例5中，如圖9中那樣，描述了掩模版圖案62具有九十六個芯片圖案61的情況，其中四個拐角中的四個拐角部每個十二個芯片圖案以及在外周內(nèi)部和外周上的鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從8X18或一百四十四個芯片圖案61去掉，或者從另一角度看，描述了在四個拐角中的每列方向(上下方向)上的兩個芯片圖案61被從由6X 14或八十四個芯片圖案61構(gòu)成的掩模版圖案去掉并且芯片圖案61從由6X 14或八十四個芯片圖案61構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出的情況，其中，對于總共四個芯片圖案61而言具有兩個的寬度的兩個芯片圖案每個向頂部和底部伸出而對于總共十二個芯片每個六個芯片圖案51向左邊和右邊從中心部伸出，但不限于此。當m為大于或等于八的整數(shù)并且n為大于或等于十八的整數(shù)時，其可以是這樣的，即掩模版圖案具有多個芯片圖案，其中四個拐角中的四個拐角部每個多個芯片圖案(例如，每個十二個芯片圖案)以及在外周內(nèi)部和外周上的鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從具有mX n四邊形形狀的多個芯片圖案去掉，其被布置使得最大數(shù)目的芯片圖案(與6 X 14或八十四的四邊形形狀布置相比具有更大數(shù)目的芯片圖案的布置)被內(nèi)接在有效曝光區(qū)63的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)63的圓周突出，或者從另一角度看，當m為大于或等于六的整數(shù)并且n為大于或等于十四的整數(shù)時，其可以是這樣的，即掩模版圖案的mXn個四邊形芯片圖案的四個拐角中在每列方向上的兩個芯片圖案61被去掉，并且掩模版圖案具有從mXn個四邊形芯片圖案的所有四邊的中心部向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案，其被布置使得最大數(shù)目的芯片圖案被內(nèi)接在有效曝光區(qū)63的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)63的圓周突出。在這種情況下，掩模版圖案62以均勻的階梯式外形來配置，使得掩模版圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出。換句話說，掩模版圖案62可以是這樣的，即以相對于沿著芯片圖案之間的劃線的中間線在平面視圖中上下和/或左右線對稱的配置布置多個芯片圖案61，使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)63的圓周內(nèi)或者不從有效曝光區(qū)63的圓周突出。(實施例6)
在上述實施例1至5中，已經(jīng)描述了以具有均勻間隔的階梯式形狀的鏡頭布置多個芯片圖案使得掩模版圖案的外形被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出的情況。然而，在實施例6中，將描述以具有不均勻間隔的階梯式形狀的鏡頭布置多個芯片圖案使得掩模版圖案的外形被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出的情況。換句話說，實施例6是階梯式間距不是均勻間隔的情況。同樣地在這種情況下，僅掩模版圖案的上下側(cè)或左右側(cè)需要為偶數(shù)，并且將描述芯片圖案的形狀的長度和寬度在平面視圖中是不同的情況。例如，由于LED元件等具有細長形狀，所以LED元件對應(yīng)于這個。具體地，現(xiàn)將使用圖10來描述上下側(cè)的芯片圖案的數(shù)目為兩個(其為偶數(shù))，并且左右側(cè)的芯片圖案的數(shù)目為七個(其為奇數(shù))的情況。圖10是使用圖1的用于曝光的掩模版2E的曝光方法的實施例6的解釋性圖。圖10(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖10(b)是晶片4的順序曝光圖案的圖。在圖10(a)和10(b)中，在實施例6的使用用于曝光的掩模版2E的曝光方法中，使用用于曝光的掩模版2E在其上形成了光致抗蝕劑膜的晶片74的表面上在長度和寬度的方向上順序地執(zhí)行了減小投影曝光，該用于曝光的掩模版2E被形成使得具有例如由從8 X 17或一百三十六個芯片圖案71去掉四個拐角部的十個芯片圖案中的每ー個產(chǎn)生的九十六個芯片圖案71、沿著芯片圖案之間的劃線(中間線)上下或左右線對稱的掩模版圖案72被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)73的圓周內(nèi)或者不從作為高分辨率區(qū)的有效曝光區(qū)73的圓周突出。在這種情況下，此九十六個芯片圖案71的上下側(cè)的芯片圖案的數(shù)目在縱向方向上姆個為兩個(其為偶數(shù))，而左右側(cè)的數(shù)目在短邊方向上姆個為七個(其為奇數(shù))。當順序地曝光時，九十六個芯片圖案71被無間隙地布置使得另ー掩模版圖案72的頂部部分以半個間距偏移無間隙地匹配左右(寬度方向)彼此鄰近的掩模版圖案72的底部位置。對于這個左右線對稱，線對稱的中間線沿著芯片圖案71的左邊四列與芯片圖案71的右邊四列之間的劃線定位。另ー方面，對于上下線對稱，掩模版圖案相對于芯片圖案71的頂部八行與芯片圖案71的底部八行之間的行方向(寬度方向)上八個芯片圖案71的行的中間線是線對稱的。因此，類似于上述實施例4的情況，在掩模版圖案72中九十六個芯片圖案71沿著作為中間線的芯片圖案71之間的劃線在平面視圖中上下或左右線對稱地布置。在掩模版圖案72中，在四個拐角中的每列方向上的三個芯片圖案71被從由6X 15或九十個芯片圖案71構(gòu)成的掩模版圖案去掉，并且芯片圖案71從由6X 15或九十個芯片圖案71構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出，其中，兩個(兩個的寬度)芯片圖案71(其為偶數(shù))每個向頂部和底部伸出，而七個芯片圖案71(其為奇數(shù))每個從中心部向左邊和右邊伸出。在這種情況下，當此形狀的掩模版圖案72在其上形成了光致抗蝕劑膜的晶片74上順序地曝光時，掩模版圖案72被順序地布置在列和行方向(長度和寬度方向)上，如圖10(b)中那樣，在第一行和第二行或具體地上部行以及偏移半個間距的上部行緊下面的行上具有連續(xù)的掩模版圖案12。當向頂部和底部伸出上述兩個芯片圖案71的量的掩模版圖案72每個被左右順序地曝光時，掩模版圖案72在左右鄰近的掩模版圖案72之間的左右邊界位置的頂部和底部上每個形成具有上述兩個芯片圖案71的量的凹陷的形狀。伸出每個具有兩個芯片圖案的寬度的兩個芯片圖案61的量的掩模版圖案72完美地無間隙地匹配每個具有兩個芯片圖案的寬度的兩個芯片圖案71的量的凹陷的形狀。以這種方式，為了便于掩模版圖案72完美地無間隙地匹配第一行和第二行，伸出的芯片圖案71的寬度需要為偶數(shù)。在用于以預定形狀曝光并且圖案化在晶片74上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有不均勻的階梯式形狀的鏡頭的掩模版圖案72來曝光，使得外形內(nèi)接在有效曝光區(qū)73的圓周內(nèi)或者不從有效曝光區(qū)73的圓周突出。掩模版圖案72的階梯式外形的間距不在相等的間隔。開始間距下降一歩，然后下降三步，并且最終下降一歩。如在用于曝光的掩模版2E上的九十六個芯片圖案71的布置中那樣，布置了芯片圖案71，使得最大數(shù)目的芯片圖案71在作為高分辨率區(qū)的圓形有效曝光區(qū)73中。盡管芯片大小與上述的常規(guī)曝光方法中的相同，但是在用于曝光的一個鏡頭中芯片圖案的數(shù)目從常規(guī)的6X14或八十四個芯片圖案增加到實施例6的九十六個芯片圖案，如在下文中提到的圖11(a)中那樣。此時不要求將掩模版圖案72的鏡頭的形狀制作成平面視圖中的方形或矩形。在晶片74上曝光的同吋，多個芯片圖案71被設(shè)計成布置在用于曝光的掩模版2E上的有效曝光區(qū)73中，使得在順序曝光的同時最大數(shù)目的芯片圖案能夠在每個圖案之間無間隙地匹配。為了在用于曝光的掩模版2E上的有效曝光區(qū)73中布置最大數(shù)目的芯片圖案，通過以不均勻的階梯式外形布置芯片圖案71使得最大數(shù)目的芯片圖案71最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)73)中或者芯片圖案不從寫入?yún)^(qū)(有效曝光區(qū)73)突出并且通過設(shè)計在晶片74上的鏡頭布置，鄰近的掩模版圖案72的鏡頭的形狀被有效地布置在晶片74上，從而無間隙地重復布置并且在水平或垂直方向?qū)R。掩模版圖案72是外形被布置成具有不均勻的階梯式臺階使得最大數(shù)目的芯片圖案71最大程度地內(nèi)接在寫入?yún)^(qū)(有效曝光區(qū)73)中或者芯片圖案不從寫入?yún)^(qū)(有效曝光區(qū)73)突出的圖案。掩模版圖案72在鏡頭之間無間隙地重復布置并且在水平和垂直方向?qū)R。從上文中，根據(jù)實施例6，掩模版圖案72具有九十六個芯片圖案71，其中四個拐角中的四個拐角部每個十個芯片圖案71以及在外周內(nèi)部(在列方向三個)和外周的鄰近四個拐角的一個或多個連續(xù)的芯片圖案被從8X17或一百三十六個芯片圖案去掉，或者從另ー角度看，在四個拐角中的每列方向上的三個芯片圖案71被從由6X15或九十個芯片圖案71構(gòu)成的掩模版圖案去棹，并且芯片圖案71從由6X 15或九十個芯片圖案71構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出，其中，兩個芯片圖案71每個向頂部和底部伸出而七個芯片圖案71每個從中心部向左邊和右邊伸出。從而，在常規(guī)曝光方法中，每鏡頭由6X14或八十四個芯片圖案71構(gòu)成的平面視圖中的矩形掩模版圖案的曝光是可能的，如在下文提到的圖11(a)中圖示的那樣。然而，在圖10(a)和10(b)中圖示的實施例6的使用用于曝光的掩模版2E的曝光方法中，每鏡頭由九十六個芯片圖案71構(gòu)成的掩模版圖案72的曝光是可能的。從而，在實施例6的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高了 96/84倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案72無間隙地彼此匹配，使得以最有效地方式利用有效曝光區(qū)73并且提高生產(chǎn)量是可能的。在實施例6中，如圖10中那樣，描述了掩模版圖案72具有九十六個芯片圖案71的情況，其中四個拐角中的四個拐角部每個十個芯片圖案以及在外周內(nèi)部(列方向的三個芯片)和外周的鄰近四個拐角的一個或多個連續(xù)的芯片圖案從8X17或一百三十六個芯片圖案71去掉，或者從另一角度看，描述了在四個拐角中的每列方向的三個芯片圖案71從由6X15或九十個芯片圖案71構(gòu)成的掩模版圖案去掉并且芯片圖案71從由6X15或九十個芯片圖案71構(gòu)成的掩模版圖案的四邊的中心部中的每ー個伸出的情況，其中，兩個芯片圖案71每個向頂部和底部伸出而七個芯片圖案71每個從中心部向左邊和右邊伸出，但不限于此。當m為大于或等于八的整數(shù)并且n為大于或等于十七的整數(shù)吋，其可以是這樣的，即掩模版圖案具有多個芯片圖案，其中四個拐角中的四個拐角部的每個芯片圖案以及在外周內(nèi)部和外周上的鄰近四個拐角的一個或多個連續(xù)的芯片圖案(例如，每個十個芯片圖案)從具有mX n四邊形形狀的多個芯片圖案去掉，其被布置使得最大數(shù)目的芯片圖案(與6 X 14或八十四的四邊形形狀布置相比具有更大數(shù)目的芯片圖案的布置)被內(nèi)接在有效曝光區(qū)73的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)73的圓周突出，或者從另一角度看，當m為大于或等于六的整數(shù)并且n為大于或等于十五的整數(shù)時，其可以是這樣的，即掩模版圖案的mXn個四邊形芯片圖案的四個拐角中的每列方向上的三個芯片圖案71被去掉，并且掩模版圖案具有從mXn個四邊形芯片圖案的所有四邊的中心部向頂部和底部或左邊和右邊伸出的偶數(shù)個芯片圖案，其被布置使得最大數(shù)目的芯片圖案被內(nèi)接在效曝光區(qū)73的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)73的圓周突出。在這種情況下，掩模版圖案72的外形被配置成具有不均勻的階梯式臺階使得掩模版圖案被內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出。換句話說，掩模版圖案72可以是這樣的，即以相對于沿著芯片圖案之間的劃線的中間線在平面視圖中上下或/和左右線對稱的配置布置多個芯片圖案71，使得最大數(shù)目的芯片圖案被布置成內(nèi)接在有效曝光區(qū)73的圓周內(nèi)或者芯片圖案不從有效曝光區(qū)73的圓周突出。將參考圖11 (a)至11 (C)描述常規(guī)曝光方法與上述實施例5和6的比較。圖11(a)是圖示了通過常規(guī)曝光方法每鏡頭的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖11(b)是圖示了上述實施例5的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖11(c)是圖示了上述實施例6的掩模版圖案的修改的示例與有效曝光區(qū)之間的關(guān)系的平面視圖。有效曝光區(qū)603對應(yīng)于作為具有與區(qū)域603相同的面積的區(qū)域的有效曝光區(qū)63和73中的每ー個。在圖11(a)的常規(guī)曝光方法中，掩模版圖案的外形在平面視圖中是方形的或矩形的，并且每鏡頭由6X14或八十四個芯片圖案601構(gòu)成的平面視圖中的矩形掩模版圖案602的曝光是可能的。在圖9的使用用于曝光的掩模版2D的曝光方法中，如圖11(b)中的上述實施例5中所圖示的那樣，每鏡頭由九十六個芯片圖案61構(gòu)成的掩模版圖案62的曝光是可能的。從而，在實施例5的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高了 96/84倍。另外，在上述實施例6的曝光方法中，每鏡頭由九十六個芯片圖案71構(gòu)成的掩模版圖案72的曝光是可能的。從而，在實施例6的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量同樣地被提高了 96/84倍。此外，在圖11 (C)的上述實施例6的使用圖10的用于曝光的掩模版2E的修改示例(用于曝光的掩模版2E’)的曝光方法中，與上述實施例6的曝光方法相比存在不止一行的八個芯片圖案71。因此，每鏡頭由ー百零四個芯片圖案71構(gòu)成的掩模版圖案72’的曝光是可能的。從而，在實施例6的修改示例的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高7 104/84 倍。(實施例7)
在上述實施例1至6中，已經(jīng)描述了掩模版圖案沿著作為中間線的芯片圖案之間的劃線上下和/或左右是線對稱的情況。然而，在實施例7中，將描述掩模版圖案的外形沒有這樣的線對稱而是不對稱的情況。換句話說，掩模版圖案可以是這樣的，即掩模版圖案的外形與平面視圖中的四邊形外形的芯片圖案的數(shù)目相比具有更多的芯片圖案，使得掩模版圖案最大程度地被布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出，并且當順序地曝光時布置多個芯片圖案使得掩模版圖案的頂部部分無間隙地匹配左右彼此鄰近的掩模版圖案的底部位置。圖12是使用圖1的用于曝光的掩模版2F的曝光方法的實施例7的解釋性圖。圖12(a)是圖示了掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖12(b)是晶片4的順序曝光圖案的圖。在圖12(a)和12(b)中，在實施例7的使用用于曝光的掩模版2F的曝光方法中，使用用于曝光的掩模版2F在其上形成了光致抗蝕劑膜的晶片84的表面上在長度和寬度的方向上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2F被形成使得沒有諸如線對稱之類的限制并且具有九十六個芯片圖案81的作為不對稱的掩模版圖案82被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)83的圓周內(nèi)或者不從作為高分辨率區(qū)的有效曝光區(qū)83的圓周突出。在這種情況下，布置了九十六個芯片圖案81使得芯片圖案的數(shù)目與平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比對于布置成內(nèi)接在有效曝光區(qū)83的圓周內(nèi)或者不從有效曝光區(qū)83的圓周突出的掩模版圖案82的外形而言是更大的。當順序地曝光時，布置了九十六個芯片圖案81使得掩模版圖案82的頂部部分無間隙地匹配左右彼此鄰近的掩模版圖案82的底部位置。在用于以預定形狀曝光并且圖案化晶片84上的光致抗蝕劑膜的曝光處理中，光致抗蝕劑膜通過使用具有階梯式形狀的鏡頭的掩模版圖案82來曝光，使得外形被內(nèi)接在有效曝光區(qū)83的圓周內(nèi)或者不從有效曝光區(qū)83的圓周突出。階梯式外形的掩模版圖案82的間距不在相等的間隔處。在左上側(cè)的外形中，開始，間距下降兩個臺階，并且然后下降兩個臺階，并且接下來臺階未下降，以及最終下降ー個臺階。如在用于曝光的掩模版2F上的九十六個芯片圖案81的布置中那樣，布置了芯片圖案81，使得最大數(shù)目的芯片圖案81在作為高分辨率區(qū)的圓形有效曝光區(qū)83中?，F(xiàn)將更詳細地描述掩模版圖案82的外形是不對稱的情況。圖13(a)和13(b)是用于描述掩模版圖案82的外形在平面視圖中是不對稱的情況的解釋性圖。如圖13(a)中圖示的那樣，掩模版圖案82的左上部的外形a和右下部的外形a’相匹配。如圖13(b)中圖示的那樣，掩模版圖案82的右上部的外形b和左下部的外形b’相匹配。具體地，掩模版圖案82的左上部的外形a無間隙地匹配右下部的外形a’，并且掩模版圖案82的右上部的外形b同樣地無間隙地匹配左下部的外形b’。從而，如圖12(b)中圖示的那樣，當順序地曝光時，掩模版圖案82的頂部部分無間隙地匹配左右彼此鄰近的掩模版圖案82的底部位置。同樣地在這種情況下，與平面視圖中的用于四邊形掩模版圖案的每鏡頭6X14或八十四個芯片圖案相比，對于布置成最大程度地內(nèi)接在有效曝光區(qū)83的圓周內(nèi)或者不從有效曝光區(qū)83的圓周突出的掩模版圖案82的外形布置了九十六個芯片圖案81。因此，在實施例7的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被提高96/84倍。以這種方式，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案82無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)83并且提高生產(chǎn)量是可能的。在上述實施例7中，已經(jīng)描述了掩模版圖案82的外形是不對稱的情況，并且在掩模被圖案82的外形方面，對角側(cè)的芯片圖案81的布置的外形彼此匹配，但是不限于此。掩模版的外形還可以是這樣的，即多個芯片圖案被點對稱地布置。具體地，當掩模版圖案的外形是點對稱吋，從左上部的外形a到掩模版圖案的中心的距離和從右下部的外形a’到掩模版圖案的中心的距離是相等的，并且從掩模版圖案的右上部的外形b到掩模版圖案的中心的距離和從左下部的外形b’到掩模版圖案的中心的距離是相等的。在這種情況下，外形a和a’以及外形b和b’相互匹配。同樣地在這種情況下，掩模版圖案的左上部的外形a無間隙地匹配右下部的外形a’，并且掩模版圖案的右上部的外形b無間隙地匹配左下部的外形b’。從而，類似于圖12(b)中所圖示的情況，當順序地曝光時，掩模版圖案的頂部部分匹配左右彼此鄰近的掩模版圖案的底部位置。在這種情況下，在最大程度地布置成內(nèi)接在效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出的掩膜版圖案的外形中，與例如用于平面視圖中的四邊形形狀的每鏡頭6X 14或八十四個芯片圖案相比能夠布置更多的芯片圖案。作為特定示例，上述實施例I至6的掩模版圖案中的每ー個的外形是點對稱的。當點對稱時，掩模版圖案的外形可以是這樣的，即右上部的外形和左下部的外形相匹配，并且左上部的外形和右下部的外形相匹配，右上部的外形和左上部的外形相匹配，但是不限于此。掩模版圖案的外形還可以是這樣的，即右上部的外形和左下部的外形相匹配，而且左上部的外形和右下部的外形相匹配以及右上部的外形和左上部的外形是不同的。在上述實施例1至7中，已經(jīng)描述了為了最大效率利用減小曝光機器的高分辨率區(qū)的情況。然而，此外，將在接下來的實施例8和9中具體地描述即使諸如測試芯片圖案TEG(測試元素組)之類的評估圖案被安裝在晶片上也能夠?qū)⑿酒臄?shù)目的縮減減到最小的情況。(實施例8)
在實施例8中，將描述在預定位置使用測試芯片圖案TEG代替圖9的用于曝光的掩模版2D的多個芯片圖案61中的ー個的情況。在多個芯片圖案61的預定位置，在底邊緣部的左側(cè)使用了測試芯片圖案TEG來代替ー個芯片圖案61。圖14是對于圖9的用于曝光的掩模版2D的多個芯片圖案中的ー個使用測試芯片圖案的曝光方法的實施例8的解釋性圖。圖14(a)是圖示了使用測試芯片圖案TEG的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖14(b)是晶片4的順序曝光圖案的圖。在圖14(a)和14(b)中，在實施例8的使用用于曝光的掩模版2D’的曝光方法中，使用用于曝光的掩模版2D’在其上形成了光致抗蝕劑膜的晶片64’的表面上在長度和寬度的方向上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2D’被形成使得具有例如由從8X18或一百四十四個芯片圖案61去掉四個拐角部的十二個芯片圖案中的每ー個產(chǎn)生的九十五個芯片圖案61以及測試芯片圖案TEG、沿著芯片圖案之間的劃線(中間線)上下或左右線對稱的掩模版圖案62’被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)的圓周內(nèi)或者不從作為高分辨率區(qū)的有效曝光區(qū)的圓周突出。這這種情況下，用于元件等的檢查的測試芯片圖案TEG被布置在九十六個圖案之中的預定位置。包括測試芯片圖案TEG的九十六個圖案的最上和下側(cè)的圖案的數(shù)目在縱向方向上每個為兩個，其為偶數(shù)，并且在最左和右側(cè)的數(shù)目在短邊方向上每個為六個，其為偶數(shù)。當順序地曝光時，包括測試芯片圖案TEG的九十六個圖案被無間隙地順序地布置使得另ー掩模版圖案62’的頂部部分以半個間距偏移無間隙地匹配左右(寬度方向)彼此鄰近的掩模版圖案62’的底部位置。測試芯片圖案TEG是包含用于監(jiān)控九十五個芯片圖案61的元件的生產(chǎn)情況的基本元件的用于元件檢查的芯片?？梢酝ㄟ^對在與芯片圖案61的元件相同的生產(chǎn)條件下制造的測試芯片圖案TEG中的基本元件執(zhí)行電學測量檢查來確定芯片圖案61的元件的質(zhì)量。包括終端結(jié)構(gòu)的測試芯片圖案TEG中的基本元件被簡明地配置，使得可以以簡明的方式來執(zhí)行檢查。在常規(guī)曝光方法中，作為圖14的比較性示例，如圖15(a)和圖15(b)中圖示的那樣，要在晶片604’上順序地執(zhí)行的、對于每鏡頭總共6X14或八十四個圖案而言由具有平面視圖中的矩形形狀的八十三個芯片圖案601以及左下拐角部的測試芯片圖案TEG構(gòu)成的掩模版圖案602’的曝光是可能的。在這種情況下，圖15(a)的有效曝光區(qū)603和圖14(a)的有效曝光區(qū)63為具有同一大小的圓。另ー方面,在圖14(a)和14(b)中圖不的實施例8的使用用于曝光的掩模版2D的曝光方法中，對于每鏡頭總共九十六個圖案而言由九十五個芯片圖案61以及測試芯片圖案TEG構(gòu)成的掩模版圖案62’的曝光是可能的。從而，在實施例8的曝光方法中，與上述常規(guī)曝光方法相比生產(chǎn)量被提高95/83倍。以這種方式，在晶片64’的表面上，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案62’無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)63并且提高生產(chǎn)量是可能的。(實施例9)
在上述實施例8中，已經(jīng)描述了ー個測試芯片圖案TEG被例如用于圖9的每個掩模版圖案62的情況。然而，在實施例9中，將描述測試芯片圖案TEG被根據(jù)晶片的位置用于整個晶片上的多個掩模版圖案之中的每ー個或若干個掩模版圖案的情況。圖16是在圖9的用于曝光的掩模版2D的多個芯片圖案的頂邊緣部中的四個芯片圖案上使用測試芯片圖案的曝光方法的實施例9的解釋性圖。圖16(a)是圖示了使用測試芯片圖案TEG的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖16(b)是晶片4的順序曝光圖案的圖。在圖16(a)和16(b),在實施例9的使用用于曝光的掩模版2D’’的曝光方法中，使用用于曝光的掩模版2D’’在其上形成了光致抗蝕劑膜的晶片64’’的表面上在長度和寬帶的方向上順序地執(zhí)行減小投影曝光，該用于曝光的掩模版2D’ ’被形成使得具有例如由從8X 18或一百四十四個芯片圖案61去掉四個拐角部的十二個芯片圖案中的每ー個產(chǎn)生的九十六個芯片圖案61、沿著將掩模版圖案一分為ニ的劃線(中間線)上下或左右線對稱的掩模版圖案62被內(nèi)接在作為高分辨率區(qū)的有效曝光區(qū)63的圓周內(nèi)或者不從作為高分辨率區(qū)的有效曝光區(qū)63的圓周突出。在這種情況下，代替九十六個芯片圖案61之中的頂邊緣部的四個芯片圖案61的區(qū)域，用于元件等的檢查的測試芯片圖案TEG被曝光。在這里，在用于曝光的掩模版2D’ ’中，測試芯片圖案TEG被定位以在作為高分辨率區(qū)的有效曝光區(qū)63的圓周內(nèi)的九十六個芯片圖案61的最上側(cè)的頂側(cè)曝光。測試芯片圖案TEG和九十ニ個掩模版圖案62’ ’使用兩個鏡頭來曝光。具體地，如圖17(b)中圖示的那樣，在通過僅不屏蔽(unshield)測試芯片圖案TEG同時屏蔽(shield)使用遮光板65屏蔽的所有九十六個芯片圖案來在預定位置處曝光測試芯片圖案TEG之后，九十六個芯片圖案61之中的頂邊緣部上的四個芯片圖案61和測試芯片圖案TEG被使用遮光板65來屏蔽光以將由底側(cè)的剩余的九十ニ個芯片圖案61構(gòu)成的掩模版圖案62’ ’直接在先前曝光的測試芯片圖案TEG之下的預定位置曝光，如圖17(c)中圖示的那樣。可替換地，能夠顛倒曝光的次序。具體地，如圖17(c)中圖示的那樣，在屏蔽九十六個芯片圖案61中的頂邊緣部的四個芯片圖案61和測試芯片圖案TEG被使用遮光板65屏蔽光以曝光由底側(cè)的剩余的九十ニ個芯片圖案61構(gòu)成的掩模版圖案62’ ’之后，通過使用遮光板65屏蔽所有九十六個芯片圖案61免受光影響直接在曝光的掩模版圖案62’’之上的預定位置處僅曝光測試芯片圖案TEG，如圖17(b)中圖示的那樣。換句話說，在此曝光方法中，通過使用用于曝光的掩模版2D’’通過使用步進器(遮光板65)的盲特征來屏蔽包括頂邊緣部分的階梯式臺階的上側(cè)的一部分來曝光掩模版圖案62’ ’，并且通過不屏蔽直接在所屏蔽的區(qū)域之上的先前屏蔽的區(qū)域同時屏蔽掩模版圖案62’ ’來曝光測試芯片圖案TEG。從而，如圖17(a)中所示的那樣，當順序地曝光時，掩模版圖案62和62’ ’被無間隙地順序地布置，而在晶片64’’上的預定位置(中心部及其四個外圍部等)包括測試芯片圖案TEG，使得另ー掩模版圖案62的頂部部分以半個間距偏移無間隙地匹配左右(寬度方向)彼此鄰近的掩模版圖案62的底部位置。測試芯片圖案TEG是包含用于監(jiān)控晶片64’ ’上的掩模版圖案62和62’ ’中的多個芯片圖案61的元件的生產(chǎn)情況的基本元件的用于元件檢查的芯片圖案?？梢酝ㄟ^對在與芯片圖案61的元件相同的條件之下制造的測試芯片圖案TEG中的基本元件執(zhí)行測量檢查來確定多個芯片圖案61的元件的質(zhì)量。包括終端結(jié)構(gòu)的測試芯片圖案TEG中的基本元件被簡明地配置，使得可以以簡明的方式執(zhí)行檢查。上述實施例8的測試芯片圖案TEG具有小規(guī)模電路配置，并且因此被使用代替ー個芯片圖案61的區(qū)域。然而，由于實施例9的測試芯片圖案TEG具有大規(guī)模電路配置，所以使用了四個芯片圖案61的區(qū)域。因此，測試芯片圖案TEG被曝光并且獨立于九十二個芯片圖案61設(shè)置盲特征(遮光板65)。在常規(guī)曝光方法中，如圖18(a)中所示出的那樣，在作為高分辨率區(qū)的有效曝光區(qū)603的圓周內(nèi)容納了具有平面視圖中的矩形形狀的6X12或七十ニ個芯片圖案601以及其頂部位置中的測試芯片圖案TEG。因此，十二個芯片圖案的區(qū)域被用來布置測試芯片圖案TEG。被順序地在晶片604’ ’上曝光的具有平面視圖中的矩形形狀的每鏡頭6 X 12或七十ニ個芯片圖案601被順序地曝光，同時測試芯片圖案TEG使用遮光板56來屏蔽，如圖19(c)中圖示的那樣。在曝光一個測試芯片圖案TEG的情況下，如圖19(b)中圖示的那樣，遮光板56被完全移除以曝光測試芯片圖案TEG以及其下的七十ニ個芯片圖案601，并且如圖18 (b)和19 (a)中所示出的那樣，掩模版圖案602’’被無間隙地順序地布置，在晶片604’’的預定位置(晶片的中心部及其四個外圍部等等)包括測試芯片圖案TEG。另外，在常規(guī)曝光方法中，如圖18(b)和19(a)中所示出的那樣，分步進給包括達到用于曝光一個測試芯片圖案 TEG的區(qū)域的量的步進差異，并且因此變得復雜。與此相反,在圖16(a)和16(b)中圖不的實施例9的使用用于曝光的掩模版2D’’的曝光方法中，即使當存在測試芯片圖案TEG吋，每鏡頭由九十ニ個芯片圖案61和測試芯片圖案TEG構(gòu)成的掩模版圖案62’’的曝光是可能的。從而，在實施例9的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被進ー步提高了 92/72倍。從上文中，根據(jù)實施例9，即使當使用測試芯片圖案TEG時，在晶片64’ ’的表面上，在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案62’ ’無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)63并且進一步提高生產(chǎn)量是可能的。盡管在上述實施例8中未具體地描述，但是當相對于上述實施例9的常規(guī)曝光方法與上述實施例8的掩模版圖案相比時，能夠進ー步提高生產(chǎn)量。圖20 (a)是圖示了通過相對于上述實施例9的常規(guī)曝光方法的每鏡頭的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖20(b)是圖示了上述實施例8的掩模版圖案與有效曝光區(qū)之間的關(guān)系的平面視圖。圖20(c)是圖示了測試芯片圖案TEG被用作上述實施例6的掩模版圖案的修改示例中的多個芯片圖案中的一個的情況與有效曝光區(qū)之間的關(guān)系的平面視圖。當使用測試芯片圖案TEG時，在常規(guī)曝光方法中，如圖20 (a)中所示出的那樣，每鏡頭由6X12或七十ニ個芯片圖案601構(gòu)成的平面視圖中的矩形掩模版圖案的曝光是可能的。然而，在圖20(b)中圖示的上述實施例8的使用用于曝光的掩模版2D’的曝光方法中，每鏡頭由九十五個芯片圖案61構(gòu)成的掩模版圖案62’的曝光是可能的。從而，在實施例8的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被進ー步提高了 95/72倍。當測試芯片圖案TEG被用作圖20(c)中圖示的上述實施例6的掩模版圖案的修改示例中的九十六個芯片圖案71中的ー個時，在使用用于曝光的掩模版2E’的曝光方法中，每鏡頭由九十五個芯片圖案71構(gòu)成的掩模版圖案72’的曝光是可能的。從而，在測試芯片圖案TEG被用作上述實施例6的掩模版圖案的修改示例中的九十六個芯片圖案71中的一個的曝光方法中，與常規(guī)曝光方法相比生產(chǎn)量被進ー步提高了 95/72倍。 根據(jù)上述實施例8和9，通過使用其中掩模版的外形的芯片圖案被以階梯式形狀布置的用于曝光的掩模版能夠有效地(能夠增加掩模版圖案上的芯片圖案的數(shù)目)使用用于曝光的掩模版的寫入?yún)^(qū)域。即使當如上述實施例8中那樣測試芯片圖案TEG被合并到LSI芯片區(qū)中時，也能夠以相同的方式來執(zhí)行曝光。即使當如上述實施例9中那樣使用另一測試芯片圖案TEG時，通過使用步進器的盲特征來屏蔽光的一部分也使得測試芯片圖案TEG的曝光是可能的。因此，即使當如上述實施例8中那樣測試芯片圖案TEG被建立代替芯片圖案，也能夠通過增加掩模版圖案上的芯片的數(shù)目來減少用于整個晶片的鏡頭的數(shù)目來提高生產(chǎn)量，并且能夠減小測試芯片圖案TEG的數(shù)目從而提高掩模版圖案上的芯片圖案的數(shù)目。另夕卜，即使當如上述實施例9中那樣獨立布置測試芯片圖案TEG吋，也提高了掩模版圖案上的芯片圖案的數(shù)目，因為能夠布置必要數(shù)目的測試芯片圖案TEG并且通過布置將區(qū)域減到最小。通過使用以階梯式形狀布置的芯片圖案的外形的頂端部能夠?qū)踩臏y試芯片圖案TEG的區(qū)域制作成測試芯片圖案TEG所需要的最小區(qū)域。與如上述實施例9中那樣ー個或若干測試芯片圖案TEG被布置在掩模版圖案外的晶片上的情況相比，在如上述實施例8中那樣ー個或多個測試芯片圖案TEG對于姆ー掩模版圖案被布置在掩模版圖案中的情況下，能夠更詳細地對從晶片的中心部到外圍部的元件的趨向進行分析。另外，當在用于產(chǎn)品的元件存在小變化時，能夠在如上述實施例9中那樣ー個或若干測試芯片圖案TEG被布置在與掩模版圖案分開的晶片上的情況下比在如上述實施例8中那樣ー個或多個測試芯片圖案TEG對于姆一掩模版圖案被布置在掩模版圖案中的情況下布置更大數(shù)目的芯片圖案。因此，用于晶片的測試芯片圖案TEG的數(shù)目被根據(jù)產(chǎn)品性能的變化來設(shè)置。另外，在如上述實施例8中那樣ー個或多個測試芯片圖案TEG對于每ー掩模版圖案被布置在掩模版圖案中的情況下，能夠根據(jù)產(chǎn)品芯片的生產(chǎn)情況適當?shù)馗淖儥z查點。優(yōu)選的是，如上述實施例8中那樣測試芯片圖案TEG的區(qū)域被包含在ー個芯片圖案的區(qū)域中。然而，當要求更大的區(qū)域吋，如上述實施例9中那樣測試芯片圖案TEG被布置在掩模版圖案的頂邊緣部或/和底邊緣部中的區(qū)域中(上述實施例9中的頂邊緣部的四個芯片圖案)。在上述實施例1至9中，以均衡(balanced)的或不均衡的階梯式形狀的鏡頭形成掩模版圖案的外形并且布置多個芯片圖案。由于遮光板65從上下或左右方向屏蔽測試芯片圖案TEG的區(qū)域免受光的影響，所以掩模版圖案的頂邊緣部或底邊緣部中的區(qū)域能夠被盡可能地設(shè)置為具有適當大小的區(qū)域，并且如階梯式形狀的鏡頭中那樣能夠針對其中尖頭區(qū)域逐漸地變窄的掩模版圖案來提高生產(chǎn)量。換句話說，盡管測試芯片圖案TEG能夠被布置在掩模版圖案的任何位置中，但是在測試芯片圖案TEG的區(qū)域大于芯片圖案的大小的情況下，由于遮光板65或56從上下或左右方向屏蔽了用于測試芯片圖案TEG的曝光的光(其導致使用比用于測試芯片圖案TEG的曝光所需要的更多的芯片圖案)，因為以均勻的或不均勻的階梯式形狀的鏡頭形成掩模版圖案的外形同時測試芯片圖案TEG的區(qū)域包括左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少ー個，使得需要最小量的區(qū)域用于測試芯片圖案TEG的曝光，所以足夠布置多個芯片圖案，。在上述實施例8中，已經(jīng)描述了使用測試芯片圖案TEG代替圖9的上述實施例5的用于曝光的掩模版2D中的一個芯片圖案的情況，但是不限于此。能夠使用上述實施例8的測試芯片圖案TEG代替圖10的上述實施例6的用于曝光的掩模版2E以及與其相對應(yīng)的圖21的用于曝光的掩模版2E’及圖22的用于曝光的掩模版2E’’中的芯片圖案，由此與具有四邊形外形的常規(guī)掩模版圖案相比生產(chǎn)量被提高了。同樣地，在上述實施例9中，已經(jīng)描述了使用測試芯片圖案TEG代替圖9的上述實施例5的用于曝光的掩模版2D的頂邊緣部中的四個芯片圖案，但是不限于此。能夠使用上述實施例的測試芯片圖案TEG來代替圖10的上述實施例6的用于曝光的掩模版2E、作為其修改不例的圖21的用于曝光的掩模版2E’以及圖22的左右不對稱的用于曝光的掩模版2E’ ’中的頂邊緣部或底邊緣部中的兩個芯片圖案，而且與具有常規(guī)四邊形外形的常規(guī)曝光方法的掩模版圖案相比提高了生產(chǎn)量。在上述實施例8中，已經(jīng)描述了使用測試芯片圖案TEG代替圖9的上述實施例5的用于曝光的掩模版2D中的一個芯片圖案的情況，但是不限于此。能夠使用上述實施例8的測試芯片圖案TEG來代替與圖12的用于曝光的掩模版2F相對應(yīng)的圖23的用于曝光的掩模版2F’中的芯片圖案，并且與具有四邊形外形的常規(guī)掩模版圖案相比提高了生產(chǎn)量。同樣地，在上述實施例9中已經(jīng)描述了使用測試芯片圖案TEG代替圖9的上述實施例5的用于曝光的掩模版2D的頂邊緣部中的四個芯片圖案，但是不限于此。能夠使用上述實施例9的測試芯片圖案TEG來代替圖12的用于曝光的掩模版2F中的頂部邊緣中的兩個芯片圖案，而且與具有常規(guī)四邊形外形的常規(guī)曝光方法的掩模版圖案相比提高了生產(chǎn)量。在上述實施例8中，已經(jīng)描述了使用測試芯片圖案TEG代替圖9的上述實施例5的用于曝光的掩模版2D中的芯片圖案，但是不限于此。能夠使用上述實施例8的測試芯片圖案TEG來代替作為圖2、4、6以及8的上述實施例1至4的用于曝光的掩模版2’、2A’、2B’以及2C’的修改示例的圖24至27的掩模版2’、2A’、2B’以及2C’中的芯片圖案，并且與具有四邊形外形的常規(guī)掩模版圖案相比提高了生產(chǎn)量。同樣地，在上述實施例9中已經(jīng)描述了使用測試芯片圖案TEG來代替圖9的上述實施例5的用于曝光的掩模版2D的頂邊緣部中的四個芯片圖案，但是不限于此。能夠使用上述實施例9的用于電子校驗的測試芯片圖案TEG來代替對應(yīng)于圖2、4、6以及8的上述實施例1至4的用于曝光的掩模版2F的圖24至27的用于曝光的掩模版2’、2A’、2B’以及2C’中的頂邊緣部或底邊緣部中的兩個芯片圖案，并且與具有常規(guī)四邊形外形的常規(guī)曝光方法的掩模版圖案相比提高了生產(chǎn)量。在上述的實施例8和9中，布置了用于電子校驗的測試芯片圖案TEG(監(jiān)控芯片圖案)來代替芯片圖案區(qū)域的一部分，但是不限于此。可以布置用于對準的圖案(對準標記)或用于測量的標記(當膜被疊加時用于形狀檢查的圖案)來代替芯片圖案區(qū)域的一部分。評估圖案由用于元件檢查的測試芯片圖案TEG以及用于對準的圖案和用于形狀檢查的圖案來配置。因此，評估圖案是測試芯片圖案TEG、用于對準的圖案或者用于形狀、長度等的尺寸檢查的圖案。換句話說，布置了一個或多個評估圖案來代替構(gòu)成掩模版圖案的一個或多個芯片圖案區(qū)域。另外，一個或多個評估圖案被布置在掩模版圖案的曝光區(qū)內(nèi)部或外部。一個或多個評估圖案被布置在包括具有均勻的或不均勻的階梯式形狀的掩模版的外形的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少ー個的芯片圖案區(qū)域中。如上文所描述的那樣，通過使用本發(fā)明的其優(yōu)選實施例1至9例示了本發(fā)明。然而，不應(yīng)該僅基于上文描述的實施例1至9來解釋本發(fā)明。要理解的是，應(yīng)該僅基于權(quán)利要求的范圍來解釋本發(fā)明的范圍。還要理解的是，本領(lǐng)域的技術(shù)人員能夠基于本發(fā)明的描述以及來自本發(fā)明的具體優(yōu)選實施例1至9的描述的常識來實現(xiàn)等效范圍的技術(shù)。此外，要理解的是，在本說明書中引用的任何專利、任何專利申請以及任何參考文獻應(yīng)該被以與在本文中具體地描述的內(nèi)容相同的方式通過弓I用結(jié)合在本說明書中。エ業(yè)實用性
能夠在以下中的領(lǐng)域中使用本發(fā)明用于曝光的掩模版，所述用于曝光的掩模版被用于作為在諸如半導體集成電路(1C、LSI等等)之類的半導體設(shè)備、諸如LED和激光之類的發(fā)光設(shè)備或固態(tài)成像元件的生產(chǎn)中使用的減小投影曝光設(shè)備的步進設(shè)備等等；使用所述用于曝光的掩模版的曝光的曝光方法；以及用于使用所述曝光方法來生產(chǎn)多個半導體設(shè)備的半導體晶片的生產(chǎn)方法。根據(jù)如上文所描述的本發(fā)明，由于掩模版圖案具有最大程度地布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出的掩模版圖案的外形，與具有平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比具有更大數(shù)目的芯片圖案。當順序地曝光時，布置了四十八個芯片圖案使得另ー掩模版圖案52的頂部部分以半個間距偏移無間隙地匹配彼此鄰近的掩模版圖案的底部位置。在沒有復雜化分步進給的情況下通過增加每鏡頭的芯片圖案的數(shù)目并且使掩模版圖案無間隙地彼此匹配，使得以最有效的方式利用有效曝光區(qū)并且提高生產(chǎn)量是可能的。在不背離本發(fā)明的范圍和精神的情況下，各種其它修改對本領(lǐng)域的技術(shù)人員而言將是顯而易見的并且能夠由本領(lǐng)域的技術(shù)人員容易地進行。因此，意圖是隨附于此的權(quán)利要求的范圍不限于在本文中所陳述的描述，而是權(quán)利要求被廣泛地解釋。參考符號列表 I泛光燈設(shè)備
2，2A至2F，2A’至2F’，2D’’，2E’’用于曝光的掩模版(光掩模)
3減小投影設(shè)備 4晶片(襯底)
5工作臺
10步進設(shè)備(減小投影曝光設(shè)備)
21，31，41，51，61，71，81 芯片圖案
22，32，42，52，62，72，82，22，，32，，42，，52，，62，，72，，82，，62，，，72，’
掩模版圖案 23，33，43，53，63，73，83 有效曝光區(qū)
24，34，44，54，64，74，84，24’，34’，44’，54’，64’，74’，84’，64’’，74’’晶片(襯底)
56，65遮光板
TEG 測試芯片圖案
301，401, 501, 601芯片圖案
302，402, 502, 602,602’，602’’ 掩模版圖案
303，403，503，603有效曝光區(qū)
304，404，504，604’，604’ ’晶片(襯底)
權(quán)利要求
1.一種包含由減小投影曝光設(shè)備的圓形有效曝光區(qū)中的多個芯片圖案構(gòu)成的掩模版圖案的用于曝光的掩模版，其中 所述掩模版圖案具有布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從所述有效曝光區(qū)的所述圓周突出的外形，與平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比具有更大數(shù)目的芯片圖案，并且當順序地曝光時，所述多個芯片圖案布置成使得所述掩模版圖案的頂部部分無間隙地匹配左右彼此鄰近的所述掩模版圖案的底部位置。
2.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有布置成具有均勻的臺階或不均勻的臺階的階梯式形狀的鏡頭的所述多個芯片圖案，使得所述掩模版圖案的所述外形內(nèi)接在所述有效曝光區(qū)的所述圓周內(nèi)或者不從所述有效曝光區(qū)的所述圓周突出。
3.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有相對于沿著所述芯片圖案之間的劃線的中間線在平面視圖中上下或左右線對稱地布置的所述多個芯片圖案。
4.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有相對于沿著所述芯片圖案之間的劃線的中間線在平面視圖中上下且左右線對稱地布置的所述多個芯片圖案。
5.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有點對稱地布置的所述多個芯片圖案。
6.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有不對稱地布置的所述多個芯片圖案。
7.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，所述芯片圖案的平面視圖中的四邊形形狀的一邊和與其鄰近的另一邊相等或不同。
8.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，當m和η都為大于或等于四的整數(shù)時，所述掩模版圖案具有由從具有mXn四邊形形狀的多個芯片圖案去掉四個拐角的芯片圖案產(chǎn)生的多個芯片圖案。
9.根據(jù)權(quán)利要求1所述的用于曝光的掩模版，其中，當m和η都為大于或等于二的整數(shù)時，所述掩模版圖案具有從具有mXn四邊形形狀的芯片圖案的四邊的每個中心部或者從整個邊向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案。
10.根據(jù)權(quán)利要求8所述的用于曝光的掩模版，其中，當m和η都為四時，所述掩模版圖案具有由從4X4或十六個芯片圖案去掉四個拐角的芯片圖案產(chǎn)生的十二個芯片圖案。
11.根據(jù)權(quán)利要求9所述的用于曝光的掩模版，其中，當m和η都為二時，所述掩模版圖案具有從由2X2或四個芯片圖案構(gòu)成的掩模版圖案的四邊的整個邊伸出的芯片圖案，其中兩個芯片圖案每個向所述頂部和底部伸出而兩個芯片圖案每個向所述左邊和右邊伸出。
12.根據(jù)權(quán)利要求1或9所述的用于曝光的掩模版，其中，當m和η都為大于或等于六的整數(shù)時，所述掩模版圖案具有由從具有mXn四邊形形狀的多個芯片圖案去掉四個拐角中的一個或多個芯片圖案以及鄰近所述四個拐角的那些產(chǎn)生的多個芯片圖案。
13.根據(jù)權(quán)利要求12所述的用于曝光的掩模版，其中，當m和η都為六時，所述掩模版圖案具有由從6X6或三十六個芯片圖案去掉四個拐角中和鄰近所述四個拐角的四個拐角部中的三個芯片圖案中的每一個產(chǎn)生的二十四個芯片圖案。
14.根據(jù)權(quán)利要求9所述的用于曝光的掩模版，其中，當m和η都為四時，所述掩模版圖案具有從由4X4或十六個芯片圖案構(gòu)成的掩模版圖案的四邊的每個中心部伸出的芯片圖案，其中兩個芯片圖案每個從所述頂部和底部伸出而兩個芯片圖案每個從所述左邊和右邊伸出。
15.根據(jù)權(quán)利要求1或2所述的用于曝光的掩模版，其中，當m和η都為大于或等于八的整數(shù)時，所述掩模版圖案具有由從具有mXn四邊形形狀的多個芯片圖案去掉四個拐角中的四個拐角部的每個芯片圖案以及在外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的多個芯片圖案，使得所述掩模版圖案被內(nèi)接在所述有效曝光區(qū)中的所述圓周內(nèi)或者不從所述有效曝光區(qū)中的所述圓周突出。
16.根據(jù)權(quán)利要求1或2所述的用于曝光的掩模版，其中，當m和η都為大于或等于六的整數(shù)時，所述掩模版圖案具有一個或多個芯片圖案在具有mXn四邊形形狀的芯片圖案的四個拐角中在上下方向上被去掉，并且所述掩模版圖案具有從具有所述mXn四邊形形狀的芯片圖案的四邊的每個中心部向頂部和底部或/和左邊和右邊伸出的偶數(shù)個芯片圖案，使得所述掩模版圖案被內(nèi)接在所述有效曝光區(qū)的所述圓周內(nèi)或者不從所述有效曝光區(qū)的所述圓周突出。
17.根據(jù)權(quán)利要求15所述的用于曝光的掩模版，其中，當m和η都為八時，所述掩模版圖案具有由從8X8或六十四個芯片圖案去掉四個拐角中的四個拐角部的每六個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的四十個芯片圖案。
18.根據(jù)權(quán)利要求16所述的用于曝光的掩模版，其中，當m和η都為六時，所述掩模版圖案的四個拐角的每個芯片圖案從由6X6或三十六個芯片圖案構(gòu)成的掩模版圖案去掉，并且芯片圖案從由所述6X6或三十六個芯片圖案構(gòu)成的所述掩模版圖案的四邊的每個中心部伸出，其中兩個芯片圖案每個向所述頂部和底部伸出而兩個芯片圖案每個向所述左邊和右邊伸出。
19.根據(jù)權(quán)利要求15所述的用于曝光的掩模版，其中，當m為八并且η為九時，所述掩模版圖案具有由從8X9或七十二個芯片圖案去掉四個拐角中的四個拐角部的每六個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的四十八個芯片圖案。
20.根據(jù)權(quán)利要求16所述的用于曝光的掩模版，其中，當m為六并且η為七時，所述掩模版圖案的四個拐角中的每個芯片圖案從由6X7或四十二個芯片圖案構(gòu)成的掩模版圖案去掉，并且芯片圖案從由6X7或四十二個芯片圖案構(gòu)成的所述掩模版圖案的四邊的每個中心部伸出，其中兩個芯片圖案每個從所述頂部和底部伸出而三個芯片圖案每個向所述左邊和右邊伸出。
21.根據(jù)權(quán)利要求15所述的用于曝光的掩模版，其中，當m為八并且η為十八時，所述掩模版圖案具有由從8X18或一百四十四個芯片圖案去掉四個拐角中的四個拐角部每個十二個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的九十六個芯片圖案。
22.根據(jù)權(quán)利要求16所述的用于曝光的掩模版，其中，當m為六并且η為十四時，所述掩模版圖案的在四個拐角的上下方向上每個連續(xù)的兩個芯片圖案從由6X14或八十四個芯片圖案構(gòu)成的掩模版圖案去掉，并且所述掩模版圖案具有從由6X14或八十四個芯片圖案構(gòu)成的所述掩模版的四邊的每個中心部伸出的芯片圖案，其中對于總共四個芯片圖案而言具有兩個的寬度的兩個芯片圖案每個向所述頂部和底部伸出，而六個芯片圖案每個向所述左邊和右邊伸出。
23.根據(jù)權(quán)利要求15所述的用于曝光的掩模版，其中，當m為八并且η為十七或十八時，所述掩模版圖案具有由從8X17或8X18或者一百三十六或一百四十四個芯片圖案去掉四個拐角中的四個拐角部的每十個芯片圖案以及在所述外周內(nèi)部和外周上鄰近所述四個拐角的一個或多個連續(xù)的芯片圖案產(chǎn)生的九十六或一百零四個芯片圖案。
24.根據(jù)權(quán)利要求16所述的用于曝光的掩模版，其中，當m為六并且η為十四時，所述掩模版圖案的在四個拐角的上下方向中的每一個上在上下方向連續(xù)的三個芯片圖案從由6Χ 15或6Χ 16或者九十或九十六個芯片圖案構(gòu)成的掩模版圖案去掉，并且芯片圖案從由6Χ 15或6Χ 16或者九十或九十六個芯片圖案構(gòu)成的所述掩模版圖案的四邊的每個中心部伸出，其中兩個芯片圖案每個向所述頂部和底部伸出，而七個或八個芯片圖案每個向所述左邊和右邊伸出。
25.根據(jù)權(quán)利要求1至11以及14中的任一項所述的用于曝光的掩模版，其中，布置了一個或多個評估圖案代替構(gòu)成所述掩模版圖案的一個或多個芯片圖案的區(qū)域。
26.根據(jù)權(quán)利要求1至11以及14中的任一項所述的用于曝光的掩模版，其中，一個或多個評估圖案被布置在所述掩模版圖案的曝光區(qū)的內(nèi)部或外部。
27.根據(jù)權(quán)利要求25所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有均勻的或不均勻的階梯式形狀，并且所述一個或所述多個評估圖案被布置在包括所述掩模版圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的區(qū)域中。
28.根據(jù)權(quán)利要求26所述的用于曝光的掩模版，其中，所述掩模版圖案的所述外形具有均勻的或不均勻的階梯式形狀，并且所述一個或所述多個評估圖案被布置在包括所述掩模版圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的區(qū)域中。
29.根據(jù)權(quán)利要求25所述的用于曝光的掩模版，其中，所述評估圖案是測試芯片圖案、對準圖案或用于尺寸的檢查的圖案中的一個。
30.根據(jù)權(quán)利要求26所述的用于曝光的掩模版，其中，所述評估圖案是測試芯片圖案、對準圖案或用于尺寸的檢查的圖案中的一個。
31.一種用于使用根據(jù)權(quán)利要求1至11以及14中任一項所述的用于曝光的掩模版在其上形成了光致抗蝕劑膜的晶片上鄰近劃線重復地減小曝光使得所述掩模版圖案無間隙地彼此匹配并且所述劃線被定位在所述芯片圖案之間的曝光方法。
32.根據(jù)權(quán)利要求31所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用步進器的盲功能來屏蔽包括所述掩模版圖案的頂邊緣部分或底邊緣部分的階梯式臺階部的一部分以曝光所述掩模版圖案的剩余部分；以及 使用所述步進器的盲功能來屏蔽所述掩模版圖案的全部以曝光鄰近曝光的掩模版圖案的所述評估圖案。
33.根據(jù)權(quán)利要求31所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟使用遮光板來屏蔽所述掩模版圖案以僅曝光在晶片的預定位置上的所述評估圖案；以及 使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的整個區(qū)域，以曝光鄰近先前曝光的評估圖案的預定位置上的所述掩模版圖案的剩余部分。
34.根據(jù)權(quán)利要求31所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的整個區(qū)域，以曝光掩模版圖案的剩余部分，并且 使用所述遮光板來僅不屏蔽所述評估圖案以將所述評估圖案曝光為用于所述評估圖案的芯片圖案。
35.一種用于使用根據(jù)權(quán)利要求25所述的用于曝光的掩模版在其上形成了光致抗蝕劑膜的晶片上鄰近劃線重復地減小曝光使得所述掩模版圖案無間隙地彼此匹配并且所述劃線被定位在所述芯片圖案之間的曝光方法。
36.根據(jù)權(quán)利要求35所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)部外配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用步進器的盲功能來屏蔽包括所述掩模版圖案的頂邊緣部分或底邊緣部分的階梯式臺階部的一部分以曝光所述掩模版圖案的剩余部分；并且 使用所述步進器的所述盲功能來屏蔽所述掩模版圖案的全部以曝光鄰近曝光的掩模版圖案的所述評估圖案。
37.根據(jù)權(quán)利要求35所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用遮光板來屏蔽所述所述掩模版圖案以僅曝光在晶片的預定位置上的所述評估圖案；以及 使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的整個區(qū)域，以曝光在鄰近先前曝光的評估圖案的預定位置上的所述掩模版圖案的剩余部分。
38.根據(jù)權(quán)利要求35所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的所述左邊緣部、所述右邊緣部、所述頂邊緣部或所述底邊緣部中的至少一個的芯片圖案的整個區(qū)域，以曝光掩模版圖案的剩余部分；以及 使用所述遮光板來僅不屏蔽所述評估圖案以將所述評估圖案曝光為用于所述評估圖案的芯片圖案。
39.一種用于使用根據(jù)權(quán)利要求26所述的用于曝光的掩模版在其上形成了光致抗蝕劑膜的晶片上鄰近劃線重復地減小曝光使得所述掩模版圖案無間隙地彼此匹配并且所述劃線被定位在所述芯片圖案之間的曝光方法。
40.根據(jù)權(quán)利要求39所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用步進器的盲功能來屏蔽包括所述掩模版圖案的頂邊緣部分或底邊緣部分的階梯式臺階部的一部分以曝光所述掩模版圖案的剩余部分；以及 使用所述步進器的所述盲功能來屏蔽所述掩模版圖案的全部以曝光鄰近曝光的掩模版圖案的所述評估圖案。
41.根據(jù)權(quán)利要求39所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版并且包括以下步驟 使用遮光板來屏蔽所述掩模版圖案以僅曝光在晶片的預定位置上的所述評估圖案；以及 使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的整個區(qū)域，以曝光在鄰近先前曝光的評估圖案的預定位置上的所述掩模版圖案的剩余部分。
42.根據(jù)權(quán)利要求39所述的曝光方法，所述方法使用在所述掩模版圖案的曝光區(qū)外部配備有所述評估圖案的用于曝光的掩模版，并且包括以下步驟 使用所述遮光板來屏蔽所述評估圖案以及包括鄰近所述評估圖案的左邊緣部、右邊緣部、頂邊緣部或底邊緣部中的至少一個的芯片圖案的整個區(qū)域，以曝光掩模版圖案的剩余部分；以及 使用所述遮光板來僅不屏蔽所述評估圖案以將所述評估圖案曝光為用于所述評估圖案的芯片圖案。
43.一種用于通過使用根據(jù)權(quán)利要求31所述的曝光方法來圖案化光致抗蝕劑膜以通過將所述圖案化的光致抗蝕劑膜用作掩模形成每一層來產(chǎn)生多個半導體元件的半導體晶片的生產(chǎn)方法。
44.一種用于通過使用根據(jù)權(quán)利要求35所述的曝光方法來圖案化光致抗蝕劑膜以通過將所述圖案化的光致抗蝕劑膜用作掩模形成每一層來產(chǎn)生多個半導體元件的半導體晶片的生產(chǎn)方法。
45.一種用于通過使用根據(jù)權(quán)利要求39所述的曝光方法來圖案化光致抗蝕劑膜以通過將所述圖案化的光致抗蝕劑膜用作掩模形成每一層來產(chǎn)生多個半導體元件的半導體晶片的生產(chǎn)方法。
全文摘要
本申請?zhí)峁┮环N包含由減小投影曝光設(shè)備的圓形有效曝光區(qū)中的多個芯片圖案構(gòu)成的掩模版圖案的用于曝光的掩模版，其中，所述掩模版圖案具有布置成內(nèi)接在有效曝光區(qū)的圓周內(nèi)或者不從有效曝光區(qū)的圓周突出的外形，與平面視圖中的四邊形形狀的芯片圖案的數(shù)目相比具有更大數(shù)目的芯片圖案，并且當順序地曝光時，布置了所述多個芯片圖案使得所述掩模版圖案的頂部部分無間隙地匹配左右彼此鄰近的掩模版圖案的底部位置。
文檔編號G03F7/20GK103019039SQ20121035342
公開日2013年4月3日 申請日期2012年9月21日 優(yōu)先權(quán)日2011年9月22日
發(fā)明者清水宏信 申請人:夏普株式會社