專利名稱：電光裝置、電子設(shè)備、及電光裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明，涉及在元件基板上具有薄膜晶體管及存儲電容器的電光裝置，電子設(shè)備，及該電光裝置的制造方法。
背景技術(shù)：
各種電光裝置之中，在有源矩陣型的液晶裝置中，例如，在示于圖14(a)、(b)中的元件基板10和對向基板(未進(jìn)行圖示)之間保持著液晶。在元件基板10中，在對應(yīng)于柵線3a(掃描線)和源線6a(數(shù)據(jù)線)的交叉處的多個(gè)像素區(qū)域1e的各處，形成了像素開關(guān)用的薄膜晶體管1c、及電連接于該薄膜晶體管1c的漏區(qū)域的像素電極2a，由從源線6a通過薄膜晶體管1c施加于像素電極2a的圖像信號對液晶1f的取向按每一像素進(jìn)行控制。并且，在像素區(qū)域1e中，形成以對液晶1f進(jìn)行驅(qū)動時(shí)的漏電極6b的延伸部分作為上電極6c的存儲電容器1h，在存儲電容器1h中，大多將薄膜晶體管1c的柵絕緣層4用作電介質(zhì)層4c。在此，若能提高存儲電容器1h的每單位面積的電容值，則電荷的保持特性提高。并且，若能提高存儲電容器1h的每單位面積的電容值，則能夠縮小占有面積，并提高像素開口率。
于是，提出了以下構(gòu)成當(dāng)形成從下層側(cè)按順序疊層了柵電極、柵絕緣層、及半導(dǎo)體層的底柵結(jié)構(gòu)的薄膜晶體管時(shí)，在形成了柵絕緣層之后，在柵絕緣層的上層將半導(dǎo)體層形成為島狀，其次，在柵絕緣層之中，對與存儲電容器的下電極相重疊的部分進(jìn)行蝕刻直到深度方向的中間位置，通過蝕刻，將使膜厚變薄了的部分用作存儲電容器的電介質(zhì)層(參照專利文獻(xiàn)1)。
另外，提出了以下構(gòu)成當(dāng)形成從下層側(cè)按順序疊層了半導(dǎo)體層、柵絕緣層、及柵電極的頂柵結(jié)構(gòu)的薄膜晶體管時(shí)，在將由通過對半導(dǎo)體層熱氧化而形成的氧化硅膜構(gòu)成的第1絕緣膜、和由通過CVD法而形成的氮化硅膜構(gòu)成的第2絕緣膜的疊層膜，作為柵絕緣層形成之后，將柵絕緣層之中，與溝道區(qū)域相重疊的區(qū)域以抗蝕劑掩膜覆蓋而將第2絕緣膜通過蝕刻進(jìn)行去除，將在柵絕緣層中使膜厚變薄了的部分用作存儲電容器的電介質(zhì)層(參照專利文獻(xiàn)2)。
專利文獻(xiàn)1特許第2584290號公報(bào)專利文獻(xiàn)2特許第3106566號公報(bào)但是，如記載于專利文獻(xiàn)1中的技術(shù)那樣，存在以下問題點(diǎn)在使柵絕緣層通過蝕刻變薄而形成了存儲電容器的電介質(zhì)層的情況下，成膜時(shí)的膜厚變化(不均勻，偏差)、及蝕刻時(shí)的柵絕緣層的去除量變化這雙方發(fā)生影響，從而在存儲電容器的容量上容易產(chǎn)生變化。
此外，如記載于專利文獻(xiàn)2中的技術(shù)那樣，存在以下問題點(diǎn)在柵絕緣層中，在用抗蝕劑掩膜覆蓋與溝道區(qū)域相重疊的區(qū)域而對第2絕緣膜進(jìn)行蝕刻時(shí)，會因抗蝕劑而污染柵絕緣層和柵電極的界面。
在此本申請發(fā)明人，如參照圖15而在以下所說明的，提出對于具有參照圖14(a)、(b)而進(jìn)行了說明的底柵結(jié)構(gòu)的薄膜晶體管的元件基板，應(yīng)用記載于專利文獻(xiàn)2中的技術(shù)；若依照于該構(gòu)成，則如參照圖15而在以下進(jìn)行說明地，能夠防止因抗蝕劑而污染柵絕緣層和柵電極的界面。但是，如記載于專利文獻(xiàn)2中的技術(shù)那樣，存在以下問題點(diǎn)在將構(gòu)成柵絕緣層的第1絕緣膜及第2絕緣膜之中，上層側(cè)的第2絕緣膜通過蝕刻去除的情況下，在進(jìn)行第2絕緣膜的蝕刻時(shí)第1絕緣膜發(fā)生損傷，并且存儲電容器的耐電壓降低。圖15，是將記載于專利文獻(xiàn)2中的技術(shù)，在對具有如示于圖14(a)、(b)中的底柵結(jié)構(gòu)的薄膜晶體管1c的元件基板10進(jìn)行制造時(shí)應(yīng)用的情況下的工序剖面圖，記載于此的例子，并非現(xiàn)有技術(shù)，而是本申請發(fā)明人考慮出來的參考例。在示于圖15中的制造方法中，首先，如示于圖15(a)中地，在將柵線3a(柵電極)與下電極3c(電容線3b的一部分)同時(shí)形成之后，如示于圖15(b)中地，形成構(gòu)成柵絕緣層4的下層側(cè)的下層側(cè)柵絕緣層4a，及構(gòu)成柵絕緣層4的上層側(cè)的上層側(cè)柵絕緣層4b。其次，在按順序形成了用于構(gòu)成有源層的本征的非晶硅膜7d，及用于構(gòu)成電阻接觸層的n+型硅膜7e之后，進(jìn)行蝕刻，如示于圖15(c)中地，將構(gòu)成有源層的半導(dǎo)體層7a及n+型硅膜7e圖形化為島狀。其次，如示于圖15(d)中地，在柵絕緣層4中對于與下電極3c相重疊的部分進(jìn)行蝕刻，將上層側(cè)柵絕緣層4b進(jìn)行去除，形成開口41。其次，在形成了導(dǎo)電膜之后，進(jìn)行蝕刻，形成源電極(源線6a)及漏電極6b。接著，在n+型硅膜7e中進(jìn)行蝕刻，形成電阻接觸層7b、7c。其結(jié)果，形成薄膜晶體管1c。并且，形成以下層側(cè)柵絕緣層4a為電介質(zhì)層4c，以漏電極6b的延伸部分為上電極6c的存儲電容器1h。
若依照于如此的制造方法，則雖然對因抗蝕劑而污染柵絕緣層4和柵電極(柵線3a)的界面，及柵絕緣層4和半導(dǎo)體層7a的界面的任一者的情況都能夠進(jìn)行防止，但是經(jīng)過在示于圖15(c)中的工序通過干蝕刻而圖形化形成半導(dǎo)體膜7a時(shí)，及在示于圖15(b)中的工序?qū)⑸蠈觽?cè)柵絕緣層4b通過干蝕刻進(jìn)行去除時(shí)的這2次中，下層側(cè)柵絕緣層4a由于干蝕刻時(shí)的靜電、等離子體而發(fā)生損傷，并在下層側(cè)柵絕緣層4a中產(chǎn)生缺陷。并且，在示于圖15(d)中的工序，將上層側(cè)柵絕緣層4b通過濕蝕刻(濕法腐蝕)去除的情況下，在下層側(cè)柵絕緣層4a中在較弱的部位會產(chǎn)生針孔。其結(jié)果，產(chǎn)生存儲電容器1h的耐電壓降低的問題。

發(fā)明內(nèi)容
鑒于上述的問題點(diǎn)，本發(fā)明的目的，在于提供即使在將使柵絕緣層部分地變薄了的部分用作存儲電容器的電介質(zhì)層的情況下，仍能夠抑制存儲電容器的電容量的偏差、存儲電容器的耐電壓下降的電光裝置、電子設(shè)備、及電光裝置的制造方法。
為了解決上述問題，在本發(fā)明中的電光裝置，在元件基板上的多個(gè)像素區(qū)域的各個(gè)像素區(qū)域中，具有疊層了柵電極、柵絕緣層及半導(dǎo)體層的薄膜晶體管；電連接于該薄膜晶體管的漏區(qū)域的像素電極；和具有夾持著所述柵絕緣層彼此相對向的下電極及上電極的存儲電容器；其特征在于在所述薄膜晶體管中，從下層側(cè)起按順序疊層有所述柵電極、所述柵絕緣層及所述半導(dǎo)體層；所述柵絕緣層，具有由1層或多層絕緣膜構(gòu)成的下層側(cè)柵絕緣層，和由1層或多層絕緣膜構(gòu)成的上層側(cè)柵絕緣層；所述下層側(cè)柵絕緣層，形成為使所述薄膜晶體管的寄生電容變小的厚度，并且在與所述下電極及所述上電極相重疊的部分被去除。
在本發(fā)明的電光裝置的制造方法中，該電光裝置在元件基板上的多個(gè)像素區(qū)域的各個(gè)像素區(qū)域中具有疊層了柵電極、柵絕緣層及半導(dǎo)體層的薄膜晶體管；電連接于該薄膜晶體管的漏區(qū)域的像素電極；和具有夾持著所述柵絕緣層彼此相對向的下電極及上電極的存儲電容器；該電光裝置的制造方法的特征在于，包括以下工序?qū)⑺鰱烹姌O與所述下電極同時(shí)形成的柵電極形成工序；形成所述柵絕緣層的柵絕緣層形成工序；和形成所述半導(dǎo)體層的半導(dǎo)體層形成工序；其中，在所述柵絕緣層形成工序中，進(jìn)行以下工序形成將所述柵絕緣層的下層側(cè)構(gòu)成為使所述薄膜晶體管的寄生電容變小的厚度的1層或多層絕緣膜的下層側(cè)柵絕緣層形成工序；將在該下層側(cè)柵絕緣層形成工序中所形成的絕緣膜中與所述下電極相重疊的部分去除的下層側(cè)柵絕緣層蝕刻工序；和形成構(gòu)成所述柵絕緣層的上層側(cè)的1層或多層絕緣膜的上層側(cè)柵絕緣層形成工序。
在本發(fā)明中，因?yàn)樽鳛樾纬捎谙袼匦纬蓞^(qū)域的薄膜晶體管，而構(gòu)成了具有從下層側(cè)按順序疊層了柵電極、柵絕緣層及半導(dǎo)體層的底柵結(jié)構(gòu)的薄膜晶體管，所以能夠使上層側(cè)柵絕緣膜和半導(dǎo)體層連續(xù)地成膜。從而，對因抗蝕劑而污染柵絕緣層和柵電極的界面、及柵絕緣層和半導(dǎo)體層的界面的任一都能夠進(jìn)行防止。所以能夠提高薄膜晶體管的可靠性。并且，當(dāng)將使柵絕緣層部分地變薄了的部分用作存儲電容器的電介質(zhì)層時(shí)，因?yàn)椴贿z留下層側(cè)柵絕緣層，僅以上層側(cè)柵絕緣層構(gòu)成電介質(zhì)層，而不必采用將柵絕緣層直到深度方向的中間位置進(jìn)行蝕刻的構(gòu)成，所以能夠防止起因于蝕刻深度的偏差的存儲電容器的電容量偏差。而且，當(dāng)將使柵絕緣層部分地變薄了的部分用作存儲電容器的電介質(zhì)層時(shí)，將下層側(cè)柵絕緣層及上層側(cè)柵絕緣層之中的下層側(cè)柵絕緣層進(jìn)行去除，并將上層側(cè)柵絕緣層用作存儲電容器的電介質(zhì)層。因?yàn)槿羰侨绱说纳蠈觽?cè)柵絕緣層，則不會暴露于將下層側(cè)柵絕緣層部分地進(jìn)行干蝕刻時(shí)的靜電、等離子體中，所以能夠防止在上層側(cè)柵絕緣膜中產(chǎn)生表面的損傷、缺陷。并且，因?yàn)樯蠈觽?cè)柵絕緣層，也不會接觸于將下層側(cè)柵絕緣層部分地進(jìn)行了濕蝕刻時(shí)的蝕刻液，所以在上層側(cè)柵絕緣層中也不會產(chǎn)生針孔。所以能夠防止存儲電容器的耐電壓降低。
在本發(fā)明中，優(yōu)選所述上層側(cè)柵絕緣膜形成得比所述下層側(cè)柵絕緣膜薄。
在本發(fā)明中，優(yōu)選對于所述上層側(cè)柵絕緣層形成工序及所述半導(dǎo)體層形成工序，將所述元件基板保持于真空氣氛中連續(xù)進(jìn)行。若如此構(gòu)成，則因?yàn)槟軌驅(qū)沤^緣層的表面(上層側(cè)柵絕緣層的表面)保持為清凈，所以能夠提高薄膜晶體管的可靠性。
在本發(fā)明中，既可以分別將所述下層側(cè)柵絕緣層及所述上層側(cè)柵絕緣層，通過多層絕緣膜而進(jìn)行構(gòu)成；也可以分別將所述下層側(cè)柵絕緣層及所述上層側(cè)柵絕緣層，通過1層絕緣膜而進(jìn)行構(gòu)成。
在本發(fā)明中，所述半導(dǎo)體層例如由非晶硅膜構(gòu)成。
在本發(fā)明中，優(yōu)選所述上層側(cè)柵絕緣層由氮化硅膜構(gòu)成。因?yàn)榈枘は啾容^于氧化硅膜介電常數(shù)高，所以若存儲電容器的占有面積相同則能夠得到高的電容量。
在本發(fā)明中，能夠采用以下構(gòu)成所述上電極，為從所述薄膜晶體管的漏電極到與所述下電極相對向的區(qū)域延伸的部分。
在本發(fā)明中，也可以采用以下構(gòu)成所述上電極，為所述像素電極之中與所述下電極相對向的部分。
在本發(fā)明中，還可以采用以下構(gòu)成所述上電極，是電連接于所述薄膜晶體管的漏電極的透明電極。若如此構(gòu)成，則與采用了遮光性的上電極的情況相比較而能夠提高像素開口率。
在本發(fā)明中，能夠采用以下構(gòu)成所述下電極，通過與所述柵線并行(并聯(lián))地延伸的電容線形成。另外，在本發(fā)明中，也可以采用以下構(gòu)成所述下電極，通過向與形成有該下電極的像素區(qū)域在和所述柵線的延伸方向相交叉的方向上相鄰的前級的像素區(qū)域供給柵信號的柵線形成。
本發(fā)明中的電光裝置，能夠用于便攜電話機(jī)、移動式計(jì)算機(jī)等的電子設(shè)備中。


圖1(a)、(b)分別為從對向基板側(cè)來看液晶裝置(電光裝置)與形成于其上的各構(gòu)成要件的平面圖、及其H-H’剖面圖；圖2是表示示于圖1中的液晶裝置的元件基板的電構(gòu)成的說明圖；圖3(a)、(b)分別為本發(fā)明的實(shí)施方式1中的液晶裝置的1個(gè)像素的平面圖、及在相當(dāng)于A1-B1的位置剖切了液晶裝置時(shí)的剖面圖；圖4(a)～(g)為表示用于圖3所示的液晶裝置中的元件基板的制造方法的工序剖面圖；圖5(a)～(d)為表示用于圖3所示的液晶裝置中的元件基板的制造方法的工序剖面圖；圖6(a)、(b)分別為本發(fā)明的實(shí)施方式2中的液晶裝置的1個(gè)像素的平面圖、及在相當(dāng)于A2-B2的位置剖切了液晶裝置時(shí)的剖面圖；圖7(a)～(g)為表示用于圖6所示的液晶裝置中的元件基板的制造方法的工序剖面圖；圖8(a)、(b)分別為本發(fā)明的實(shí)施方式3中的液晶裝置的1個(gè)像素的平面圖、及在相當(dāng)于A3-B3的位置剖切了液晶裝置時(shí)的剖面圖；圖9(a)～(g)為表示用于圖8所示的液晶裝置中的元件基板的制造方法的工序剖面圖；圖10(a)、(b)分別為本發(fā)明的實(shí)施方式4中的液晶裝置的1個(gè)像素的平面圖、及在相當(dāng)于A4-B4的位置剖切了液晶裝置時(shí)的剖面圖；圖11(a)～(g)為表示用于圖10所示的液晶裝置中的元件基板的制造方法的工序剖面圖；
圖12(a)、(b)分別為本發(fā)明的實(shí)施方式5中的液晶裝置的1個(gè)像素的平面圖、及在相當(dāng)于A5-B5的位置剖切了液晶裝置時(shí)的剖面圖；圖13是將本發(fā)明中的液晶裝置用作了各種電子設(shè)備的顯示裝置的情況下的說明圖；圖14(a)、(b)分別為現(xiàn)有的液晶裝置的1個(gè)像素的平面圖、及在相當(dāng)于A11-B11的位置剖切了液晶裝置時(shí)的剖面圖；圖15(a)～(e)為表示用于參考例中的液晶裝置中的元件基板的制造方法的工序剖面圖。
符號說明1...液晶裝置(電光裝置)，1b...像素，1c...薄膜晶體管，1e...像素形成區(qū)域，1f...液晶，1g...液晶電容，1h...存儲電容器，2a...像素電極，3a...柵線(柵電極/掃描線)，3b...電容線，3c...存儲電容器的下電極，4...柵絕緣層，4a...下層側(cè)柵絕緣層，4b...上層側(cè)柵絕緣層，4c...電介質(zhì)層，6a...源線(數(shù)據(jù)線)，6b...漏電極，5a、6c、6d...存儲電容器的上電極具體實(shí)施方式
以下，參照附圖，對本發(fā)明的實(shí)施方式進(jìn)行說明。還有，在用于以下的說明中的各圖中，為了使各層、各構(gòu)件在附圖上為可以識別的程度的大小，按每各層、各構(gòu)件使比例尺不相同。并且，在以下的說明中，如與示于圖14及圖15中的例子的對應(yīng)變得明確，在具有相共同的功能的部分上附加相同的符號而進(jìn)行說明。
實(shí)施方式1(液晶裝置的整體構(gòu)成)圖1(a)、(b)，分別為從對向基板側(cè)來看液晶裝置(電光裝置)與形成于其上的各構(gòu)成要件的平面圖、及其H-H’剖面圖。在圖1(a)、(b)中，本方式的液晶裝置1，是TN(Twisted Nematic，扭曲向列)模式，ECB(Electrically Controlled Birefringence，電控雙折射)模式，或者VAN(Vertical Aligned Nematic，垂直對齊向列)模式的透射型的有源矩陣型的液晶裝置。在該液晶裝置1中，通過密封材料22而貼合元件基板10和對向基板20，在其間保持著液晶1f。在元件基板10中，在位于密封材料22的外側(cè)的端部區(qū)域，以COG(Chip On Glass，玻璃上芯片)方式安裝數(shù)據(jù)線驅(qū)動用IC60、及掃描線驅(qū)動用IC30，并沿基板邊形成安裝端子12。密封材料22，為由用于使元件基板10和對向基板20在它們的周邊貼合的光固化樹脂、熱固化樹脂等構(gòu)成的粘接劑，配合用于使兩基板間的距離為預(yù)定值的玻璃纖維、或者玻璃粉等的間隙材料。在密封材料22中，通過其間斷部分而形成液晶注入口25，在注入了液晶1f之后，通過封固材料26封裝。
雖然詳情將在后面描述，在元件基板10上矩陣狀地形成薄膜晶體管1c、像素電極2a，在其表面上形成取向膜19。在對向基板20上，在密封材料22的內(nèi)側(cè)區(qū)域形成由遮光性材料構(gòu)成的框24(在圖1(b)中將圖示省略)，其內(nèi)側(cè)成為圖像顯示區(qū)域1a。在對向基板20上，雖然將圖示進(jìn)行省略，在與各像素的縱橫的邊界區(qū)域相對向的區(qū)域中形成稱為黑矩陣、或者黑條帶等的遮光膜，在其上層側(cè)，形成對向電極28及取向膜29。雖然在圖1(b)中將圖示進(jìn)行省略，在對向基板20中，在與元件基板10的各像素對向的區(qū)域中，與其保護(hù)膜一同形成RGB的濾色器，由此，能夠?qū)⒁壕аb置1用作移動式計(jì)算機(jī)、便攜電話機(jī)、液晶電視機(jī)等這些電子設(shè)備的彩色顯示裝置。
(元件基板10的構(gòu)成)圖2，是表示示于圖1中的液晶裝置的元件基板的電構(gòu)成的說明圖。如示于圖2中地，在元件基板10上，在相當(dāng)于圖像顯示區(qū)域1a的區(qū)域中多條源線6a(數(shù)據(jù)線)及柵線3a(掃描線)形成于互相交叉的方向上，在對應(yīng)于這些布線的交叉部分的位置處構(gòu)成像素1b。柵線3a從掃描線驅(qū)動用IC30延伸，而源線6a則從數(shù)據(jù)線驅(qū)動用IC60延伸。并且，在元件基板10上，用于對液晶1f的驅(qū)動進(jìn)行控制的像素開關(guān)用的薄膜晶體管1c形成于各像素1b，在薄膜晶體管1c的源上電連接源線6a，而在薄膜晶體管1c的柵上電連接?xùn)啪€3a。
進(jìn)而，在元件基板10上，與柵線3a并行地形成電容線3b。在本實(shí)施方式中，對于薄膜晶體管1c，串聯(lián)地連接有構(gòu)成于(元件基板10)與對向基板20之間的液晶電容1g，并且對于液晶電容1g并聯(lián)地連接有存儲電容器1h。在此，電容線3b，雖然連接于掃描線驅(qū)動用IC30，但是保持為固定的電位。還有，存儲電容器1h，存在構(gòu)成于與前級的柵線3a之間的情況，在該情況下，電容線3b能夠省略。
在如此地構(gòu)成的液晶裝置1中，通過使薄膜晶體管1c在一定期間為其導(dǎo)通狀態(tài)，將從源線6a所供給的圖像信號以預(yù)定的定時(shí)寫入到各像素1b的液晶電容1g。寫入到液晶電容1g的預(yù)定電平的圖像信號，由液晶電容1g保持一定期間；并且存儲電容器1h防止保持于液晶電容1g的圖像信號發(fā)生泄漏。
(各像素的構(gòu)成)圖3(a)、(b)，分別為本發(fā)明的實(shí)施方式1中的液晶裝置的1個(gè)像素的平面圖，及在相當(dāng)于A1-B1的位置剖切了液晶裝置時(shí)的剖面圖。在圖3(a)中，以粗而長的虛線表示像素電極，以細(xì)實(shí)線表示柵線及與其同時(shí)所形成的薄膜，以細(xì)的單點(diǎn)劃線表示源線及與其同時(shí)所形成的薄膜，以細(xì)而短的虛線表示半導(dǎo)體層。并且，關(guān)于相當(dāng)于構(gòu)成存儲電容器的電介質(zhì)層的部分以細(xì)的雙點(diǎn)劃線表示，關(guān)于接觸孔，與柵線等同樣，以細(xì)實(shí)線表示。
如示于圖3(a)中地，在元件基板10中，在由柵線3a和源線6a所包圍的像素區(qū)域1e中構(gòu)成有構(gòu)成像素1b的以下的要件。首先，在像素區(qū)域1e中，形成有由構(gòu)成底柵型的薄膜晶體管1c的有源層的非晶硅膜構(gòu)成的半導(dǎo)體層7a。并且，通過來自柵線3a的突出部分而形成柵電極。構(gòu)成薄膜晶體管1c的有源層的半導(dǎo)體層7a之中，在源側(cè)的端部，源線6a作為源電極而重疊，而在漏側(cè)的端部重疊有漏電極6b。并且，與柵線3a相并聯(lián)而形成電容線3b。
并且，在像素區(qū)域1e中，形成以來自電容線3b的突出部分作為下電極3c、而以來自漏電極6b的延伸部分為上電極6c的存儲電容器1h。并且，對于上電極6c，通過接觸孔81、91，電連接由ITO(Indium Tin Oxide，銦錫氧化物)膜構(gòu)成的像素電極2a。
如此構(gòu)成的元件基板10的A1-B1剖面，如示于圖3(b)中地所表示。首先，在由玻璃基板或石英基板構(gòu)成的絕緣基板11上，形成有由導(dǎo)電膜構(gòu)成的柵線3a(柵電極)，及電容線3b(存儲電容器1h的下電極3c)。在本方式中，柵線3a及電容線3b，都構(gòu)成為下述的2層結(jié)構(gòu)在膜厚150nm的含有釹的鋁合金膜的上層疊層了膜厚20nm的鉬膜。
在本方式中，在柵線3a的上層側(cè)形成柵絕緣層4以覆蓋柵線3a。柵絕緣層4的上層之中，在與柵線3a的突出部分(柵電極)部分地重疊的區(qū)域中，形成有構(gòu)成薄膜晶體管1c的有源層的半導(dǎo)體層7a。半導(dǎo)體層7a之中，在源區(qū)域的上層，疊層由摻雜硅膜構(gòu)成的電阻接觸層7b及源線6a；而在漏區(qū)域的上層，則形成由摻雜硅膜構(gòu)成的電阻接觸層7c及漏電極6b，從而構(gòu)成薄膜晶體管1c。并且，通過漏電極6b的延伸部分而形成存儲電容器1h的上電極6c。在本方式中，半導(dǎo)體層7a，由膜厚150nm的本征的非晶硅膜構(gòu)成；而電阻接觸層7b、7c，則由摻雜了磷的膜厚50nm的n+型的非晶硅膜構(gòu)成。源線6a及漏電極6b(上電極6c)，都具備以下的3層結(jié)構(gòu)從下層側(cè)到上層側(cè)，疊層了膜厚5nm的鉬膜、膜厚1500nm的鋁膜、及膜厚50nm的鉬膜。
在源線6a、漏電極6b、及上電極6c的上層側(cè)，作為層間絕緣膜而分別形成由氮化硅膜構(gòu)成的鈍化膜8，及由丙烯酸樹脂等的感光性樹脂層構(gòu)成的平坦化膜9，在平坦化膜9的上層形成像素電極2a。像素電極2a，通過形成于平坦化膜9的接觸孔91，及形成于鈍化膜8的接觸孔81而電連接于上電極6c，并通過上電極6c及漏電極6b而電連接于薄膜晶體管1c的漏區(qū)域。在像素電極2a的表面形成取向膜19。在本方式中，鈍化膜8，由膜厚250nm的氮化硅膜構(gòu)成；而像素電極2a，則由膜厚100nm的ITO膜構(gòu)成。
與如此構(gòu)成的元件基板10對向地配置對向基板20，在元件基板10和對向基板20之間保持著液晶1f。在對向基板20上，形成各色的濾色器27、對向電極28及取向膜29，在像素電極2a和對向電極28之間構(gòu)成液晶電容1g(參照圖2)。還有，雖然有在對向基板20一側(cè)形成黑矩陣、保護(hù)膜等的情況，但是將它們的圖示進(jìn)行省略。
(柵絕緣層及電介質(zhì)層的構(gòu)成)在本方式的液晶裝置1中，柵絕緣層4，成為下層側(cè)的由厚的氮化硅膜構(gòu)成的下層側(cè)柵絕緣層4a，和上層側(cè)的由薄的氮化硅膜構(gòu)成的上層側(cè)柵絕緣層的2層結(jié)構(gòu)。在本方式中，下層側(cè)柵絕緣層4a的膜厚，形成為使薄膜晶體管的寄生電容的影響變小的厚度，而上層側(cè)柵絕緣層的膜厚則比下層側(cè)柵絕緣膜薄地形成。例如下層側(cè)柵絕緣膜為250～500nm而優(yōu)選為300nm，上層側(cè)柵絕緣層4b的膜厚為50～200nm而優(yōu)選為100nm。這些膜厚，在考慮了薄膜晶體管的寫入能力、寄生電容及存儲電容器的平衡的基礎(chǔ)上進(jìn)行最優(yōu)化所確定。例如，在高精細(xì)而像素1b的尺寸小的結(jié)構(gòu)情況下(例如1個(gè)像素的短邊為小于等于40μm)，雖然像素1c中的存儲電容器1h、液晶電容1g變小，但是薄膜晶體管1c的最小尺寸受光刻的分辨率所限制。因此，在如此的高精細(xì)像素中，薄膜晶體管1c的寄生電容占據(jù)像素整體的電容的比例變高。已知若該寄生電容的比例(以下稱為寄生電容比)變大，則在電光裝置1中招致所謂閃爍、串?dāng)_、殘留的顯示質(zhì)量的劣化，故一般來說要極力減小該寄生電容比地進(jìn)行設(shè)計(jì)。但是，在由于如所述的高精細(xì)的布局而使得寄生電容比受到制約的情況下，在現(xiàn)有的方法中，難以對此進(jìn)行改善。但是若采用本發(fā)明的結(jié)構(gòu)、工序，則能夠與存儲電容器1h一側(cè)完全獨(dú)立地設(shè)定、制造薄膜晶體管1c的柵絕緣膜4的膜厚。即，在所述的高精細(xì)像素中，通過比標(biāo)準(zhǔn)性的條件厚地設(shè)定柵絕緣膜，能夠減小薄膜晶體管1c的寄生電容，使寄生電容比變小。還有，在如此的條件設(shè)定中，雖然薄膜晶體管1c的電流驅(qū)動能力(向像素1b的信號寫入能力)有所下降，但是因?yàn)楦呔?xì)像素的寫入的像素電容本身變小，所以能夠進(jìn)行設(shè)計(jì)使得即使如此地使得柵絕緣膜的厚度變厚也不會在寫入能力上產(chǎn)生問題。
在本方式中，柵絕緣層4中的下層側(cè)柵絕緣層4a，在與存儲電容器1h的下電極3c及上電極6c平面看相重疊的區(qū)域，被遍及厚度方向的全部地去除，形成了開口41。相對于此，上層側(cè)柵絕緣層4b，則形成于大致整個(gè)面。因此，柵絕緣層4，在與下電極3c及上電極6c平面看相重疊的區(qū)域(與開口41平面看相重疊的區(qū)域)，具備僅由上層側(cè)柵絕緣層4b構(gòu)成的膜厚薄的部分，通過該膜厚薄的部分而構(gòu)成存儲電容器1h的電介質(zhì)層4c。在此，下電極3c的上層側(cè)之中，沿下電極3c的邊緣殘留有與柵絕緣層4相同厚度的厚的部分，電介質(zhì)層4c由該厚的絕緣膜所包圍。因此，能夠防止在下電極3c的邊緣部分、上電極6c的邊緣部分容易產(chǎn)生的耐電壓降低。
(液晶裝置1的制造方法)圖4(a)～(g)、及圖5(a)～(d)，為表示用于本方式的液晶裝置1中的元件基板10的制造方法的工序剖面圖。還有，在制造元件基板10時(shí)，雖然以能獲得多個(gè)元件基板10的大型基板的狀態(tài)進(jìn)行以下的工序，但是在以下的說明中，關(guān)于大型基板也作為元件基板10而進(jìn)行說明。
首先，在示于圖4(a)的柵電極形成工序中，在大型的玻璃基板等的絕緣基板11的表面形成了金屬膜(膜厚150nm的鋁合金膜，和膜厚20nm的鉬膜的疊層膜)之后，采用光刻技術(shù)將金屬膜進(jìn)行圖形化，同時(shí)形成柵線3a(柵電極)及電容線3b(下電極3c)。
其次，進(jìn)行柵絕緣層形成工序。在本方式中，在柵絕緣層形成工序中，首先，在示于圖4(b)中的下層側(cè)柵絕緣層形成工序中，通過等離子體CVD法，形成構(gòu)成柵絕緣層4的下層側(cè)的、厚的下層側(cè)柵絕緣層4a。在本方式中，下層側(cè)柵絕緣層4a，由膜厚約300nm的氮化硅膜構(gòu)成。
其次，在示于圖4(c)中的下層側(cè)柵絕緣層蝕刻工序中，采用光刻技術(shù)，在形成了在與下電極3c平面看相重疊的區(qū)域中具有開口的抗蝕劑掩膜(未進(jìn)行圖示)之后，對于下層側(cè)柵絕緣層4a，進(jìn)行由SF6等的氟類的蝕刻氣體進(jìn)行的反應(yīng)性離子蝕刻(干蝕刻)，形成開口41。如此的反應(yīng)性離子蝕刻，因?yàn)槔秒x子的物理性的噴濺效果，和自由基的化學(xué)性的蝕刻效果的相乘效果(synergy effect，協(xié)同效果)，所以在各向異性方面優(yōu)異，并且，可得到高的生產(chǎn)率。
其次，在示于圖4(d)中的上層側(cè)柵絕緣層成膜工序中，通過等離子體CVD法，形成構(gòu)成柵絕緣層4的上層側(cè)的、薄的上層側(cè)柵絕緣層4b。在本方式中，上層側(cè)柵絕緣層4b，由膜厚約100nm的氮化硅膜構(gòu)成。其結(jié)果，在柵線3a(柵電極)的上層側(cè)，形成由厚的下層側(cè)柵絕緣層4a、和薄的上層側(cè)柵絕緣層4b構(gòu)成的柵絕緣層4；另一方面在與開口41平面看相重疊的區(qū)域，則形成僅由上層側(cè)柵絕緣層4b構(gòu)成的電介質(zhì)層4c。
其次，在示于圖4(e)中的半導(dǎo)體層形成工序中，通過等離子體CVD法，連續(xù)形成膜厚150nm的本征的非晶硅膜7d，及膜厚50nm的n+型硅膜7e。此時(shí)，將進(jìn)行了示于圖4(d)中的上層側(cè)柵絕緣層形成工序的元件基板10保持于真空氣氛中，進(jìn)行示于圖4(e)中的半導(dǎo)體層形成工序，使元件基板10不與大氣接觸。由此，能夠在柵絕緣層4(上層側(cè)柵絕緣層4b)的表面潔凈的狀態(tài)下疊層非晶硅膜7d。
其次，如示于圖4(f)中地，采用光刻技術(shù)，對非晶硅膜7d、及n+型硅膜7e進(jìn)行蝕刻，形成島狀的半導(dǎo)體層7a、及島狀的n+型硅膜7e。在該蝕刻中，也進(jìn)行采用了SF6等的氟類的蝕刻氣體的反應(yīng)性離子蝕刻(干蝕刻)。
其次，如示于圖4(g)中地，在形成了金屬膜(膜厚5nm的鉬膜，膜厚1500nm的鋁膜，及膜厚50nm的鉬膜的疊層膜)之后，采用光刻技術(shù)進(jìn)行圖形化，形成源線6a、漏電極6b及上電極6c。接著，將源線6a及漏電極6b用作掩模，將源線6a和漏電極6b之間的n+型硅膜7e通過蝕刻而進(jìn)行去除，并進(jìn)行源、漏的分離。其結(jié)果，由未形成源線6a及漏電極6b的區(qū)域去除n+型硅膜7e而形成電阻接觸層7b、7c。此時(shí)，半導(dǎo)體層7a的表面的一部分被蝕刻。如此，形成底柵型的像素開關(guān)用的薄膜晶體管1c，并形成存儲電容器1h。
其次，如示于圖5(a)中地，通過等離子體CVD法，形成由膜厚250nm的氮化硅膜構(gòu)成的鈍化膜8。
其次，如示于圖5(b)中地，在通過旋轉(zhuǎn)涂敷(spin coating)法，涂敷了丙烯酸樹脂等的感光性樹脂之后，進(jìn)行曝光、顯影，形成具有接觸孔91的平坦化膜9。
其次，如示于圖5(c)中地，采用光刻技術(shù)對于鈍化膜8進(jìn)行蝕刻，在與接觸孔91相重疊的位置處形成接觸孔81。在該蝕刻中，也進(jìn)行采用了SF6等的氟類的蝕刻氣體的反應(yīng)性離子蝕刻(干蝕刻)。
其次，如示于圖5(d)中地，在通過濺射法形成了膜厚100nm的ITO膜之后，利用光刻技術(shù)及濕蝕刻而進(jìn)行圖形化，形成像素電極2a。其結(jié)果，像素電極2a，通過接觸孔91、81而電連接于上電極6c。接著，在形成了用于形成示于圖3(b)中的取向膜19的聚酰亞胺膜之后，實(shí)施摩擦處理。
對于如此以大型基板的狀態(tài)形成了各種布線、TFT的元件基板10，在與另外形成的大型的對向基板20用密封材料22貼合了之后，切斷為預(yù)定的尺寸。由此，因?yàn)橐壕ё⑷肟?5為開口，所以在從液晶注入口25向元件基板10和對向基板20之間注入了液晶1f之后，將液晶注入口25通過封固材料26進(jìn)行封固。
(本方式的主要的效果)如以上說明過地，在本方式的液晶裝置1中，因?yàn)橐缘讝沤Y(jié)構(gòu)而形成了薄膜晶體管1c，能夠?qū)⑸蠈觽?cè)柵絕緣膜4b、用于構(gòu)成有源層(半導(dǎo)體層7a)的本征的非晶硅膜7d，及用于構(gòu)成電阻接觸層7b、7c的n+型硅膜7e連續(xù)成膜，所以能夠在潔凈的上層側(cè)柵絕緣膜4b的上層形成非晶硅膜7d。而且，在本方式中，因?yàn)樵跇?gòu)成上層側(cè)柵絕緣膜4b、非晶硅膜7d、及電阻接觸層7b、7c時(shí)，將元件基板10持續(xù)保持于真空氣氛中，所以能夠可靠地防止上層側(cè)柵絕緣膜4b的表面的污染。因而，柵絕緣層4和半導(dǎo)體層7a的界面潔凈，薄膜晶體管1c的可靠性高。
并且，因?yàn)榇鎯﹄娙萜?h的電介質(zhì)層4c的厚度為柵絕緣層4的厚度的1/4倍，所以每單位面積的靜電電容為4倍。而且，構(gòu)成電介質(zhì)層4c的上層側(cè)柵絕緣層4b，為氮化硅膜(介電常數(shù)約7～8)，因?yàn)榻殡姵?shù)比氧化硅膜高，所以存儲電容器1h每單位面積的靜電電容高。因而，存儲電容器1h的電荷的保持特性高，另一方面若能夠按每單位面積的電容值變高的量縮小其占有面積，則可提高像素開口率。
進(jìn)而，在本方式中，當(dāng)將使柵絕緣層4部分地變薄了的部分用作存儲電容器1h的電介質(zhì)層4c時(shí)，因?yàn)椴粴埩粝聦觽?cè)柵絕緣層4a，僅以上層側(cè)柵絕緣層4b構(gòu)成了電介質(zhì)層4c，所以與部分地殘留下層側(cè)柵絕緣層4a的情況不同，能夠防止起因于蝕刻深度的偏差的存儲電容器1h的電容偏差。
并且，在本方式中，當(dāng)將使柵絕緣層4部分地變薄了的部分用作存儲電容器1h的電介質(zhì)層4c時(shí)，在下層側(cè)柵絕緣層4a及上層側(cè)柵絕緣層4b之中，將下層側(cè)柵絕緣層4a進(jìn)行去除，并將形成于該下層側(cè)柵絕緣層4a的上層的上層側(cè)柵絕緣層4b用作存儲電容器1h的電介質(zhì)層4c。因?yàn)槿羰侨绱说纳蠈觽?cè)柵絕緣層4b，則將下層側(cè)柵絕緣層4a通過干蝕刻進(jìn)行去除時(shí)不會暴露于靜電、等離子體中，所以上層側(cè)柵絕緣層4b的缺陷密度低。因而，能夠防止存儲電容器1h的耐電壓的降低等這種不良狀況的發(fā)生。例如，相對于參照15而進(jìn)行過說明的存儲電容器1h的電介質(zhì)層4c(下層側(cè)柵絕緣層4a)，受靜電、等離子體的影響而缺陷密度為0.2個(gè)/cm2；本方式的存儲電容器1h的電介質(zhì)層4c(上層側(cè)柵絕緣層4b)，因?yàn)椴皇莒o電、等離子體的影響，所以缺陷密度為0.01個(gè)/cm2，顯著地少。如此的缺陷密度，若換算成2.4inch的HVGA方式的液晶面板，則相對于在具有參照15而進(jìn)行過說明的存儲電容器1h的液晶裝置1中不良發(fā)生率相當(dāng)于20％，若依照于具有本方式的存儲電容器1h的液晶裝置1則能夠?qū)⒉涣及l(fā)生率降低到1％。
還有，在本方式中，雖然對于下層側(cè)柵絕緣層4a進(jìn)行干蝕刻而形成了開口41，但是也可以進(jìn)行濕蝕刻而形成開口41。即使在如此的情況下，上層側(cè)柵絕緣層4b，也因?yàn)椴粫佑|于對于下層側(cè)柵絕緣層4a的蝕刻液，所以在上層側(cè)柵絕緣層4b中不會產(chǎn)生針孔。因而，能夠防止存儲電容器1h的耐電壓偏差。
實(shí)施方式2圖6(a)、(b)，為本發(fā)明的實(shí)施方式2中的液晶裝置的1個(gè)像素的平面圖，及在相當(dāng)于A2-B2的位置剖切了液晶裝置時(shí)的剖面圖。圖7(a)～(g)，為表示用于本方式的液晶裝置1中的元件基板10的制造工序之中，直到形成源、漏電極的工序的工序剖面圖。在圖6(a)中，以粗而長的虛線表示像素電極，以細(xì)實(shí)線表示柵線及與其同時(shí)所形成的薄膜，以細(xì)的單點(diǎn)劃線表示源線及與其同時(shí)所形成的薄膜，以細(xì)而短的虛線表示半導(dǎo)體層。并且，關(guān)于相當(dāng)于構(gòu)成存儲電容器的電介質(zhì)層的部分以細(xì)的雙點(diǎn)劃線表示，關(guān)于接觸孔，與柵線等同樣，以細(xì)實(shí)線表示。并且，關(guān)于蝕刻停止層，以粗而短的線表示。還有，本方式的基本的構(gòu)成，因?yàn)榕c實(shí)施方式1相同，所以在相共同的部分附加相同的符號而將它們的說明進(jìn)行省略。
如示于圖6(a)、(b)中地，在本方式中，也與實(shí)施方式1同樣，在元件基板10中，在由柵線3a和源線6a所包圍的像素區(qū)域1e中，形成底柵型的薄膜晶體管1c和存儲電容器1h。存儲電容器1h，以來自電容線3b的突出部分作為下電極3c，而以來自漏電極6b的延伸部分為上電極6c。柵絕緣層4，與實(shí)施方式1同樣，成為下層側(cè)的、由厚的氮化硅膜構(gòu)成的下層側(cè)柵絕緣層4a，和上層側(cè)的、由薄的氮化硅膜構(gòu)成的上層側(cè)柵絕緣層的2層結(jié)構(gòu)。下層側(cè)柵絕緣層4a，在與存儲電容器1h的下電極3c及上電極6c平面看相重疊的區(qū)域，被遍及厚度方向的全部地去除，形成開口41。因此，存儲電容器1h的電介質(zhì)層4c，由柵絕緣層4之中膜厚度薄的部分(下層側(cè)柵絕緣層4a)構(gòu)成。還有，沿下電極3c的上層側(cè)之中下電極3c的邊緣形成與柵絕緣層4相同厚度的絕緣膜，電介質(zhì)層4c由該厚的絕緣膜包圍。
在本方式中，半導(dǎo)體層7a的上層側(cè)之中，在夾持于源線6a(源電極)的端部和漏電極6b的端部之間的區(qū)域形成蝕刻停止層7x，覆蓋蝕刻停止層7x的上層地形成電阻接觸孔7b、7c。在本方式中，蝕刻停止層7x，由膜厚150nm的氮化硅膜構(gòu)成。其他的構(gòu)成，因?yàn)榕c實(shí)施方式1相同，所以將說明進(jìn)行省略。
在制造如此的構(gòu)成的元件基板10時(shí)，在示于圖7(a)中的柵電極形成工序中，在絕緣基板11的表面上形成了金屬膜(鋁合金膜和鉬膜的疊層膜)之后，采用光刻技術(shù)將金屬膜進(jìn)行圖形化，并形成柵線3a(柵電極)、及電容線3b(下電極3c)。
其次，進(jìn)行柵絕緣層形成工序。在本方式中，也與實(shí)施方式1同樣，在示于圖7(b)中的下層側(cè)柵絕緣層形成工序中，通過等離子體CVD法，在形成了構(gòu)成柵絕緣層4的下層側(cè)的、厚的氮化硅膜(下層側(cè)柵絕緣層4a)之后，在下層側(cè)柵絕緣層蝕刻工序中，對于下層側(cè)柵絕緣層4a進(jìn)行蝕刻，在與下電極3c相重疊的位置處形成開口41。其次，在示于圖7(c)中的上層側(cè)柵絕緣層成膜工序中，形成構(gòu)成柵絕緣層4的上層側(cè)的、薄的氮化硅膜(上層側(cè)柵絕緣層4b)。
其次，在示于圖7(d)中的半導(dǎo)體層形成工序中，通過等離子體CVD法，形成本征的非晶硅膜7d。此時(shí)，關(guān)于進(jìn)行了示于圖7(c)中的上層側(cè)柵絕緣層形成工序的元件基板10，保持于真空氣氛中，進(jìn)行示于圖7(d)中的半導(dǎo)體層形成工序，使元件基板10不與大氣相接觸。由此，能夠在柵絕緣層4(上層側(cè)柵絕緣層4b)的表面為潔凈的狀態(tài)下將非晶硅膜7d(有源層)進(jìn)行疊層。其次，在非晶硅膜7d的上層側(cè)，在形成了膜厚150nm的氮化硅膜之后，對氮化硅膜進(jìn)行蝕刻，形成蝕刻停止層7x。在該蝕刻中，也進(jìn)行采用了SF6等的氟類的蝕刻氣體的反應(yīng)性離子蝕刻(干蝕刻)。
其次，如示于圖7(e)中地，在蝕刻停止層7x的上層側(cè)形成n+型硅膜7e。其次，如示于圖7(f)中地，對于非晶硅膜7d及n+型硅膜7e利用光刻技術(shù)進(jìn)行干蝕刻，形成島狀的半導(dǎo)體層7a及n+型硅膜7e。
其次，如示于圖7(g)中地，在形成了金屬膜(鉬膜，鋁膜，及鉬膜的疊層膜)之后，采用光刻技術(shù)進(jìn)行圖形化，并形成源線6a、漏電極6b、及上電極6c。接著，將源線6a及漏電極6b用作掩模，將源線6a和漏電極6b之間的n+型硅膜7e通過蝕刻而進(jìn)行去除，并進(jìn)行源、漏的分離。其結(jié)果，由未形成源線6a及漏電極6b的區(qū)域去除n+型硅膜7e而形成電阻接觸層7b、7c。此時(shí)，蝕刻停止層7x，承擔(dān)保護(hù)半導(dǎo)體層7a的功能。如此，形成底柵型的像素開關(guān)用的薄膜晶體管1c，并形成存儲電容器1h。其以下的工序，因?yàn)榕c實(shí)施方式1同樣，所以將說明進(jìn)行省略。
如此地在本方式中，因?yàn)榇鎯﹄娙萜?h的基本的構(gòu)成與實(shí)施方式1同樣，所以起到以下的與實(shí)施方式1同樣的效果能夠形成可靠性高的薄膜晶體管1c，并能夠形成電容高而耐電壓穩(wěn)定的存儲電容器1h。
并且，如示于圖7(d)中地，在形成蝕刻停止層7x時(shí)，非晶硅膜7d，承擔(dān)保護(hù)上層側(cè)柵絕緣層4b的功能。因而，即使在形成了蝕刻停止層7x的情況下，也能夠防止在用作電介質(zhì)層4c的上層側(cè)柵絕緣層4b中發(fā)生缺陷。
實(shí)施方式3圖8(a)、(b)，為本發(fā)明的實(shí)施方式3中的液晶裝置的1個(gè)像素的平面圖，及在相當(dāng)于A3-B3的位置處剖切了液晶裝置時(shí)的剖面圖。圖9(a)～(g)，為表示用于本方式的液晶裝置1中的元件基板10的制造工序之中，直到形成源、漏電極的工序的工序剖面圖。在圖8(a)中，以粗而長的虛線表示像素電極，以細(xì)實(shí)線表示柵線及與其同時(shí)所形成的薄膜，以細(xì)的單點(diǎn)劃線表示源線及與其同時(shí)所形成的薄膜，以細(xì)而短的虛線表示半導(dǎo)體層。并且，關(guān)于相當(dāng)于構(gòu)成存儲電容器的電介質(zhì)層的部分以細(xì)的雙點(diǎn)劃線表示，關(guān)于接觸孔，與柵線等同樣，以細(xì)實(shí)線表示。并且，關(guān)于存儲電容器的上電極，以粗的單點(diǎn)劃線表示。還有，本方式的基本的構(gòu)成，因?yàn)榕c實(shí)施方式1同樣，所以在相共同的部分附加相同的符號而將它們的說明進(jìn)行省略。
如示于圖8(a)、(b)中地，在本方式中，也與實(shí)施方式1同樣，在元件基板10中，在由柵線3a和源線6a所包圍的像素區(qū)域1e中，形成底柵型的薄膜晶體管1c和存儲電容器1h。
在本方式中，存儲電容器1h，在以來自電容線3b的突出部分作為下電極3c這一點(diǎn)與實(shí)施方式1同樣。但是，存儲電容器1h的上電極5a，通過形成于柵絕緣層4和漏電極6b的層間的ITO膜構(gòu)成，上電極5a，通過與漏電極6b的部分地相重疊部分而電連接于漏電極6b。在本方式中，構(gòu)成上電極5a的ITO膜的膜厚為50nm。還有，對于上電極5a，通過接觸孔81、91，電連接形成于平坦化膜9的上層的像素電極2a。
柵絕緣層4，與實(shí)施方式1同樣，成為下層側(cè)的、由厚的氮化硅膜構(gòu)成的下層側(cè)柵絕緣層4a，和上層側(cè)的、由薄的氮化硅膜構(gòu)成的上層側(cè)柵絕緣層的2層結(jié)構(gòu)。下層側(cè)柵絕緣層4a，在與存儲電容器1h的下電極3c及上電極5a平面看相重疊的區(qū)域遍及厚度方向的全部地被去除，形成開口41。因此，存儲電容器1h的電介質(zhì)層4c，通過柵絕緣層4之中的、膜厚薄的部分(下層側(cè)柵絕緣層4a)構(gòu)成。還有，沿下電極3c的上層側(cè)之中的、下電極3c的端緣形成與柵絕緣層4相同厚度的絕緣膜，電介質(zhì)層4c，由該厚的絕緣膜包圍。其他的構(gòu)成，因?yàn)榕c實(shí)施方式1同樣，所以將說明進(jìn)行省略。
在制造如此的構(gòu)成的元件基板10時(shí)，在示于圖9(a)中的柵電極形成工序中，在絕緣基板11的表面上形成了金屬膜(鋁合金膜和鉬膜的疊層膜)之后，采用光刻技術(shù)將金屬膜進(jìn)行圖形化，并形成柵線3a(柵電極)、及電容線3b(下電極3c)。
其次，進(jìn)行柵絕緣層形成工序。在本方式中，也與實(shí)施方式1同樣，在示于圖9(b)中的下層側(cè)柵絕緣層形成工序中，通過等離子體CVD法，在形成了構(gòu)成柵絕緣層4的下層側(cè)的、厚的氮化硅膜(下層側(cè)柵絕緣層4a)之后，在下層側(cè)柵絕緣層蝕刻工序中，對下層側(cè)柵絕緣層4a進(jìn)行蝕刻，在與下電極3c相重疊的位置處形成開口41。其次，在示于圖9(c)中的上層側(cè)柵絕緣層成膜工序中，形成構(gòu)成柵絕緣層4的上層側(cè)的、薄的氮化硅膜(上層側(cè)柵絕緣層4b)。
其次，在示于圖9(d)中的半導(dǎo)體層形成工序中，按順序形成本征的非晶硅膜7d、及n+型硅膜7e。此時(shí)，關(guān)于進(jìn)行了示于圖9(c)中的上層側(cè)柵絕緣層形成工序的元件基板10，保持于真空氣氛中，進(jìn)行示于圖9(d)中的半導(dǎo)體層形成工序，使元件基板10不與大氣相接觸。由此，能夠在柵絕緣層4(上層側(cè)柵絕緣層4b)的表面為潔凈的狀態(tài)下將非晶硅膜7d(有源層)進(jìn)行疊層。
其次，如示于圖9(e)中地，采用光刻技術(shù)，對非晶硅膜7d、及n+型硅膜7e進(jìn)行干蝕刻，形成島狀的半導(dǎo)體層7a、及島狀的n+型硅膜7e。
其次，在示于圖9(f)中的上電極形成工序中，在通過濺射法形成了膜厚50nm的ITO膜之后，采用光刻技術(shù)，對ITO膜進(jìn)行濕蝕刻，形成上電極5a。如此一來，形成存儲電容器1h。
其次，如示于圖9(g)中地，在形成了金屬膜(鉬膜，鋁膜，及鉬膜的疊層膜)之后，采用光刻技術(shù)進(jìn)行圖形化，并形成源線6a、漏電極6b、及上電極6c。接著，將源線6a及漏電極6b用作掩模，將源線6a和漏電極6b之間的n+型硅膜7e通過蝕刻而進(jìn)行去除，進(jìn)行源、漏的分離。其結(jié)果，從未形成源線6a及漏電極6b的區(qū)域去除n+型硅膜7e，形成電阻接觸層7b、7c。如此，形成底柵型的像素開關(guān)用的薄膜晶體管1c。其以下的工序，因?yàn)榕c實(shí)施方式1同樣，所以將說明進(jìn)行省略。
如此地在本方式中，因?yàn)榇鎯﹄娙萜?h的基本的構(gòu)成與實(shí)施方式1同樣，所以起到能夠形成可靠性高的薄膜晶體管1c，并能夠形成電容高而耐電壓穩(wěn)定的存儲電容器1h等的、與實(shí)施方式1同樣的效果。
并且，因?yàn)樽鳛樯想姌O5a而采用了ITO膜(透明電極)，所以與將漏電極6b的延伸部分用作了上電極的情況相比較，能夠提高像素開口率。
實(shí)施方式4
圖10(a)、(b)，為本發(fā)明的實(shí)施方式4中的液晶裝置的1個(gè)像素的平面圖，及在相當(dāng)于A4-B4的位置處剖切了液晶裝置時(shí)的剖面圖。圖11(a)～(g)，為表示用于本方式的液晶裝置1中的元件基板10的制造工序之中，直到形成源、漏電極的工序的工序剖面圖。在圖10(a)中，以粗而長的虛線表示像素電極，以細(xì)實(shí)線表示柵線及與其同時(shí)所形成的薄膜，以細(xì)的單點(diǎn)劃線表示源線及與其同時(shí)所形成的薄膜，以細(xì)而短的虛線表示半導(dǎo)體層。并且，關(guān)于相當(dāng)于構(gòu)成存儲電容器的電介質(zhì)層的部分以細(xì)的雙點(diǎn)劃線表示，關(guān)于接觸孔，與柵線等同樣，以細(xì)實(shí)線表示。還有，本方式的基本的構(gòu)成，因?yàn)榕c實(shí)施方式1同樣，所以在相共同的部分附加相同的符號而將它們的說明進(jìn)行省略。
如示于圖10(a)、(b)中地，在本方式中，也與實(shí)施方式1同樣，在元件基板10中，在由柵線3a和源線6a所包圍的像素區(qū)域1e中，形成底柵型的薄膜晶體管1c和存儲電容器1h。但是，與實(shí)施方式1～3不同，在本方式中，并不形成平坦化膜，像素電極2a，形成于柵絕緣層4和漏電極6b的層間，并通過與漏電極6b的部分性的相重疊部分而電連接于漏電極6b。
并且，存儲電容器1h，在以來自電容線3b的突出部分作為下電極3c這一點(diǎn)與實(shí)施方式1同樣。但是，存儲電容器1h的上電極，由在像素電極2a之中、與下電極3c平面看相重疊的部分構(gòu)成。
柵絕緣層4，與實(shí)施方式1同樣，成為下層側(cè)的、由厚的氮化硅膜構(gòu)成的下層側(cè)柵絕緣層4a，和上層側(cè)的、由薄的氮化硅膜構(gòu)成的上層側(cè)柵絕緣層的2層結(jié)構(gòu)。下層側(cè)柵絕緣層4a，在與存儲電容器1h的下電極3c及像素電極2a平面看相重疊的區(qū)域遍及厚度方向的全部地被去除，形成開口41。因此，存儲電容器1h的電介質(zhì)層4c，由柵絕緣層4之中的、膜厚度薄的部分(下層側(cè)柵絕緣層4a)構(gòu)成。還有，沿下電極3c的上層側(cè)之中的、下電極3c的端緣而形成與柵絕緣層4相同厚度的絕緣膜，電介質(zhì)層4c，由該厚的絕緣膜包圍。其他的構(gòu)成，因?yàn)榕c實(shí)施方式1同樣，所以將說明進(jìn)行省略。
在制造如此的構(gòu)成的元件基板10時(shí)，在示于圖11(a)中的柵電極形成工序中，在絕緣基板11的表面上形成了金屬膜(鋁合金膜和鉬膜的疊層膜)之后，采用光刻技術(shù)將金屬膜進(jìn)行圖形化，形成柵線3a(柵電極)及電容線3b(下電極3c)。
其次，進(jìn)行柵絕緣層形成工序。在本方式中，也與實(shí)施方式1同樣，在示于圖11(b)中的下層側(cè)柵絕緣層形成工序中，通過等離子體CVD法，在形成了構(gòu)成柵絕緣層4的下層側(cè)的、厚的氮化硅膜(下層側(cè)柵絕緣層4a)之后，在下層側(cè)柵絕緣層蝕刻工序中，對下層側(cè)柵絕緣層4a進(jìn)行蝕刻，在與下電極3c相重疊的位置處形成開口41。其次，在示于圖11(c)中的上層側(cè)柵絕緣層成膜工序中，形成構(gòu)成柵絕緣層4的上層側(cè)的、薄的氮化硅膜(上層側(cè)柵絕緣層4b)。
其次，在示于圖11(d)中的半導(dǎo)體層形成工序中，按順序形成本征的非晶硅膜7d及n+型硅膜7e。此時(shí)，關(guān)于進(jìn)行了示于圖11(c)中的上層側(cè)柵絕緣層形成工序的元件基板10，保持于真空氣氛中，進(jìn)行示于圖11(d)中的半導(dǎo)體層形成工序，使元件基板10不與大氣相接觸。由此，能夠在柵絕緣層4(上層側(cè)柵絕緣層4b)的表面為潔凈的狀態(tài)下將非晶硅膜7d(有源層)進(jìn)行疊層。
其次，如示于圖11(e)中地，采用光刻技術(shù)，對非晶硅膜7d、及n+型硅膜7e進(jìn)行干蝕刻，形成島狀的半導(dǎo)體層7a、及島狀的n+型硅膜7e。
其次，在示于圖11(f)中的像素電極形成工序(上電極形成工序)中，在形成了ITO膜之后，采用光刻技術(shù)，對ITO膜進(jìn)行濕蝕刻，形成像素2a。如此一來，形成存儲電容器1h。
其次，如示于圖11(g)中地，在形成了金屬膜(鉬膜，鋁膜，及鉬膜的疊層膜)之后，采用光刻技術(shù)進(jìn)行圖形化，形成源線6a、漏電極6b、及上電極6c。接著，將源線6a及漏電極6b用作掩模，將源線6a和漏電極6b之間的n+型硅膜7e通過蝕刻而進(jìn)行去除，并進(jìn)行源、漏的分離。其結(jié)果，從未形成源線6a及漏電極6b的區(qū)域去除n+型硅膜7e而形成電阻接觸層7b、7c。如此，形成底柵型的像素開關(guān)用的薄膜晶體管1c。其以下的工序，因?yàn)榕c實(shí)施方式1同樣，所以將說明進(jìn)行省略。
如此地在本方式中，因?yàn)榇鎯﹄娙萜?h的基本的構(gòu)成與實(shí)施方式1同樣，所以起到能夠形成可靠性高的薄膜晶體管1c，并能夠形成電容高而耐電壓穩(wěn)定的存儲電容器1h等的、與實(shí)施方式1同樣的效果。
并且，作為存儲電容器1h的上電極，因?yàn)槔昧擞蒊TO膜(透明電極)構(gòu)成的像素電極2a的一部分，所以與將漏電極6b的延伸部分用作了上電極的情況相比較，能夠提高像素開口率。
實(shí)施方式5圖12(a)、(b)，為本發(fā)明的實(shí)施方式5中的液晶裝置的1個(gè)像素的平面圖，及在相當(dāng)于A5-B5的位置處剖切了液晶裝置時(shí)的剖面圖。在圖12(a)中，以粗而長的虛線表示像素電極，以細(xì)實(shí)線表示柵線及與其同時(shí)所形成的薄膜，以細(xì)的單點(diǎn)劃線表示源線及與其同時(shí)所形成的薄膜，以細(xì)而短的虛線表示半導(dǎo)體層。并且，關(guān)于相當(dāng)于構(gòu)成存儲電容器的電介質(zhì)層的部分以細(xì)的雙點(diǎn)劃線表示，關(guān)于接觸孔，與柵線等同樣，以細(xì)實(shí)線表示。還有，本方式的基本的構(gòu)成，因?yàn)榕c實(shí)施方式1同樣，所以在相共同的部分附加相同的符號而將它們的說明進(jìn)行省略。
如示于圖12(a)、(b)中地，在本方式中，也與實(shí)施方式1同樣，在元件基板10中，在由柵線3a和源線6a所包圍的像素區(qū)域1e中，形成底柵型的薄膜晶體管1c、和存儲電容器1h。但是，與實(shí)施方式1～4不同，在本方式中，并不形成電容線，通過掃描方向(與柵線3a的延伸方向相交叉的方向/源線6a的延伸方向)中的前級側(cè)的柵線3a的一部分形成存儲電容器1h的下電極3c。
并且，在存儲電容器1h中，在與下電極3c相重疊的區(qū)域形成上電極6d，在本方式中，作為上電極6d，采用與源線6a或漏電極6b同時(shí)所形成的金屬層。在此，上電極6d，與漏電極6b相分離地形成。因此，形成于平坦化膜9的上層的像素電極2a，通過鈍化膜8的接觸孔81、及平坦化膜9的接觸孔92而電連接于上電極6d，并通過鈍化膜8的接觸孔82、及平坦化膜9的接觸孔92而電連接于漏電極6b。
柵絕緣層4，與實(shí)施方式1同樣，成為下層側(cè)的、由厚的氮化硅膜構(gòu)成的下層側(cè)柵絕緣層4a，和上層側(cè)的、由薄的氮化硅膜構(gòu)成的上層側(cè)柵絕緣層的2層結(jié)構(gòu)。下層側(cè)柵絕緣層4a，在與存儲電容器1h的下電極3c及上電極6d平面看相重疊的區(qū)域被遍及厚度方向的全部地去除，形成開口41。因此，存儲電容器1h的電介質(zhì)層4c，通過柵絕緣層4之中的、膜厚度薄的部分(下層側(cè)柵絕緣層4a)構(gòu)成。還有，沿下電極3c的上層側(cè)之中的、下電極3c的端緣而形成與柵絕緣層4相同厚度的絕緣膜，電介質(zhì)層4c由該厚的絕緣膜包圍。其他的構(gòu)成，因?yàn)榕c實(shí)施方式1同樣，所以將說明進(jìn)行省略。
如此的構(gòu)成的元件基板10，基本上能夠以與實(shí)施方式1同樣的方法進(jìn)行制造。即，在示于圖4(a)中的柵電極形成工序中，不形成電容線，并將柵線3a形成為示于圖12(a)中的平面形狀。并且，在示于圖4(g)的源、漏電極形成工序中形成源線6a及漏電極6b時(shí)，形成上電極6d。進(jìn)而，在示于圖5(b)中的平坦化膜形成工序中，形成具有接觸孔91、92的平坦化膜9；并在示于圖5(c)中的接觸孔形成工序中，當(dāng)采用光刻技術(shù)對鈍化膜8進(jìn)行蝕刻時(shí)，在與接觸孔91、92相重疊的位置處形成接觸孔81、82。
其他的實(shí)施方式在上述實(shí)施方式中，構(gòu)成柵絕緣層4的下層側(cè)柵絕緣層4a及上層側(cè)柵絕緣層4b都為由相同的絕緣膜構(gòu)成的構(gòu)成，但是下層側(cè)柵絕緣層4a及上層側(cè)柵絕緣層4b也可以為由不同的絕緣膜構(gòu)成的構(gòu)成。該情況下，在通過氧化硅膜和氮化硅膜構(gòu)成柵絕緣層4時(shí)，關(guān)于用作電介質(zhì)層4c的上層側(cè)柵絕緣層4b優(yōu)選通過介電常數(shù)高的氮化硅膜而進(jìn)行構(gòu)成。另外，在上述實(shí)施方式中，下層側(cè)柵絕緣層4a及上層側(cè)柵絕緣層4b為分別由1層絕緣膜構(gòu)成的構(gòu)成，但是下層側(cè)柵絕緣層4a及上層側(cè)柵絕緣層4b也可以為分別由多層絕緣膜構(gòu)成的構(gòu)成。
在上述實(shí)施方式中，當(dāng)將使柵絕緣層4部分地變薄了的部分用作存儲電容器1h的電介質(zhì)層4c時(shí)，僅自下電極3c的外周緣靠內(nèi)側(cè)區(qū)域?qū)⑾聦觽?cè)柵絕緣層4a進(jìn)行去除而形成了開口41，但是在下電極3c的邊緣部分、上電極的邊緣部分容易發(fā)生的耐電壓降低不成問題的情況下、或采取了其他的對策的情況下，也可以遍及比下電極3c、上電極寬廣的區(qū)域?qū)⑾聦觽?cè)柵絕緣層4a進(jìn)行去除。
在上述實(shí)施方式中，在柵線3a中使用鋁合金膜和鉬膜的多層膜，而在源線6a中使用鋁膜和鉬膜的多層膜，但是能夠在這些布線中采用其他的金屬膜，而且，也可以使用硅化物膜等。另外，在上述實(shí)施方式中作為半導(dǎo)體層7a而用了本征的非晶硅膜，但是也可以采用其他的硅膜、有機(jī)半導(dǎo)體膜、氧化鋅等的透明半導(dǎo)體膜。
并且，在上述實(shí)施方式中，雖然以透射型的液晶裝置為例而進(jìn)行了說明，但是也可以在半透射半反射型的液晶裝置、全反射型的液晶裝置中應(yīng)用本發(fā)明。并且，在上述實(shí)施方式中，雖然以TN模式、ECB模式、VAN模式的有源矩陣型的液晶裝置為例而進(jìn)行了說明，但是也可以將IPS(In-Plane Switching，共面切換)模式等其他的模式應(yīng)用于本發(fā)明的液晶裝置(電光裝置中)。
而且，因?yàn)樽鳛殡姽庋b置并不限于液晶裝置，例如，在有機(jī)EL(電致發(fā)光)裝置中，在將有機(jī)EL膜作為電光物質(zhì)進(jìn)行保持的元件基板上的各像素區(qū)域中，也形成薄膜晶體管、電連接于該薄膜晶體管的像素電極，和在所述薄膜晶體管的柵絕緣層的下層側(cè)具備下電極的存儲電容器，所以也可以在該有機(jī)EL裝置中應(yīng)用本發(fā)明。
電子設(shè)備的實(shí)施方式圖13，表示將本發(fā)明中的液晶裝置用作各種電子設(shè)備的顯示裝置的情況的一實(shí)施方式。示于此處的電子設(shè)備，為個(gè)人計(jì)算機(jī)、便攜電話機(jī)等，具有顯示信息輸出源170，顯示信息處理電路171，電源電路172，定時(shí)信號發(fā)生器173和液晶裝置1。并且，液晶裝置1，具有面板175及驅(qū)動電路176，能夠采用所述過的液晶裝置1。顯示信息輸出源170，具備ROM(Read Only Memory，只讀存儲器)、RAM(Random Access Memory，隨機(jī)存取存儲器)等的存儲器、各種盤等的存儲單元，和將數(shù)字圖像信號進(jìn)行同步輸出的調(diào)諧電路等，基于通過定時(shí)信號發(fā)生器173所生成的各種時(shí)鐘信號，將預(yù)定格式的圖像信號等的顯示信息供給于顯示信息處理電路171。顯示信息處理電路171，具備串行并行變換電路，放大、反轉(zhuǎn)電路，旋轉(zhuǎn)電路，灰度系數(shù)校正電路，和箝位電路等公知的各種電路，執(zhí)行輸入的顯示信息的處理，將該圖像信號與時(shí)鐘信號CLK一同向驅(qū)動電路176進(jìn)行供給。電源電路172，向各構(gòu)成要件供給預(yù)定的電壓。
權(quán)利要求
1.一種電光裝置，其在元件基板上的多個(gè)像素區(qū)域的各個(gè)像素區(qū)域中具有疊層了柵電極、柵絕緣層及半導(dǎo)體層的薄膜晶體管；電連接于該薄膜晶體管的漏區(qū)域的像素電極；和具有夾持著所述柵絕緣層彼此相對向的下電極及上電極的存儲電容器；其特征在于在所述薄膜晶體管中，從下層側(cè)起按順序疊層有所述柵電極、所述柵絕緣層及所述半導(dǎo)體層；所述柵絕緣層，具有由1層或多層絕緣膜構(gòu)成的下層側(cè)柵絕緣層，和由1層或多層絕緣膜構(gòu)成的上層側(cè)柵絕緣層；所述下層側(cè)柵絕緣層，形成為使所述薄膜晶體管的寄生電容變小的厚度，并且在與所述下電極及所述上電極相重疊的部分被去除。
2.按照權(quán)利要求1所述的電光裝置，其特征在于所述上層側(cè)柵絕緣膜形成得比所述下層側(cè)柵絕緣膜薄。
3.按照權(quán)利要求1或2所述的電光裝置，其特征在于所述下層側(cè)柵絕緣層由1層絕緣膜構(gòu)成，所述上層側(cè)柵絕緣層由1層絕緣膜構(gòu)成。
4.按照權(quán)利要求1～3中的任何一項(xiàng)所述的電光裝置，其特征在于所述半導(dǎo)體層由非晶硅膜構(gòu)成。
5.按照權(quán)利要求1～4中的任何一項(xiàng)所述的電光裝置，其特征在于所述上層側(cè)柵絕緣層由氮化硅膜構(gòu)成。
6.按照權(quán)利要求1～5中的任何一項(xiàng)所述的電光裝置，其特征在于所述上電極，為從所述薄膜晶體管的漏電極到與所述下電極相對向的區(qū)域延伸的部分。
7.按照權(quán)利要求1～5中的任何一項(xiàng)所述的電光裝置，其特征在于所述上電極，是電連接于所述薄膜晶體管的漏電極的透明電極。
8.按照權(quán)利要求1～5中的任何一項(xiàng)所述的電光裝置，其特征在于所述上電極為所述像素電極之中與所述下電極相對向的部分。
9.一種電子設(shè)備，其特征在于具備權(quán)利要求1～8中的任何一項(xiàng)所述的電光裝置。
10.一種電光裝置的制造方法，該電光裝置在元件基板上的多個(gè)像素區(qū)域的各個(gè)像素區(qū)域中具有疊層了柵電極、柵絕緣層及半導(dǎo)體層的薄膜晶體管；電連接于該薄膜晶體管的漏區(qū)域的像素電極；和具有夾持著所述柵絕緣層彼此相對向的下電極及上電極的存儲電容器；該電光裝置的制造方法的特征在于，包括以下工序?qū)⑺鰱烹姌O與所述下電極同時(shí)形成的柵電極形成工序；形成所述柵絕緣層的柵絕緣層形成工序；和形成所述半導(dǎo)體層的半導(dǎo)體層形成工序；其中，在所述柵絕緣層形成工序中，進(jìn)行以下工序形成將所述柵絕緣層的下層側(cè)構(gòu)成為使所述薄膜晶體管的寄生電容變小的厚度的1層或多層絕緣膜的下層側(cè)柵絕緣層形成工序；將在該下層側(cè)柵絕緣層形成工序中所形成的絕緣膜中與所述下電極相重疊的部分去除的下層側(cè)柵絕緣層蝕刻工序；和形成構(gòu)成所述柵絕緣層的上層側(cè)的1層或多層絕緣膜的上層側(cè)柵絕緣層形成工序。
11.按照權(quán)利要求10所述的電光裝置的制造方法，其特征在于對于所述上層側(cè)柵絕緣層形成工序及所述半導(dǎo)體層形成工序，將所述元件基板保持于真空氣氛中連續(xù)進(jìn)行。
全文摘要
本發(fā)明提供即使在將使柵絕緣層部分地變薄了的部分用作存儲電容器的電介質(zhì)層的情況下，仍能夠抑制存儲電容器的電容量的偏差、存儲電容器的耐電壓下降的電光裝置、電子設(shè)備、及電光裝置的制造方法。當(dāng)構(gòu)成液晶裝置的存儲電容器時(shí)，在形成了柵絕緣層(4)的厚的下層側(cè)柵絕緣層(4a)之后，通過干蝕刻將與下電極(3c)相重疊的部分的下層側(cè)柵絕緣層(4a)去除。其次，形成薄的上層側(cè)柵絕緣膜(4b)，并將該上層側(cè)柵絕緣膜(4b)用作存儲電容器(1h)的電介質(zhì)層(4c)。
文檔編號G02F1/1362GK101064323SQ20071010477
公開日2007年10月31日 申請日期2007年4月26日 優(yōu)先權(quán)日2006年4月26日
發(fā)明者佐藤尚, 森田聰 申請人:愛普生映像元器件有限公司