專利名稱：高填充率硅空間光調(diào)制器的制作方法
技術領域：
本申請要求2005年10月28日提交的美國臨時申請第60/731,378號的 優(yōu)先權(quán)，其在此通過引用被整體包含以用于各種目的。
下面的三個正規(guī)的美國專利申請(包括本申請)被同時提交，其他的 申請的全部內(nèi)容為了任何目的通過引用被包含在本申請中
* 申請第11/448,149號，2006年6月5日提交，題目為"High Fill Ration Silicon Spatial Light Modulator (高填充率空間光調(diào)制 器)"(律師檔案編號021713-006210US);
* 申請第11/448,148號，2006年6月5日提交，題目為 "Fabrication of a High Fill Ratio Silicon Spatial Light Modulator (高填充率硅空間光調(diào)制器的制造)"(律師檔案編號021713-
006220US);以及
* 申請第11/448,537號，2006年6月5日提交，題目為 "Projection Display System including a High Fill Ratio Silicon
Spatial Light Modulator (包括高填充率硅空間光調(diào)制器的投影顯 示系統(tǒng))"(律師檔案編號021713-006230US)。 本發(fā)明一般地涉及制造物品。具體地，本發(fā)明涉及一種用于制造具有 高填充率的空間光調(diào)制器的方法和結(jié)構(gòu)。僅僅舉例，本發(fā)明已經(jīng)被應用到 形成空間光調(diào)制器，所述空間光調(diào)制器具有硅鏡、扭轉(zhuǎn)簧鉸鏈和頂部電 極。所述方法和裝置可以被應用到空間光調(diào)制器以及其他的裝置，諸如微 機電傳感器、檢測器和顯示器。
背景技術：
空間光調(diào)制器(SLM)在光信息處理、投影顯示器、視頻和圖形監(jiān)控 器、電視機和電子攝影印刷的領域中具有多個應用。反射SLM是將入射
10光調(diào)制成空間圖案以反映對應于電或者光輸入的圖像的裝置。可以在相 位、強度、偏振態(tài)或者偏轉(zhuǎn)方向這些方面調(diào)制入射光。反射SLM通常由 能夠反射入射光的、可尋址的畫面元素(像素)的區(qū)域或者二維陣列構(gòu) 成。
一些傳統(tǒng)的SLM使用陣列設計，其包括具有一組電極的微鏡陣列和 位于每個微鏡之下的存儲器陣列。對于顯示應用， 一般使用半導體處理技 術來制造所述微鏡，以提供具有在15微米X15微米級別上的尺寸的器 件。使用這樣的小微鏡使得顯示應用能夠?qū)LM用于其特征在于對于給 定的顯示器尺寸提高圖像分辨率的應用中，僅僅舉例，消費者當前可以獲 得具有分辨率為1,080掃描線X 1,920像素/線的HDTV系統(tǒng)。
用于提高陣列中的微鏡數(shù)量的一種選擇是向所述陣列加上更多微鏡。 但是，傳統(tǒng)尺寸的微鏡的增加提高了用于制造所述陣列的硅面積。另一種 選擇是增加更多微鏡，同時減小各個微鏡的尺寸，由此保持大體不變的陣 列尺寸大小。隨著微鏡大小的減小，當前材料和制造處理的使用帶來了設 計和制造問題。因此，在本領域中需要具有改善的架構(gòu)(包括材料和制造 工藝)的空間光調(diào)制器。

發(fā)明內(nèi)容
按照本發(fā)明，提供了與制造物品相關的技術。具體上，本發(fā)明涉及一 種用于制造具有高填充率的空間光調(diào)制器的方法和結(jié)構(gòu)。僅僅舉例，本發(fā) 明已經(jīng)被應用到形成空間光調(diào)制器，所述空間光調(diào)制器具有硅鏡、扭轉(zhuǎn)簧 鉸鏈和頂部電極。所述方法和裝置可以被應用到空間光調(diào)制器以及其他的 裝置，諸如微機電傳感器、檢測器和顯示器。
按照本發(fā)明的一個實施例，提供了一種用于顯示應用的光偏轉(zhuǎn)器件。 所述光偏轉(zhuǎn)器件包括具有上表面區(qū)域的半導體基底和覆蓋在所述上表面區(qū) 域上的一個或多個電極器件。所述光偏轉(zhuǎn)器件還包括鉸鏈器件，其包括 硅材料，并且耦接到上表面區(qū)域；以及所述上表面區(qū)域與鉸鏈器件之間限 定的間隙。所述光偏轉(zhuǎn)器件還包括鏡子結(jié)構(gòu)，所述鏡子結(jié)構(gòu)包括耦接到鉸 鏈器件的柱部分和耦接到所述柱部分并且覆在所述鉸鏈器件之上的鏡板部分。
按照本發(fā)明的另一個實施例，提供了一種用于顯示應用的空間光調(diào)制 器。所述空間光調(diào)制器包括具有上表面區(qū)域的半導體基底和覆在所述上表 面區(qū)域上的一個或多個多級電極器件。所述一個或多個多級電極器件包括 第一級和第二級。所述空間光調(diào)制器還包括絕緣層和耦接到絕緣層的鉸鏈 器件，所述絕緣層覆蓋所述一個或多個多級電極器件的第一級。所述鉸鏈 器件包括硅材料，并且與所述一個或多個多級電極器件的第二級共面。所 述空間光調(diào)制器還包括在所述半導體基底與所述鉸鏈器件之間限定的第一 間隙以及包括硅材料的鏡子結(jié)構(gòu)。所述鏡子結(jié)構(gòu)覆蓋所述鉸鏈器件的一部 分，并且適于從第一位置向第二位置移動。另外，所述空間光調(diào)制器包括 在所述一個或多個多級電極器件的第一級與所述鏡子結(jié)構(gòu)之間限定的第二 間隙以及在所述一個或多個多級電極器件的第二級與所述鏡子結(jié)構(gòu)之間限 定的第三間隙。
按照本發(fā)明的另一個實施例，提供了一種用于顯示應用的光偏轉(zhuǎn)器件 的陣列。所述光偏轉(zhuǎn)器件的陣列包括半導體基底，所述基底包括多個電極 器件，這些器件以陣列的形式被布置為單元的陣列和鍵合區(qū)。所述光偏轉(zhuǎn) 器件的陣列還包括多個包括硅材料的鉸鏈器件。所述多個鉸鏈器件中每個 包括鍵合部分和沉積界面。所述多個鉸鏈器件的鍵合部分被鍵合到半導體 基底的鍵合區(qū)的一部分。所述光偏轉(zhuǎn)器件的陣列還包括在所述多個電極器 件與所述多個鉸鏈器件和多個鏡子結(jié)構(gòu)之間限定的間隙。所述多個鏡子結(jié) 構(gòu)中每個包括柱區(qū)域，其耦接到所述多個鉸鏈器件的沉積界面；以及鏡 板，其覆蓋所述多個電極器件的單元的陣列中的單元。
按照本發(fā)明的一個替代實施例，提供了一種用于顯示應用的微鏡。所 述微鏡包括半導體基底和鉸鏈器件，所述半導體基底包括電極器件層和鍵 合區(qū)，所述鉸鏈器件包括鍵合到半導體基底中鍵合區(qū)的硅材料。所述鉸鏈 器件包括與半導體基底的鍵合區(qū)相對的沉積界面。所述微鏡還包括鏡柱和 鏡板，所述鏡柱耦接到所述沉積界面，并延伸到離半導體基底預定距離 處，所述鏡板耦接到所述鏡柱并且覆蓋所述電極器件層。
按照本發(fā)明的另一個替代實施例，提供了一種多層半導體結(jié)構(gòu)，用于制造空間光調(diào)制器。所述多層半導體結(jié)構(gòu)包括半導體基底，所述基底包括
多個偏置(bias)電極器件和多個激活電極器件。所述多層半導體結(jié)構(gòu)還
包括氧化層，所述氧化層耦接到半導體基底，并且包括延伸到距半導體基
底預定高度的鍵合界面。所述氧化層還包括從所述多個激活電極的第一 個向所述鍵合界面延伸的第一部分；從所述多個激活電極器件的第二個向
鍵合界面延伸的第二部分，從而形成與所述多個偏置電極器件之一相鄰并 且處在第一部分和第二部分之間的無氧化區(qū)。所述多層半導體結(jié)構(gòu)還包括 硅層，硅層鍵合到所述氧化層的鍵合界面。
按照本發(fā)明的一個特定實施例，提供了一種用于形成光偏轉(zhuǎn)器件的方
法。所述方法包括提供半導體基底和在所述半導體基底的一個或多個部 分中的多個驅(qū)動器件，所述半導體基底包括上表面區(qū)域。所述上表面區(qū)域 包括一個或多個圖案化的結(jié)構(gòu)區(qū)域和至少一個敞開區(qū)域，所述至少一個敞 開區(qū)域暴露出上表面區(qū)域的一部分以形成所得的表面區(qū)域。所述方法還包 括形成覆蓋所述所得的表面區(qū)域的平面化材料，以填充所述至少一個敞 開區(qū)域，并且使得使用填充材料來形成上平面層。所述方法還包括在小 于攝氏300度的溫度下形成一定厚度的硅材料，以保持平面材料的狀態(tài)。
按照本發(fā)明的另一個特定實施例，提供了一種用于制造光偏轉(zhuǎn)器件的 方法。所述方法包括提供基底，在所述基底上形成平面化電介質(zhì)層，并 且在所述平面化電介質(zhì)層中形成空腔。所述方法還包括執(zhí)行層轉(zhuǎn)移處 理，以將單晶硅層鍵合到平面化電介質(zhì)層，通過所述單晶硅層和所述平面 電介質(zhì)層形成多個通路，并且通過所述多個通路形成多個電連接。所述方 法還包括形成耦接到基底的鉸鏈，形成耦接到鉸鏈的平面化材料層，在 所述平面化材料層中形成空腔，形成填充所述空腔的至少一部分的鏡子結(jié) 構(gòu)，并且釋放所述鏡子結(jié)構(gòu)。
按照本發(fā)明的另一個特定實施例，提供了一種用于形成平面化層的方 法。所述方法包括提供半導體基底和在所述半導體基底的一個或多個部 分中的多個驅(qū)動器件，所述半導體基底包括上表面區(qū)域。所述上表面區(qū)域 包括一個或多個圖案化的結(jié)構(gòu)區(qū)域和至少一個敞開區(qū)域，所述至少一個敞 開區(qū)域暴露出上表面區(qū)域的一部分以形成所得的表面區(qū)域。所述方法還包布覆蓋所述所得的表面區(qū)域，以填充所 述至少一個敞開區(qū)域，并且使得使用所述填充材料形成上平面化層。
按照本發(fā)明的另一個替代實施例，提供了一種用于形成復合基底結(jié)構(gòu) 的方法。所述方法包括提供包括多個電極器件的基底，并且在所述基底 上形成平面化電介質(zhì)層。所述平面化電介質(zhì)層限定了與基底相對的上表 面。所述方法還包括形成從平面化電介質(zhì)層的上表面延伸到預定深度的 空腔。所述空腔體積由與所述平面電介質(zhì)層的上表面平行的空腔區(qū)域和所 述預定深度限定。所述方法還包括將單晶硅層鍵合到所述平面電介質(zhì)層 的上表面，以限定大于所述空腔區(qū)域的鍵合區(qū)域。
按照本發(fā)明的一個具體實施例，提供了一種顯示系統(tǒng)。所述顯示系統(tǒng) 包括光源和第一光學系統(tǒng)，所述第一光學系統(tǒng)光耦合到所述光源，并且適 于沿著照明路徑提供照明光束。所述顯示系統(tǒng)還包括位于所述照明路徑中 的空間光調(diào)制器。所述空間光調(diào)制器包括半導體基底和鉸鏈結(jié)構(gòu)，所述半 導體基底包括多個電極器件，所述鉸鏈結(jié)構(gòu)耦接到所述半導體基底。所述 鉸鏈結(jié)構(gòu)包括硅材料。所述空間光調(diào)制器還包括鏡柱和鏡板，所述鏡柱耦 接到所述鉸鏈結(jié)構(gòu)，并且延伸到離半導體基底預定距離的位置，所述鏡板 耦接到所述鏡柱，并且覆蓋所述多個電極器件。所述顯示系統(tǒng)還包括第二 光學系統(tǒng)，第二光學系統(tǒng)光耦合到所述空間光調(diào)制器，并且適于將圖像投 影到投影表面上。
按照本發(fā)明的另一個具體實施例，提供了一種投影顯示系統(tǒng)。所述投 影顯示系統(tǒng)包括光源，其適于提供照明光束；以及空間光調(diào)制器，其包 括可在第一偏轉(zhuǎn)角和第二偏轉(zhuǎn)角之間可控地偏轉(zhuǎn)的多個微鏡。所述多個微 鏡中的每個微鏡與圖像的像素相關聯(lián)，并且每個微鏡包括在支持基底上提 供的一個或多個電極和耦接到所述支持基底的鉸鏈器件。所述鉸鏈器件包 括硅材料。每個微鏡包括鏡柱，其耦接到所述鉸鏈器件，并且延伸離開 所述支持基底；以及鏡板，其耦接到所述鏡柱并且覆蓋所述一個或多個電 極。所述投影顯示系統(tǒng)還包括照明光學器件，其適于將照明光束引導到 空間光調(diào)制器；設在沿著第一偏轉(zhuǎn)角的投影路徑中并且適于將圖像投影到 投影表面上的光學器件；以及設在沿著第二偏轉(zhuǎn)角的光廢棄(dump)路徑中并且適于使沿著所述光廢氣路徑傳播的光的強度減小的光學器件。
使用本發(fā)明實現(xiàn)了相對于傳統(tǒng)技術的多個益處。例如，在按照本發(fā)明 的一個實施例中，提供了一種具有隱藏的鉸鏈和高填充率的鏡子。使用單 晶硅鉸鏈，提供了長期的可靠性。而且，本發(fā)明的實施例具有全硅鏡子和 鉸鏈結(jié)構(gòu)，它們可以因為所述鏡子和鉸鏈的熱膨脹系數(shù)匹配而在較高的溫 度下工作。另外，在此使用的制造處理其特征在于與傳統(tǒng)設計相比較的更 大的鍵合區(qū)域和更小的鍵合容差。依賴于實施例，可能存在一個或多個這 些益處。這些和其他益處已經(jīng)在本說明書中被說明，并且在下面更具體地 被描述。
參見隨后的詳細說明和附圖，可以更全面地理解本發(fā)明的各種附加目 的、特征和優(yōu)點。


圖1A是按照本發(fā)明的一個實施例的SLM陣列的簡化剖面透視圖1B是按照本發(fā)明的一個實施例的顯示系統(tǒng)的簡化示意圖2A-2C圖示了按照本發(fā)明的一個實施例的用于SLM的高填充率鏡 子的簡化橫截面視圖2D是按照本發(fā)明的一個實施例的SLM的多個層的簡化俯視圖3A-3L圖示了按照本發(fā)明的一個實施例的用于制造SLM的處理流 程的簡化橫截面視圖4A-4F是使用在圖3A-3L中圖示的處理流而制造的SLM的幾個層
的簡化俯視圖5是按照本發(fā)明的一個實施例的具有雙登陸尖端的SLM的簡化俯 視示；
圖6是按照本發(fā)明的一個實施例的具有登陸柱的SLM的簡化俯視圖 圖示；
圖7A圖示了按照本發(fā)明的一個實施例的具有硅登陸彈簧的SLM的簡 化橫截面視圖；俯視圖；圖8圖示了按照本發(fā)明一個具體實施例的SLM;圖9圖示了按照本發(fā)明的一個實施例的具有硅鏡板的SLM的簡化橫 截面視圖；圖10A-10D圖示了按照本發(fā)明的一個替代實施例的、用于制造具有電 接觸點的SLM的處理流程的簡化橫截面視圖；圖11圖示了按照本發(fā)明的一個實施例的硅/鋁合金鏡子的簡化橫截面 視圖；圖12A-12D圖示了按照本發(fā)明的一個實施例的、用于制造具有平坦的 無定形硅鏡子的SLM的處理流程的簡化橫截面視圖；圖13A-13E圖示了按照本發(fā)明的一個實施例的、用于制造具有平坦的 復合鏡子的SLM的處理流程的簡化橫截面視圖；圖14A-14B圖示了按照本發(fā)明的一個實施例的、用于制造具有低溫旋 涂玻璃(SOG)鏡子的SLM的處理流程的簡化橫截面視圖；以及圖15是圖示按照本發(fā)明的一個實施例的、制造光偏轉(zhuǎn)器件的處理的 簡化流程圖。
具體實施方式
按照本發(fā)明，提供了與制造物品相關的技術。具體地，本發(fā)明涉及一 種用于制造具有高填充率的空間光調(diào)制器的方法和結(jié)構(gòu)。僅僅舉例，本發(fā) 明已經(jīng)被應用到空間光調(diào)制器的形成，所述空間光調(diào)制器具有硅鏡、扭轉(zhuǎn) 簧鉸鏈和頂部電極。所述方法和裝置可以被應用到空間光調(diào)制器以及其他 的裝置，諸如微機電傳感器、檢測器和顯示器。圖1A是按照本發(fā)明的一個實施例的SLM陣列的簡化剖面透視圖。如 圖所示，這個剖面視圖僅僅表示在各個處理階段的SLM的陣列。如下更 詳細所述，在按照本發(fā)明的實施例中使用對陣列中的SLM的獨立控制， 以在顯示應用中和其他設備中形成圖像。如圖1A所示，在支持基底105上安裝SLM 100的陣列。在一些實施 例中，所述支持基底是硅基底，并且?guī)в惺褂冒雽w處理技術來制造的CMOS控制電路。多級電極112/118耦接到支持基底105。如圖1A中所 示，多級電極包括位于柔性構(gòu)件116的相反兩側(cè)的兩個互補電極，所述柔 性構(gòu)件116耦接到支架結(jié)構(gòu)114。如下更全面地所述，在一個實施例中， 向所述互補電極提供驅(qū)動電壓，因此提供了作用于微鏡板130上的靜電吸 引力。在操作中，構(gòu)成SLM中的微鏡陣列的獨立反射元素(即像素)134被 選擇性地偏轉(zhuǎn)。由此用于空間調(diào)制入射在SLM中的微鏡并且由其反射的 光。相鄰的微鏡之間的間隙132在小于一個微米的量級上。在一個特定實 施例中，所述間隙132是0.6微米，并且微鏡具有節(jié)距(pitch) 10.8微 米。為了偏轉(zhuǎn)微鏡，向互補電極和鏡板施加電壓，以便使得鏡子圍繞扭轉(zhuǎn) 簧鉸鏈116而旋轉(zhuǎn)。對于本領域內(nèi)的技術人員顯然，所述像素適于根據(jù)具 體的電極電壓在順時針和逆時針方向上旋轉(zhuǎn)。當去除所述電壓時，鉸鏈 116中存在的扭矩使得鏡板130返回到在圖1A中所示未激活的位置。在圖 1A中所示的具體實施例中，使用登陸柱(landing post) 120來制動微鏡在 順時針和逆時針方向上的運動。圖1A圖示了本發(fā)明的一個實施例，其中，所述互補電極是多級電極 112/118，其具有與微鏡板相鄰的、抬高的中央部分。這樣的多級電極減少 了電極表面的頂部與微鏡板之間的距離，由此減少了用于致動微鏡板的尋 址電壓的幅度。但是，本發(fā)明的實施例不限于多級電極。在替代實施例 中，使用其他的電極幾何形狀。本領域的技術人員將認識到許多變化、修 改和替代。如圖1A中所示，每個微鏡板130通過鏡柱136、扭轉(zhuǎn)簧鉸鏈116和支 架結(jié)構(gòu)114耦接到支持基底105。參見微鏡130之一，在對電極致動時， 微鏡板在與扭轉(zhuǎn)簧鉸鏈的縱向軸正交的平面中旋轉(zhuǎn)。在一些實施例中，扭 轉(zhuǎn)簧鉸鏈的縱向軸與微鏡板的對角線平行。通過登陸結(jié)構(gòu)120來制動微鏡 的移動。為了提供兩個致動位置，在扭轉(zhuǎn)簧鉸鏈116的相反兩側(cè)具有一組 互補的登陸結(jié)構(gòu)。按照本發(fā)明的實施例，微鏡在被致動狀態(tài)中以預定的角 度偏斜，以控制對入射輻射的反射。在一個具體實施例中，所述預定角度 是大約±15°。在其他的實施例中，所述預定角度依賴于具體的應用而小于±15°或者大約±15°。而且，預定傾斜角不必是對稱的，而可以是不同的。 本領域內(nèi)的技術人員將認識到許多變化、修改和替代。本發(fā)明的實施例不限于如上所述的具體架構(gòu)。在替代實施例中，位于 鏡子尖端的登陸位置的單個登陸片用于替代所述兩個登陸柱。而且，可以 使用位于所述鉸鏈的外邊緣的兩個柱子來替代所圖示的單個支架結(jié)構(gòu)。本 領域內(nèi)的技術人員將認識到許多變化、修改和替代。如在本申請中更全面地所述，按照本發(fā)明的一些實施例，使用基底鍵合(substrate bonding)處理來結(jié)合支持基底105、支架結(jié)構(gòu)114和扭轉(zhuǎn)簧 鉸鏈116。在其他實施例中，使用沉積、圖案化、蝕刻、晶片鍵合和其他 半導體處理技術來制造這些結(jié)構(gòu)。在一些實施例中，在微鏡板130上形成 反射表面，提供了具有隱藏的鉸鏈的SLM的陣列。為了清楚，在圖1A中 將在相鄰的微鏡之間的間隔圖示為占據(jù)了微鏡尺寸的很大部分。但是，對 于本領域內(nèi)的技術人員顯然，減小鏡子之間的間隙會在顯示應用中提高填 充率，并且改善顯示圖像質(zhì)量。 一般使用光刻處理來限定相鄰微鏡之間的 間隔，提供高填充率設計。在下述申請中描述了與集成的支架結(jié)構(gòu)和多級 電極的制造相關的另外細節(jié)美國專利申請第11/250,320號，題為 "Spatial Light Modulator With Multi-Layer Landing Structgures (具有多層 登陸結(jié)構(gòu)的空間光調(diào)制器)"，2005年10月13日提交，被共同轉(zhuǎn)讓，在 此通過引用被包含以用于各種目的。圖1B是按照本發(fā)明的一個實施例的顯示系統(tǒng)的簡化示意圖。如圖IB 中所示，燈150提供了用于投影顯示系統(tǒng)的照明源。來自燈150的光在通 過色輪154之前被使用聚焦透鏡152來聚焦。通過色輪的旋轉(zhuǎn)，提供了多 個基色，例如紅色、綠色和藍色。雖然色輪154圖示了使用三種基色，但 是本發(fā)明的實施例不限于這個數(shù)量，因為也可以使用另外的顏色或者白光 部分。而且，本發(fā)明的實施例不限于燈/色輪照明源的使用，因為可以在一 些實施例中使用多個光源，包括發(fā)光二極管和激光器。本領域內(nèi)的技術人 員將認識到許多變化、修改和替代。由色輪154通過的光被整形透鏡156聚焦，提供了空間光調(diào)制器158 的照明。如在本說明書中更全面地所述，空間光調(diào)制器的獨立像素的致動160投影在顯示屏幕(未示出)上的圖像。圖2A-2C圖示了按照本發(fā)明的一個實施例的用于SLM的高填充率鏡 子的簡化橫截面視圖。所述SLM包括CMOS基底105、偏置線110、位于 偏置線110的外圍部分的鏡子登陸區(qū)域111，和偏置網(wǎng)格llOb。CMOS或者裝置基底105包括多個層，其中僅僅所選擇的一些被圖示 在圖2A-2C中。在附圖中圖示的一個層包括多級或者分級的電極 112/118。對于本領域內(nèi)的技術人員顯然，通常在基底105上制造有附加金 屬、絕緣器和通路層以及其他器件。在本發(fā)明的一些實施例中，這些附加 層和器件包括在電極形成之前在處理步驟中制造的、并且用于驅(qū)動電極的 CMOS電路。在一個具體實施例中，使用標準CMOS處理來與包括電極的 部分一個或多個層一起制造這些層。參見圖1A，在圖2A中將登陸柱120替換為鏡子登陸區(qū)域111。其他 實施例使用這些方法的組合或者其他技術來制動微鏡的旋轉(zhuǎn)。SLM還包括 偏置通路(via)，其被通路插頭242填充，如下更全面所述。底部電極 112被限定為金屬-4 (M4)層的一部分，并由氧化層220而與硅頂電極 118隔開。與單級電極設計相比較，分級電極設計的使用使得鉸鏈能夠具 有更大長度，同時仍然工作在較低的電壓下。如圖2A中所示，通路插頭242提供了在偏置網(wǎng)格110B和單晶硅層 222之間的電連接，從所述單晶硅層222形成單晶硅鉸鏈116、單晶硅登 陸結(jié)構(gòu)214和單晶硅頂部電極118。在層222上形成抗反射(AR)涂層 224，以減少從相鄰的微鏡之間的位置的不期望的反射。微鏡結(jié)構(gòu)包括鏡柱208和鏡板210。在圖2A中圖示的鏡子結(jié)構(gòu)使用無 定形硅鏡柱208和鏡板210以及使用物理氣相沉積(PVD)在鏡板210上 沉積的鈦/鋁(Ti/Al)反射層212。因此，在一些實施例中，SLM包括全 硅鏡子結(jié)構(gòu)，雖然本發(fā)明不是必須如此。鏡子結(jié)構(gòu)208/210在微鏡形成處 理期間被附接到扭轉(zhuǎn)簧鉸鏈116。如圖1A和2A中所示，本發(fā)明的實施例 提供了微鏡，其特征在于高的填充率和隱藏的鉸鏈。因為鏡子的中央部分 是反射性的，因此提供了高的光學質(zhì)量，并且減少了來自鏡子區(qū)域外部的 不期望的反射，產(chǎn)生高的對比度。單晶硅鉸鏈116的使用使得SLM具有長期的可靠性，無定形硅鏡板210的使用使得具有機械剛度。單晶硅鉸鏈 U6是這樣的材料，其更堅固、更可靠，并且實際上不受到記憶效應、沿 著晶粒邊界的斷裂或者疲勞的影響，而記憶效應、沿著晶粒邊界的斷裂或 者疲勞對于由微鏡陣列中使用的許多其他材料構(gòu)成的鉸鏈是常見的。鏡板210提供了機械結(jié)構(gòu)，其抵制操作期間的變形。例如，無定形硅 鏡板是機械上剛性的、適于在鏡子轉(zhuǎn)換操作期間碰撞在圖1A中圖示的登 陸結(jié)構(gòu)120的結(jié)構(gòu)。如在本說明書中更全面所述，在鏡柱208和鏡板210 的制造中使用的材料不限于無定形硅，而可以使用各種的材料。而且，因 為所述鏡子和鉸鏈結(jié)構(gòu)都是從硅制造的，因此熱膨脹系數(shù)(CTE)良好匹 配，使得能夠在較高的工作溫度下操作SLM。在SLM的傳統(tǒng)操作期間，所述鏡子通常在中心(即未激活的)位置 和具有相等且相反的偏轉(zhuǎn)角的兩個互補激活位置之間切換。在所述激活位 置的任何一個中，在微鏡和登陸結(jié)構(gòu)的鏡板之間存在靜摩擦力，例如在圖 1A中所示的登陸柱120可能阻止微鏡返回到中央位置。對于本領域內(nèi)的技 術人員顯然，不希望顯示器的像素持續(xù)這樣的激活狀態(tài)。因此，本發(fā)明的 實施例提供了具有更高剛度的扭轉(zhuǎn)簧鉸鏈，以克服靜摩擦力，并且將微鏡 脫離激活狀態(tài)。如下所述，除了其他優(yōu)點外，高剛度彈簧還尤其提高了操 作速度和制造能力。單晶硅鉸鏈良好地適用于實現(xiàn)這個概念，因為其楊氏 模量大于鋁的兩倍，并且其屈服應力超過鋁的10倍。使用包括硅材料的 鉸鏈也改善了所述器件的性能(通過提高諧振頻率)和制造能力。在下述 共同待決并且共同轉(zhuǎn)讓的申請中提供了與高剛度硅鉸鏈相關的附加細節(jié) 美國專利申請第11/418,941號，2006年5月4日，題目為"Reflective Spatial Light Modulator With High Stiffness Torsion Spring Hinge (具有高剛 度扭轉(zhuǎn)簧鉸鏈的反射空間光調(diào)制器)"，其通過引用被整體包含在此。當空間光調(diào)制器陣列的陣列尺寸被縮放到較小尺寸并且降低鏡子間距 和提高鏡子密度時，本發(fā)明的實施例提供了傳統(tǒng)設計不可獲得的益處。像 素大小減小一般導致扭轉(zhuǎn)簧鉸鏈的縱向尺寸的減少，并且扭轉(zhuǎn)角度隨著長 度而改變。另外，當鏡子傾斜角提高(其有助于提高對比率)時，扭轉(zhuǎn)簧 鉸鏈在鏡子激活過程中受到更大應力。如果響應于這種更大的應力而將彈簧的橫向尺寸降低以減少橫截面面積，則諸如鋁的金屬的材料屬性可能不 適合于預期使用期限的可靠的操作。因此，由將陣列尺寸縮放到較高的密
度(諸如在傳統(tǒng)大小的小片(die)的1920x1080)帶來的問題鼓勵使用本 發(fā)明的實施例，其中，扭轉(zhuǎn)簧鉸鏈包括硅材料，諸如單晶硅。
本發(fā)明的各個實施例提供上述這些益處的一個或多個。而且，雖然在 各個實施例中圖示了與SLM相關聯(lián)的單個微鏡，但是本發(fā)明不限于單個 微鏡。按照本發(fā)明的實施例提供了適合于顯示器和其他應用的微鏡陣列。 而且，雖然幾個實施例涉及SLM的特定元件，但是在本發(fā)明的范圍內(nèi)也 包括了另外的元件。本領域內(nèi)的技術人員將識別到許多變化、修改和替 代。
圖2B圖示了按照本發(fā)明的一個實施例，處于激活位置的SLM的橫截 面視圖。單晶硅登陸結(jié)構(gòu)214與鏡子登陸區(qū)域111接觸以制動處于激活位 置的微鏡的旋轉(zhuǎn)。如圖2B中所示，鏡板210的外圍部分當在激活位置時 不與支持結(jié)構(gòu)接觸?？梢悦靼?，接觸區(qū)域的錐形點通過這樣減少接觸面積 而減少了靜摩擦力。
圖2C圖示了沿著與圖2A和2B中圖示的軸垂直的軸的SLM的橫截 面視圖。在與扭轉(zhuǎn)簧鉸鏈240的縱向軸垂直的方向看，在偏置線110和扭 轉(zhuǎn)簧鉸鏈116之間形成空腔246。另外還圖示了通路插頭242，其提供了 偏置網(wǎng)格110和扭轉(zhuǎn)簧鉸鏈116之間的電連接。在這個橫截面視圖中也圖 示了AR涂敷層224。在一些實施例中，AR涂敷是可選的，而在其他實施 例中，AR涂敷用于減少經(jīng)過鏡板邊緣的光的反射。
圖2D是按照本發(fā)明的一個實施例的SLM的層的簡化俯視圖。在這個 俯視圖中，除了為了清楚而省略的鏡子結(jié)構(gòu)之外，圖示了在M4之上的所 有層的覆蓋層。在圖2D中圖示的覆蓋層俯視圖被提供來用于比較，提供 了用于說明制造處理的特定層的參考。底部電極U2和頂部電極118使用 通路插頭242而電連接。扭轉(zhuǎn)簧鉸鏈116具有比偏置線110小的橫向尺 寸。參見圖2B禾n 2D，本領域內(nèi)的技術人員可以明白，單晶硅登陸區(qū)域 214的接觸區(qū)域特征在于特定的幾何形狀。如圖2D中所示，硅登陸結(jié)構(gòu) 214的形狀大體上是具有錐形點的菱形，由此減少了登陸結(jié)構(gòu)和偏置線110之間的接觸面積和相關聯(lián)的靜摩擦力。在其他實施例中使用其他的幾
何形狀，這對于本領域內(nèi)的技術人員是顯然的。鏡柱245在圖2D中被圖 示為正方形元件，用于支持扭轉(zhuǎn)簧鉸鏈116和電極112和118之上的鏡子 結(jié)構(gòu)(未示出)。
圖3A-3L圖示了按照本發(fā)明的一個實施例的用于制造SLM的處理流 程的簡化橫截面視圖。參見圖3A，圖示了在通路形成處理后的CMOS晶 片105。使用低溫(例如低于攝氏350度)PVD金屬沉積處理來形成底部 電極層112。 一般，底部電極層112包括多層金屬堆，諸如1,000 A的氮化 鈦(TiN) 、 8，000 A的鋁和另一個l，OOO A的TiN。當然，在替代實施例 中，導電并且為附加層提供機械支撐的其他適當材料用于形成底部電極層 112。使用光刻和蝕刻處理的圖案化用于在沉積后將底部電極層112圖案 化。在這個PVD金屬沉積處理期間也形成偏置線110a和偏置網(wǎng)格110b。
因此，如下面的圖4A中圖示的俯視圖中所示，雖然在圖3A中圖示的 處理步驟期間限定的各種金屬層位于同一垂直平面中，但是它們在實體上 相隔，以便在不同的電勢下工作。如下更全面所述，在制造處理期間形成 各種層，以形成整個電極和鏡子結(jié)構(gòu)。下述的各種材料和處理不應認為限 定本發(fā)明的范圍，而是僅僅被提供作為說明性示例。本領域內(nèi)的技術人員 將識別許多變化、修改和替代。
參見圖3B，圖示了高密度等離子(HDP)絕緣體沉積、平面化和圖 案化處理。在一些實施例中，使用化學機械拋光(CMP)處理來完成平面 化，雖然本發(fā)明不要求如此。在圖3B中圖示的實施例中，層220是使用 低溫(例如小于攝氏350度)HDP處理沉積的氧化層，但是在替代實施例 中可以使用提供電絕緣和對于附加層提供機械支持的其他層。偏置線110a 和偏置網(wǎng)格110b如前那樣被圖示，并且在沉積處理期間和在圖案化處理 之前被覆蓋氧化層。
在一個實施例中，從氧化硅(SixOy)制造層220，但是本發(fā)明不要求 如此。可以在本發(fā)明的范圍中使用其他適當?shù)牟牧?。例如，在替代實施?中使用從氮化硅(SixNy)制造的層。在其他實施例中，氮氧化硅 (SiON)用于制造層220。而且，在按照本發(fā)明的另一個替代實施例中使用包括無定形多晶硅的多晶硅材料。這樣的處理的組合可以用于形成復合 層。具有適當?shù)奶匦缘牟牧峡梢源鍿ixOy，所述適當?shù)奶匦园ㄅc底層
形成堅固的鍵、對于基底105的良好粘接和機械剛度。
而且，在本發(fā)明的一些實施例中，根據(jù)與器件基底相關聯(lián)的結(jié)構(gòu)來執(zhí)
行用于沉積一個或多個層的處理，層220是由所述處理制造的。例如，通 過執(zhí)行高溫沉積處理對一些CMOS電路有不利影響，因為這些高溫沉積處 理可能損害金屬(例如鋁回流)或者導致與CMOS電路相關聯(lián)的結(jié)的擴 散。因此，在本發(fā)明的一個具體實施例中，低溫沉積、圖案化和蝕刻處理 (例如在小于攝氏500度的溫度下執(zhí)行的處理)用于形成層220。在另一 個特定實施例中，在小于攝氏400度下執(zhí)行的沉積、圖案化和蝕刻處理用 于形成層220。
在一個具體實施例中，在基底105上沉積具有第一厚度的層220。在 本發(fā)明的一個特定實施例中，層220是二氧化硅(Si02)層，但是如上所 述，本發(fā)明不要求如此?？梢栽诒景l(fā)明的范圍內(nèi)使用其他的適當材料。例 如，在替代實施例中，通過沉積氮化硅(Si3N4)、氮氧化硅(SiON)及 其組合等來形成層220。而且，在按照本發(fā)明的另一個替代實施例中，沉 積包括無定形多晶硅的多晶硅材料而形成層220。
沉積層220具有與初始沉積一樣的預定的第一厚度。在一個特定實施 例中，第一厚度是大約2微米。在其他實施例中，第一厚度范圍為從大約 l.O微米到大約3.0微米。當然，所述厚度取決于具體的應用。在一些沉積 處理中，沉積層220的上表面在整個基底上是均勻的，產(chǎn)生平面的表面， 但是，本發(fā)明不要求在沉積后為平面表面。在一個具體沉積處理中，偏置 層110和電極112的經(jīng)過圖案化的特性導致層220的厚度隨著橫向位置而 變化，產(chǎn)生不完全平坦的上表面。
為了平面化沉積層220的上表面，在本發(fā)明的一個實施例中，執(zhí)行可 選的CMP步驟。通過如圖3B中所示的層220的上表面圖示了由CMP處 理產(chǎn)生的結(jié)果，其中，層220的厚度是小于第一厚度的第二厚度。在CMP 處理期間，去除了材料，產(chǎn)生第二厚度的、高度拋光和平面化的層。在一 個具體實施例中，平面化的表面的均方根(RMS)粗糙度小于或者等于大約4A。如下所述，在CMP處理期間產(chǎn)生的極平滑的表面便利了基底結(jié)
合，如圖3C中所示。在按照本發(fā)明的實施例中，層220的第二厚度是大 約0.8微米。或者，在其他實施例中，第二厚度范圍從大約0.5微米到大 約2.5微米。當然，所述厚度取決于具體應用。
參見圖3C，使用圖案化和材料去除處理(諸如蝕刻)來在層220中形 成空腔246?？涨?46從沉積層220的上表面向偏置線110a延伸。所述空 腔的尺寸被選擇來提供用于扭轉(zhuǎn)簧鉸鏈的旋轉(zhuǎn)空間，如下更全面所述?？?腔246特征在于由空腔的深度、所測量的層220的上表面的法線和空腔的 側(cè)面區(qū)域限定的體積。按照本發(fā)明的實施例，由層220的上表面限定的表 面面積大于空腔246的側(cè)面面積。與空腔的側(cè)面面積相比，由層220的上 表面提供的較大的表面面積便利了另外基底鍵合，如參見圖3C所述，因 為鍵合面積大于未鍵合的面積。在一個特定實施例中，對于約IO微米的 節(jié)距，空腔的側(cè)面區(qū)域具有約1微米的長度和寬度。這樣，在形成空腔 246之前，空腔的側(cè)面面積是層220的上表面的總的原始表面面積的大約 15%，鍵合區(qū)域在層240的表面面積的大約85%上延伸。作為這些面積比 的結(jié)果，在本發(fā)明的實施例中，與鍵合面積相關聯(lián)的鍵合生產(chǎn)率高。
圖3C圖示了在基底鍵合處理后的SLM的簡化橫截面視圖。按照一個 實施例，包括單晶硅層240的、絕緣體上硅(SOI)的基底使用基底鍵合 技術鍵合到圖3B中圖示的基底。在鍵合基底后，使用搭接(lapping)、 研磨、蝕刻或者其他變薄處理來去除SOI基底的絕緣層和其他層(未示 出)，暴露出單晶硅層240。在下面的申請中提供了與基底鍵合處理相關 的更多信息美國專利申請第11/028,946號，2005年l月3日提交，題目 為"Method and Structure for Forming an Integrated Spatial Light Modulator (用于形成集成的空間光調(diào)制器的方法和結(jié)構(gòu))"，其被共同地轉(zhuǎn)讓，并 且在此通過引用被包含以用于各種目的。
基底鍵合可以使用多種技術來發(fā)生。在一個特定實施例中，所述鍵合 使用室溫共價鍵合處理來發(fā)生，所述處理導致在鍵合界面形成化學鍵。這 樣的低溫鍵合處理保持CMOS半導體基底105的結(jié)構(gòu)和電完整性。例如通 過等離子體激活或者通過濕法處理來清潔或者激活每個面。使激活的表面彼此接觸以引起粘接行為。在一些鍵合處理中，在每個基底結(jié)構(gòu)上提供機
械力，以將各個面壓在一起，在層240是硅并且層220是氧化硅的實施例 中，在兩個面之間建立含硅鍵(silicon bearing bond)。在替代實施例中， 在鍵合之前在層220的上表面上形成氧化層，以提供氧化物與氧化物的鍵 合界面。層220的上表面在一個實施例中通過CMP處理被拋光，同時也 拋光層240的鍵合表面，提供針對共價鍵合處理的極其平滑的表面。按照 本發(fā)明的實施例，在基底鍵合處理期間不使用中間結(jié)合材料(例如環(huán)氧樹 脂)。當然，本領域內(nèi)的技術人員將認識到許多其他的變化、修改和替 代。
按照本發(fā)明的實施例，使用鍵合技術，其提供界面，所述界面特征在 于大于10%的鍵合面積/總面積的比率。例如，由粘結(jié)測試表征的鍵合區(qū)域 大于層220的上表面的表面面積的10%。在其他實施例中，鍵合面積/總面 積的比率大約50%。在另外的實施例中，鍵合面積/總面積的比率大于 80%。鍵合面積作為總的界面面積的函數(shù)而提高將導致在扭轉(zhuǎn)簧鉸鏈層和 耦接到基底的支持結(jié)構(gòu)之間更強的機械連接。
在另一個實施例中，使用氫誘導的硅層解理處理(cleavage)來形成 單晶硅層240。在這個實施例中，單晶硅晶片在一側(cè)摻雜氫，將氫粒子注 入到預定的深度。例如，可以用2-6K埃(A)的預定深度的40keV的質(zhì)子 對<100〉硅晶片注入到范圍從1 x 1016到1 x 1017 cm—2的多種離子劑量。然 后，單晶硅晶片的氫摻雜那側(cè)鍵合到CMOS半導體基底105的蝕刻側(cè)。在 一個實施例中，所述鍵合發(fā)生在室溫或者略高溫度。在氫粒子注入線的未 鍵合側(cè)的單晶硅晶片的部分被稱為載體晶片。將CMOS半導體基底105鍵 合到單晶硅晶片相對于需要層對準的處理具有幾個優(yōu)點。例如，這種方法 提供了大的鍵合表面，并且僅僅需要單晶硅晶片和CMOS半導體基底很小 的對準程度( 0.5毫米)。在一個實施例中，基于標準的0.18到0.25微米 的鑄造處理流程能力，在小于0.1微米下即可滿足所有的對準容差。
單晶硅晶片的載體晶片部分然后在小于攝氏400度的溫度下通過物理 解理或者熱解理處理而在氫離子注入線處被解理。結(jié)果是只有單晶硅晶片 的薄層240 (在這個示例中為2-6KA)，即從氫粒子注入線到CMOS半導體基底的部分，保持鍵合到CMOS半導體基底。氫注入深度容易通過這個 處理被控制，精確到小于單晶硅晶片的總的厚度的5%，并且在小片內(nèi)和 小片之間是均勻的。所述薄的單晶硅晶片240是半透明的，因此可以穿過 單晶硅晶片240看到空腔246的輪廓和下一個光刻步驟的對準標記。
使用單晶硅晶片的氫摻雜的本發(fā)明的實施例相對于傳統(tǒng)技術提供了多 個優(yōu)點。例如，這些實施例一般不使用某些制造步驟，包括變薄或者研磨 (例如使用化學機械拋光(CMP))和干法或濕法蝕刻。另外，沒有研磨 和變薄處理的氫誘導的硅層解理處理減少了晶片破裂或者剝離的可能性， 剝離常常是在SLM制造期間成品率損失的原因。
在鍵合處理期間，在兩個基底之間形成空腔246。如在本說明書中更 全面所述，在圖3B中圖示的處理期間使用光刻和蝕刻處理形成的空腔246 提供了扭轉(zhuǎn)簧鉸鏈116和單晶登陸結(jié)構(gòu)214的旋轉(zhuǎn)空間。
按照一些實施例，將薄的SOI基底用于在基底鍵合合和變薄處理的一
部分期間使用的直接注入處理。在一些實施例中，不使用外延處理，提供 了單晶硅層的更低的成本和更好的一致性。而且，按照本發(fā)明的實施例減
少了鍵合對準容差并更好地將鏡子與電極對準。具體地，因為包括單晶硅 層240的SOI基底是平面的并且不包括與在基底105上存在的特定表面元 件對準的表面元件，因此減少了鍵合對準容差。而且，本發(fā)明的實施例提 供了由氧化層220的上表面限定的大鍵合區(qū)域，導致比傳統(tǒng)處理更高的成 品率。
作為按照本發(fā)明的實施例在制造器件中的可選處理，與單晶硅層240 的上表面相接觸地形成傳導層(未示出)，提供了層240和如下更詳細所 述的隨后沉積層之間的電連接。在一個實施例中，所述傳導層是使用如下 所述的用于形成通路插頭243的相同材料而制造的沉積層。因此，所述傳 導層提供了在通路插頭和如下更全面所述的鏡子結(jié)構(gòu)之間的電連接。
圖3D圖示了按照本發(fā)明的一個實施例的通路蝕刻處理。如圖3D中所 示，通路242a和242b被蝕刻以提供用于在所述結(jié)構(gòu)的各個層之間的電接 觸的路徑。例如，通路242a是提供了底部電極112與隨后的處理步驟中制 造的硅頂部電極(未示出)之間的電連接的通路。另外，偏置通路242b被蝕刻以建立到偏置網(wǎng)格110b的接觸路徑。下面提供所述通路的幾何形 狀和布置的另外的說明。
一般，使用兩步蝕刻處理來蝕刻穿過硅層240和
氧化層220，終止在形成底部電極112和偏置網(wǎng)格110b的金屬-4層的上表 面。
圖3E圖示了按照本發(fā)明的一個實施例的通路插頭243以及AR涂層 224的形成和圖案化。使用通路插頭形成處理來填充圖3D中圖示的處理期 間形成的通路，所述處理提供了偏置層110a和單晶硅層240之間的電連 接。在本發(fā)明的一些替代實施例中，使用低溫(小于攝氏350度)化學氣 相沉積(CVD)處理來沉積共形的鈦層，所述鈦層提供了通路臺階覆蓋 物，并且電連接單晶硅層240的上表面和偏置層110。在這個替代實施例 中，下述的AR接觸層的形成被修改，在CVD鈦層上形成電介質(zhì)材料的 通路插頭。本領域內(nèi)的技術人員將認識到許多變化、修改或者替代。
在所述結(jié)構(gòu)的多個部分上形成AR涂層224，減少了經(jīng)過微鏡側(cè)的光 的反射。 一般，AR涂層的形成包括預定折射率和厚度的電介質(zhì)層的沉積 和圖案化。在一些實施例中，AR涂敷處理是可選的。本領域內(nèi)的技術人 員將認識到許多變化、修改和替代。
圖3F圖示了鉸鏈的限定和分級電極的圖案化。使用光刻處理來掩蔽 單晶硅鉸鏈116和登陸結(jié)構(gòu)214，并且使用硅蝕刻處理來蝕刻它們。按照 本發(fā)明的實施例，從單晶硅制造鉸鏈提供了多個益處，包括高可靠性。在 共形的CVD鈦層被沉積在通路242中的實施例中，金屬蝕刻發(fā)生在硅蝕 刻處理之前，參見圖3F，在底部電極112之上的區(qū)域中，單晶硅層240和 HDP氧化物220被去除，暴露了底部電極112。可以明白，在一些實施例 中，用金屬-4層作為終點來終止蝕刻處理。當然，在本發(fā)明的范圍內(nèi)包括 其他的去除處理，如在圖3F中所示，在一些實施例中，從諸如單晶硅層 240的硅來制造鉸鏈和分級電極的底部部分118。
在本發(fā)明的一個具體實施例中，將鉸鏈限定和分級電極的圖案化劃分 為兩個光刻/蝕刻處理。鉸鏈限定蝕刻包括使用提供大約0.18微米的臨界 尺寸的深紫外線(DUV)光刻來進行圖案化，而分級電極蝕刻包括使用提 供大約0.6微米的臨界尺寸的i-line光刻來進行圖案化。因此，雖然在圖3F中被圖示為單個處理，但是在一些實施例中，使用不同分辨率的多個光 刻和蝕刻步驟來減少處理成本，同時提供所需的均勻性和控制。
圖3G圖示了在SLM基底上的犧牲層310的形成。用于層310的材料
在下述意義上是"犧牲"的其為隨后沉積和圖案化的層提供機械支持，
然后在其他的隨后處理步驟中被去除。在一些實施例中，用于形成犧牲層
310的材料是光刻膠，但本發(fā)明不限于這樣。在一些實施例中執(zhí)行犧牲層 的平面化。優(yōu)選的是，層310的平面化的表面的特征在于小于50 nm的波 動度(waviness)，其被定義為峰值到谷值的粗糙度。如下更全面所述， 層310的上表面的平面化使得能夠在隨后的處理步驟中形成平面的鏡板。 在一個實施例中，以第一厚度在基底105上噴涂光刻膠材料。使用小于完 全曝光光刻膠材料所需的曝光劑量進行光刻膠材料的部分曝光。因此，部 分曝光的光刻膠的顯影導致去除了光刻膠材料的上部，產(chǎn)生圖3G中所示 的第二厚度的犧牲層。如圖3G中所示，犧牲材料涂敷和嵌入在以前的處 理步驟中制造的各種部件。
圖3H圖示了按照本發(fā)明的一個實施例，與扭轉(zhuǎn)簧鉸鏈相鄰的鏡柱腔 的形成。在犧牲材料310中容積312向上敞開，并且容積312在垂直方向 與鉸鏈相鄰。容積312的幾何形狀是預定的形狀，提供了鏡柱的覆蓋區(qū) (footprint)，其提供鉸鏈和鏡板之間的機械接觸，如下所述。在圖3H中 圖示的實施例中，體積312的俯視圖是正方形的。 一般，限定區(qū)域312的 容差使得i-line光刻處理使用大約l.O微米的臨界尺寸。如圖3H中所示， 容積312的側(cè)壁314與層240垂直，從層240來制造扭轉(zhuǎn)簧鉸鏈。但是， 本發(fā)明不要求這樣。在一些實施例中，側(cè)壁314相對于垂直線成角度地傾 斜，使得能夠在如下更全面所述的PVD硅沉積處理期間對側(cè)壁分級覆 蓋。本領域內(nèi)的技術人員將認識到許多變化、修改和替代。
圖3I圖示了按照本發(fā)明的一個實施例的、與鉸鏈和犧牲材料接觸的、 包括鏡柱208和鏡板210的鏡子結(jié)構(gòu)的形成。在圖3I中圖示的實施例中， 使用無定形硅沉積處理(例如物理氣相沉積(PVD)處理)來沉積形成鏡 柱和鏡板所用的層。在一個具體實施例中，在小于攝氏300度的溫度下執(zhí) 行PVD處理，雖然在其他實施例中，所述形成溫度更低，例如小于攝氏
28200度或者小于攝氏100度。如圖3I中所示，形成鏡柱和鏡板的層是共形 層，雖然本發(fā)明不要求這樣。如上所述，鏡柱的橫截面輪廓一般逐漸變細 以提供臺階覆蓋，其包括鏡柱的側(cè)壁。按照本發(fā)明的實施例，單晶硅鉸鏈 材料在由在圖3H中所示的處理向上敞開的錨定位置結(jié)合到無定形硅鏡 柱。因為鉸鏈和鏡子結(jié)構(gòu)都是硅，因此這些材料的CTE良好匹配，提供了 相對于傳統(tǒng)設計的熱學益處。
在一些實施例中，在打開腔體312后和在形成鏡柱208之前，在層 240的上表面上形成諸如鈦層的粘結(jié)層。在這些實施例中，粘結(jié)層促進了 鉸鏈和鏡柱之間形成的機械結(jié)合的機械完整性。本領域內(nèi)的技術人員將認 識到許多變化、修改和替代。
圖3J圖示了按照本發(fā)明的一個實施例在鏡板上形成反射層。在圖3J 中圖示的實施例中，使用PVD處理來形成反射層211，在所述處理中，在 鏡板層上沉積Ti種子層和Al層。優(yōu)選的是，在小于攝氏IOO度的溫度下 執(zhí)行所述PVD處理。在替代實施例中，使用粘結(jié)到鏡層的其他反射層。 在一些實施例中，拋光鏡板的上表面以提供反射表面。在一個具體實施例 中，鏡板的頂部表面特征在于小于或等于大約25 A RMS的表面粗糙度。 本領域內(nèi)的技術人員將認識到許多變化、修改和替代。
圖3K圖示了按照本發(fā)明的一個實施例的鏡子圖案化處理。光刻和蝕 刻處理用于選擇性地去除Ti/Al層211和無定形硅層210以形成鏡子212。 在一個實施例中，鏡子的尺寸是15微米x15微米，而在另一個實施例 中，鏡子的尺寸是9.6微米x9.6微米。在其他實施例中，也使用適合于具 體應用的其他尺寸。圖3L圖示了去除犧牲材料的處理步驟，釋放鏡板以 圍繞扭轉(zhuǎn)簧鉸鏈旋轉(zhuǎn)。在區(qū)域320中，去除犧牲材料，釋放鏡子。在犧牲 材料是光刻膠的一些實施例中，使用等離子體灰化處理來去除光刻膠，暴 露鏡子并且釋放鏡子以在電極和偏置電壓的影響下旋轉(zhuǎn)。
按照本發(fā)明的實施例，SLM具有鏡子，其中所述鏡子的整體結(jié)構(gòu)是硅 或者硅和其他材料的合成物，而不是鋁。全硅鏡子結(jié)構(gòu)的使用提供了若干 益處，包括鏡子結(jié)構(gòu)具有高的機械強度、高的平坦度和機械剛度。另外， 本發(fā)明的實施例使用不同形式的硅來用于鏡子和鉸鏈結(jié)構(gòu)的不同部分。在一個特定實施例中，例如，作為單晶硅的機械屬性的結(jié)果，從單晶硅來制 造鉸鏈。在這個特定實施例中，從無定形硅制造鏡板，以便所述鏡板不會 顯著彎折，因為無定形硅堅固、平坦和剛硬。另外，在這個特定實施例 中，鏡子結(jié)構(gòu)和鉸鏈的CTE良好匹配。
如在本說明書中更全面地所述，在鏡柱208和鏡板210的制造中使用
的材料不限于無定形硅，而是可以使用各種材料。鏡柱和鏡板的其他適合 材料包括多晶硅、硅金屬合金(例如硅/鋁)、金屬(例如鎢、鈦、氮化 鈦)和這些材料的組合等。
在圖3A-3L中圖示的處理流程提供了 SLM的制造的基準設計。替代 實施例修改和改變了基準設計的一些部分，同時仍然提供在本發(fā)明的范圍 內(nèi)的SLM和微鏡。如上所述的處理流程僅僅是用于制造SLM的示例處 理，并且不應限定本發(fā)明的實施例。在替代實施例中，根據(jù)具體的應用來 修改步驟的數(shù)量、步驟的次序和各種步驟的長度。也可以提供其他的替 代，在不脫離權(quán)利要求的范圍的情況下，增加步驟，去除一個或多個步 驟，或者以不同的順序來提供一個或多個步驟。可以在本說明書中——在 下面更具體地——找到適當?shù)奶幚砹鞒痰倪M一步的細節(jié)。
在本發(fā)明的一個具體實施例中，提供了一種用于制造光偏轉(zhuǎn)器件的方 法。所述方法包括提供基底，例如包括多個電極器件的CMOS基底。另 外，所述基底可以包括多個電極驅(qū)動器、脈寬調(diào)制陣列和與電極器件相關 聯(lián)的其他適當?shù)碾娮与娐?。在一個實施例中，電極器件被布置來形成與所 述光偏轉(zhuǎn)器件的像素相關聯(lián)的多維陣列圖案。所述方法也包括在基底上形 成平面的電介質(zhì)層。在一個特定實施例中，形成平面的電介質(zhì)層包括使用 HDP處理來沉積氧化層，并且使用CMP處理來平面化所沉積的氧化層。 本領域內(nèi)的技術人員將認識到許多變化、修改和替代。
在一些實施例中，在小于與下方材料的狀態(tài)改變相關聯(lián)的溫度的溫度 下執(zhí)行沉積氧化層的處理，所述下方材料諸如CMOS電路，例如電極器 件。氧化物沉積處理的溫度優(yōu)選為小于鋁回流溫度，其大約是攝氏450 度。在另一個實施例中，在小于光刻膠的玻璃轉(zhuǎn)換溫度(大約是攝氏150 度)的溫度下執(zhí)行沉積氧化層的處理。所述方法還包括在經(jīng)過平面化的電介質(zhì)層中形成空腔。在一些實施例 中，通過蝕刻處理來形成空腔，所述蝕刻處理去除預定量的平面化電介質(zhì) 層。所述空腔提供了用于扭轉(zhuǎn)簧鉸鏈和可選地在隨后的處理步驟中制造的 登陸結(jié)構(gòu)的旋轉(zhuǎn)空間。執(zhí)行層轉(zhuǎn)移處理以將單晶硅層鍵合到平面化電介質(zhì) 層。所述層轉(zhuǎn)移處理一般包括基底鍵合處理，其在平面化電介質(zhì)層和單晶 硅層之間提供共價鍵。在具體實施例中，所述基底鍵合處理使用SOI基 底，其各個層被去除以提供單晶硅層。
所述方法還包括形成通過單晶硅層和平面化電介質(zhì)層的多個通路， 并且形成通過所述多個通路的多個電連接。在一些實施例中，所述多個通 路包括第一組通路，其提供到偏置線的電傳導路徑；以及第二組通路， 其提供到偏置網(wǎng)格的電傳導路徑。
一般，所述多個電連接使用利用傳統(tǒng)的 通路插頭(via plug)形成處理(諸如鎢插頭處理)而形成的通路插頭。在 其他實施例中，多個電連接使用在通路的內(nèi)壁中或內(nèi)壁上沉積的共形金屬
層。在一個特定實施例中，所述共形金屬層是復合的Ti/Al層。此外，所述方法包括形成耦接到基底的鉸鏈。在一些實施例中，光刻 圖案化和蝕刻處理用于形成鉸鏈。在一些實施例中，從光刻膠形成耦接到 鉸鏈的平面化的材料層，并且在所述平面化的材料層中形成空腔。所述空 腔的橫截面輪廓是逐漸變細的，并且在空腔頂部比在空腔底部具有更大的
面積。使用這樣的逐漸變細的空腔，PVD處理在隨后的沉積處理中提供了 連續(xù)材料的層。通過填充所述空腔的至少一部分來形成包括鏡柱和鏡板的 鏡子結(jié)構(gòu)。通過去除平面化的材料層來釋放鏡子結(jié)構(gòu)， 一般使用氧等離子 體灰化處理來去除光刻膠層。
按照一些實施例，使用硅材料或者硅與其他材料的復合物來形成鏡子
結(jié)構(gòu)。具體地，在小于攝氏150度的溫度下沉積和平面化無定形硅層，以 形成鏡柱和鏡板。在其他實施例中，使用多晶硅、諸如硅/鋁合金的硅/金 屬合金、這些材料的組合等來制造鏡子結(jié)構(gòu)。作為一種可選的制造處理， 耦接到鏡子結(jié)構(gòu)的鏡子涂層(例如Ti/Al層)被形成以提高鏡子結(jié)構(gòu)的反 射率，這是顯示應用所期望的。
圖4A-4F是使用圖3A-3L中圖示的處理流而制造的SLM的幾個層的簡化俯視圖。參見圖4A，底部電極112和偏置層110被圖示為標記層
410。底部電極和偏置層之間的橫向間隔提供了這些層之間的電隔離。圖 4B圖示了用于在與如圖3B中所示的偏置線110的一部分垂直相鄰的位置 使氧化層220的一些部分向上敞開的掩模圖案420。如在本說明書中更全 面所述，被敞開和在圖4B中圖示的俯視圖中圖示的區(qū)域提供了偏置源和 鏡子登陸結(jié)構(gòu)的登陸區(qū)域。
圖4C圖示了在一個具體實施例中用于定義通路的橫向位置的掩模圖 案430。參見圖3D，第一組通路242b被提供來建立與偏置線110a的電接 觸，第二組通路242a被提供來建立與偏置網(wǎng)格110b的電接觸。當然，所 述通路的幾何形狀和布置取決于具體的應用。圖4D圖示了在本發(fā)明的一 個實施例中AR涂層224的圖案化中使用的掩模圖案432。除了覆蓋鏡柱 之外，所述圖案圍繞在隨后的步驟中制造的鏡板的外圍而延伸。
圖4E圖示了在本發(fā)明的一個具體實施例中在鉸鏈的限定和分級電極 的圖案化中使用的掩模圖案440。在參見圖3F所述的圖案化步驟期間，將 單晶硅扭轉(zhuǎn)簧鉸鏈116和登陸結(jié)構(gòu)在橫向上與頂部電極118分離。如上所 述，在本發(fā)明的一些實施例中，使用多個光刻和蝕刻步驟來形成扭轉(zhuǎn)簧鉸 鏈結(jié)構(gòu)和頂部電極118。圖4F圖示了用于定義參見圖3H所述的鏡柱開口 312的掩模圖案450，其提供了包括扭轉(zhuǎn)簧鉸鏈的層240和鏡柱208之間的 沉積界面。
圖5是按照本發(fā)明的一個實施例的具有雙登陸尖端的SLM的簡化俯 視圖。底部電極層112、硅頂部電極118和其他層被示出用于說明。在圖 5中圖示的實施例中，扭轉(zhuǎn)簧鉸鏈和登陸結(jié)構(gòu)包括多個登陸尖端510和 512。在一個實施例中，登陸尖端圍繞鏡子的中央部分而對稱布置。當?shù)?陸尖端與作為偏置線的一部分而提供的鏡子登陸區(qū)域接觸時，鏡子向激活 位置的移動被制動。根據(jù)鏡板的旋轉(zhuǎn)角度和結(jié)構(gòu)的幾何形狀情況來選擇所 述登陸尖端的橫向尺寸。在替代實施例中，在不同的位置提供附加的登陸 尖端。本領域內(nèi)的技術人員將認識到許多變化、修改和替代。
圖6是按照本發(fā)明的一個實施例的具有登陸柱的SLM的簡化俯視 圖。如圖6中所示， 一對登陸柱610位于扭轉(zhuǎn)簧鉸鏈的一側(cè)，第二對登陸柱612位于扭轉(zhuǎn)簧鉸鏈的另一側(cè)。在激活鏡子時，各組登陸柱制動鏡板的 移動，提供了固定的角旋轉(zhuǎn)。在一個實施例中，在與硅頂部電極相同的水 平上形成登陸柱。登陸柱的幾何形狀是預定的形狀，在提供高可靠性和長 使用期限的同時減少了靜摩擦力。
圖7A圖示了按照本發(fā)明的一個實施例的具有硅登陸彈簧的SLM的簡 化橫截面視圖。在圖7A中所示的橫截面視示了在偏置線上的登陸彈 簧710和登陸區(qū)域之間的接觸。參見在圖7B中圖示的簡化俯視圖，登陸 彈簧的尖端710的尺寸變窄以提供一定程度的柔性和撓性。對于本領域內(nèi) 的技術人員顯然，登陸彈簧的撓性提供了抵抗登陸區(qū)域中存在的靜摩擦力 的恢復力。當然，尖端710的具體尺寸取決于具體的應用。本領域內(nèi)的技 術人員將認識到許多變化、修改和替代。
也在圖7A中所示了由本發(fā)明的實施例提供的扭轉(zhuǎn)簧鉸鏈設計中的替 代品。本發(fā)明的實施例提供了鉸鏈設計中的變化，諸如具有放松的臨界尺 寸控制的水平鉸鏈720a或者垂直鉸鏈720b。使用隱藏鉸鏈設計，與傳統(tǒng) 的鉸鏈設計相比較，鉸鏈的有益的形狀和大小具有多種。因此，本發(fā)明的 實施例提供了大的設計窗口，其中，設計鉸鏈以提供期望的靈活性和剛 度。在下述申請中提供了對于在SLM中應用柔性登陸彈簧尖端來減小靜 摩擦力的其他內(nèi)容2006年4月1日授權(quán)的美國專利第7,026,695號，其 被共同轉(zhuǎn)讓，并且在此通過引用被包含以用于各種目的。
圖8圖示了按照本發(fā)明一個具體實施例的SLM。如上所述，在本發(fā)明 的一些實施例中，AR涂層是可選的。在圖8中圖示的SLM設計中，不在 偏置網(wǎng)格110b之上的區(qū)域810中提供AR涂層。也圖示了與先前的設計相 比較的附加結(jié)構(gòu)的去除。按照一些實施例，這些結(jié)構(gòu)的去除減少了機械干 擾和雜散反射(其可能降低系統(tǒng)對比度)的機會。在其他的實施例中，去 除了各種結(jié)構(gòu)，并且例如在偏置網(wǎng)格110b上形成AR涂層。本領域內(nèi)的技
術人員將認識到許多變化、修改和替代。
圖9圖示了按照本發(fā)明的一個實施例的具有硅鏡板電極的SLM的簡 化橫截面視圖。如圖9中所示，單晶硅層910被用作登陸結(jié)構(gòu)和電極。按 照本發(fā)明的實施例，由層910的外部部分限定的登陸結(jié)構(gòu)與偏置線接觸。用層910作為電極能夠?qū)崿F(xiàn)鏡板不導電的設計，在一些實施例中，在圖9 中圖示的設計通過減少從偏置線到電極的距離而減少SLM的操作電壓。
圖10A-10D圖示了按照本發(fā)明的一個替代實施例的、用于制造具有電 接觸點的SLM的處理流程的簡化橫截面視圖。如圖10A中所示，無定形 硅層210的部分1010被去除。在一個實施例中，使用硅蝕刻處理來掩蔽 和蝕刻無定形硅層以暴露出單晶硅鉸鏈，其是導電層。如下更全面所述， 開口 1010提供了單晶硅鉸鏈和隨后沉積的層之間的電傳導路徑。
圖10B圖示了按照本發(fā)明的一個實施例的反射和傳導層的形成。如圖 所示，執(zhí)行復合鈦種子層和鋁反射層212在鏡柱和鏡板上的沉積。對于本 領域內(nèi)的技術人員顯然，在鉸鏈的中間部分提供了單晶硅鉸鏈與復合 Ti/Al層(或者TiN/Ti層)之間的界面的電接觸。在一些實施例中，使用 類似于前述的金屬PVD處理來形成在圖10B中所示的共形層212。圖10C 圖示了按照本發(fā)明的一個實施例的鏡子釋放處理。如圖10C中所示，無定 形硅鏡子層210和反射/導電層212被圖案化和蝕刻以形成圖示的鏡子結(jié) 構(gòu)。如附圖標號1020所示，提供了單晶硅鉸鏈和反射/導電層之間的電接 觸。以類似于前述的方式，在鏡子釋放處理期間去除在圖10A和10B中圖 示的犧牲材料。
在由圖IOD圖示的替代實施例中，在無定形硅層210的沉積之前形成 導電和反射層1030。參見圖3H和31，可以在打開孔徑312后和在沉積無 定形硅層210之前執(zhí)行層1030的PVD形成，由此在處理流程中插入金屬 沉積處理。在一些實施例中，如上所述形成復合Ti/Al金屬層。如上所述 形成無定形硅層210以及頂部金屬層212。由單晶硅鉸鏈和層1030之間的 接觸提供電接觸。因此，由層1030和212執(zhí)行導電和光反射功能。對于 本領域內(nèi)的技術人員顯然，可以使用前述的處理步驟的許多來制造在圖 IOD中圖示的結(jié)構(gòu)，包括鏡子釋放處理。在圖IOD中圖示的實施例中，底 部金屬層1030作為鏡子電極，降低了操作電壓，并且提供了其他益處。
圖11圖示了按照本發(fā)明的一個實施例的硅/鋁合金鏡子的簡化橫截面 視圖。如圖11中所示，將無定形硅鏡層替換為硅/鋁合金層1110，其既導 電又反射。參見圖31和3J，取代在那些圖中圖示的層而制造硅/鋁合金鏡層1110。對于本領域內(nèi)的技術人員顯然，可以使用前述的處理步驟的許多 來制造在圖11中圖示的結(jié)構(gòu)，包括鏡子釋放處理。
圖12A-12D圖示了按照本發(fā)明的一個實施例的、用于制造具有平坦的 無定形硅鏡子的SLM的處理流程的簡化橫截面視圖。僅僅舉例，在圖 12A-12B中所示的處理可以用于執(zhí)行圖31中圖示的處理的變化方式。如圖 12A中圖示，在前述處理步驟(例如在圖3H中圖示的處理)中形成的犧 牲材料310上沉積無定形硅層1210。在一個實施例中，PVD處理用于形 成無定形硅層，其具有足夠的厚度以填充扭轉(zhuǎn)簧鉸鏈之上的區(qū)域312。根 據(jù)沉積條件，層1210的上表面中可以有非平面元件。
在圖12B中，圖示了用于形成平坦表面1220的平面化處理。按照本 發(fā)明的實施例，使用拋光或者CMP處理來平面化前面沉積的無定形硅 層。在圖12C中圖示了復合反射層212 (諸如Ti/Al)的形成，在圖12D 中圖示了鏡子釋放處理。使用諸如在圖12D中圖示的本發(fā)明的實施例，提 供了高光學質(zhì)量的SLM。例如，與在圖3L中所示的鏡子相比較，鏡子的 平坦上表面除了其他光學質(zhì)量外，還特別提供了高的填充率和更少的散 射。本領域內(nèi)的技術人員將認識到由這樣的設計提供的益處。
圖13A-13E圖示了按照本發(fā)明的一個實施例的、用于制造具有平坦的 復合鏡子的SLM的處理流程的簡化橫截面視圖。如圖13A中所示，在無 定形硅層210中形成開口 1010，以在鉸鏈和隨后沉積的層之間提供電接 觸。在圖13B中圖示了鎢沉積處理，填充了在鉸鏈之上的間隙，并且通過 上面圖示和討論的開口 1010而在鎢層1310和鉸鏈之間提供電接觸。雖然 鉤層1310的上表面被圖示為平面的，但是本發(fā)明不要求如此。如下所 述，在一些實施例中使用平面化處理以平面化鎢層1310。
圖13C圖示了鎢的CMP/回蝕處理，其將鎢的厚度減少到與無定形硅 層210的上表面對齊的水平。對于本領域內(nèi)的技術人員顯然，在通路插頭 應用中廣泛地使用鎢沉積和平面化處理。本發(fā)明的一些實施例使用這些處 理。在圖13D中圖示了復合反射層212 (諸如Ti/Al)的形成，在圖13E 中圖示了鏡子釋放處理。使用諸如在圖13E中圖示的本發(fā)明的實施例，與 參見圖12A-12D所述的那些類似，提供了高光學質(zhì)量的SLM。除了其他光學質(zhì)量外，鏡子的平坦表面還特別提供了高的填充率。另外，經(jīng)由填充 開口 1010的鎢插頭提供了在反射層和鉸鏈之間的電接觸。本領域內(nèi)的技 術人員將認識到由這樣的設計提供的益處。
圖14A-14B圖示了按照本發(fā)明的一個實施例的、用于制造具有低溫旋 涂玻璃(SOG)鏡子的SLM的處理流程的簡化橫截面視圖。如圖14A中 所示，形成低溫SOG層1410，填充如上所述形成的犧牲材料310之間的 間隙312。在圖14B中圖示了在低溫SOG層1410上形成反射層212以及 鏡子釋放處理。使用SOG處理，本發(fā)明的實施例以更少數(shù)量的步驟填充 了間隙312并形成平坦的鏡子表面。大體上如上所述形成偏置和其他電接 觸點。
圖15是圖示按照本發(fā)明的一個實施例的、制造光偏轉(zhuǎn)器件的處理的
簡化流程圖。所述方法包括提供基底(510)，并且在基底上形成平面
化的電介質(zhì)層(1512)。在一個實施例中，所述基底包括多個電極和相關 聯(lián)的電極驅(qū)動器。僅僅舉例，所述基底是CMOS基底，其具有集成電極、 存儲緩沖器、用于處理視頻信號的視頻顯示控制器、以及脈寬調(diào)制陣列。 其他實施例提供了適合于控制作為偏轉(zhuǎn)器件的微鏡陣列的其他部件。本領 域內(nèi)的技術人員將認識到許多變化、修改和替代。
在一個具體實施例中，形成平面化的電介質(zhì)層包括使用HDP處理 來沉積氧化層，并且使用CMP處理來平面化所沉積的氧化層。例如通過 熔化鋁觸點來在不損害CMOS基底的溫度下執(zhí)行氧化層的形成和平面化。 因此，在此所述的處理步驟中使用低溫處理。
所述方法還包括在平面化的電介質(zhì)層中形成空腔(1514);執(zhí)行層 轉(zhuǎn)移處理以將單晶硅層鍵合到平面化的電介質(zhì)層(1516);形成通過單晶 硅層和平面化的電介質(zhì)層的多個通路(1518);并且，形成通過所述多個 通路的多個電連接(1520)。在一個特定實施例中，所述多個通路包括 第一組通路，其提供到偏置線的導電路徑；以及，第二組通路，其提供到 偏置網(wǎng)格的導電路徑。因此，由所述通路提供多個獨立的導電路徑。所述 多個電連接包括通路插頭或者在單晶硅層和通路中沉積的共形金屬層。僅 僅舉例，所述共形金屬層可以是復合的Ti/Al層，其提供通路臺階覆蓋和偏置級與單晶硅層之間的電連接。
所述方法還包括形成耦接到基底的鉸鏈(1522);形成耦接到鉸鏈 的平面化的材料層(1524);并且，在平面化的材料層中形成空腔
(1526)。在一個特定實施例中，所述方法包括通過圖案化而形成上電 極；并且去除單晶硅層的一部分?？梢酝瑫r或者以兩個獨立的處理步驟來
執(zhí)行鉸鏈和上電極的形成。在使用兩個處理步驟的實施例中，可以例如使 用不同的臨界尺寸值的不同光刻處理，使用具有比用于限定上電極的分辨 率更高的分辨率的光刻處理來限定鉸鏈。在一些實施例中，所述平面化的 材料層包括光刻膠，其嵌入下方的層，并且在隨后的處理步驟期間使用公 知的光刻膠去除處理和工具來去除所述光刻膠。
所述方法還包括形成包括硅材料的鏡子結(jié)構(gòu)(1528);形成鏡子涂 層(1530);并且，釋放鏡子結(jié)構(gòu)(1532)。鏡子結(jié)構(gòu)的形成可以包括 使用在小于攝氏150度的溫度下執(zhí)行的處理來沉積和平面化無定形硅鏡 層。在一個具體實施例中，所述鏡子涂層包括復合Ti/Al層，并且使用氧
等離子體灰化處理來釋放所述硅鏡層。
上述的步驟序列提供了按照本發(fā)明的一個實施例的一種用于制造諸如
SLM的光偏轉(zhuǎn)器件的方法。如圖所示，所述方法使用步驟的組合，包括形 成可移動微鏡結(jié)構(gòu)的方式。也可以提供其他的替代，其中，在不脫離權(quán)利 要求的范圍的情況下，可以增加步驟，去除一個或多個步驟，或者以不同 的順序來提供一個或多個步驟?？梢栽诒菊f明書中找到本發(fā)明的進一步的 細節(jié)。
還應明白，在此所述的示例和實施例僅僅用于說明性的目的，本領域 技術人員會想到按照其的各種修改或者改變，它們被包括在本發(fā)明的精神 和范圍內(nèi)。
權(quán)利要求
1.一種用于顯示應用的光偏轉(zhuǎn)器件，所述光偏轉(zhuǎn)器件包括半導體基底，其包括上表面區(qū)域；一個或多個電極器件，其被設置以覆在所述上表面區(qū)域之上；鉸鏈器件，其包括硅材料并耦接至所述上表面區(qū)域；間隙，其界定在所述上表面區(qū)域與所述鉸鏈器件之間；以及鏡子結(jié)構(gòu)，其包括耦接至所述鉸鏈器件的柱部分，以及耦接至所述柱部分并覆在所述鉸鏈器件之上的鏡板部分。
2. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述硅材料包括單晶硅。
3. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述鏡結(jié)構(gòu)的所述柱部 分連接至所述鉸鏈器件的解理表面。
4. 根據(jù)權(quán)利要求3所述的光偏轉(zhuǎn)器件，其中，所述鉸鏈器件的所述解 理表面與氫離子注入線共面。
5. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，還包括覆在所述鏡結(jié)構(gòu)的一部 分上的反射層。
6. 根據(jù)權(quán)利要求5所述的光偏轉(zhuǎn)器件，其中，所述反射層包括復合的 豫1層。
7. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)包括適于 對入射輻射進行反射的拋光表面。
8. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)包括特征 在于表面粗糙度的表面，所述表面粗糙度小于或等于約25 A RMS。
9. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述半導體基底包括 CMOS基底。
10. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述一個或多個電極 器件包括多級電極，所述多級電極包括耦接至所述半導體基底的第一層以 及耦接至所述第一層并延伸到離所述基底預定高度的第二層。
11. 根據(jù)權(quán)利要求IO所述的光偏轉(zhuǎn)器件，其中，所述第二級以及所述 鉸鏈器件是利用單片材料來制造的。
12. 根據(jù)權(quán)利要求11所述的光偏轉(zhuǎn)器件，其中，所述單片材料是單晶硅層。
13. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)包括硅 材料。
14. 根據(jù)權(quán)利要求13所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)的所述 硅材料包括無定形硅。
15. 根據(jù)權(quán)利要求13所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)的所述 硅材料包括多晶硅層。
16. 根據(jù)權(quán)利要求13所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)的所述 硅材料包括硅/金屬合金。
17. 根據(jù)權(quán)利要求16所述的光偏轉(zhuǎn)器件，其中，所述硅/金屬合金包括 硅/Al合金。
18. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)包括金 屬材料。
19. 根據(jù)權(quán)利要求18所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)的所述 金屬材料包括鎢。
20. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，其中，所述鉸鏈器件適于允 許所述鏡子結(jié)構(gòu)從第一區(qū)域運動至第二區(qū)域。
21. 根據(jù)權(quán)利要求20所述的光偏轉(zhuǎn)器件，其中，所述第一區(qū)域與所述 鏡子結(jié)構(gòu)傾斜約15。角度的位置相關，而所述第二區(qū)域與所述鏡子結(jié)構(gòu)傾 斜約-15°角度的位置相關。
22. 根據(jù)權(quán)利要求1所述的光偏轉(zhuǎn)器件，還包括一個或多個登陸結(jié) 構(gòu)，其耦接至所述半導體基底并適于阻止所述鏡子結(jié)構(gòu)的運動。
23. 根據(jù)權(quán)利要求22所述的光偏轉(zhuǎn)器件，其中，所述鏡子結(jié)構(gòu)的所述 運動在約15。的角度以及在約-15。的角度處被制動。
24. —種用于顯示應用的空間光調(diào)制器，所述空間光調(diào)制器包括 半導體基底，其包括上表面區(qū)域；一個或多個多級電極器件，其被設置以覆在所述上表面區(qū)域之上，其 中，所述一個或多個多級電極器件包括第一級及第二級；絕緣層，其覆在所述一個或多個多級電極器件的所述第一級之上；鉸鏈器件，其耦接至所述絕緣層，其中，所述鉸鏈器件包括硅材料， 并且與所述一個或多個多級電極器件的所述第二級共面；第一間隙，其界定在所述半導體基底與所述鉸鏈器件之間；鏡子結(jié)構(gòu)，其包括硅材料，所述鏡子結(jié)構(gòu)覆在所述鉸鏈器件的一部分 之上，并且適于從第一位置運動至第二位置；第二間隙，其界定在所述一個或多個多級電極器件的所述第一級與所 述鏡子結(jié)構(gòu)之間；以及第三間隙，其界定在所述一個或多個多級電極器件的所述第二級與所 述鏡子結(jié)構(gòu)之間。
25. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，還包括第一組通路，其提 供所述一個或多個多級電極器件的所述第一級與所述一個或多個多級電極 器件的所述第二級之間的電連接。
26. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，還包括第二組通路，其提供耦接至所述半導體基底的偏置結(jié)構(gòu)與所述鉸鏈器件之間的電連接。
27. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述絕緣層包括 HDP氧化層。
28. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述第一間隙提供 開口區(qū)域，用于使所述鉸鏈器件響應于由所述一個或多個多級電極器件提供的電信號而旋轉(zhuǎn)。
29. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述第二間隙及所述第三間隙提供開口區(qū)域，用于使所述鏡子結(jié)構(gòu)響應于由所述一個或多個 多級電極器件提供的電信號而旋轉(zhuǎn)。
30. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，還包括一個或多個登陸結(jié) 構(gòu)，其耦接至所述半導體基底并適于在所述第一位置或所述第二位置中至 少一個位置處接觸所述鏡子結(jié)構(gòu)。
31. 根據(jù)權(quán)利要求30所述的空間光調(diào)制器，其中，所述一個或多個登陸結(jié)構(gòu)的上部包括與所述鉸鏈器件共面的層。
32. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述鏡子結(jié)構(gòu)的所 述硅材料包括無定形硅。
33. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述鏡子結(jié)構(gòu)的所 述硅材料包括多晶硅層。
34. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述鏡子結(jié)構(gòu)的所 述硅材料包括硅/金屬合金。
35. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中，所述硅/金屬合金包 括硅/Al合金。
36. 根據(jù)權(quán)利要求34所述的空間光調(diào)制器，其中所述鉸鏈結(jié)構(gòu)的所述硅材料包括單晶石
37. 根據(jù)權(quán)利要求36所述的空間光調(diào)制器，其中，所述鏡子結(jié)構(gòu)耦接 至所述鉸鏈器件的解理表面。
38. 根據(jù)權(quán)利要求37所述的空間光調(diào)制器，其中 所述鉸鏈器件的所述解理表面與氫離子注入線共面。
39. 根據(jù)權(quán)利要求24所述的空間光調(diào)制器，其中 所述第一位置的特征在于約15°的第一轉(zhuǎn)角，并且所述第二位置的特征在于約-15。的第二轉(zhuǎn) 角。
40. —種用于顯示應用的光偏轉(zhuǎn)器件的陣列，所述陣列包括 半導體基底，其包括以陣列形式布置為單元陣列的多個電極器件，和 鍵合區(qū)域；多個鉸鏈器件，其包括硅材料，所述多個鉸鏈器件中每一者包括鍵合 部分及沉積界面，其中，所述多個鉸鏈器件的所述鍵合部分鍵合至所述半 導體基底的所述鍵合區(qū)域的一部分；間隙，其界定在所述多個電極器件與所述多個鉸鏈器件之間；以及 多個鏡子結(jié)構(gòu)，所述多個鏡子結(jié)構(gòu)中每一者包括耦接至所述多個鉸鏈器件的所述沉積界面的柱區(qū)域，和 覆在所述多個電極器件的所述單元陣列的單元上的鏡板。
41. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個電極 器件包括多個多級電極器件。
42. 根據(jù)權(quán)利要求41所述的光偏轉(zhuǎn)器件的陣列，還包括第一組通路， 其提供所述多個多級電極器件的第一級與所述多個多級電極器件的第二級 之間的電連接。
43. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，還包括第二組通路， 其提供連接至所述半導體基底的偏置結(jié)構(gòu)與所述鉸鏈器件之間的電連接。
44. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，還包括多個登陸結(jié) 構(gòu)，其以陣列形式布置為單元陣列，并耦接至所述半導體基底。
45. 根據(jù)權(quán)利要求44所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個登陸 結(jié)構(gòu)適于對所述多個鏡子結(jié)構(gòu)的運動進行制動。
46. 根據(jù)權(quán)利要求44所述的光偏轉(zhuǎn)器件的陣列，還包括多個多級電極 器件，其中，所述多個登陸結(jié)構(gòu)包括與所述多個多級電極器件的級共面的 層。
47. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個鉸鏈器件包括單晶硅材料。
48. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個鏡子 結(jié)構(gòu)包括硅材料。
49. 根據(jù)權(quán)利要求48所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個鏡子 結(jié)構(gòu)的所述硅材料包括無定形硅材料。
50. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個鏡子結(jié)構(gòu)包括金屬鏡子材料。
51. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述間隙提供了開口區(qū)域，所述開口區(qū)域適于在所述多個鉸鏈器件的每一者旋轉(zhuǎn)過程中 接收所述多個鉸鏈器件中每一者的一部分。
52. 根據(jù)權(quán)利要求51所述的光偏轉(zhuǎn)器件的陣列，其中，所述多個鉸鏈器件中每一者的旋轉(zhuǎn)是響應于由所述多個電極器件提供的電信號而發(fā)生 的。
53. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，還包括覆在所述多個電極器件的一部分之上的絕緣層。
54. 根據(jù)權(quán)利要求53所述的光偏轉(zhuǎn)器件的陣列，其中，所述絕緣層包 括HDP氧化層。
55. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述半導體基 底包括CMOS基底。
56. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，每個所述硅鏡 子結(jié)構(gòu)適于從特征在于約15°轉(zhuǎn)角的第一位置運動至特征在于約-15°轉(zhuǎn)角的 第二位置。
57. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述半導體基 底的所述鍵合區(qū)域特征在于由在8"半導體基底上約100/mi的基底彎曲所 限定的全局平面性。
58. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述半導體基 底的所述鍵合區(qū)域特征在于約5,000 A的模具平面性。
59. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述單元陣列 特征在于小于或等于約10.8/mi的節(jié)距。
60. 根據(jù)權(quán)利要求59所述的光偏轉(zhuǎn)器件的陣列，其中，所述單元陣列 特征在于小于或等于約9.0/mi的節(jié)距。
61. 根據(jù)權(quán)利要求40所述的光偏轉(zhuǎn)器件的陣列，其中，所述單元陣列 特征在于不大于1920X 1080的高密度陣列尺度。
62. —種用于顯示應用的微鏡，所述微鏡包括 半導體基底，其包括電極器件層及鍵合區(qū)域；鉸鏈器件，其包括鍵合至所述半導體基底的所述鍵合區(qū)域的硅材料， 其中，所述鉸鏈器件包括與所述半導體基底的所述鍵合區(qū)域相對的沉積界 面；鏡柱，其耦接至所述沉積界面，并延伸到離所述半導體基底預定距離 處；以及鏡板，其耦接至所述鏡柱并覆在所述電極器件層之上。
63. 根據(jù)權(quán)利要求62所述的微鏡，其中，所述半導體基底的所述鍵合 區(qū)域特征在于在2/mi乘2/mi的掃描面積上小于5 A的局部微粗糙度。
64. 根據(jù)權(quán)利要求62所述的微鏡，其中，所述鉸鏈器件包括單晶硅材料。
65. 根據(jù)權(quán)利要求64所述的微鏡，其中，所述沉積界面包括解理表面。
66. 根據(jù)權(quán)利要求65所述的微鏡，其中，所述解理表面與氫離子注入 線共面。
67. 根據(jù)權(quán)利要求62所述的微鏡，其中，所述鏡柱包括硅材料。
68. 根據(jù)權(quán)利要求67所述的微鏡，其中，所述硅材料包括無定形硅。
69. 根據(jù)權(quán)利要求62所述的微鏡，還包括布置在所述鉸鏈器件與所述 鏡柱之間的粘結(jié)層。
70. 根據(jù)權(quán)利要求69所述的微鏡，其中，所述粘結(jié)層包括鈦。
71. 根據(jù)權(quán)利要求62所述的微鏡，其中，所述鉸鏈器件特征在于從約 40/xN-Aim至約100juN卞m的扭轉(zhuǎn)剛度。
72. 根據(jù)權(quán)利要求62所述的微鏡，其中，所述鏡板特征在于小于 80/mi的周長。
73. —種用于制造空間光調(diào)制器的多層半導體結(jié)構(gòu)，所述多層半導體 結(jié)構(gòu)包括-半導體基底，其包括多個偏置電極器件以及多個激活電極器件； 氧化層，其耦接至所述半導體基底，并包括從所述半導體基底延伸到 預定高度的鍵合界面，其中，所述氧化層還包括從所述多個激活電極器件 中的第一激活電極器件向所述鍵合界面延伸的第一部分以及從所述多個激 活電極器件中的第二激活電極器件向所述鍵合界面延伸的第二部分，從而 形成與所述多個偏壓電極器件之一相鄰并且處在所述第一部分與所述第二 部分之間的無氧化區(qū)；以及硅層，其鍵合至所述氧化層的所述鍵合界面。
74. 根據(jù)權(quán)利要求73所述的多層半導體結(jié)構(gòu)，其中，所述多個偏壓電 極承載偏置電壓，并且所述多個激活電極承載尋址電壓。
75. 根據(jù)權(quán)利要求73所述的多層半導體結(jié)構(gòu)，其中，所述半導體基底 的所述鍵合區(qū)域特征在于在2/mi乘2/mi的掃描面積上小于5 A的局部微粗糙度。
76. 根據(jù)權(quán)利要求73所述的多層半導體結(jié)構(gòu)，其中，所述鍵合區(qū)域特 征在于由在8"半導體基底上約100pm的基底彎曲所界定的全局平面性。
77. 根據(jù)權(quán)利要求73所述的多層半導體結(jié)構(gòu)，其中，所述氧化層包括 硅氧化層。
78. 根據(jù)權(quán)利要求77所述的多層半導體結(jié)構(gòu)，其中，所述硅氧化層包 括HDP氧化層。
79. 根據(jù)權(quán)利要求73所述的多層半導體結(jié)構(gòu)，其中，所述硅層包括單 晶石圭層。
全文摘要
一種用于顯示應用的光偏轉(zhuǎn)器件。所述光偏轉(zhuǎn)器件包括具有上表面區(qū)域的半導體基底(105)以及一個或多個電極器件(112)，電極器件被設置以覆在上表面區(qū)域之上。該光偏轉(zhuǎn)器件還包括鉸鏈器件(214)，鉸鏈器件包括硅材料并連接至所述上表面區(qū)域。該光偏轉(zhuǎn)器件還包括間隙，其界定在上表面區(qū)域與鉸鏈器件(214)之間；以及鏡子結(jié)構(gòu)，其包括連接至鉸鏈器件(214)的柱部分(208)，以及連接至柱部分(208)并覆在鉸鏈器件(214)之上的鏡板部分(212)。
文檔編號G02B26/00GK101297227SQ200680040202
公開日2008年10月29日 申請日期2006年10月26日 優(yōu)先權(quán)日2005年10月28日
發(fā)明者烏克·吉, 威廉·斯潘塞·沃利三世, 曉 楊, 葉 王, 王宇翔, 賈斯廷·艾倫·佩恩, 陳東敏, 霍華德·沃 申請人:明銳有限公司