專利名稱：電平移位器電路、驅(qū)動(dòng)電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及恰當(dāng)?shù)厥褂糜诘碗妷航涌诘鹊碾娖揭莆黄麟娐贰⒕邆湓撾娖揭莆黄麟娐返尿?qū)動(dòng)電路及具備該驅(qū)動(dòng)電路的顯示裝置。
背景技術(shù)：
近年來，作為小型便攜終端或手機(jī)的顯示裝置，廣泛使用液晶圖像顯示裝置。在這些設(shè)備中，為充實(shí)所謂便攜的功能，非常強(qiáng)烈地要求低的電耗。因此，希望降低用來驅(qū)動(dòng)液晶圖像顯示裝置的驅(qū)動(dòng)電路的電耗。
在液晶圖像顯示裝置的掃描信號(hào)線驅(qū)動(dòng)用的掃描信號(hào)線驅(qū)動(dòng)電路中，在用于驅(qū)動(dòng)的時(shí)鐘信號(hào)的電壓低于掃描線驅(qū)動(dòng)電路的電源電壓時(shí)，為將時(shí)鐘信號(hào)的電壓升高到電源電路，廣泛使用電平移位器電路。另外，近年來，開發(fā)了在玻璃基板上總括地做成像素及其驅(qū)動(dòng)電路的低溫多晶硅驅(qū)動(dòng)器單板機(jī)。
但是，用這種低溫多晶硅構(gòu)成的晶體管的性能(閾值電壓值Vth，電子移動(dòng)度μ)，較之硅基板上形成的電路即一般稱為IC的電路為低。特別是閾值電壓Vth增大了。
用這種晶體管構(gòu)成上述的電平移位器電路時(shí)，以往是取以下那樣的構(gòu)成。圖38示出將電壓低于驅(qū)動(dòng)電壓的2種時(shí)鐘信號(hào)升壓到驅(qū)動(dòng)電壓的從來例的電平移位器電路的電路圖，圖39示出其時(shí)序圖。
圖39示出作為2種時(shí)鐘信號(hào)的各時(shí)鐘信號(hào)CKa·CKb。各時(shí)鐘信號(hào)CKa·CKb以高電平期間作為有效期間，低電平期間作為非有效期間，具有高電平期間互不重疊那樣的相位。
另外，Vdd0表示低于驅(qū)動(dòng)電壓的時(shí)鐘信號(hào)的高電平期間的電壓與低電平期間的電壓的電位差，Vdd1表示將低于驅(qū)動(dòng)電壓的各時(shí)鐘信號(hào)CKa·CKb升壓到驅(qū)動(dòng)電壓的各輸出信號(hào)OUTa·OUTb的高電平期間的電壓與低電平期間的電壓的電位差。
圖38的電平移位器電路，具備進(jìn)行時(shí)鐘信號(hào)CKa的電平移位的第1電平移位器LSa和進(jìn)行時(shí)鐘信號(hào)CKb的電平移位的第2電平移位器LSb。第1電平移位器LSa和第2電平移位器LSb各自由補(bǔ)償部151與電平移位部152構(gòu)成。
圖38的第1電平移位器LSa和第2電平移位器LSb各自的補(bǔ)償部151，包括P溝道MOS晶體管構(gòu)成的恒流電源晶體管P1和N溝通道MOS晶體管N1(以下稱作晶體管N1)。
恒流電源晶體管P1的源極連接驅(qū)動(dòng)電源Vdd，恒流電源晶體管P1的柵極連接電源Vss(時(shí)鐘信號(hào)CKa·CKb的低電平)。恒流電源晶體管P1的漏極連接晶體管N1的漏極和柵極、電平移位部152具備的N溝通道MOS晶體管N2的柵極，晶體管N1的源極連接電源Vss。
圖38的第1電平移位器LSa和第2電平移位器LSb各自的電平移位部152，包括P溝道MOS晶體管構(gòu)成的恒流電源晶體管P2和N溝通道MOS晶體管N2(以下稱作晶體管N2)及各倒相器I1·I2。
恒流電源晶體管P2的柵極連接電源Vss，恒流電源晶體管P2的漏極連接晶體管N2的漏極和倒相器I1的輸入端，恒流電源晶體管P2的源極連接驅(qū)動(dòng)電源Vdd。
晶體管N2的源極上，在第1電平移位器SLa中是輸入低于驅(qū)動(dòng)電源Vdd的電壓(稱驅(qū)動(dòng)電壓Vdd)的2種時(shí)鐘信號(hào)CKa·CKb之中的CKa，在第2電平移位器SLb中是輸入CKb。
倒相器I1的輸出端連接倒相器I2的輸入端，從倒相器I2輸出端的輸出，在第1電平移位器LSa是輸出第1電平移位器LSa的輸出信號(hào)OUTa，在第2電平移位器LSb是輸出第2電平移位器LSb的輸出信號(hào)OUTb。
下面，說明電平移位器電路的動(dòng)作。第1電平移位器LSa和第2電平移位器LSb，由各自的補(bǔ)償部151對晶體管N2柵極施加驅(qū)動(dòng)電壓Vdd與電源Vss的電壓(稱電源電壓Vss)之間的電壓，作為電平移位動(dòng)作用的電壓。稱該電壓為補(bǔ)償電壓。補(bǔ)償電壓在正常狀態(tài)中為晶體管N1的閾值電壓值Vth或比閾值電壓值Vth高出若干的電壓。
第1電平移位器LSa和第2電平移位器LSb各自的電平移位部152中，流過恒流電源晶體管P2的定電流ia流向恒流電源晶體管P2的漏極與倒相器I1的輸入端的連接點(diǎn)，設(shè)沿此方向流動(dòng)的電流為正。
流過晶體管N2的電流ib，在各第1電平移位器LSa和第2電平移位器LSb，向低于驅(qū)動(dòng)電壓Vdd的電壓的2種時(shí)鐘信號(hào)CKa·CKb的輸入端流動(dòng)，設(shè)沿此方向流動(dòng)的電流為正。從恒流電源晶體管P2的漏極與倒相器I1輸入端的連接點(diǎn)流入倒相器I1的電流為ic，設(shè)沿此方向流動(dòng)的電流為正。
由補(bǔ)償部151施加的補(bǔ)償電壓，施加到表示與晶體管N1實(shí)質(zhì)上同樣性能的晶體管N2的柵極，因此晶體管N2的柵極上施加了晶體管N2的閾值電壓值Vth或比閾值電壓值Vth高出若干的電壓。對應(yīng)于輸入到晶體管N2的源極的時(shí)鐘信號(hào)CKa或CKb的電壓的某些變化，能控制流過晶體管N2的電流。
時(shí)鐘信號(hào)CKa或CKb的電壓為低電平時(shí)，加到晶體管N2的柵極·源極間的電位差為晶體管N2的閾值電壓值Vth或比閾值電壓Vth大出若干，故晶體管N2為導(dǎo)通狀態(tài)。晶體管N2的導(dǎo)通狀態(tài)中，正常電流ia流向輸入到晶體管N2的源極的時(shí)鐘信號(hào)CKa或CKb端子的一方(貫通電流)。
另外，將從恒流電源晶體管P2的漏極與倒相器I1的輸入端的連接點(diǎn)流入倒相器I1的方向設(shè)定為正的電流ic，成為流向輸入到晶體管N2的源極的時(shí)鐘信號(hào)CKa或CKb的端子一方的引入電流，因此成為負(fù)的電流。
因此，在倒相器I1中構(gòu)成的MOS晶體管的柵極所充電的電荷被放電，電位下降，當(dāng)電壓從倒相器I1的邏輯反轉(zhuǎn)電壓下降時(shí)，就將驅(qū)動(dòng)電壓Vdd的電壓輸出到倒相器I2的輸入端。其結(jié)果，倒相器I2的輸出信號(hào)OUTa或OUTb的電壓成為電源電壓Vss(時(shí)鐘信號(hào)CKa·CKb的低電平)。
其次，在時(shí)鐘信號(hào)CKa或CKb的電壓為高電平時(shí)，施加到晶體管N2的柵·源間的電位差為小于晶體管N2的閾值電壓值Vth，因此流過晶體管N2的電流ib為零，或者幾乎沒有電流。
因此，流到恒流電源晶體管P2的漏極與倒相器I1的輸入端的連接點(diǎn)的定電流ia的大部分，流向倒相器I1的輸入端，故電流ic為正的電流。其結(jié)果，倒相器I1中構(gòu)成的MOS晶體管的柵極充電正電荷，該MOS晶體管的柵極電壓上升。
若該MOS晶體管的柵極電壓超過倒相器I1的邏輯反轉(zhuǎn)電壓，則輸出電源電壓Vss到倒相器I2的輸入端，其結(jié)果，倒相器I2輸出驅(qū)動(dòng)電壓Vdd。
這樣一來，將電壓低于驅(qū)動(dòng)電壓Vdd的時(shí)鐘信號(hào)CKa或CKb的、處于高的狀態(tài)的電壓升壓到驅(qū)動(dòng)電壓Vdd，作為輸出電壓OUTa或OUTb輸出。
如上所述，通過用升壓后的時(shí)鐘信號(hào)，使例如日本國公開特許公報(bào)的特開2001-135093號(hào)公報(bào)(
公開日2001年5月18日)所述的電平移位器動(dòng)作，能驅(qū)動(dòng)液晶圖像顯示裝置的掃描線驅(qū)動(dòng)電路。
但是，在用圖38的電平移位器電路，構(gòu)成特開2001-135093號(hào)公報(bào)所述的電平移位器時(shí)，第1電平移位器LSa和第2電平移位器LSb那樣的、構(gòu)成電平移位器電路的多個(gè)電平移位器，便在補(bǔ)償部151的恒流電源晶體管P1和晶體管N1、電平移位部152的恒流電源晶體管P2和晶體管N2等的晶體管，一邊流過電流一邊工作。
這時(shí)，即使在時(shí)鐘信號(hào)不必要的期間，也就是時(shí)鐘信號(hào)非有效期間，上述多個(gè)晶體管也消耗電力，因此存在電平移位器電路妨礙低電耗化的問題。其結(jié)果，液晶圖像顯示裝置的電耗增大，小型便攜終端和手機(jī)的電池等的電力消耗大的結(jié)果，其使用時(shí)間就縮短。
作為解決這種問題的技術(shù)，在日本國公開特許公報(bào)的特開2004-46085號(hào)公報(bào)(
公開日2004年2月12日)中記述了這樣的技術(shù)在輸入高電平期間互不重疊的2種時(shí)鐘信號(hào)的2個(gè)電平移位器中，在一方的時(shí)鐘信號(hào)為有效期間時(shí)，使輸入另一方時(shí)鐘信號(hào)的電平移位器的動(dòng)作停止，從而在一方的時(shí)鐘信號(hào)的非有效期間中，削減了正當(dāng)另一方時(shí)鐘信號(hào)的有效期間的特定期間的電耗。
即是說，在特開2004-46085號(hào)公報(bào)的技術(shù)中，對輸入高電平期間互不重疊的2種時(shí)鐘信號(hào)的2個(gè)電平移位器，分別設(shè)置控制用晶體管和控制用配線，當(dāng)一方的電平移位器的輸出信號(hào)為高電平時(shí)，阻止流過另一方的電平移位器的補(bǔ)償部和電平移位部的貫通電流，從而使另一方的電平移位器的電平移位動(dòng)作停止。這樣一來，對于一方的時(shí)鐘信號(hào)的非有效期間中，正當(dāng)另一方的時(shí)鐘信號(hào)的有效期間的特定期間，削減了伴隨電平移位動(dòng)作的電耗。
但是，特開2004-46085號(hào)公報(bào)的技術(shù)中，雖在一方的時(shí)鐘信號(hào)有效期間時(shí)，能停止輸入另一方的時(shí)鐘信號(hào)的電平移位器的動(dòng)作，但輸入有效期間的時(shí)鐘信號(hào)的電平移位器照樣繼續(xù)動(dòng)作。即是說在輸入電平移位器的時(shí)鐘信號(hào)為有效的期間中，該電平移位器繼續(xù)動(dòng)作。
這時(shí)，在輸入有效期間的時(shí)鐘信號(hào)的電平移位器中，正常電流繼續(xù)流過補(bǔ)償部151的恒流電源晶體管P1和晶體管N1、電平移位部152的恒流電源晶體管P2和晶體管N2等的晶體管。
因此，在時(shí)鐘信號(hào)為有效的期間，因在輸入該時(shí)鐘信號(hào)的電平移位器中消耗電力，妨礙了相應(yīng)的電平移位器電路的低電耗化。其結(jié)果，具備上述的電平移位器電路的液晶圖像顯示裝置等中電耗增大。另外，例如在小型便攜終端和手機(jī)中，因電池等的電力消耗大，可使用時(shí)間就縮短。
另外，在特開2004-46085號(hào)公報(bào)的技術(shù)中，以對2個(gè)電平移位器分別輸入高電平期間互不重疊的2種時(shí)鐘信號(hào)作為前提。但是，作為決定使電平移位器的動(dòng)作停止的定時(shí)用的信號(hào)，有時(shí)不一定適合用這樣的2種時(shí)鐘信號(hào)。

發(fā)明內(nèi)容
本發(fā)明鑒于上述從來的各種問題，其目的在于提供能降低電耗的電平移位器電路，具備該電平移位器電路的驅(qū)動(dòng)電路，以及具備該驅(qū)動(dòng)電路的顯示裝置。
為解決上述課題，本發(fā)明的電平移位器電路，具備電平移位器，該電平移位器用來進(jìn)行將輸入的時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平或低電平的一方的電平，同時(shí)將所述時(shí)鐘信號(hào)的低電平變換為所述電源電壓的高電平或低電平的另一方的電平的電平移位動(dòng)作，并輸出上述電平移位后的輸出信號(hào)，其中具備電平移位器控制單元，該電平移位器控制單元用來在進(jìn)行從上述時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位的期間中的特定期間，使上述電平移位動(dòng)作停止；以及輸出控制單元，該輸出控制單元用來使電平移位動(dòng)作停止中的上述輸出信號(hào)的電平，保持在該電平移位動(dòng)作停止前的狀態(tài)。另外，上述時(shí)鐘信號(hào)的有效期間可以是高電平期間，或者也可以是低電平期間。
根據(jù)上述構(gòu)成，上述電平移位器控制單元，在進(jìn)行向時(shí)鐘信號(hào)的有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中，使上述電平移位器的電平移位動(dòng)作停止。而輸出控制單元，使電平移位動(dòng)作停止中的輸出信號(hào)的電平，保持在停止該電平移位動(dòng)作前的狀態(tài)，即保持在上述時(shí)鐘信號(hào)有效所對應(yīng)的輸出信號(hào)的電平上。
這樣一來，上述電平移位器的輸出信號(hào)在有效期間中，能停止電平移動(dòng)作，因此能削減電平移位器電路的電耗。而且，即使在停止電平移位動(dòng)作的期間中也能保持電平移位器的輸出信號(hào)為電平移位動(dòng)作停止前的狀態(tài)，因此能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)連接于電平移位器的次級的電路。
另外，為解決上述課題，本發(fā)明的電平移位器電路，時(shí)鐘信號(hào)每個(gè)具備電平移位器，該電平移位器用來進(jìn)行將具有高電平期間互不重疊的相位和低電平期間互不重疊的相位中任一方的多種上述時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平和低電平的一方電平，同時(shí)將上述時(shí)鐘信號(hào)的低電平變換為所述電源電壓的高電平和低電平的另一方電平的電平移位動(dòng)作，并輸出所述電平移位后的輸出信號(hào)，其中具備有效期間檢測單元，該有效期間檢測單元用來檢測輸入到所述各電平移位器的上述時(shí)鐘信號(hào)是有效期間還是非有效期間；電平移位器控制單元，該電平移位器控制單元用來對輸入有效期間的上述時(shí)鐘信號(hào)的電平移位器，在進(jìn)行從上述時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中的特定期間，使上述電平移位動(dòng)作停止；以及輸出控制單元，該輸出控制單元用來使所述電平移位動(dòng)作停止中的電平移位器的輸出信號(hào)的電平，保持在電平移位動(dòng)作停止前的狀態(tài)。另外，上述時(shí)鐘信號(hào)的有效期間可以是高電平期間，或者也可以是低電平期間。
根據(jù)上述構(gòu)成，上述電平移位器控制單元，對輸入上述有效的時(shí)鐘信號(hào)的電平移位器，在進(jìn)行向時(shí)鐘信號(hào)的有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中，使上述電平移位器的電平移位動(dòng)作停止。而輸出控制單元，使電平移位動(dòng)作停止中的電平移位器的輸出信號(hào)的電平，保持在停止該電平移位動(dòng)作前的狀態(tài)，即保持在上述時(shí)鐘信號(hào)有效所對應(yīng)的輸出信號(hào)的電平上。
這樣一來，上述電平移位器的輸出信號(hào)在有效期間中，能停止電平移動(dòng)作，因此能削減電平移位器電路的電耗。而且，即使在停止電平移位動(dòng)作的期間中也能保持電平移位器的輸出信號(hào)為電平移位動(dòng)作停止前的狀態(tài)，因此能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)連接于電平移位器的次級的電路。
本發(fā)明的驅(qū)動(dòng)電路，是包括多條掃描信號(hào)線、多條數(shù)據(jù)信號(hào)線、以及多個(gè)像素的顯示裝置所具備的、與預(yù)定周期的第1時(shí)鐘信號(hào)同步地對各掃描信號(hào)線輸出掃描信號(hào)的掃描信號(hào)線驅(qū)動(dòng)電路，或者，從表示與預(yù)定周期的第2時(shí)鐘信號(hào)同步地輸入的所述各像素的顯示狀態(tài)的視頻信號(hào)中，提取給連接到提供所述掃描信號(hào)的所述掃描信號(hào)線的所述各像素的數(shù)據(jù)信號(hào)，并輸出到所述各數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，其中，包括上述任一項(xiàng)所述的電平移位器電路，并用所述電平移位器電路對所述第1時(shí)鐘信號(hào)或第2時(shí)鐘信號(hào)進(jìn)行電平移位。
根據(jù)上述的構(gòu)成，能削減對上述第1時(shí)鐘信號(hào)或第2時(shí)鐘信號(hào)進(jìn)行電平移位用的電平移位器電路的電耗，因此能降低驅(qū)動(dòng)電路的電耗。
為解決上述課題，本發(fā)明的顯示裝置，具備上述的任一個(gè)驅(qū)動(dòng)電路。這樣一來，能實(shí)現(xiàn)電耗低的顯示裝置。


圖1示出本發(fā)明的一實(shí)施形態(tài)的電平移位器電路構(gòu)成的方框圖。
圖2示出本發(fā)明的一實(shí)施形態(tài)的顯示裝置的構(gòu)成的方框圖。
圖3示出具備本發(fā)明的一實(shí)施形態(tài)的電平移位器電路的電平移位器組的構(gòu)成方框圖。
圖4示出本發(fā)明的一實(shí)施形態(tài)的顯示裝置中的像素構(gòu)成的方框圖。
圖5為本發(fā)明的一實(shí)施形態(tài)的電平移位器電路的時(shí)序圖。
圖6示出本發(fā)明的一實(shí)施形態(tài)的顯示裝置所具備的源電平移位器的構(gòu)成方框圖。
圖7示出本發(fā)明的一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的構(gòu)成方框圖。
圖8示出本發(fā)明的一實(shí)施形態(tài)的電平移位器電路所具備的置位復(fù)位觸發(fā)器的構(gòu)成電路圖。
圖9示出本發(fā)明的一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器的構(gòu)成例的電路圖。
圖10示出本發(fā)明的一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器的另一構(gòu)成例的電路圖。
圖11為本發(fā)明的一實(shí)施形態(tài)的電平移位器電路中具備圖10所示的電平移位器時(shí)的時(shí)序圖。
圖12示出本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路構(gòu)成的方框圖。
圖13為本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路的時(shí)序圖。
圖14示出本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的構(gòu)成方框圖。
圖15示出本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的另一構(gòu)成例的方框圖。
圖16為本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路中具備圖15所示的電平移位器時(shí)的時(shí)序圖。
圖17示出本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的又一構(gòu)成例的方框圖。
圖18為本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路中具備圖17所示的電平移位器時(shí)的時(shí)序圖。
圖19示出本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的又一構(gòu)成例的方框圖。
圖20為本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路中具備圖19所示的電平移位器時(shí)的時(shí)序圖。
圖21示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路構(gòu)成的方框圖。
圖22示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的構(gòu)成例的方框圖。
圖23為本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路的時(shí)序圖。
圖24示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的又一構(gòu)成例的方框圖。
圖25為本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路中具備圖24所示的電平移位器時(shí)的時(shí)序圖。
圖26示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的又一構(gòu)成例的方框圖。
圖27為本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路中具備圖26所示的電平移位器時(shí)的時(shí)序圖。
圖28示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的又一構(gòu)成例的方框圖。
圖29為本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路中具備圖28所示的電平移位器時(shí)的時(shí)序圖。
圖30示出本發(fā)明的又一實(shí)施形態(tài)的顯示裝置的構(gòu)成方框圖。
圖31示出本發(fā)明的又一實(shí)施形態(tài)的顯示裝置所具備的雙向源極移位寄存器的構(gòu)成方框圖。
圖32示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路構(gòu)成方框圖。
圖33示出本發(fā)明的又一實(shí)施形態(tài)的顯示裝置的構(gòu)成方框圖。
圖34示出本發(fā)明的又一實(shí)施形態(tài)的顯示裝置所具備的SSD(源·共用·驅(qū)動(dòng))電路的構(gòu)成方框圖。
圖35為本發(fā)明的又一實(shí)施形態(tài)的顯示裝置所具備的SSD電路中的時(shí)序圖。
圖36示出本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路所具備的電平移位器控制電路的構(gòu)成方框圖。
圖37為本發(fā)明的又一實(shí)施形態(tài)的電平移位器電路的時(shí)序圖。
圖38示出從來的電平移位器電路的構(gòu)成圖。
圖39為圖38的電平移位器電路的時(shí)序圖。
具體實(shí)施例方式對本發(fā)明的一實(shí)施形態(tài)的電平移位器電路進(jìn)行說明。圖1為示出本實(shí)施形態(tài)的電平移位器電路1的概略構(gòu)成的電路方框圖。電平移位器電路1，起到圖2所示的矩陣型液晶顯示裝置(顯示裝置)100的矩陣型液晶顯示裝置所具備的、掃描信號(hào)線驅(qū)動(dòng)用的柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng)電路，驅(qū)動(dòng)電路)的一部分的作用。
(顯示裝置100)如圖所示，顯示裝置100包括排列成矩陣形的多個(gè)像素PIX、電平移位器組2、驅(qū)動(dòng)各像素PIX的源極驅(qū)動(dòng)器(數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路)3、以及柵極驅(qū)動(dòng)器4。此外為削減制造時(shí)的工時(shí)與配線電容，各像素PIX與包含源極驅(qū)動(dòng)器3和柵極驅(qū)動(dòng)器4的周邊電路是在同一基板上形成單板的單板電路。
需要電平移位器組(電平移位器電路組)2的理由如下。輸入顯示裝置100的各信號(hào)SCK、SSP、INI、GSP、GCK1、GCK2、INI，因由顯示裝置100的外部IC(集成電路)生成，所以也要求這些輸入信號(hào)與IC的工作電壓相同。
IC的工作電壓在逐年降低，用這種低電壓，顯示裝置100內(nèi)的源極驅(qū)動(dòng)器3和柵極驅(qū)動(dòng)器4不能動(dòng)作。因此，為將輸入信號(hào)電壓升高(電平移位)到源極驅(qū)動(dòng)器3和柵極驅(qū)動(dòng)器4的工作電壓，電平移位器組2成為必要。
圖3示出電平移位器組2的構(gòu)成的方框圖。圖中，對每個(gè)進(jìn)行電平移位的信號(hào)設(shè)置電平移位器L1、L2、L3、L4。本實(shí)施形態(tài)中的電平移位器電路1，對時(shí)鐘信號(hào)GCK1或GCK2采取分別電平移位的電路，在本實(shí)施形態(tài)中，說明對GCK1進(jìn)行電平移位的情況。
本實(shí)施形態(tài)中，電平移位器電路1設(shè)置于柵極驅(qū)動(dòng)器4的外部(電平移位器組2內(nèi))，但不限于此，也可設(shè)于電平移位器4的內(nèi)部。在后面說明有關(guān)電平移位器電路1的細(xì)節(jié)。
源極驅(qū)動(dòng)器3由源極移位寄存器20和取樣電路21構(gòu)成。
各像素PIX分別配置于由相互交義的n條掃描信號(hào)線GL1～GLn和m條數(shù)據(jù)信號(hào)線SL1～SLn區(qū)劃形成的矩陣形的各區(qū)域中。源極驅(qū)動(dòng)器3和柵極驅(qū)動(dòng)器4通過掃描信號(hào)線GL1～GLn和數(shù)據(jù)信號(hào)線SL1～SLm，將從顯示裝置100的外部輸入的視頻信號(hào)DAT依次寫入各像素PIX，進(jìn)行圖像顯示。
圖4表示配置于由第j條掃描信號(hào)線GLj和第i條數(shù)據(jù)信號(hào)線SLi區(qū)劃的區(qū)域中的像素PIX。
如圖所示，像素PIX由開關(guān)用的晶體管(場效應(yīng)晶體管)SW與像素電容Cp構(gòu)成。像素電容Cp由液晶電容CLc與根據(jù)需要附加的輔助電容Cs構(gòu)成。
開關(guān)用晶體管SW，柵極連接掃描信號(hào)線GL，源極連接數(shù)據(jù)信號(hào)線SL，漏極連接像素電容Cp(液晶電容CLc和輔助電容Cs)。像素電容Cp的另一電極連接全部像素公用的公共電極線。
因此，當(dāng)掃描信號(hào)線GL被選時(shí)，開關(guān)用晶體管SW導(dǎo)通，數(shù)據(jù)信號(hào)線SL上所加的電壓被加到像素電容Cp上。另一方面，在掃描信號(hào)線GL的選擇期間結(jié)束，開關(guān)用晶體管SW被截止期間，像素電容Cp繼續(xù)保持該截止時(shí)的電壓。這里液晶的透射率或反射率根據(jù)液晶電容CLc上所加的電壓而變化，因此，通過選擇掃描信號(hào)線GL，對數(shù)據(jù)信號(hào)線SL施加對應(yīng)于視頻信號(hào)DAT的電壓，能使像素PIX的顯示狀態(tài)與視頻信號(hào)DAT一致地變化。
這里，源極驅(qū)動(dòng)器3中用時(shí)間分割方式傳送對各像素PIX的視頻信號(hào)。然后，源極驅(qū)動(dòng)器3用基于成為定時(shí)信號(hào)的、在規(guī)定的周期占空度為50％(50％以下也可)的時(shí)鐘信號(hào)SCK與起始脈沖SSP的定時(shí)，從視頻信號(hào)DAT中提取給各像素的視頻數(shù)據(jù)。具體說，通過源極移位寄存器20與時(shí)鐘信號(hào)SCK的導(dǎo)通定時(shí)同步地依次移位起始脈沖信號(hào)SSP，生成每隔時(shí)鐘信號(hào)SCK的半周期定時(shí)不同的輸出信號(hào)S1～Sm，取樣電路21以該各輸出信號(hào)S1～Sm表示的定時(shí)取樣視頻信號(hào)DAT，輸出到各數(shù)據(jù)信號(hào)線SL1～SLm。
另一方面，柵極驅(qū)動(dòng)器4中，由電平移位器組2所具有的電平移位器電路1升壓時(shí)鐘信號(hào)GCK1、GCK2的電壓到達(dá)柵極驅(qū)動(dòng)器4中的驅(qū)動(dòng)電壓，并進(jìn)行輸入。
然后，柵極驅(qū)動(dòng)器4通過與時(shí)鐘信號(hào)GCK同步地依次移位起始脈沖GSP，對各掃描信號(hào)線GL1～GLn輸出每隔規(guī)定間隔定時(shí)不同的掃描信號(hào)。這樣一來，視頻信號(hào)DAT被依次寫入各像素PIX，實(shí)現(xiàn)圖像顯示。
如圖1所示，電平移位器電路1包括電平移位器控制電路10，電平移位器LS1。
電平移位器LS1，對輸入的時(shí)鐘信號(hào)GCK1的高電平進(jìn)行電平移位并升壓到連接于電平移位器LS1的次級的電路(未圖示)的驅(qū)動(dòng)電壓Vdd，作為輸出信號(hào)OUT1輸出。此外，假設(shè)時(shí)鐘信號(hào)GCK1的高電平為低于連接于次級的電路的驅(qū)動(dòng)電壓Vdd。而且，信號(hào)GCK1的高電平期間是使連接于電平移位器LS1的次級的電路動(dòng)作的有效期間，時(shí)鐘信號(hào)GCK1的低電平期間是使連接于電平移位器LS1的次級的電路不動(dòng)作的非有效期間。
電平移位器控制電路10根據(jù)源極驅(qū)動(dòng)器3內(nèi)具有的源極移位寄存器20的輸出信號(hào)Sx、Sy，生成控制電平移位器LS1動(dòng)作用的控制信號(hào)。另外，電平移位器電路1中，在控制信號(hào)ENB1高電平時(shí)使電平移位器的電平移位動(dòng)作停止，在低電平時(shí)使電平移位器LS1進(jìn)行電平移位動(dòng)作。
圖5是電平移位器電路1中的時(shí)序圖，該時(shí)序圖中的斜線部表示電平移位器LS1是停止電平移位動(dòng)作的狀態(tài)。如該圖所示，電平移位器電路1中，在源極移位寄存器20的輸出信號(hào)Sx成為高電平后，至源極移位寄存器20的輸出信號(hào)Sy成為高電平之間(特定期間)，停止電平移位器LS1的電平移位動(dòng)作。這里，電平移位器電路1中，在上述期間，即使輸入到電平移位器LS1的時(shí)鐘信號(hào)GCK1是高電平(有效)的期間，也停止電平移位動(dòng)作。
另外，電平移位器電路1中，在停止電平移位動(dòng)作的期間中，使電平移位器LS1的輸出信號(hào)OUT1保持在停止電平移位動(dòng)作之前的狀態(tài)(穩(wěn)定化)。即，在輸入到電平移位器LS1的時(shí)鐘信號(hào)GCK1有效的期間中，停止電平移位器LS1的電平移位動(dòng)作時(shí)，電平移位器LS1的輸出信號(hào)OUT1被保持為有效的狀態(tài)。另外，在輸入到電平移位器LS1的時(shí)鐘信號(hào)GCK1非有效的期間中，停止電平移位器LS1的電平移位動(dòng)作時(shí)，電平移位器LS1的輸出信號(hào)OUT1被保持為非有效的狀態(tài)。
(源極移位寄存器20)圖6示出源極移位寄存器20的構(gòu)成方框圖。如圖所示，源極移位寄存器20包括倒相器I21與多級觸發(fā)器FF1、FF2、…、FFm-1、FFm。
對奇數(shù)級觸發(fā)器輸入基準(zhǔn)時(shí)鐘信號(hào)SCK，對偶數(shù)級觸發(fā)器輸入用倒相器I21反轉(zhuǎn)基準(zhǔn)時(shí)鐘信號(hào)SCK的信號(hào)。對第1級觸發(fā)器FF1輸入起始脈沖信號(hào)SSP，對第2級以后的觸發(fā)器輸入其前級觸發(fā)器的輸出信號(hào)。
這樣，用基準(zhǔn)時(shí)鐘信號(hào)SCK和起始脈沖信號(hào)SSP開始源極移位寄存器20的移位動(dòng)作，依次從各級的觸發(fā)器FF1～FFm輸出輸出信號(hào)S1～Sm。然后，用此依次輸出的各級的輸出S1～Sm，對具備顯示裝置100的多條數(shù)據(jù)信號(hào)線SL1～SLm施加對應(yīng)于視頻信號(hào)DAT的電壓。
上述各級的輸出中，任意2級的輸出被輸入到電平移位器控制電路10，作為源極移位寄存器20的輸出信號(hào)Sx、Sy。這里，使Sx的輸出時(shí)刻(Sx到達(dá)高電平的時(shí)刻)早于Sy的輸出時(shí)刻(Sy到達(dá)高電平的時(shí)刻)。即，在源極移位寄存器20的移位動(dòng)作方向中，比起Sy來，Sx是移位開始側(cè)的輸出，比Sx來，Sy是移位終了側(cè)的輸出。
如上所述，在電平移位器電路1中，在輸入源極移位寄存器20的輸出信號(hào)Sx的高電平后，至輸入源極移位寄存器20的輸出信號(hào)Sy的高電平為止的期間，使電平移位器LS1的電平移位動(dòng)作停止。因此，通過盡可能長地取得從Sx到Sy之間(從Sx到達(dá)高電平至Sy到達(dá)高電平的期間)，能加長使電平移位器停止的期間，增大電耗削減的效果。因此，最好以開始移位動(dòng)作的第1級(觸發(fā)器FF1)的輸出S1作為輸出信號(hào)Sx，輸出到電平移位器控制電路10，以結(jié)束移位動(dòng)作的最后級(觸發(fā)器FFm)的輸出Sm作為輸出信號(hào)Sy，輸出到電平移位器控制電路10。
(電平移位器控制電路10)圖7示出電平移位器控制電路10的構(gòu)成方框圖。如圖所示，電平移位器控制電路10由置位復(fù)位觸發(fā)器(SR-FF)11構(gòu)成，源極移位寄存器20的輸出信號(hào)Sx作為置位信號(hào)輸入SR-FF11的置位端，源極移位寄存器20的輸出信號(hào)Sy作為復(fù)位信號(hào)輸入SR-FF11的復(fù)位端。另外，對SR-FF11輸入初始化信號(hào)INI。然后，SR-FF11的輸出信號(hào)Q作為控制電平移位器LS1的電平移位動(dòng)作的控制信號(hào)ENB1，輸出到電平移位器LS1。
(置位復(fù)位觸發(fā)器11)圖8是SR-FF11的電路圖。如圖所示，SR-FF11包括倒相器I11，P溝道MOS晶體管PT11～PT15(以下稱晶體管PT11～PT15)，N溝道MOS晶體管NT11～NT16(以下稱晶體管NT11～NT16)，倒相器I11的輸入端，連接源極移位寄存器20的輸出信號(hào)Sx的輸入端。而且，倒相器I11的輸出端，分別連接晶體管PT12的柵極、晶體管NT11的柵極、晶體管NT14的柵極，反轉(zhuǎn)輸出信號(hào)Sx的信號(hào)，分別輸入到這些晶體管。
源極移位寄存器20的輸出信號(hào)Sy的輸入端，連接到晶體管NT12的柵極和晶體管PT13的柵極。
初始化信號(hào)INI的輸入端，連接到晶體管PT11的柵極和晶體管NT16的柵極。
晶體管PT11的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接晶體管PT12的源極。
晶體管PT12的漏極連接輸出SR-FF11的輸出信號(hào)Q的輸出端。該輸出端上除晶體管PT12的漏極外，還連接晶體管NT11的漏極、晶體管PT14的漏極、晶體管NT13的漏極、晶體管PT15的柵極、晶體管NT15的柵極、晶體管NT16的柵極。
晶體管NT11的源極連接晶體管NT12的漏極。而晶體管NT12的源極連接電源電壓Vss的電源線。
晶體管PT13的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接晶體管PT14的源極。
晶體管PT14的柵極連接晶體管NT13的柵極、晶體管PT15的漏極、晶體管NT15的漏極。
晶體管NT13的源極連接晶體管NT14的漏極。晶體管NT14的源極連接電源電壓Vss的電源線。
晶體管PT15的源極連接驅(qū)動(dòng)電壓Vdd的電源線。晶體管NT15的源極連接電源電壓Vss的電源線。晶體管NT16和源極連接電源電壓Vss的電源線。
利用這種構(gòu)成的SR-FF11，在初始化信號(hào)INI為高電平時(shí)，晶體管NT16導(dǎo)通，能使輸出信號(hào)Q穩(wěn)定在低電平上。此后，通過使初始化信號(hào)INI為低電平，截止晶體管NT16，同時(shí)使晶體管PT11導(dǎo)通，成為動(dòng)作等待狀態(tài)。
然后，在該動(dòng)作等待狀態(tài)(初始化信號(hào)INI為低電平的狀態(tài))中，作為置位信號(hào)輸入源極移位寄存器20的輸出信號(hào)Sx的高電平時(shí)，晶體管PT12導(dǎo)通，晶體管NT11和NT14截止，故能將輸出信號(hào)Q置位為高電平。此外，因源極移位寄存器20的輸出信號(hào)Sy比輸出信號(hào)Sx是更晚成為高電平時(shí)刻的信號(hào)，因此這里為低電平。
此外，即使輸出信號(hào)Sx從高電平變到低電平，也因源極移位寄存器20的輸出信號(hào)Sy是低電平，因此晶體管PT13導(dǎo)通。而且此前的輸出信號(hào)Q是高電平，晶體管NT15導(dǎo)通，晶體管PT14導(dǎo)通。因此保持輸出信號(hào)Q如圖5所示的高電平。
然后，作為復(fù)位信號(hào)輸入源極移位寄存器20的輸出信號(hào)Sy的高電平時(shí)，晶體管PT13被截止而晶體管NT12導(dǎo)通的結(jié)果，輸出信號(hào)Q復(fù)位成低電平。
此后，即使輸入源極移位寄存器20的輸出信號(hào)Sy的低電平，也由于源極移位寄存器20的輸出信號(hào)Sx為低電平，晶體管NT14導(dǎo)通，此前的輸出信號(hào)Q因是低電平，故晶體管NT13導(dǎo)通，因此保持輸出信號(hào)Q為如圖5所示的低電平。
這樣一來，輸入源極移位寄存器20的輸出信號(hào)Sx的高電平后，至輸入源極移位寄存器20的輸出信號(hào)Sy的高電平為止的期間，因SR-FF11的輸出信號(hào)Q為高電平，故控制信號(hào)ENB1為高電平。即是說，不管輸入電平移位器LS1的時(shí)鐘信號(hào)GCK1是有效期間，還是非有效期間，控制信號(hào)ENB1為高電平，能使電平移位器LS1的電平移位動(dòng)作停止。另外，電平移位器LS1的輸出信號(hào)OUT1在停止電平移位動(dòng)作后，也保持停止前的狀態(tài)。
(電平移位器LS1)圖9示出電平移位器LS1構(gòu)成的電路圖。如圖所示，電平移位器LS1包括P溝道MOS晶體管PT31～PT33(以下稱晶體管PT31～PT33)，N溝道MOS晶體管NT31～NT35(以下稱晶體管NT31～NT35)，倒相器I31～I(xiàn)33，NAND電路31，NOR電路32。由晶體管PT33、晶體管NT35、倒相器I31、NAND電路31、NOR電路32構(gòu)成輸出控制部30。
電平移位器LS1中，來自電平移位器控制電路10的控制信號(hào)ENB1分別輸入晶體管PT31的柵極、晶體管PT32的柵極、晶體管NT32的柵極、NAND電路31中的一方輸入端，以及倒相器I31的輸入端。
晶體管PT31的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接晶體管NT31的漏極和漏極和柵極、晶體管NT32的漏極、晶體管NT33的柵極。
晶體管NT31的源極連接電源電壓Vss的電源線和晶體管NT32的源極，其柵極連接自身的漏極。
晶體管NT32的源極連接電源電壓Vss的電源線，其漏極連接晶體管NT31和NT33的柵極。
另外，驅(qū)動(dòng)電壓Vdd是電平移位后的高電平的電壓，電源電壓Vss是電平移位后的低電平的電壓。但這里，假設(shè)只進(jìn)行時(shí)鐘信號(hào)GCK1的向高電平的驅(qū)動(dòng)電壓Vdd的升壓，而電源電壓Vss等于時(shí)鐘信號(hào)GCK1的低電平的電壓。
晶體管PT32的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接晶體管NT33的漏極和倒相器I32的輸入端。
晶體管NT33的源極連接時(shí)鐘信號(hào)GCK1的輸入端，柵極連接晶體管NT31的柵極，漏極連接倒相器I32的輸入端。
晶體管NT34的柵極連接初始化信號(hào)INI的輸入端，源極連接電源電壓Vss的電源線，漏極連接倒相器I32的輸入端。
NAND電路31的一方輸入端連接控制信號(hào)ENB1的控制信號(hào)線，另一方輸入端連接倒相器I33的輸出端。另外，NAND電路31的輸出端連接晶體管PT33的柵極。這樣，NAND電路31的輸出信號(hào)OC_P便被輸入到晶體管PT33的柵極。
晶體管PT33的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接倒相器I32的輸入端。
倒相器I31的輸入端連接控制信號(hào)ENB1的控制信號(hào)線，倒相器I31的輸出端連接NOR電路32的一方輸入端。
NOR電路32的另一方輸入端連接倒相器I33的輸出端。另外，NOR電路32的輸出端連接晶體管NT35的柵極，這樣一來，NOR電路32的輸出信號(hào)OC_N便被輸入晶體管NT35的柵極。
晶體管NT35的源極連接電源電壓Vss的電源線，其漏極連接倒相器I32的輸入端。
倒相器I32的輸出端連接倒相器I33的輸入端。而倒相器I33的輸出端連接電平移位器LS1的次級所連接的電路，輸出電平移位器LS1的輸出信號(hào)OUY1。
以下，說明該電平移位器LS1的動(dòng)作。
首先，對電平移位器LS1的初始化動(dòng)作進(jìn)行說明。在電平移位器LS1不穩(wěn)定的初始狀態(tài)中，為使其為穩(wěn)定狀態(tài)，將高電平(驅(qū)動(dòng)電壓Vdd)的初始化信號(hào)INI輸入到晶體管(初始化用晶體管)NT34的柵極。
通過使初始化信號(hào)INI為高電平，晶體管NT34成為導(dǎo)通狀態(tài)。因此，當(dāng)?shù)瓜嗥鱅32的輸入電壓成為電源電壓Vss，電壓從從倒相器I32的邏輯反轉(zhuǎn)電壓下降時(shí)，對倒相器I33的輸入端輸出驅(qū)動(dòng)電壓Vdd的電壓。結(jié)果，倒相器I33的輸出電壓成為電源電壓Vss(時(shí)鐘信號(hào)GCK1的低電平)，倒相器I33輸出具有電源電壓Vss的輸出信號(hào)OUT1。
高電平的初始化信號(hào)INI，在電平移位器LS1的輸出信號(hào)OUT1達(dá)到電源電壓Vss之前的期間被輸入，之后的通常狀態(tài)中，具有通常低電平(電源電壓Vss)的初始化信號(hào)INI被輸入到晶體管NT34的柵極。
因此，晶體管NT34在通常狀態(tài)下為非導(dǎo)通狀態(tài)。這時(shí)，在控制信號(hào)ENB1低電平狀態(tài)下，NAND電路31的輸出信號(hào)OC_P為高電平，晶體管PT33為截止?fàn)顟B(tài)，NOR電路32的輸出信號(hào)OC_N為低電平，晶體管NT35為截止?fàn)顟B(tài)，因此，輸出控制部30不動(dòng)作。這樣，電平移位器LS1從不穩(wěn)定的初始狀態(tài)轉(zhuǎn)移到穩(wěn)定狀態(tài)，成為電平移位動(dòng)作狀態(tài)(有效狀態(tài))。
再有，在初始化信號(hào)INI為高電平期間，低電平的信號(hào)被輸入到時(shí)鐘信號(hào)GCK1的輸入端。這是因?yàn)椋?dāng)初始化信號(hào)INI為高電平的期間，高電平的信號(hào)被輸入時(shí)鐘信號(hào)GCK1的輸入端時(shí)，晶體管NT33為非導(dǎo)通狀態(tài)，電流i’c從晶體管PT32的漏極與倒相器I32的輸入端的連接點(diǎn)流入倒相器I32，存在著妨礙晶體管NT34對在倒相器I32之中構(gòu)成的MOS晶體管的柵極施加電源電壓Vss的可能性。
其次，對電平移位器LS1中的電平移位動(dòng)作進(jìn)行說明。電平移位動(dòng)作狀態(tài)中，因控制信號(hào)ENB1低電平，晶體管(恒流電源晶體管)PT31為導(dǎo)通狀態(tài)，晶體管NT32為截止?fàn)顟B(tài)，故晶體管PT31起恒流電源作用。因此驅(qū)動(dòng)電壓Vdd與電源電壓Vss之間的電壓作為電平移位動(dòng)作用的電壓被輸出到晶體管NT31的柵極。該電壓稱作補(bǔ)償電壓。
補(bǔ)償電壓在正常狀態(tài)中為晶體管NT31的閾值電壓值Vth或比閾值電壓高出若干的電壓。因此晶體管NT31也為導(dǎo)通狀態(tài)。這時(shí)，因控制信號(hào)ENB1的電壓是低電平，晶體管(控制用晶體管)NT32為非導(dǎo)通狀態(tài)。
另外，控制信號(hào)ENB1低電平時(shí)，晶體管(恒流電源晶體管)PT32為導(dǎo)通狀態(tài)，故起恒流電源的作用。
流過晶體管PT32的正常電流I’a流向晶體管PT32的漏極與倒相器I32的輸入端的連接點(diǎn)(設(shè)沿該方向流動(dòng)的電流為正)。流過晶體管NT33的電流I’b流向時(shí)鐘信號(hào)GCK1的輸入端(設(shè)沿該方向流動(dòng)的電流為正)。此外，設(shè)從晶體管PT32的漏極與倒相器I32的輸入端的連接點(diǎn)流到倒相器I32的電流為I’c，沿該方向流動(dòng)的電流為正。
輸入晶體管NT31的柵極的補(bǔ)償電壓也輸入表示與晶體管NT31實(shí)質(zhì)上等同性能的晶體管NT33的柵極，因此在晶體管NT33的柵極被加上晶體管NT33的閾值電壓值Vth或比閾值電壓值Vth高出若干的電壓。
由于時(shí)鐘信號(hào)GCK1的電壓被加到晶體管NT33的源極上，因此能相對于時(shí)鐘信號(hào)GCK1電壓的若干變化，控制流過晶體管NT33的電流。
由于時(shí)鐘信號(hào)GCK1低電平時(shí)，施加在晶體管NT33的柵·源間的電位差或?yàn)榫w管NT33的閾值電壓值Vth，或?yàn)楸乳撝惦妷褐礦th高出若干的電壓，因此晶體管NT33為導(dǎo)通狀態(tài)。在晶體管NT33的導(dǎo)通狀態(tài)中，正常電流I’a流向時(shí)鐘信號(hào)GCK1的輸入端一方(貫通電流)。
另外，以從晶體管PT32的漏極與倒相器I32的輸入端的連接點(diǎn)流到倒相器I32的方向作為正的電流I’c，成為流向時(shí)鐘信號(hào)GCK1的輸入端一方的引入電流，故為負(fù)的電流。
因此，對倒相器I32之中構(gòu)成的MOS晶體管的柵極充電的電荷被放電，電位下降，當(dāng)電壓從倒相器I32的邏輯反轉(zhuǎn)電壓下降時(shí)，就對倒相器I33的輸入端輸出驅(qū)動(dòng)電壓Vdd的電壓。結(jié)果，倒相器I33的輸出信號(hào)OUT1便為電源電壓Vss(時(shí)鐘信號(hào)GCK1的低電平)。
利用這種電平移位動(dòng)作，電平移位器LS1變換時(shí)鐘信號(hào)GCK1的低電平為規(guī)定的電源電壓的低電平即電源電壓Vss。也就是，時(shí)鐘信號(hào)GCK1的低電平期間即非有效期間中的電平移位動(dòng)作，利用正常電流即貫通電流i1(參照圖9)流過晶體管PT31和晶體管NT31的串聯(lián)電路(補(bǔ)償部)，和正常電流即貫通電流i2(參照圖9)流過晶體管PT32和晶體管NT33的串聯(lián)電路(電平移位部)，使發(fā)生晶體管PT32的漏極與晶體管NT33的漏極的連接點(diǎn)的電壓，并用該電壓來實(shí)現(xiàn)。
另一方面，因時(shí)鐘信號(hào)GCK1高電平時(shí)，施加在晶體管NT33的柵·源間的電位差為比晶體管NT33的閾值電壓值Vth來得小，流過晶體管NT33的電流I’b為零，或幾乎沒有。
因此，由于流到晶體管PT32的漏極與倒相器I32輸入端的連接點(diǎn)的定電流I’a的大部分流向倒相器I32的輸入端，故電流I’c為正的電流。其結(jié)果，正電荷對倒相器I32之中構(gòu)成的MOS晶體管的柵極充電，該MOS晶體管柵極的電壓上升。
假如該MOS晶體管柵極的電壓超過倒相器I32的邏輯反轉(zhuǎn)電壓，則對倒相器I33的輸入端輸出Vss的電壓，其結(jié)果，倒相器I33輸出驅(qū)動(dòng)電壓Vdd。因此，時(shí)鐘信號(hào)GCK1的高電平的電壓，從低于驅(qū)動(dòng)電壓Vdd的電壓升壓到驅(qū)動(dòng)電壓Vdd，作為輸出信號(hào)OUT1輸出。
利用這樣的電平移位動(dòng)作，電平移位器LS1將時(shí)鐘信號(hào)GCK1的高電平變換為規(guī)定的電源電壓的高電平即驅(qū)動(dòng)電壓Vdd。
下面，說明輸入到電平移位器LS1的控制信號(hào)ENB1高電平的情況，也就是使電平移位器LS1中的電平移位動(dòng)作停止的情況。
這時(shí)，因高電平被輸入到晶體管PT31的柵極，晶體管PT31成非導(dǎo)通狀態(tài)，不起恒流電源的作用。另外，晶體管PT32也一樣，成為非導(dǎo)通狀態(tài)，故恒流電源晶體管P4不起恒流電源的作用。
另一方面，因輸入到晶體管NT32的柵極的信號(hào)為高電平，故晶體管NT32為導(dǎo)通狀態(tài)，電源電壓Vss被輸入晶體管NT31和晶體管NT33的柵極。因此，晶體管NT31和晶體管NT33成為非導(dǎo)通狀態(tài)。
其結(jié)果，電平移位器LS1的電平移位功能(電平移位動(dòng)作)成為停止?fàn)顟B(tài)。這時(shí)，因晶體管PT31和晶體管NT31共同為非導(dǎo)通狀態(tài)，故由兩晶體管構(gòu)成的串聯(lián)電路中不存在貫通電流i1。因晶體管PT32和晶體管NT33也共同為非導(dǎo)通狀態(tài)，故電流I’b實(shí)質(zhì)上為零，晶體管PT32和晶體管NT33的串聯(lián)電路也不存在貫通電流i2。因而，通過使電平移位器LS1為停止?fàn)顟B(tài)，不流過電流i1和電流i2，因此能削減電耗。
另外，在電平移位器LS1中各控制信號(hào)ENB1為高電平，電平移位器LS1停止作為電平移位器的功能時(shí)，控制信號(hào)ENB1的高電平被輸入輸出控制部30中的NAND電路31的一方輸入端。另外，控制信號(hào)ENB1因經(jīng)倒相器I31輸入到輸出控制部30中的NOR電路32的一方輸入端，因此輸入低電平。
這里，在停止電平移位動(dòng)作之前(控制信號(hào)ENB1從低電平變?yōu)楦唠娖街?的倒相器I33的輸出信號(hào)OUT1是高電平時(shí)，控制信號(hào)ENB1的高電平與倒相器I33的輸出信號(hào)OUT1的高電平被輸入到NAND電路31的兩輸入端。因此，從NAND電路31輸出到晶體管PT33的柵極的輸出信號(hào)OC_P為低電平，晶體管PT33成導(dǎo)通狀態(tài)。
另外，這時(shí)，從倒相器I31輸出的低電平信號(hào)與倒相器I33的輸出信號(hào)OUT1的高電平被輸入到NOR電路32的兩輸入端。因此，從NOR電路32輸出到晶體管NT35的柵極的輸出信號(hào)OC_N為低電平，晶體管NT35成非導(dǎo)通狀態(tài)。
其結(jié)果，倒相器I32的輸入電壓為驅(qū)動(dòng)電壓Vdd，電源電壓Vss的電壓輸出到倒相器I33的輸入端。這樣一來，倒相器I33的輸出電壓為電源電壓Vdd，倒相器I33輸出具有驅(qū)動(dòng)電壓Vdd的輸出信號(hào)OUT1。因此，電平移位器LS1的輸出信號(hào)OUT1被保持為停止電平移位動(dòng)作之前的狀態(tài)即高電平。
另一方面，在停止電平移位動(dòng)作之前的倒相器I33的輸出信號(hào)OUT1是低電平時(shí)，控制信號(hào)ENB1的高電平與倒相器I33的輸出信號(hào)OUT1的低電平被輸入到NAND電路31的兩輸入端。因此，從NAND電路31輸出到晶體管PT33的柵極的輸出信號(hào)OC_P為高電平，晶體管PT33成非導(dǎo)通狀態(tài)。
另外，這時(shí)，從倒相器I31輸出的低電平信號(hào)與倒相器I33的輸出信號(hào)OUT1的低電平，被輸入到NOR電路32的兩輸入端。因此，從NOR電路32輸出到晶體管NT35的柵極的輸出信號(hào)OC_N為高電平，晶體管NT35成導(dǎo)通狀態(tài)。
其結(jié)果，倒相器I32的輸入電壓為電源電壓Vss，驅(qū)動(dòng)電壓Vdd的電壓輸出到倒相器I33的輸入端。這樣一來，倒相器I33的輸出電壓為電源電壓Vss(時(shí)鐘信號(hào)GCK1的低電平)，倒相器I33輸出具有電源電壓Vss的輸出信號(hào)OUT1。因此，電平移位器LS1的輸出信號(hào)OUT1被保持為停止電平移位動(dòng)作之前的狀態(tài)即低電平。
如上所述，本實(shí)施形態(tài)的電平移位器電路1中，在輸入到電平移位器控制電路10的源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，使電平移位器LS1的電平移位動(dòng)作停止。
這樣一來，能削減占電耗中非常大的比例的、由補(bǔ)償部和電平移位部的貫通電流引起的在MOAS晶體管的溝道電阻和配線電阻中的電耗。
另外，在電平移位器電路1中，不僅在輸入到電平移位器LS1的時(shí)鐘信號(hào)低電平(非有效)時(shí)，而且即使在高電平時(shí)，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，也使電平移位器LS1的電平移位動(dòng)作停止。
而且，電平移位器電路1具備輸出控制部30，在電平移位動(dòng)作停止時(shí)，保持電平移位器LS1的輸出信號(hào)OUT1為電平移位動(dòng)作停止之前的狀態(tài)。即是說，在使電平移位動(dòng)作停止時(shí)，不管輸入到電平移位器LS1的時(shí)鐘信號(hào)是高電平還是低電平，保持電平移位器LS1的輸出信號(hào)OUT1為電平移位動(dòng)作停止之前的狀態(tài)。
這樣一來，電平移位器電路1中，能大幅度削減電耗的同時(shí)，能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)連接于電平移位器LS1的次級的電路。
(變形例)電平移位器LS1的構(gòu)成不限于上述的構(gòu)成，例如也可以是圖10所示的構(gòu)成。圖中，對具有與圖9所含部件相同功能的部件標(biāo)注相同的標(biāo)號(hào)，并省略其說明。
圖10所示的電平移位器LS1，用輸出控制部30b和倒相器I35取代圖9中的輸出控制部30和倒相器I32、I33。
該圖所示的電平移位器LS1包括P溝道MOS晶體管PT31、PT32、PT34～PT36(下稱晶體管PT31，PT32，PT34～PT36)，N溝道MOS晶體管NT31～NT34，NT36～NT38(下稱晶體管NT31～NT34，NT36～NT38)，倒相器I34，I35。由倒相器I34、晶體管PT34～PT36、晶體管NT36～NT38構(gòu)成輸出控制部30b。
該電平移位器LS1中，來自電平移位器控制電路10的控制信號(hào)ENB1分別輸入到晶體管PT31的柵極，晶體管PT32的柵極，晶體管NT32的柵極，倒相器I34的輸入端，晶體管NT37的柵極。
晶體管PT31的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接晶體管NT31的漏極和柵極，晶體管NT32的漏極，晶體管NT33的柵極。
晶體管NT31的源極連接電源電壓Vss的電源線和晶體管NT32的源極，其柵極連接自身的漏極。
晶體管NT32的源極連接電源電壓Vss的電源線，其漏極連接晶體管NT31和NT33的柵極。
晶體管PT32的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極分別連接晶體管NT33的漏極，晶體管NT34的漏極，晶體管PT35的漏極，晶體管NT36的漏極，晶體管PT36的柵極，晶體管NT38的柵極。，晶體管NT33的源極連接時(shí)鐘信號(hào)GCK1的輸入端，柵極連接晶體管NT31的柵極，漏極分別連接晶體管NT34的漏極、晶體管PT35的漏極、晶體管NT36的漏極、晶體管PT36的柵極、晶體管NT38的柵極。
晶體管NT34的柵極連接初始化信號(hào)INI的輸入端，源極連接電源電壓Vss的電源線，漏極連接晶體管PT35的漏極、晶體管NT36的漏極、晶體管PT36的柵極、晶體管NT38的柵極。
倒相器I34的輸出端連接晶體管PT34的柵極。
晶體管PT34的源極連接驅(qū)動(dòng)電壓Vdd的電源線，其漏極連接晶體管PT35的源極。
晶體管PT35的漏極連接晶體管NT36的漏極、晶體管PT36的柵極、晶體管NT38的柵極。另外，晶體管PT35的柵極連接晶體管NT36的柵極、晶體管PT36的漏極、晶體管NT38的漏極、倒相器I35的輸入端。
晶體管NT36的源極連接晶體管NT37的漏極，晶體管NT37的源極連接電源電壓Vss的電源線。
晶體管PT36的源極連接驅(qū)動(dòng)電壓Vdd的電源線，漏極連接晶體管NT38的漏極和倒相器I35的輸入端。
晶體管NT38的源極連接電源電壓Vss的電源線。
倒相器I35的輸出端連接電平移位器LS1的次級所接的電路，輸出電平移位器LS1的輸出信號(hào)OUT1。
下面，說明該電平移位器LS1的動(dòng)作。
首先，說明電平移位器LS1的初始化動(dòng)作。在電平移位器LS1不穩(wěn)定的初始狀態(tài)中，為使其為穩(wěn)定狀態(tài)，將高電平(驅(qū)動(dòng)電壓Vdd)的初始化信號(hào)INI輸入到晶體管NT34的柵極。
通過使初始化信號(hào)INI為高電平，晶體管NT34成為導(dǎo)通狀態(tài)。因此，由于晶體管PT36為導(dǎo)通狀態(tài)，晶體管NT38為截止?fàn)顟B(tài)，因此倒相器I35的輸入電壓成為驅(qū)動(dòng)電壓Vdd，輸出具有電源電壓Vss的輸出信號(hào)OUT1。
高電平的初始化信號(hào)INI，在電平移位器LS1的輸出信號(hào)OUT1達(dá)到電源電壓Vss之前的期間被輸入，之后的通常狀態(tài)中，具有通常低電平(電源電壓Vss)的初始化信號(hào)INI被輸入到晶體管NT34的柵極。
因此，晶體管NT34在通常狀態(tài)下為非導(dǎo)通狀態(tài)。這時(shí)，在控制信號(hào)ENB1低電平狀態(tài)下，晶體管PT34和晶體管NT37為截止?fàn)顟B(tài)。這樣，電平移位器LS1成為電平移位動(dòng)作狀態(tài)(有效狀態(tài))。
通過這種初始化，電平移位器LS1從不穩(wěn)定的初始狀態(tài)轉(zhuǎn)移到穩(wěn)定的狀態(tài)，成為有效狀態(tài)。
在初始化信號(hào)INI為高電平期間，低電平的信號(hào)被輸入到時(shí)鐘信號(hào)GCK1的輸入端。這是因?yàn)?，?dāng)初始化信號(hào)INI為高電平的期間，高電平的信號(hào)被輸入時(shí)鐘信號(hào)GCK1的輸入端時(shí)，晶體管NT33為非導(dǎo)通狀態(tài)，電流i’c從晶體管PT32流入晶體管PT36和晶體管NT38的柵極，存在著妨礙晶體管NT34對晶體管PT36和晶體管NT38的柵極施加電源電壓Vss的可能性。
其次，對電平移位器LS1中的電平移位動(dòng)作進(jìn)行說明。在電平移位動(dòng)作狀態(tài)中，因控制信號(hào)ENB1低電平，晶體管PT31為導(dǎo)通狀態(tài)，晶體管NT32為截止?fàn)顟B(tài)，故晶體管PT31起恒流電源作用。因此，驅(qū)動(dòng)電壓Vdd與電源電壓Vss之間的電壓作為電平移位動(dòng)作用的電壓(補(bǔ)償電壓)被輸出到晶體管NT31的柵極。
補(bǔ)償電壓在正常狀態(tài)中為晶體管NT31的閾值電壓值Vth或比閾值電壓Vth高出若干的電壓。因此，晶體管NT31也為導(dǎo)通狀態(tài)。這時(shí)，因控制信號(hào)ENB1的電壓是低電平，晶體管(控制用晶體管)NT32為非導(dǎo)通狀態(tài)。
另外，控制信號(hào)ENB1低電平時(shí)，晶體管(恒流電源晶體管)PT32為導(dǎo)通狀態(tài)，故起恒流電源的作用。
流過晶體管PT32的正常電流I’a，流向晶體管PT32的漏極與晶體管PT36和晶體管NT38的柵極的連接點(diǎn)(設(shè)沿該方向流動(dòng)的電流為正)。流過晶體管NT33的電流I’b，流向時(shí)鐘信號(hào)GCK1的輸入端(設(shè)沿該方向流動(dòng)的電流為正)。此外，設(shè)從晶體管PT32的漏極與晶體管PT36和晶體管NT38的柵極的連接點(diǎn)A流到晶體管PT36和晶體管NT38的柵極的電流為I’c，沿該方向流動(dòng)的電流為正。
輸入晶體管NT31的柵極的補(bǔ)償電壓也輸入表示與晶體管NT31實(shí)質(zhì)上等同性能的晶體管NT33的柵極，因此在晶體管NT33的柵極被加上晶體管NT33的閾值電壓值Vth或比閾值電壓值Vth高出若干的電壓。
由于時(shí)鐘信號(hào)GCK1的電壓被加到晶體管NT33的源極上，因此能相對于時(shí)鐘信號(hào)GCK1電壓的若干變化，控制流過晶體管NT33的電流。
由于時(shí)鐘信號(hào)GCK1低電平時(shí)，施加在晶體管NT33的柵·源間的電位差或?yàn)榫w管NT33的閾值電壓值Vth，或?yàn)楸乳撝惦妷褐礦th高出若干的電壓，因此晶體管NT33為導(dǎo)通狀態(tài)。在晶體管NT33的導(dǎo)通狀態(tài)下，正常電流I’a流向時(shí)鐘信號(hào)GCK1的輸入端一方(貫通電流)。
另外，以從晶體管PT32的漏極與晶體管PT36和晶體管NT38的柵極的連接點(diǎn)A流到晶體管PT36和晶體管NT38的柵極的電流I’c，成為流向時(shí)鐘信號(hào)GCK1的輸入端一方的引入電流，故為負(fù)的電流。
這樣一來，晶體管PT36為導(dǎo)通狀態(tài)，晶體管NT38為截止?fàn)顟B(tài)，驅(qū)動(dòng)電壓Vdd被輸入倒相器I35的輸入端。結(jié)果，倒相器I35的輸出信號(hào)OUT1便為電源電壓Vss(時(shí)鐘信號(hào)GCK1的低電平)。
利用這種電平移位動(dòng)作，電平移位器LS1變換時(shí)鐘信號(hào)GCK1的低電平為規(guī)定的電源電壓的低電平即電源電壓Vss。也就是，時(shí)鐘信號(hào)GCK1的低電平期間即非有效期間中的電平移位動(dòng)作，利用正常電流即貫通電流i1(參照圖10)流過晶體管PT31和晶體管NT31的串聯(lián)電路(補(bǔ)償部)，和正常電流即貫通電流i2(參照圖10)流過晶體管PT32和晶體管NT33的串聯(lián)電路(電平移位部)，使發(fā)生晶體管PT32的漏極與晶體管NT33的漏極的連接點(diǎn)的電壓，并用該電壓來實(shí)現(xiàn)。
另一方面，因時(shí)鐘信號(hào)GCK1高電平時(shí)，施加在晶體管NT33的柵·源間的電位差為比晶體管NT33的閾值電壓值Vth來得小，流過晶體管NT33的電流I’b為零，或幾乎沒有。
因此，由于流到晶體管PT32的漏極與晶體管PT36和晶體管NT38的柵極的連接點(diǎn)A的定電流I’a的大部分流向晶體管PT36和晶體管NT38的柵極，因此電流I’c為正的電流。其結(jié)果，由于晶體管PT36為截止?fàn)顟B(tài)，晶體管NT38為導(dǎo)通狀態(tài)，電源電壓Vss被輸入倒相器I35的輸入端。其結(jié)果，倒相器I35輸出驅(qū)動(dòng)電壓Vdd的電壓。因此，時(shí)鐘信號(hào)GCK1的高電平的電壓，從低于驅(qū)動(dòng)電壓Vdd的電壓升壓到驅(qū)動(dòng)電壓Vdd，作為輸出信號(hào)OUT1輸出。
利用這樣的電平移位動(dòng)作，電平移位器LS1將時(shí)鐘信號(hào)GCK1的高電平變換為規(guī)定的電源電壓的高電平即驅(qū)動(dòng)電壓Vdd。
下面，說明輸入到電平移位器LS1的控制信號(hào)ENB1高電平的情況，也就是使電平移位器LS1中的電平移位動(dòng)作停止的情況。
這時(shí)，因高電平被輸入到晶體管PT31的柵極，晶體管PT31成非導(dǎo)通狀態(tài)，不起恒流電源的作用。另外，晶體管PT32也一樣，成為非導(dǎo)通狀態(tài)，故恒流電源晶體管PT32不起恒流電源的作用。
另一方面，因輸入到晶體管NT32的柵極的信號(hào)為高電平，故晶體管NT32為導(dǎo)通狀態(tài)，電源電壓Vss被輸入晶體管NT31和晶體管NT33的柵極。因此，晶體管NT31和晶體管NT33成為非導(dǎo)通狀態(tài)。
其結(jié)果，電平移位器LS1的電平移位功能(電平移位動(dòng)作)成為停止?fàn)顟B(tài)。這時(shí)，因晶體管PT31和晶體管NT31共同為非導(dǎo)通狀態(tài)，故由兩晶體管構(gòu)成的串聯(lián)電路中不存在貫通電流i1。因晶體管PT32和晶體管NT33也共同為非導(dǎo)通狀態(tài)，故電流I’b實(shí)質(zhì)上為零，晶體管PT32和晶體管NT33的串聯(lián)電路也不存在貫通電流i2。因而，通過使電平移位器LS1為停止?fàn)顟B(tài)，不流過電流i1和電流i2，故能削減電耗。
另外，在電平移位器LS1中各控制信號(hào)ENB1為高電平，電平移位器LS1停止作為電平移位器的功能時(shí)，輸出控制部30b中的倒相器I34輸出低電平的信號(hào)到晶體管PT34的柵極。這樣，晶體管PT34為導(dǎo)通狀態(tài)。另外，因高電平的信號(hào)被輸入晶體管NT37的柵極，故晶體管NT37為導(dǎo)通狀態(tài)。
這里，在停止電平移位動(dòng)作之前(控制信號(hào)ENB1從低電平變?yōu)楦唠娖街?的倒相器I35的輸出信號(hào)OUT1是高電平時(shí)，輸入到倒相器I35的輸入端的信號(hào)OB是低電平(參照圖11)。因此，晶體管PT35為導(dǎo)通狀態(tài)，晶體管NT36為截止?fàn)顟B(tài)。結(jié)果，因晶體管PT34和晶體管NT35為導(dǎo)通狀態(tài)，驅(qū)動(dòng)電壓Vdd被輸入晶體管PT36和晶體管NT38的柵極。因而，晶體管PT36為截止?fàn)顟B(tài)，晶體管NT38為導(dǎo)通狀態(tài)，電源電壓Vss被輸入倒相器I35的輸入端。這樣一來，倒相器I35輸出具有驅(qū)動(dòng)電壓Vdd的輸出信號(hào)OUT1。從而，電平移位器LS1的輸出信號(hào)OUT1被保持在停止電平移位動(dòng)作之前的狀態(tài)即高電平。
另一方面，在停止電平移位動(dòng)作之前的倒相器I35的輸出信號(hào)OUT1是低電平時(shí)，輸入到倒相器I35的輸入端的信號(hào)OB為高電平(參照圖11)。因此晶體管PT35為截止?fàn)顟B(tài)，晶體管NT36為導(dǎo)通狀態(tài)，結(jié)果，因晶體管NT36和晶體管NT37為導(dǎo)通狀態(tài)，電源電壓Vss被輸入晶體管PT36和晶體管NT38的柵極。因而，晶體管PT36為導(dǎo)通狀態(tài)，晶體管NT38為截止?fàn)顟B(tài)，驅(qū)動(dòng)電壓Vdd被輸入倒相器I35的輸入端。這樣一來，倒相器I35輸出具有電源電壓Vss的輸出信號(hào)OUT1。因此，電平移位器LS1的輸出信號(hào)OUT1被保持為停止電平移位動(dòng)作之前的狀態(tài)、即低電平狀態(tài)。
因此，在電平移位器電路1中，用圖10所示的電平移位器LS1時(shí)，也能進(jìn)行與用圖9所示電平移位器LS1時(shí)同樣的動(dòng)作。
另外，本實(shí)施形態(tài)中，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，使電平移位器LS1的電平移位動(dòng)作停止，但不限于此。例如也可根據(jù)一方的信號(hào)或兩方的信號(hào)到達(dá)低電平的時(shí)刻，進(jìn)行電平移位動(dòng)作的控制。也可以在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平后，至源極移位寄存器20的輸出信號(hào)Sy為高電平，進(jìn)而到達(dá)低電平為止的期間，使電平移位動(dòng)作停止。
另外，本實(shí)施形態(tài)中，根據(jù)源極移位寄存器20的輸出信號(hào)Sx和Sy生成控制電平移位器LS1的電平移位動(dòng)作的控制信號(hào)，但不限于此。能用在實(shí)行從時(shí)鐘信號(hào)GCK1的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至實(shí)行從該時(shí)鐘信號(hào)GCK1的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中可適當(dāng)設(shè)定使電平移位動(dòng)作停止的期間的信號(hào)。作為這種信號(hào)，最好用與時(shí)鐘信號(hào)GCK1的頻率相同的，或比時(shí)鐘信號(hào)GCK1的頻率更高頻率的信號(hào)。
例如，也可以用時(shí)鐘信號(hào)GCK1的有效期間輸入的，輸入的順序(或信號(hào)的電平(低電平與高電平)轉(zhuǎn)換的順序)決定的2種信號(hào)，生成控制信號(hào)ENB1。作為這種信號(hào)的1個(gè)，例如可用輸入到源極移位寄存器20的起始脈沖SSP。
或者，也可以用時(shí)鐘信號(hào)GCK1的有效期間多次輸入的(信號(hào)電平多次轉(zhuǎn)換的)1種信號(hào)生成控制信號(hào)ENB1。在這種場合，例如只要根據(jù)上述1種信號(hào)的輸入次數(shù)(或信號(hào)電平的轉(zhuǎn)換次數(shù))生成控制信號(hào)ENB1即可。
另外，本實(shí)施形態(tài)中，不使時(shí)鐘信號(hào)CK1反轉(zhuǎn)，進(jìn)行電平移位，并從電平移位器LS1輸出，但有時(shí)也從電平移位器輸出對時(shí)鐘信號(hào)進(jìn)行電平移位并反轉(zhuǎn)的信號(hào)。這種情況當(dāng)然也相當(dāng)于將時(shí)鐘信號(hào)的高電平或低電平進(jìn)行電平移位到電源電壓的高電平或低電平上，因此能適用本發(fā)明的技術(shù)思想。
因此，電平移位器，一般地包括在每個(gè)時(shí)鐘信號(hào)中，只要進(jìn)行電平移位動(dòng)作，使時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平和低電平的一方的電平，同時(shí)使時(shí)鐘信號(hào)的低電平變換為上述的電源電壓的高電平和低電平的另一方的電平即可。以下的實(shí)施形態(tài)中也一樣。
另外，根據(jù)電平移位器電路1，電平移位器LS1在時(shí)鐘信號(hào)GCK1為低電平時(shí)使電平移動(dòng)作停止的場合，通過用對電源電壓Vss的有源下拉發(fā)生的代替電壓，替代用補(bǔ)償部和電平移位部流過貫通電流發(fā)生的電壓，來生成并輸出替代由電平移位動(dòng)作產(chǎn)生的時(shí)鐘信號(hào)GCK1的變換后電平即電源電壓Vss的非有效電平(電源電壓Vss)。
本實(shí)施形態(tài)中，以上述非有效電平作為電源電壓Vss，但只要是不使連接于電平移位器電路1的次級的電路動(dòng)作的電平即可。另外，即使通過對驅(qū)動(dòng)電壓Vdd的有源上拉來發(fā)生代替電壓，只要與此一致地更換倒相器的級數(shù)，也能得到非有效電平。
在這種構(gòu)成中，代替上述貫通電流流動(dòng)，是對倒相器I32的輸入級MOS晶體管的柵極的充放電電流流過晶體管NT35的，與此同時(shí)發(fā)生的各MOS晶體管的開關(guān)中的各柵極的充放電電流流過的程度，故總能得到削減電耗和非有效期間用的電平。
另外，本實(shí)施形態(tài)中，為進(jìn)行有源上拉或有源下拉，用了晶體管NT35那樣的有源元件，但不限于此，替換這種有源元件，進(jìn)行對用具有大電阻值的電阻的驅(qū)動(dòng)電壓Vdd的上拉或?qū)﹄娫措妷篤ss的下拉，也能得到同樣的效果。
另外，根據(jù)電平移位器電路1，電平移位器LS1作為電平移位部的貫通電流流動(dòng)的電路，具備由開關(guān)MOS晶體管構(gòu)成的升壓部，所述開關(guān)MOS晶體管包括對源極輸入時(shí)鐘信號(hào)GCK1的MOS晶體管即晶體管NT33。
該升壓部是在電平移位器LS1的電平移位動(dòng)作中使導(dǎo)通正常電流的電流驅(qū)動(dòng)型，將時(shí)鐘信號(hào)CK1的高電平升壓到更高的電源電壓的高電平即驅(qū)動(dòng)電壓Vdd。
晶體管NT33的閾值的大小，即使是比輸入的時(shí)鐘信號(hào)GCK1的振幅更高的那種特性較差的MOS晶體管，通過具備這種升壓部，將振幅比電源電壓的高電平(驅(qū)動(dòng)電壓Vdd)與低電平(電源電壓Vss)的電位差更小的時(shí)鐘信號(hào)GCK1，只在時(shí)鐘信號(hào)GCK1的有效期間進(jìn)行電平移位也成為可能。
另外，不限于升壓部，在具有將時(shí)鐘信號(hào)的低電平降壓到更低的電源電壓的低電平的降壓部時(shí)，或具備升壓部和降壓部兩者時(shí)也有同樣的效果。
另外，本實(shí)施形態(tài)中，說明了具備由包括對源極輸入時(shí)鐘信號(hào)GCK1的MOS晶體管即晶體管NT33的開關(guān)MOS晶體管構(gòu)成的升壓部，但不限于此。例如也可能用包括對柵極輸入時(shí)鐘信號(hào)GCK1的MOS晶體管的開關(guān)MOS晶體管構(gòu)成，在電平移位器LS1的電平移位動(dòng)作中使正常電流導(dǎo)通的電流驅(qū)動(dòng)型的、將時(shí)鐘信號(hào)GCK1的高電平和低電平的一方升壓到比時(shí)鐘信號(hào)GCK1的高電平更高的電源電壓的高電平的升壓部，和將時(shí)鐘信號(hào)GCK1的高電平和低電平的另一方降壓到比時(shí)鐘信號(hào)GCK1的低電平更低的電源電壓的低電平的降壓部的至少一方的構(gòu)成。
根據(jù)此構(gòu)成，MOS晶體管的閾值的大小，即使是比輸入的時(shí)鐘信號(hào)的振幅更高的那種特性較差的MOS晶體管，通過具備電流流動(dòng)型的升壓部和降壓部的至少一方，，將振幅比電源電壓的高電平與低電平的電位差更小的時(shí)鐘信號(hào)，只在有效期間進(jìn)行電平移位也成為可能。
另外，由于輸入信號(hào)被輸入MOS晶體管的柵極，故阻止不要的電流在輸入輸入信號(hào)用的端子部流入流出是可能的。
對本發(fā)明的另一實(shí)施形態(tài)的電平移位器電路進(jìn)行說明。圖12示出本實(shí)施形態(tài)的電平移位器電路1b的概略構(gòu)成的電路方框圖。電平移位器電路1b是實(shí)施形態(tài)1的圖2所示的顯示裝置100中的電平移位器組2所具備的、將去到柵極驅(qū)動(dòng)器的時(shí)鐘信號(hào)GCK1和GCK2進(jìn)行電平移位的電路。圖13是電平移位器電路1b中的時(shí)序圖。只要不作特別說明，與實(shí)施形態(tài)1中所用的部件和信號(hào)的標(biāo)號(hào)相同的標(biāo)號(hào)，用作具有相同功能的，可作相同變形(構(gòu)成變更)的部件和信號(hào)的標(biāo)號(hào)，并省略其說明。
本實(shí)施形態(tài)的電平移位器電路1b，與實(shí)施形態(tài)1的電平移位器電路1相同，是作為顯示裝置100中的掃描信號(hào)線驅(qū)動(dòng)用的柵極驅(qū)動(dòng)器的一部分起作用的電路。安裝電平移位器電路1b的位置，與實(shí)施形態(tài)1中的電平移位器電路1相同，可以是柵極驅(qū)動(dòng)器4的外部，也可以是內(nèi)部。
如圖12所示，電平移位器電路1b具備電平移位器控制電路10b、電平移位器LS1、電平移位器LS2。此外，電平移位器LS2與電平移位器LS1的構(gòu)成相同，將輸入的時(shí)鐘信號(hào)GCK2的高電平進(jìn)行電平移位，升壓到電平移位器LS2的次級所連接的電路(未圖示)的驅(qū)動(dòng)電壓Vdd，作為輸出信號(hào)OUT2輸出。這里，假設(shè)時(shí)鐘信號(hào)GCK2的高電平比次級所連接的電路的驅(qū)動(dòng)電壓Vdd來得低。電平移位器LS1，LS2可以是實(shí)施形態(tài)1中圖9所示的構(gòu)成，也可以是圖10所示的構(gòu)成。
本實(shí)施形態(tài)中，時(shí)鐘信號(hào)信號(hào)GCK1、GCK2是具有高電平期間互不重疊的相位的2種時(shí)鐘信號(hào)，各時(shí)鐘信號(hào)GCK1、GCK2的各高電平期間的占空度低于(100×0.5)％。而且，各時(shí)鐘信號(hào)GCK1、GCK2的高電平期間是使各電平移位器LS1、LS2的次級所連接的電路動(dòng)作的有效期間，各時(shí)鐘信號(hào)GCK1、GCK2的低電平期間是不使各電平移位器LS1、LS2的次級所連接的電路動(dòng)作的非有效期間。
電平移位器控制電路10b，根據(jù)源極驅(qū)動(dòng)器3內(nèi)具備的源極移位寄存器20的輸出信號(hào)Sx、Sy和電平移位器LS1、LS2的輸出信號(hào)OUT1、OUT2，生成控制電平移位器LS1、LS2的動(dòng)作用的控制信號(hào)ENB1、ENB2。
電平移位器電路1b中，控制信號(hào)ENB1、ENB2在高電平時(shí)，使停止該控制信號(hào)對應(yīng)的電平移位器LS1、LS2的電平移位動(dòng)作，在低電平時(shí)，使該控制信號(hào)對應(yīng)的電平移位器LS1、LS2進(jìn)行電平移位動(dòng)作。
圖13的時(shí)序圖中的斜線部，表示電平移位器LS1或LS2是停止電平移位動(dòng)作的狀態(tài)。電平移位器LS1的輸出信號(hào)OUT1的波形中所示的斜線部表示電平移位器LS1的電平移位動(dòng)作的停止期間。電平移位器LS2的輸出信號(hào)OUT2的波形中所示的斜線部表示電平移位器LS2的電平移位動(dòng)作的停止期間。
如圖所示，電平移位器電路1b中，輸入一方的電平移位器的時(shí)鐘信號(hào)為高電平的期間中，停止另一方的電平移位器的電平移位動(dòng)作。
此外，在輸入有效的時(shí)鐘信號(hào)的電平移位器中，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，也停止電平移位動(dòng)作。另外，在停止電平移位動(dòng)作時(shí)，其電平移位器的輸出信號(hào)保持為停止電平移位動(dòng)作之前的輸出狀態(tài)。
有關(guān)源極移位寄存器20的構(gòu)成及其輸出信號(hào)Sx、Sy，是與實(shí)施形態(tài)1相同的。
圖14示出電平移位器控制電路10b的構(gòu)成方框圖。如圖所示，電平移位器控制電路10b包括置位復(fù)位觸發(fā)器(SR-FF)11、NOR電路12a、倒相器13a、NOR電路12b、倒相器13b。SR-FF11的構(gòu)成與實(shí)施形態(tài)1相同。
SR-FF11的輸出信號(hào)Q如圖14所示，分別輸入NOR電路12a的一方輸入端和NOR電路12b的一方輸入端。
NOR電路12a中的另一方輸入端上輸入電平移位器LS2的輸出信號(hào)OUT2，NOR電路12b中的另一方輸入端上輸入電平移位器LS1的輸出信號(hào)OUT1。
NOR電路12a的輸出被輸入到倒相器13a，經(jīng)反轉(zhuǎn)，作為控制信號(hào)ENB1輸出到電平移位器LS1。NOR電路12b的輸出被輸入到倒相器13b，經(jīng)反轉(zhuǎn)，作為控制信號(hào)ENB2輸出到電平移位器LS2。
這樣一來，電平移位器LS1，LS2的一方有效期間中(OUT1，OUT2的一方高電平期間中)，高電平信號(hào)被輸入生成另一方的電平移位器的控制信號(hào)用的NOR電路，因此如圖13所示，上述另一方的電平移位器的控制信號(hào)ENB1或ENB2為高電平。也就是，NOR電路12a，12b起到作為檢測另一方電平移位器的有效期間(輸出信號(hào)高電平期間)的有效期間檢測單元的作用。
另外，由于在源極移位寄存器20的輸出信號(hào)Sx被輸入后，至源極移位寄存器20的輸出信號(hào)Sy被輸入為止的期間中，SR-FF11的輸出信號(hào)Q為高電平，故控制信號(hào)ENB1，ENB2一起為高電平。即是說，不僅輸入非有效的時(shí)鐘信號(hào)的電平移位器，而且輸入有效的時(shí)鐘信號(hào)的電平移位器，其控制信號(hào)也為高電平。
電平移位器LS2與電平移位器LS1構(gòu)成同樣，其動(dòng)作也一樣。但在電平移位器LS2的晶體管PT31，PT32，NT32的柵極，倒相器I31的輸入端，NAND電路31的一方輸入端上，不是輸入控制信號(hào)ENB1，而是輸入控制信號(hào)ENB2。另外，晶體管NT33的源極上，不是輸入時(shí)鐘信號(hào)GCK1，而是輸入時(shí)鐘信號(hào)GCK2。而且，電平移位器LS2輸出輸出信號(hào)OUT2。
如上所述，電平移位器電路1b，在各電平移位器LS1，LS2的一方輸出高電平的信號(hào)期間中，另一方的電平移位器停止電平移位動(dòng)作。因此，在不需要將輸入的時(shí)鐘信號(hào)變換為不同電平的電平移位動(dòng)作的另一方電平移位器的非有效期間，能削減占電耗非常大的比例的，因補(bǔ)償部和電平移位部的貫通電流引起的在MOS晶體管的溝道電阻和配線電阻中的電耗。結(jié)果，大幅度降低了電平移位器電路1b的電耗。
另外，在輸入有效期間的時(shí)鐘信號(hào)的電平移位器中，也在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，停止電平移位動(dòng)作。
這樣一來，能進(jìn)一步削減電平移位器電路1b中的電耗。
另外，電平移位器電路1b，在電平移位器LS1，LS2中分別具備在停止電平移位動(dòng)作時(shí)將電平移位器LS1，LS2的輸出信號(hào)OUT1，OUT2保持為停止電平移位動(dòng)作前的狀態(tài)的輸出控制部30。也就是，在停止電平移位動(dòng)作時(shí)，輸入到電平移位器LS1，LS2的時(shí)鐘信號(hào)不管是低電平或高電平，保持電平移位器LS1，LS2的輸出信號(hào)OUT1，OUT2為各自的停止電平移位器中的電平移位動(dòng)作之前的狀態(tài)。
這樣一來，電平移位器電路1b中能大幅度削減電耗，同時(shí)適當(dāng)且穩(wěn)定地驅(qū)動(dòng)電平移位器LS1，LS2的次級所連接的電路。
本實(shí)施形態(tài)中，說明了用具有高電平期間互不重疊的相位的信號(hào)作為2種時(shí)鐘信號(hào)GCK1，GCK2的情況，但不限于此，不管是具有低電平期間互不重疊的相位的2種時(shí)鐘信號(hào)，還是具有高電平期間互不重疊的相位和低電平期間互不重疊的相位兩者的2種時(shí)鐘信號(hào)，都適用本發(fā)明的技術(shù)思想。
本實(shí)施形態(tài)中，不使各時(shí)鐘信號(hào)GCK1，GCK2反轉(zhuǎn)地進(jìn)行電平移位，并從各電平移位器LS1，LS2輸出，但有時(shí)也使時(shí)鐘信號(hào)電平移位并反轉(zhuǎn)，從電平移位器輸出。
這種情況相當(dāng)于將時(shí)鐘信號(hào)的高電平或低電平進(jìn)行電平移位到電源電壓的高電平或低電平，所以當(dāng)然也能適用本發(fā)明的技術(shù)思想。
因此，電平移位器，一般地包括在每個(gè)時(shí)鐘信號(hào)中，只要進(jìn)行電平移位動(dòng)作，使時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平和低電平的一方的電平，同時(shí)使時(shí)鐘信號(hào)的低電平變換為上述的電源電壓的高電平和低電平的另一方的電平即可。以下的實(shí)施形態(tài)中也一樣。
另外，根據(jù)電平移位器電路1b，各電平移位器LS1·LS2各自在相當(dāng)于輸入的時(shí)鐘信號(hào)GCK1，GCK2的非有效期間中的另一方時(shí)鐘信號(hào)的有效期間的特定期間，通過用對電源電壓Vss的有源下拉發(fā)生的代替電壓，替代用補(bǔ)償部和電平移位部流過貫通電流發(fā)生的電壓，來生成并輸出替代由電平移位動(dòng)作產(chǎn)生的時(shí)鐘信號(hào)GCK1·GCK2的變換后電平即電源電壓Vss的非有效電平(電源電壓Vss)。
上述非有效電平，這里作為電源電壓Vss，但只要是不使電平移位器電路1b的次級電路動(dòng)作的電平即可。另外，即使通過對驅(qū)動(dòng)電壓Vdd的有源上拉使發(fā)生代替電壓，只要與此一致地更換倒相器的級數(shù)，也能得到非有效電平。
這種構(gòu)成中，代替上述貫通電流流動(dòng)，是對倒相器I32的輸入級MOS晶體管的柵極的充放電電流流過晶體管NT35的，與此同時(shí)發(fā)生的各MOS晶體管的開關(guān)中的各柵極的充放電電流流過的程度，因此總能得到削減電耗和非有效期間用的電平。
另外，為進(jìn)行有源上拉或有源下拉，用了晶體管NT35那樣的有源元件，但不限于此，代替這種有源元件，進(jìn)行對用具有大電阻值的電阻的驅(qū)動(dòng)電壓Vdd的上拉或?qū)﹄娫措妷篤ss的下拉，也能得到同樣的效果。
另外，根據(jù)電平移位器電路1b，由于各時(shí)鐘信號(hào)GCK1，GCK2互不重疊的高電平期間的占空度小于(100×0.5)％，2種的各時(shí)鐘信號(hào)GCK1，GCK2的高電平期間之間不會(huì)互相重疊，故可根據(jù)需要自由地設(shè)定各時(shí)鐘信號(hào)GCK1，GCK2的有效期間，進(jìn)行電平移位動(dòng)作。具有2種時(shí)鐘信號(hào)互不重疊的低電平期間，且其占空度小于(100×0.5)％的情況，也一樣。
另外，根據(jù)電平移位器電路1b，各電平移位器LS1，LS2各自作為補(bǔ)償部和電平移位部的貫通電流流動(dòng)的電路，具備由開關(guān)MOS晶體管構(gòu)成的升壓部，所述開關(guān)MOS晶體管包括對源極輸入時(shí)鐘信號(hào)GCK1，GCK2的MOS晶體管即晶體管NT33。
該升壓部是在各電平移位器LS1，LS2的電平移位動(dòng)作中使導(dǎo)通正常電流的電流驅(qū)動(dòng)型，將各時(shí)鐘信號(hào)CK1，CK2的高電平升壓到更高的電源電壓的高電平即驅(qū)動(dòng)電壓Vdd。
晶體管NT33的閾值的大小，即使是比輸入的各時(shí)鐘信號(hào)GCK1，GCK2的振幅更高的那種特性較差的MOS晶體管，通過具備這種升壓部，將振幅比電源電壓的高電平(驅(qū)動(dòng)電壓Vdd)與低電平(電源電壓Vss)的電位差更小的各時(shí)鐘信號(hào)GCK1，GCK2只在時(shí)鐘信號(hào)GCK1，GCK2的有效期間進(jìn)行電平移位也成為可能。
另外，不限于升壓部，在具有將時(shí)鐘信號(hào)的低電平降壓到更低的電源電壓的低電平的降壓部時(shí)，或具備升壓部和降壓部兩者時(shí)，也有同樣的效果。
另外，根據(jù)電平移位器電路1b，各時(shí)鐘信號(hào)GCK1，GCK2的互不重疊的高電平期間是各時(shí)鐘信號(hào)GCK1，GCK2的有效期間。而且，各電平移位器LS1，LS2中，在輸入另一方電平移位器的時(shí)鐘信號(hào)的各有效期間，停止對各時(shí)鐘信號(hào)GCK1，GCK2的電平移位動(dòng)作。
因此，在該期間中的，源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之前，和源極移位寄存器20的輸出信號(hào)Sy從高電平到達(dá)低電平之后，僅輸入高電平的時(shí)鐘信號(hào)的電平移位器為電平移位動(dòng)作狀態(tài)。
另外，本實(shí)施形態(tài)中，說明了在輸入一方的電平移位器的時(shí)鐘信號(hào)是有效時(shí)使停止另一方的電平移位器中的電平移位動(dòng)作，并在輸入源極移位寄存器的輸出信號(hào)Sx之后，至輸入源極移位寄存器20的輸出信號(hào)Sy為止的期間，使停止所述一方的電平移位器的電平移位動(dòng)作的電平移位器電路1b，但電平移位器電路1b的構(gòu)成不限于此。
例如，也可以只根據(jù)源極移位寄存器20的輸出信號(hào)Sx和Sy進(jìn)行電平移位器LS1，LS2的電平移位動(dòng)作的控制。這時(shí)，例如只要如圖15所示的電平移位器控制電路10c那樣變更電平移位器電路1b中的電平移位器控制電路10b的構(gòu)成即可。即，只要將SR-FF11的輸出信號(hào)Q作為控制電平移位器LS1，LS2的電平移位動(dòng)作的控制信號(hào)ENB1，ENB2，輸出到各電平移位器LS1，LS2即可。
圖16示出這種情況的時(shí)序圖。如圖所示，電平移位器LS1，LS2中，不管輸入的時(shí)鐘信號(hào)GCK1，GCK2是有效，還是非有效，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，停止電平移位動(dòng)作。
另外，也可以構(gòu)成為，在將有效的時(shí)鐘信號(hào)輸入到電平移位器LS1，LS2的一方的期間，且在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，停止另一方電平移位器的電平移位動(dòng)作。
這時(shí)，例如只要如圖17所示的電平移位器控制電路10d那樣變更電平移位器電路1b中的電平移位器控制電路10b的構(gòu)成即可。即，只要將電平移位器控制電路10b中的NOR電路12a置換為NAND電路14a，將NOR電路12b置換為NAND電路14b即可。
在該構(gòu)成中，如圖18所示，SR-FF11的輸出信號(hào)Q與電平移位器LS2的輸出信號(hào)OUT2一起高電平時(shí)，控制電平移位器LS1的電平移位動(dòng)作的控制信號(hào)ENB1為高電平，使電平移位器LS1的電平移位動(dòng)作停止。又在SR-FF11的輸出信號(hào)Q與電平移位器LS1的輸出信號(hào)OUT1一起高電平時(shí)，控制電平移位器LS2的電平移位動(dòng)作的控制信號(hào)ENB2為高電平，使電平移位器LS2的電平移位動(dòng)作停止。
另外，也可以構(gòu)成為，在輸入有效的時(shí)鐘信號(hào)的電平移位器中的，源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，停止電平移位動(dòng)作。
這時(shí)，如19所示，只要將SR-FF11的輸出信號(hào)Q與電平移位器LS1的輸出信號(hào)OUT1輸入到圖17的電平移位器控制電路10d中的NAND電路14a的各輸入端，將SR-FF11的輸出信號(hào)Q與電平移位器LS2的輸出信號(hào)OUT2輸入到NAND電路14ba的各輸入端，就行。
在該構(gòu)成中，如圖20所示，SR-FF11的輸出信號(hào)Q與電平移位器LS1的輸出信號(hào)OUT1一起高電平時(shí)，控制電平移位器LS1的電平移位動(dòng)作的控制信號(hào)ENB1為高電平，使電平移位器LS1的電平移位動(dòng)作停止。又在SR-FF11的輸出信號(hào)Q與電平移位器LS2的輸出信號(hào)OUT2一起高電平時(shí)，控制電平移位器LS2的電平移位動(dòng)作的控制信號(hào)ENB2為高電平，使電平移位器LS2的電平移位動(dòng)作停止。
另外，本實(shí)施形態(tài)中，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，使電平移位器LS1的電平移位動(dòng)作停止，但不限于此。例如，不限于根據(jù)信號(hào)Sx，Sy到達(dá)高電平的時(shí)刻控制電平移位動(dòng)作的構(gòu)成，也可以根據(jù)一方信號(hào)或兩方信號(hào)到達(dá)低電平的時(shí)刻進(jìn)行電平移位動(dòng)作的控制。
另外，本實(shí)施形態(tài)中，根據(jù)源極移位寄存器20的輸出信號(hào)Sx和Sy生成控制電平移位器LS1的電平移位動(dòng)作的控制信號(hào)ENB1，ENB2，但不限于此。
例如，也可以用在時(shí)鐘信號(hào)GCK1的有效期間輸入的，輸入的順序(或信號(hào)電平(低電平與高電平)轉(zhuǎn)換的順序)決定的2種信號(hào)，生成控制信號(hào)ENB1，ENB2。作為這樣的信號(hào)之一，例如可以用輸入到源極移位寄存器20的起始脈沖SSP。
或者，可用在時(shí)鐘信號(hào)GCK1的有效期間多次輸入的(信號(hào)電平多次轉(zhuǎn)換的)1種信號(hào)，生成控制信號(hào)ENB1。這時(shí)，例如只要根據(jù)上述1種信號(hào)的輸入次數(shù)(或信號(hào)電平轉(zhuǎn)換次數(shù))生成控制信號(hào)ENB1即可。
對本發(fā)明的又一實(shí)施形態(tài)進(jìn)行說明。只要不作特別說明，與實(shí)施形態(tài)1和2中所用的部件和信號(hào)的標(biāo)號(hào)相同的標(biāo)號(hào)，用作具有相同功能的，可作相同變形(構(gòu)成變更)的部件和信號(hào)的標(biāo)號(hào)，并省略其說明。
圖21示出本實(shí)施形態(tài)的電平移位器電路1c的概略構(gòu)成的電路方框圖。電平移位器電路1c是例如實(shí)施形態(tài)1的圖2所示的顯示裝置100中的電平移位器組2所具備的、將去到柵極驅(qū)動(dòng)器4的時(shí)鐘信號(hào)GCK1，GCK2，…，GCKn(n是大于2的整數(shù))進(jìn)行電平移位的電路。即，實(shí)施形態(tài)2中說明了具備2個(gè)電平移位器LS1，LS2的電平移位器電路1b，但本實(shí)施形態(tài)中，如圖所示，說明具備更多個(gè)(n個(gè))電平移位器LS1，LS2，…，LSn的電平移位器電路1c。各電平移位器LS1，LS2，…，LSn的構(gòu)成與實(shí)施形態(tài)1所述的電平移位器LS1是相同的。另外，圖2中只圖示時(shí)鐘信號(hào)GCK1，GCK2，但柵極驅(qū)動(dòng)器4中輸入n個(gè)時(shí)鐘信號(hào)GCK1，GCK2，…，GCKn。
另外，n是大于2的整數(shù)，各電平移位器LS1，LS2，…，LSn分別電平移位各時(shí)鐘信號(hào)GCK1，GCK2，…，GCKn的高電平，從低于次級所連接的電路的驅(qū)動(dòng)電壓Vdd的電壓升壓到上述驅(qū)動(dòng)電壓Vdd，輸出作為各輸出信號(hào)OUT1，OUT2，…，OUTn。
各時(shí)鐘信號(hào)GCK1，GCK2，…，GCKn是具有高電平期間互不重疊的相位的n種時(shí)鐘信號(hào)，各時(shí)鐘信號(hào)GCK1，GCK2，…，GCKn的各高電平期間的占空度小于(100×1/n)％。又，各時(shí)鐘信號(hào)GCK1，GCK2，…，GCKn的高電平期間是使各電平移位器LS1，LS2，…，LSn的次級所連接的電路動(dòng)作的有效期間，各時(shí)鐘信號(hào)的低電平期間是不使各電平移位器的次級所連接的電路動(dòng)作的非有效期間。
安裝電平移位器電路1c的位置與實(shí)施形態(tài)1和2中的電平移位器電路1和1b一樣，可以是柵極驅(qū)動(dòng)器4的外部，也可以是內(nèi)部。
電平移位器控制電路10f根據(jù)源極驅(qū)動(dòng)器3內(nèi)具備的源極移位寄存器20的輸出信號(hào)Sx、Sy和電平移位器LS1，LS2，…，LSn的輸出信號(hào)OUT1，OUT2，…，OUTn，生成控制電平移位器LS1，LS2，…，LSn的動(dòng)作用的控制信號(hào)ENB1、ENB2，…，ENBn。
電平移位器電路1c中，控制信號(hào)ENB1，ENB2，…，ENBn在高電平時(shí)，使停止該控制信號(hào)對應(yīng)的電平移位器LS1，LS2，…，LSn的電平移位動(dòng)作，在低電平時(shí)，使該控制信號(hào)對應(yīng)的電平移位器進(jìn)行電平移位動(dòng)作。
圖22示出電平移位器控制電路10f的構(gòu)成方框圖。如圖所示，電平移位器控制電路10f包括置位復(fù)位觸發(fā)器(SR-FF)11，NOR電路151，152，…，15n，NOR電路161，162，…，16n，倒相器171，172，…，17n，NOR電路18。
各NOR電路151，152，…，15n中的一方的輸入端上分別輸入各電平移位器LS1，LS2，…，LSn的輸出信號(hào)OUT1，OUT2，…，OUTn。這樣，各NOR電路151，152，…，15n起到檢測各電平移位器LS1，LS2，…，LSn的有效期間的有效期間檢測單元的作用。
各電平移位器LS1，LS2，…，LSn的輸出信號(hào)OUT1，OUT2，…，OUTn分別輸入到n端的NOR電路18中的各輸入端。然后該NOR電路18的輸出信號(hào)SOUT被輸入到各NOR電路151，152，…，15n另一輸入端。
各NOR電路151，152，…，15n的輸出端分別連接各NOR電路161，162，…，16n中的一方輸入端。而各NOR電路161，162，…，16n中的另一方輸入端上輸入SR-FF11的輸出信號(hào)Q。
各NOR電路161，162，…，16n中的輸出端分別連接各倒相器171，172，…，17n的輸入端。而從各倒相器171，172，…，17n的輸出端輸出的控制信號(hào)ENB1，ENB2，…，ENBn，如圖21所示，分別輸入到各電平移位器，LS1，LS2，…，LSn。
圖23是電平移位器電路1c中的時(shí)序圖。如圖所示，電平移位器電路1c中利用上述構(gòu)成，在輸入1個(gè)電平移位器的時(shí)鐘信號(hào)為高電平(有效)期間，停止其他電平移位器的電平移位動(dòng)作。另外，輸入有效的時(shí)鐘信號(hào)的電平移位器，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，停止電平移位動(dòng)作。
各電平移位器LS1，LS2，…，LSn的輸出信號(hào)，與實(shí)施形態(tài)1和2相同，在使電平移位動(dòng)作停止時(shí)，被保持為電平移位動(dòng)作停止前的狀態(tài)。因此，電平移位器電路1c中，能大幅度削減電耗，同時(shí)能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)各電平移位器LS1，LS2，…，LSn的次級所連接的電路。
另外，本實(shí)施形態(tài)中，在輸入1個(gè)電平移位器的時(shí)鐘信號(hào)為高電平(有效)期間，停止其他電平移位器的電平移位動(dòng)作，而且，對輸入有效的時(shí)鐘信號(hào)的電平移位器，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，停止電平移位動(dòng)作，但不限于此。
例如，也可以只根據(jù)源極移位寄存器20的輸出信號(hào)Sx和Sy，進(jìn)行各電平移位器LS1，LS2，…，LSn的電平移位動(dòng)作的控制。這時(shí)，只要如圖24所示的電平移位器控制電路10g那樣變更電平移位器電路1c中的電平移位器控制電路10f的構(gòu)成就行。
即，只要對各電平移位器LS1，LS2，…，LSn分別輸出SR-FF11的輸出信號(hào)Q，作為控制信號(hào)ENB1，ENB2，…，ENBn，就行。
這樣一來，如圖25所示，在源極移位寄存器20的輸出信號(hào)Sx到達(dá)高電平之后，至源極移位寄存器20的輸出信號(hào)Sy到達(dá)高電平為止的期間，能使各電平移位器LS1，LS2，…，LSn的電平移位動(dòng)作停止。
另外，也可以如圖26所示的電平移位器控制電路10h那樣變更電平移位器1c中的電平移位器控制電路10f的構(gòu)成。
如圖所示，電平移位器控制電路10h具備SR-FF11，NAND電路191，192，…，19n，倒相器171，172，…，17n。
各NAND電路191，192，…，19n的一方輸入端上，輸入SR-FF11的輸出信號(hào)Q。而在各NAND電路191，192，…，19n的另一方輸入端上，分別輸入各電平移位器LS1，LS2，…，LSn的輸出信號(hào)OUT1，OUT2，…，OUTn。
各NAND電路191，192，…，19n的輸出端分別連接各倒相器171，172，…，17n的輸入端。
從各倒相器171，172，…，17n的輸出端輸出的控制信號(hào)ENB1，ENB2，…，ENBn，分別輸入到電平移位器LS1，LS2，…，LSn。
在這般構(gòu)成的電平移位器電路中，如圖27的時(shí)序圖所示，輸入有效的時(shí)鐘信號(hào)的電平移位器中，在源極移位寄存器20的輸出信號(hào)Sx的高電平被輸入到電平移位器控制電路10h之后，至源極移位寄存器20的輸出信號(hào)Sy的高電平被輸入到電平移位器控制電路10h為止的期間，其電平移位器的電平移位動(dòng)作被停止。
另外，也可以如圖28所示的電平移位器控制電路10i那樣變更電平移位器電路1c中的電平移位器控制電路10f的構(gòu)成。
如圖所示，電平移位器控制電路10i是電平移位器控制電路10f中的NOR電路161，162，…，16n分別置換為NAND電路161’，162’，…，16n’的構(gòu)成。即，電平移位器控制電路10i具備SR-FF11，NOR電路151，152，…，15n，NAND電路161’，162’，…，16n’，倒相器171，172，…，17n，NOR電路18。
在各NOR電路151，152，…，15n中的一方輸入端上，分別輸入各LS1，LS2，…，LSn的輸出信號(hào)OUT1，OUT2，…，OUTn。這樣一來，各NOR電路151，152，…，15n，起到檢測各電平移位器LS1，LS2，…，LSn的有效期間的有效期間檢測單元的作用。
各LS1，LS2，…，LSn的輸出信號(hào)OUT1，OUT2，…，OUTn，分別輸入到n端的NOR電路18中的各輸入端。而該NOR電路18的輸出信號(hào)SOUT，被輸入到各NOR電路151，152，…，15n中的另一方輸入端。
各NOR電路151，152，…，15n中的輸出端，分別連接各NAND電路161’，162’，…，16n’中的一方輸入端。而在各NAND電路161’，162’，…，16n’中的另一方輸入端上，輸入SR-FF11的輸出信號(hào)Q。
各NAND電路161’，162’，…，16n’中的輸出端分別連接各倒相器171，172，…，17n的輸入端。從各倒相器171，172，…，17n的輸出端輸出的控制信號(hào)ENB1，ENB2，…，ENBn，分別輸入各電平移位器LS1，LS2，…，LSn。
在這樣構(gòu)成的電平移位器電路中，如圖29的時(shí)序圖所示，對1個(gè)電平移位器輸入有效的時(shí)鐘信號(hào)期間，在源極移位寄存器20的輸出信號(hào)Sx的高電平被輸入到電平移位器控制電路10i之后，至源極移位寄存器20的輸出信號(hào)Sy的高電平被輸入到電平移位器控制電路10i為止的期間，其他的電平移位器的電平移位動(dòng)作被停止。
對本發(fā)明的又一實(shí)施形態(tài)進(jìn)行說明。只要不作特別說明，與實(shí)施形態(tài)1至3中所用的部件和信號(hào)的標(biāo)號(hào)相同的標(biāo)號(hào)，用作具有相同功能的，可作相同變形(構(gòu)成變更)的部件和信號(hào)的標(biāo)號(hào)，并省略其說明。
上述的各實(shí)施形態(tài)中，說明了用只在特定的一方向上進(jìn)行移位動(dòng)作的源極移位寄存器20的輸出信號(hào)Sx，Sy，來控制電平移位器電路中的電平移位動(dòng)作的構(gòu)成。與此相對，本實(shí)施形態(tài)中，說明用正方向和逆方向的兩個(gè)方向上轉(zhuǎn)換移位方向的雙向源極移位寄存器的輸出信號(hào)Sx，Sy的構(gòu)成。
本實(shí)施形態(tài)中，說明將雙向源極移位寄存器應(yīng)用于用實(shí)施形態(tài)1中說明過的電平移位器電路1的構(gòu)成的情況，但不限于此，也可應(yīng)用于用上述各實(shí)施形態(tài)中說明過的任一種電平移位器電路的構(gòu)成。
圖30是與本實(shí)施形態(tài)的電平移位器電路一起的顯示裝置100所具備的雙向源極移位寄存器(源極移位寄存器)20b的方框圖。如該圖所示，雙向源極移位寄存器20b中，除了來自控制電路2的起始脈沖信號(hào)SSP，時(shí)鐘信號(hào)SCK外，還輸入移位方向控制信號(hào)LR，LRB。這里，移位方向控制信號(hào)LRB是移位方向控制信號(hào)LR的反轉(zhuǎn)信號(hào)。
圖31是雙向源極移位寄存器20b的方框圖。如該圖所示，雙向源極移位寄存器20b包括倒相器I21。多級觸發(fā)器FF1，F(xiàn)F2，…，F(xiàn)Fm-1，F(xiàn)Fm，以及開關(guān)SW1～SW6。
對奇數(shù)級的觸發(fā)器輸入基準(zhǔn)時(shí)鐘信號(hào)SCK，對偶數(shù)級的觸發(fā)器輸入用倒相器I21反轉(zhuǎn)了基準(zhǔn)時(shí)鐘信號(hào)的信號(hào)。
第一級觸發(fā)器FF1通過開關(guān)SW1連接到起始脈沖信號(hào)SSP的輸入端。開關(guān)SW1上事先輸入移位方向控制信號(hào)LR，在移位方向控制信號(hào)LR高電平時(shí)開通，起始脈沖信號(hào)SSP被輸入第一級觸發(fā)器FF1。
而且，在移位方向控制信號(hào)LR高電平時(shí)，對第二級以后的觸發(fā)器(觸發(fā)器FF2，F(xiàn)F3，…，F(xiàn)Fm)輸入其前級觸發(fā)器的輸出信號(hào)。
這樣，由于基準(zhǔn)時(shí)鐘信號(hào)信號(hào)SCK和起始脈沖信號(hào)SSP，開始源極移位寄存器20的正方向的移位動(dòng)作，從各觸發(fā)器FF1～FFm依次輸出輸出信號(hào)S1～Sm。
另一方面，最后級觸發(fā)器FFm通過開關(guān)SW2，連接到起始脈沖信號(hào)SSP的輸入端。開關(guān)SW2上事先輸入移位方向控制信號(hào)LRB，在移位方向控制信號(hào)LRB高電平時(shí)(移位方向控制信號(hào)LR低電平時(shí))開通，起始脈沖信號(hào)SSP被輸入最后級觸發(fā)器FFm。
而且，在移位方向控制信號(hào)LRB高電平時(shí)，觸發(fā)器FFm的輸出信號(hào)輸入觸發(fā)器FFm-1，以后來自各觸發(fā)器FFm-1，…，F(xiàn)F2的輸出信號(hào)輸入各自的前級觸發(fā)器。
這樣，由于基準(zhǔn)時(shí)鐘信號(hào)信號(hào)SCK和起始脈沖信號(hào)SSP，開始源極移位寄存器20的逆方向的移位動(dòng)作，從各觸發(fā)器FFm～FF1依次輸出輸出信號(hào)Sm～S1。
另外，第一級觸發(fā)器FF1的輸出端連接開關(guān)SW3和SW4的輸入端。而且，開關(guān)SW3的輸出端連接電平移位器電路1中的信號(hào)Sx的輸入端，開關(guān)SW4的輸出端連接電平移位器電路1中的信號(hào)Sy的輸入端。另外，移位方向控制信號(hào)LR輸入開關(guān)SW3，移位方向控制信號(hào)LRB輸入開關(guān)SW4。
另外，最后級觸發(fā)器FFm的輸出端連接開關(guān)SW5和SW6的輸入端。而且，開關(guān)SW5的輸出端連接電平移位器電路1中的信號(hào)Sx的輸入端，開關(guān)SW6的輸出端連接電平移位器電路1中的信號(hào)Sy的輸入端。另外，移位方向控制信號(hào)LRB輸入開關(guān)SW5，移位方向控制信號(hào)LR輸入開關(guān)SW6。
于是，各開關(guān)SW3～SW6在輸入的移位方向控制信號(hào)LB或LRB高電平時(shí)開通，低電平時(shí)關(guān)閉。
這樣，在雙向源極移位寄存器20b的移位動(dòng)作正方向時(shí)(移位方向控制信號(hào)LR高電平，移位方向控制信號(hào)LRB低電平時(shí))，開關(guān)SW3和SW4開通，開關(guān)SW6和SW5關(guān)閉。結(jié)果，在移位方向正方向時(shí)，第一級觸發(fā)器FF1的輸出信號(hào)S1被輸出，作為到電平移位器電路1的輸出信號(hào)Sx，最后級觸發(fā)器FFm的輸出信號(hào)Sm被輸出，作為到電平移位器電路1的輸出信號(hào)Sy。
另一方面，在雙向源極移位寄存器20b的移位動(dòng)作逆方向時(shí)(移位方向控制信號(hào)LR高電平，移位方向控制信號(hào)LRB低電平時(shí))，開關(guān)SW6和SW5開通，開關(guān)SW3和SW4關(guān)閉。結(jié)果，在移位方向逆方向時(shí)，最后級觸發(fā)器FFm的輸出信號(hào)Sm被輸出，作為到電平移位器電路1的輸出信號(hào)Sx，第一級觸發(fā)器FF1的輸出信號(hào)S1被輸出，作為到電平移位器電路1的輸出信號(hào)Sy。
這樣一來，輸出信號(hào)Sx和Sy到達(dá)高電平的時(shí)刻，總是輸出信號(hào)Sx的一方來得早。因此，電平移位器電路1中，能適當(dāng)控制電平移位動(dòng)作。
上述的說明中，說明了用第一級觸發(fā)器FF1的輸出信號(hào)S1與最后級觸發(fā)器FFm的輸出信號(hào)Sm，生成到電平移位器電路1的輸出信號(hào)Sx，Sy的情況，但不限于此。能用各級觸發(fā)器的輸出信號(hào)S1～Sm中任意2級的輸出信號(hào)。但有必要使輸出到電平移位器電路1的輸出信號(hào)Sx，Sy的到達(dá)高電平的時(shí)刻，Sx一方比Sy更早。
如上面的說明，通過用第一級觸發(fā)器FF1的輸出信號(hào)S1與最后級觸發(fā)器FFm的輸出信號(hào)Sm，生成到電平移位器電路1的輸出信號(hào)Sx，Sy，能將輸出信號(hào)Sx與輸出信號(hào)Sy的間隔做得更大。結(jié)果，由于加長了電平移位器電路1中使電平移位動(dòng)作停止的期間，故電平移位器電路1中的低電耗化的效果更大。
說明本發(fā)明的又一實(shí)施形態(tài)。只要不作特別說明，與實(shí)施形態(tài)1～4中所用的部件和信號(hào)的標(biāo)號(hào)相同的標(biāo)號(hào)，用作具有相同功能的，可作相同變形(構(gòu)成變更)的部件和信號(hào)的標(biāo)號(hào)，并省略其說明。
上述的各實(shí)施形態(tài)中，說明了在具備源極移位寄存器的顯示裝置100中具有本發(fā)明的電平移位器電路的構(gòu)成。與此相對，本實(shí)施形態(tài)中，說明將本發(fā)明的電平移位器電路應(yīng)用于用SSD(源·共用·驅(qū)動(dòng))電路的顯示裝置中的情況。
圖32是本實(shí)施形態(tài)的電平移位器電路1d的方框圖。圖33示出具備該電平移位器電路1d的矩陣型液晶顯示裝置(顯示裝置)200的構(gòu)成的方框圖。
如圖33所示，顯示裝置200包括排列成矩陣形的多個(gè)像素PIX、電平移位器組2、驅(qū)動(dòng)所述像素PIX的源極驅(qū)動(dòng)器(數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路)3、以及柵極驅(qū)動(dòng)器(掃描信號(hào)線驅(qū)動(dòng)電路)4。另外，為削減制造時(shí)的工時(shí)和配線電容，各像素與包含源極驅(qū)動(dòng)器3和柵極驅(qū)動(dòng)器4的周邊電路是在同一基板上形成單板的單板電路。
源極驅(qū)動(dòng)器包括SSD電路25。電平移位器組2與上述各實(shí)施形態(tài)相同，是由對輸入的各信號(hào)進(jìn)行電平移位的多個(gè)電平移位器構(gòu)成的。
電平移位器電路1d包括電平移位器組2，將時(shí)鐘信號(hào)GCK1，GCK2的高電平進(jìn)行電平移位，升壓到規(guī)定的電壓并輸出。電平移位器電路1d設(shè)于柵極驅(qū)動(dòng)器4的外部(電平移位器組內(nèi))，但不限于此，與上述各實(shí)施形態(tài)一樣，也可設(shè)于柵極驅(qū)動(dòng)器4的內(nèi)部。電平移位器電路1d的細(xì)節(jié)后面再述。
SSD電路25，在圖像顯示的水平期間，用開關(guān)將來自多條視頻線(輸入線)的信號(hào)(數(shù)據(jù)信號(hào))分配到條數(shù)比視頻線更多的源總線(數(shù)據(jù)信號(hào)線)。有關(guān)SSD電路用圖34和圖35來說明。
圖34示出SSD電路25的方框圖。如圖所示，SSD電路25具備與視頻信號(hào)線(視頻線)V1～Vm(m為大于1的整數(shù))的條數(shù)相同的m個(gè)開關(guān)組(SW組)，每個(gè)開關(guān)組包括開關(guān)(開關(guān)元件)SWR，SWG，SWB。然后，視頻信號(hào)(數(shù)據(jù)信號(hào))V1～Vm中的一個(gè)被輸入各開關(guān)組。
各開關(guān)組中的開關(guān)SWR由N溝道MOS晶體管(晶體管)NTR和P溝道MOS晶體管(晶體管)PTR組成。在晶體管NTR和晶體管PTR的源極上，輸入其開關(guān)組對應(yīng)的視頻信號(hào)(視頻信號(hào)V1～Vm中之一)。
另外，在晶體管NTR的柵極上，經(jīng)倒相器I51和I52輸入來自外部的輸入信號(hào)ASW1。在晶體管PTR的柵極上，經(jīng)倒相器I53輸入來自外部的輸入信號(hào)ASW1。
而且，晶體管NTR和晶體管PTR的漏極連接到其開關(guān)組對應(yīng)的源總線(源總線SLR1～SLRm中之一)。
各開關(guān)組中的開關(guān)SWG由N溝道MOS晶體管(晶體管)NTG和P溝道MOS晶體管(晶體管)PTG組成。在晶體管NTG和晶體管PTG的源極上，輸入其開關(guān)組對應(yīng)的視頻信號(hào)(視頻信號(hào)V1～Vm中之一)。
另外，在晶體管NTG的柵極上，經(jīng)倒相器I54和I55輸入來自外部的輸入信號(hào)ASW2。在晶體管PTG的柵極上，經(jīng)倒相器I56輸入來自外部的輸入信號(hào)ASW2。
而且，晶體管NTG和晶體管PTG的漏極，連接到其開關(guān)組對應(yīng)的源總線(源總線SLG1～SLGm中之一)。
各開關(guān)組中的開關(guān)SWB由N溝道MOS晶體管(晶體管)NTB和P溝道MOS晶體管(晶體管)PTB組成。在晶體管NTB和晶體管PTB的源極上，輸入其開關(guān)組對應(yīng)的視頻信號(hào)(視頻信號(hào)V1～Vm中之一)。
另外，在晶體管NTB的柵極上經(jīng)倒相器I57和I58輸入來自外部的輸入信號(hào)ASW3。在晶體管PTB的柵極上經(jīng)倒相器I59輸入來自外部的輸入信號(hào)ASW3。
而且，晶體管NTB和晶體管PTB的漏極連接到其開關(guān)組對應(yīng)的源總線(源總線SLB1～SLBm中之一)。
這樣一來，SSD電路25用各輸入信號(hào)ASW1、ASW2、ASW3控制各開關(guān)SWR、SWG、SWB。以每個(gè)開關(guān)SWR、SWG、SWB作為1個(gè)開關(guān)組，對應(yīng)于該開關(guān)組，具有1個(gè)視頻信號(hào)。該視頻信號(hào)被輸入到組內(nèi)的各開關(guān)SWR、SWG、SWB全體，結(jié)果1條視頻信號(hào)線通過開關(guān)SWR、SWG、SWB連接3條源總線。圖34的情況，因視頻信號(hào)線V1～Vm有m條，故源總線為3m條。
利用各輸入信號(hào)ASW1，ASW2，ASW3開通各m個(gè)的各開關(guān)SWR、SWG、SWB，從各視頻信號(hào)線V1～Vm對各源總線SLR1～SLRm，SLG1～SLGm，SLB1～SLBm供給視頻信號(hào)。
用圖35的時(shí)序圖說明具體的動(dòng)作。這里，各輸入信號(hào)ASW1，ASW2，ASW3的信號(hào)以高電平作為有效期間即各開關(guān)開通的狀態(tài)。
如圖35所示，通過時(shí)間分割將水平期間作三分割，分配各部分作為各輸入信號(hào)ASW1，ASW2，ASW3的信號(hào)。這樣一來，各m個(gè)的各SWR，SWG，SWB依次開通，視頻信號(hào)從m個(gè)視頻信號(hào)供給3m條源總線。利用ASW1，ASW2，ASW3的各信號(hào)，依次連接視頻信號(hào)線與源總線，但根據(jù)ASW1，ASW2，ASW3信號(hào)的有效期間也通過時(shí)間分割將視頻信號(hào)線供給的視頻信號(hào)進(jìn)行三分割，供給各源總線對應(yīng)的所要的數(shù)據(jù)，即，1個(gè)水平期間，對1條視頻信號(hào)線將視頻信號(hào)供給3條源總線。
另外，本實(shí)施形態(tài)中說明了通過時(shí)間分割將水平期間進(jìn)行三分割的情況，但在將水平期間進(jìn)行m分割(m為大于2的整數(shù))時(shí)，也可用同樣的考慮方法。
如圖32所示，電平移位器電路1d包括電平移位器控制電路10j、電平移位器LS1，LS2。另外，到SSD電路25的輸入信號(hào)ASW1和ASW3被輸入電平移位器控制電路10j。
圖36是電平移位器控制電路10j的方框圖。如該圖所示，電平移位器控制電路10j包括置位復(fù)位觸發(fā)器(SR-FF)11，NOR電路51，NAND電路52a，52b，倒相器53a，53b。
SR-FF11的置位端上，輸入輸入信號(hào)ASW1，復(fù)位端上，輸入輸入信號(hào)ASW3。另外，輸入信號(hào)ASW3也輸入到NOR電路51的一方輸入端。而NOR電路51的另一輸入端上輸入SR-FF11的輸出信號(hào)Q。
另外，NOR電路51的輸出端連接各NAND電路52a，52b中的一方的輸入端。另在各NAND電路52a中的另一方輸入端上，經(jīng)倒相器53a輸入電平移位器LS2的輸出信號(hào)OUT2。而在各NAND電路52b中的另一方輸入端上，經(jīng)倒相器53b輸入電平移位器LS1的輸出信號(hào)OUT1。這樣一來，NAND電路52a與倒相器53a，和NAND電路52b與倒相器53b各自起到檢測電平移位器LS2和電平移位器LS1的有效期間的有效期間檢測電路的作用。
而且，NAND電路52a的輸出信號(hào)作為控制電平移位器LS1電平移位動(dòng)作的控制信號(hào)ENB1，輸出到電平移位器LS1。而，N AND電路52b的輸出信號(hào)作為控制電平移位器LS2電平移位動(dòng)作的控制信號(hào)ENB2，輸出到電平移位器LS2。
圖37是電平移位器電路1d的時(shí)序圖。
電平移位器LS1的輸出信號(hào)OUT1高電平時(shí)(時(shí)鐘信號(hào)GCK1高電平時(shí))，通過倒相器53b輸入到NAND電路52b的一方輸入端的信號(hào)為低電平。因此，NAND電路52b輸出的電平移位器LS2的控制信號(hào)ENB2為高電平，停止電平移位器LS2的電平移位動(dòng)作。
另一方面，電平移位器LS2的輸出信號(hào)OUT2高電平時(shí)(時(shí)鐘信號(hào)GCK2高電平時(shí))，通過倒相器53a輸入到NAND電路52a的一方輸入端的信號(hào)為低電平。因此，NAND電路52a輸出的電平移位器LS1的控制信號(hào)ENB1為高電平，停止電平移位器LS1的電平移位動(dòng)作。
另外，當(dāng)輸入到SR-FF11的輸入信號(hào)ASW1為高電平時(shí)，SR-FF11的輸出信號(hào)Q就為高電平。因此，NOR電路51的輸出信號(hào)為低電平，NAND電路52a，52b輸出的控制信號(hào)ENB1，ENB2為高電平。這樣一來，停止電平移位器LS1，LS2的電平移位動(dòng)作。
另外，當(dāng)輸入到SR-FF11的輸入信號(hào)ASW3為高電平時(shí)，SR-FF11的輸出信號(hào)Q就為低高電平。但因輸入信號(hào)ASW3也輸入到NOR電路51的一方輸入端，故NOR電路51的輸出信號(hào)仍為低電平，使NAND電路52a，52b輸出的控制信號(hào)ENB1，ENB2保持高電平。因此，在輸入信號(hào)ASW3高電平的狀態(tài)下，電平移位器LS1，LS2的電平移位動(dòng)作仍然是停止。
然后，當(dāng)輸入信號(hào)ASW3從高電平變到低電平時(shí)，由于NOR電路51的兩輸入端的輸入信號(hào)為低電平，因此從NOR電路51向NAND電路52a，52b的輸出信號(hào)為高電平。這里，在電平移位器LS1，LS2之中，由于在一方的電平移位器的輸出信號(hào)高電平時(shí)，對生成另一方的電平移位器的控制信號(hào)的NAND電路52a或者52b輸入低電平的信號(hào)，因此仍然停止該另一方電平移位器的電平移位動(dòng)作。另外，在電平移位器LS1，LS2之中，由于在一方的電平移位器的輸出信號(hào)低電平時(shí)，對生成另一方電平移位器的控制信號(hào)的NAND電路52a或者52b輸入高電平的信號(hào)，因此該另一方電平移位器為電平移位動(dòng)作狀態(tài)。
如上所述，本實(shí)施形態(tài)的電平移位器電路1d中，電平移位器控制電路10j，在對SSD電路25的輸入信號(hào)ASW1從低電平變到高電平之后，至輸入信號(hào)ASW3到達(dá)高電平，再變到低電平為止的期間，使電平移位器LS1，LS2的電平移位動(dòng)作停止。
這樣一來，能削減占電耗非常大的比率的、因補(bǔ)償部和電平移位部的貫通電流產(chǎn)生的、在MOS晶體管的溝道電阻和配線電阻上的電耗。
另外，這樣一來，電平移位器電路1d中，不僅在輸入電平移位器LS1，LS2的時(shí)鐘信號(hào)低電平(非有效)的期間中，而且在高電平(有效)的期間中，也使電平移位器LS2，LS2的電平移位動(dòng)作停止。
另外，電平移位器電路1d中，在使電平移位動(dòng)作停止時(shí)，保持電平移位器LS1，LS2的輸出信號(hào)OUT1，OUT2為使電平移位動(dòng)作停止之前的狀態(tài)。
這樣一來，電平移位器電路1中，能大幅度削減電耗的同時(shí)，適當(dāng)且穩(wěn)定地驅(qū)動(dòng)電平移位器LS1的次級所連接的電路。
另外，電平移位器電路1d中，不僅在對SSD電路25的輸入信號(hào)ASW1從低電平變到高電平之后，至輸入信號(hào)ASW3從高電平變到低電平為止的期間，而且在一方的電平移位器的輸出信號(hào)OUT1高電平的期間，使另一方電平移位器的電平移位動(dòng)作停止。這樣一來，有可能進(jìn)一步大幅度削減電耗。
另外，電平移位器電路1d中，在對SSD電路25的輸入信號(hào)ASW1從低電平變到高電平之后，至輸入信號(hào)ASW3從高電平變到低電平為止的期間，使電平移位器LS1，LS2的動(dòng)作停止，但不限于此。
例如，也可以在對SSD電路25的輸入信號(hào)ASW1從低電平變到高電平之后，至輸入信號(hào)ASW3變?yōu)楦唠娖綖橹沟钠陂g，使電平移位器LS1，LS2的動(dòng)作停止。這時(shí)，例如只要將輸入信號(hào)ASW1輸入SR-FF11的置位端，將ASW3輸入復(fù)位端，將用倒相器反轉(zhuǎn)SR-FF11的輸出信號(hào)后的信號(hào)代替NOR電路51的輸出信號(hào)，輸入到NAND電路52a，52b即可。
另外，也可以代替輸入信號(hào)ASW3，將輸入信號(hào)ASW2輸入到SR-FF11的復(fù)位端和NOR電路51的輸入端。
另外，電平移位器電路1d中，在一方的電平移位器的輸出信號(hào)OUT1高電平期間，使另一方的電平移位器的電平移位動(dòng)作停止，但電平移位器電路1d的構(gòu)成不限于此。
例如，也可以只根據(jù)對SSD電路25的輸入信號(hào)ASW1和ASW2，進(jìn)行電平移位器LS1，LS2的電平移位動(dòng)作的控制。這時(shí)，只要用經(jīng)倒相器反轉(zhuǎn)電平移位器電路10j中的NOR電路51的輸出信號(hào)后的信號(hào)，作為控制電平移位器LS1，LS2的電平移位動(dòng)作的控制信號(hào)ENB1，ENB2即可。
另外，也可以是構(gòu)成為，作為對電平移位器LS1，LS2的一方輸入有效的時(shí)鐘信號(hào)的期間，而且在SSD電路25的輸入信號(hào)ASW1成為高電平后，至SSD電路25的輸入信號(hào)ASW3從高電平轉(zhuǎn)換到低電平為止的期間，停止另一方電平移位器的電平移位動(dòng)作。
另外，也可以構(gòu)成為，在輸入有效的時(shí)鐘信號(hào)的電平移位器中的，SSD電路25的輸入信號(hào)ASW1成為高電平之后，至SSD電路25的輸入信號(hào)AS3從高電平轉(zhuǎn)換到低電平為止的期間，停止該電平移位器的電平移位動(dòng)作。
另外，本實(shí)施形態(tài)中，說明了在具備電平移位器LS1，LS2的2個(gè)電平移位器的電平移位器電路1d中，用SSD電路25的輸入信號(hào)控制電平移位動(dòng)作的構(gòu)成，但不限于此。例如也可以，與上述各實(shí)施形態(tài)一樣，在具備1個(gè)電平移位器的電平移位器電路或具備n個(gè)電平移位器的電平移位器電路中，用SSD電路25的輸入信號(hào)控制電平移位動(dòng)作。
另外，在具備n個(gè)電平移位器的電平移位器電路中，用SSD電路25的輸入信號(hào)控制電平移位動(dòng)作時(shí)，也可以只根據(jù)到SSD電路25的輸入信號(hào)ASW1和ASW3，進(jìn)行各電平移位器的電平移位動(dòng)作的控制。
另外，也可以是構(gòu)成為，作為對1個(gè)電平移位器輸入有效的時(shí)鐘信號(hào)的期間，而且在SSD電路25的輸入信號(hào)ASW1成為高電平后，至SSD電路25的輸入信號(hào)ASW3從高電平轉(zhuǎn)換到低電平為止的期間，停止另一方電平移位器的電平移位動(dòng)作。
另外，也可以構(gòu)成為，在輸入有效的時(shí)鐘信號(hào)的電平移位器中的，SSD電路25的輸入信號(hào)ASW1成為高電平之后，至SSD電路25的輸入信號(hào)AS3從高電平轉(zhuǎn)換到低電平為止的期間，停止該電平移位器的電平移位動(dòng)作。
另外，上述各實(shí)施形態(tài)中，說明了液晶顯示裝置(液晶圖像顯示裝置)具備本發(fā)明的電平移位器電路的情況。這里，作為具備本發(fā)明的電平移位器電路的液晶顯示裝置，例如可以是用家庭用電源等進(jìn)行顯示的電視或個(gè)人計(jì)算機(jī)用顯示器等，或者也可以是用干電池或充電電池等驅(qū)動(dòng)的小型便攜終端或手機(jī)，數(shù)碼照相機(jī)，數(shù)碼攝像機(jī)等的便攜設(shè)備所備置的顯示器。特別在將本發(fā)明的電平移位器電路應(yīng)用于用干電池或充電電池驅(qū)動(dòng)的便攜設(shè)備所具備的液晶圖像顯示裝置時(shí)，因能通過削減電耗來延長便攜設(shè)備的可使用時(shí)間，因此是合適的。
另外，上述各實(shí)施形態(tài)中，是將本發(fā)明的電平移位器電路備置于電平移位器組2中的，作為柵極驅(qū)動(dòng)器4的一部分起作用的，但不限于此，例如也可以備置于柵極驅(qū)動(dòng)器4中。另外。本發(fā)明的電平移位器電路也可以作為源極驅(qū)動(dòng)器3的一部分起作用。這時(shí)，只要適當(dāng)選擇為決定使電平移位動(dòng)作停止的期間所用的信號(hào)，是與時(shí)鐘信號(hào)相同頻率或更高頻率的信號(hào)，而且能合適地設(shè)定時(shí)鐘信號(hào)的有效期間中的電平移位動(dòng)作停止期間的信號(hào)即可。
另外，上述各實(shí)施形態(tài)中，說明了將本發(fā)明的電平移位器電路應(yīng)用于由各像素PIX與周邊驅(qū)動(dòng)電路形成在同一基板上的單板電路構(gòu)成的矩陣型液晶顯示裝置中的情況，但不限于此。本發(fā)明的電平移位器電路也可以備置于不是單板電路的驅(qū)動(dòng)電路中，另外，也可以備置于矩陣型液晶顯示裝置以外的液晶顯示裝置的驅(qū)動(dòng)電路中。另外本發(fā)明的電平移位器電路，不限于液晶顯示裝置的驅(qū)動(dòng)器電路，可適用于將時(shí)鐘信號(hào)升壓并輸出的其他一切電路(裝置)中。
如上所述，本發(fā)明的電平移位器電路，具備電平移位器，該電平移位器用來進(jìn)行將輸入的時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平或低電平的一方的電平，同時(shí)將所述時(shí)鐘信號(hào)的低電平變換為所述電源電壓的高電平或低電平的另一方的電平的電平移位動(dòng)作，輸出上述電平移位后的輸出信號(hào)，其中具備電平移位器控制單元，該電平移位器控制單元用來在進(jìn)行從上述時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中的特定期間，使上述電平移位動(dòng)作停止，以及輸出控制單元，該輸出控制單元用來使電平移位動(dòng)作停止中的上述輸出信號(hào)的電平，保持在該電平移位動(dòng)作停止前的狀態(tài)。另外，上述時(shí)鐘信號(hào)的有效期間，可以是高電平期間，或者可以是低期間。
根據(jù)上述的構(gòu)成，上述電平移位器控制單元，用來在進(jìn)行向上述時(shí)鐘信號(hào)的有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間，使上述電平移位動(dòng)作停止。而上述輸出控制單元，用來使上述電平移位動(dòng)作停止中的輸出信號(hào)的電平，保持在停止上述移位動(dòng)作之前的狀態(tài)，即保持在對應(yīng)于上述時(shí)鐘信號(hào)有效的輸出信號(hào)的電平。
這樣一來，因在上述電平移位器的輸出信號(hào)有效期間中，能停止電平移位動(dòng)作，故能削減上述電平移位器電路的電耗。而且，即使在停止電平移位動(dòng)作的期間中，因能將上述電平移位器的輸出信號(hào)保持在電平移位動(dòng)作停止前的狀態(tài)，故能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)上述電平移位器的次級所連接的電路。
另外，也可以構(gòu)成為，所述電平移位器控制單元，不但在上述特定期間，而且在上述時(shí)鐘信號(hào)的非有效期間中的規(guī)定期間，使上述電平移位動(dòng)作停止。
根據(jù)上述的構(gòu)成，所述電平移位器控制單元，不但在上述特定期間，而且在上述時(shí)鐘信號(hào)的非有效期間中的規(guī)定期間，也使上述電平移位動(dòng)作停止。這樣一來，能更加長使上述電平移位器的電平移位動(dòng)作停止的期間，能進(jìn)一步削減電耗。
另外，這時(shí)，上述輸出控制單元也將電平移位動(dòng)作停止中的輸出信號(hào)的電平保持電平移位動(dòng)作停止前的狀態(tài)。即，在上述特定期間即上述時(shí)鐘信號(hào)的有效期間停止有效電平移位動(dòng)作時(shí)，保持上述電平移位器的輸出信號(hào)為對應(yīng)于上述時(shí)鐘信號(hào)的有效期間的電平。另外，上述規(guī)定期間即上述時(shí)鐘信號(hào)的非有效期間停止電平移位動(dòng)作時(shí)，保持上述電平移位器的輸出信號(hào)為上述時(shí)鐘信號(hào)的非有效期間對應(yīng)的電平。因而，能有效地削減電耗，而且能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)上述電平移位器的次級所連接的電路。
本發(fā)明的電平移位器電路，時(shí)鐘信號(hào)每個(gè)具備電平移位器，用來進(jìn)行將具有高電平期間互不重疊的相位和低電平期間互不重疊的相位中任一方的多種上述時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平和低電平的一方電平，同時(shí)將所述時(shí)鐘信號(hào)的低電平變換為所述電源電壓的高電平和低電平的另一方電平的電平移位動(dòng)作，輸出所述電平移位后的輸出信號(hào)，其中具備有效期間檢測單元，該有效期間檢測單元用來檢測輸入到所述各電平移位器的上述時(shí)鐘信號(hào)是有效期間還是非有效期間；電平移位器控制單元，該電平移位器控制單元用來對輸入有效期間的上述時(shí)鐘信號(hào)的電平移位器，在進(jìn)行從上述時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中的特定期間，使上述電平移位動(dòng)作停止；以及輸出控制單元，該輸出控制單元用來使所述電平移位動(dòng)作停止中的電平移位器的輸出信號(hào)的電平，保持在電平移位動(dòng)作停止前的狀態(tài)。另外，上述時(shí)鐘信號(hào)的有效期間，可以是高電平期間，或者可以是低期間。
根據(jù)上述的構(gòu)成，上述電平移位器控制單元，用來對輸入有效的時(shí)鐘信號(hào)的電平移位器，在進(jìn)行上述時(shí)鐘信號(hào)的向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間，使上述電平移位器的電平移位動(dòng)作停止。而且，上述輸出控制單元，用來使所述電平移位動(dòng)作停止中的電平移位器的輸出信號(hào)的電平，保持在電平移位動(dòng)作停止前的狀態(tài)即上述時(shí)鐘信號(hào)有效所對應(yīng)的輸出信號(hào)的電平。
這樣一來，在上述電平移位器的輸出信號(hào)有效期間，因能停止電平移位動(dòng)作，故能削減上述電平移位器電路的電耗。而且，在停止電平移位動(dòng)作有期間中，因也能保持上述電平移位器的輸出信號(hào)為電平移位動(dòng)作停止前的狀態(tài)，故能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)上述電平移位器的次級所連接的電路。
另外，也可以構(gòu)成為，所述電平移位器控制單元，對于與輸入所述有效期間的時(shí)鐘信號(hào)的電平移位器不同的另一電平移位器，在上述特定期間，使上述電平移位動(dòng)作停止。
根據(jù)上述的構(gòu)成，上述電平移位器控制單元，不僅在輸入有效期間的時(shí)鐘信號(hào)的電平移位器中的上述特定期間，而且與該電平移位器不同的另一電平移位器也在上述特定期間中使電平移位動(dòng)作停止。這樣一來，能更加長使上述各電平移位器的電平移位動(dòng)作停止的期間，進(jìn)一步削減電耗。
另外，這種情況下，上述輸出控制單元也保持電平移位動(dòng)作停止中的輸出信號(hào)的電平為電平移位動(dòng)作停止前的狀態(tài)。即，在輸入有效期間的時(shí)鐘信號(hào)的電平移位器的電平移位動(dòng)作停止時(shí)，保持該電平移位器的輸出信號(hào)為對應(yīng)于時(shí)鐘信號(hào)的有效的電平。另外，上述各時(shí)鐘信號(hào)因具有高電平期間互不重疊的相位和低電平期間互不重疊的相位中的任意一方，故不同于輸入有效期間的時(shí)鐘信號(hào)的電平移位器的另一電平移位器，被輸入非有效期間的時(shí)鐘信號(hào)。因此，上述另一電平移位器保持其輸出信號(hào)為上述時(shí)鐘信號(hào)的非有效對應(yīng)的電平。
這樣一來，能有效地削減電耗，而且能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)上述電平移位器的次級所連接的電路。
另外，也可以構(gòu)成為，所述電平移位器控制單元，在對所述各電平移位器中的任一個(gè)輸入有效期間的時(shí)鐘信號(hào)期間，使另一個(gè)電平移位器的電平移位動(dòng)作停止。
這里，上述各時(shí)鐘信號(hào)因具有高電平期間互不重疊的相位和低電平期間互不重疊的相位中的任意一方，故不同于輸入有效期間的時(shí)鐘信號(hào)的電平移位器的另一電平移位器，被輸入非有效期間的時(shí)鐘信號(hào)。因此，只要在使電平移位器電平移位動(dòng)作停止時(shí)，保持非有效期間的時(shí)鐘信號(hào)對應(yīng)的輸出信號(hào)即可。
根據(jù)上述的構(gòu)成，輸入有效的期間的時(shí)鐘信號(hào)的電平移位器在上述在特定期間停止電平移位動(dòng)作，同時(shí)，另一電平移位器在比上述特定期間更長的，輸入上述電平移位器的時(shí)鐘信號(hào)的有效期間，能使電平移位動(dòng)作停止。因此，能更長的期間停止電平移位動(dòng)作，故得到更大的電耗降低的效果。
另外，也可以構(gòu)成為，所述電平移位器控制單元用另一個(gè)電平移位器的輸出信號(hào)，決定在輸入所述有效期間的時(shí)鐘信號(hào)的電平移位器中的特定期間。根據(jù)上述的構(gòu)成，電平移位器控制單元因由另一個(gè)電平移位器的輸出決定在輸入所述有效期間的時(shí)鐘信號(hào)的電平移位器中的特定期間，故在對上述各電平移位器的任一個(gè)輸入有效期間的時(shí)鐘信號(hào)期間，能使另一個(gè)電平移位器的電平移位動(dòng)作停止。
另外也可以，所述各時(shí)鐘信號(hào)的互不重疊的高電平期間或低電平期間的占空度，當(dāng)設(shè)所述時(shí)鐘信號(hào)的種類為n種時(shí)，為不到(100×1/n)％。
根據(jù)上述的構(gòu)成，由于多種時(shí)鐘信號(hào)的高電平期間之間或低電平期間之間不能有互相重疊，因此能根據(jù)需要自由地設(shè)定有效期間，進(jìn)行電平移位動(dòng)作。
另外，也可以構(gòu)成為，所述輸出控制單元，在停止所述電平移位動(dòng)作時(shí)，通過用對所述電源電壓的拉高或拉低所發(fā)生的代替電壓，使所述電平移位動(dòng)作停止中的所述輸出信號(hào)的電平保持在該電平移位動(dòng)作停止前的狀態(tài)。
根據(jù)上述的構(gòu)成，在停止所述電平移位動(dòng)作時(shí)，生成并輸出用代替電壓的輸出信號(hào)，代替由電平移位動(dòng)作產(chǎn)生的時(shí)鐘信號(hào)的變換后電平的輸出信號(hào)。這樣一來，因通過電平移位動(dòng)作的停止來削減電耗的同時(shí)，能保持輸出信號(hào)的電平為電平移位動(dòng)作停止前的狀態(tài)，故能適當(dāng)且穩(wěn)定地驅(qū)動(dòng)上述電平移位器的次級所連接的電路。
另外，也可以構(gòu)成為，所述電平移位器，通過用對電平移位器的規(guī)定電路流過規(guī)定的正常電流所發(fā)生的規(guī)定電壓，進(jìn)行所述電平移位動(dòng)作，所述電平移位器控制單元，阻止所述正常電流流過所述規(guī)定電路，使所述電平移位動(dòng)作停止。
根據(jù)上述的構(gòu)成，通過停止上述電平移位動(dòng)作，能削減因流過上述正常電流引起的電耗。
另外，也可以構(gòu)成為，所述電平移位器作為所述規(guī)定電路，用包括輸入所述時(shí)鐘信號(hào)到源極的MOS晶體管的開關(guān)MOS晶體管構(gòu)成，包括在所述電平移位器的電平移位動(dòng)作中使正常電流導(dǎo)通的電流驅(qū)動(dòng)型的，將時(shí)鐘信號(hào)的高電平和低電平的一方升壓到高于時(shí)鐘信號(hào)的高電平的所述電源電壓的高電平的升壓部，和將時(shí)鐘信號(hào)的高電平和低電平的另一方降壓到低于時(shí)鐘信號(hào)的低電平的所述電源電壓的低電平的降壓部中的至少一方。
根據(jù)上述的構(gòu)成，例如，MOS晶體管的閾值大小，即使是比輸入的時(shí)鐘信號(hào)的振幅高的那種特性比較差的MOS晶體管，也可通過備置電流驅(qū)動(dòng)型的升壓部和降壓部的至少一方，有可能將振幅比電源電壓的高電平與低電平的電位差更小的時(shí)鐘信號(hào)，只在有效期間進(jìn)行電平移位。
另外，也可以構(gòu)成為，所述電平移位器作為所述規(guī)定電路，用包括輸入所述時(shí)鐘信號(hào)到柵極的MOS晶體管的開關(guān)MOS晶體管構(gòu)成，包括在所述電平移位器的電平移位動(dòng)作中使正常電流導(dǎo)通的電流驅(qū)動(dòng)型的，將時(shí)鐘信號(hào)的高電平和低電平的一方升壓到高于時(shí)鐘信號(hào)的高電平的所述電源電壓的高電平的升壓部，和將時(shí)鐘信號(hào)的高電平和低電平的另一方降壓到低于時(shí)鐘信號(hào)的低電平的所述電源電壓的低電平的降壓部的至少一方。
根據(jù)上述的構(gòu)成，例如，MOS晶體管的閾值大小，即使是比輸入的時(shí)鐘信號(hào)的振幅高的那種特性比較差的MOS晶體管，也可通過備置電流驅(qū)動(dòng)型的升壓部和降壓部的至少一方，有可能將振幅比電源電壓的高電平與低電平的電位差更小的時(shí)鐘信號(hào)，只在有效期間進(jìn)行電平移位。
另外，因輸入信號(hào)被輸入MOS晶體管的柵極，所以有可能阻止不需要的電流流入流出輸入輸入信號(hào)用的端子部。
另外，也可能構(gòu)成為，所述電平移位控制單元用等同于所述各時(shí)鐘信號(hào)的頻率或高于所述各時(shí)鐘信號(hào)的頻率的信號(hào)，決定所述特定期間。
根據(jù)上述的構(gòu)成，能在進(jìn)行從上述的時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換對應(yīng)的電平移位為止的期間，適當(dāng)設(shè)定上述特定期間。
另外，也可以構(gòu)成為，這時(shí)，所述電平移位控制單元用以特定順序改變信號(hào)電平的2種信號(hào)，決定所述特定期間。
本發(fā)明的驅(qū)動(dòng)電路，是包括多條掃描信號(hào)線、多條數(shù)據(jù)信號(hào)線、以及多個(gè)像素的顯示裝置所具備的，與預(yù)定周期的第1時(shí)鐘信號(hào)同步地對各掃描信號(hào)線輸出掃描信號(hào)的掃描信號(hào)線驅(qū)動(dòng)電路，或者，從表示與預(yù)定周期的第2時(shí)鐘信號(hào)同步地輸入的所述各像素的顯示狀態(tài)的視頻信號(hào)中，提取給連接到提供所述掃描信號(hào)的所述掃描信號(hào)線的所述各像素的數(shù)據(jù)信號(hào)，并輸出到所述各數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，其中，包括上述的任一個(gè)所述的電平移位器電路，用所述電平移位器電路對所述第1時(shí)鐘信號(hào)或第2時(shí)鐘信號(hào)進(jìn)行電平移位。
根據(jù)上述的構(gòu)成，由于能削減對上述第1時(shí)鐘信號(hào)或上述第2時(shí)鐘信號(hào)進(jìn)行電平移位用的電平移位器電路的電耗，因此能降低驅(qū)動(dòng)電路的電耗。
另外，也可以構(gòu)成為，本發(fā)明的驅(qū)動(dòng)電路是向所述各掃描信號(hào)線輸出所述掃描信號(hào)的掃描信號(hào)線驅(qū)動(dòng)電路，所述電平移位器控制電路根據(jù)來自數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的輸出信號(hào)決定所述特定期間。
根據(jù)上述的構(gòu)成，在具備上述的任一個(gè)電平移位器電路的，與預(yù)定周期的第1時(shí)鐘信號(hào)同步地向各掃描信號(hào)線輸出掃描信號(hào)的掃描信號(hào)線驅(qū)動(dòng)電路中，所述電平移位器控制電路根據(jù)來自數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的輸出信號(hào)決定所述特定期間。這樣一來，能適當(dāng)?shù)卦O(shè)定上述電平移位器電路中的電平移位動(dòng)作的停止期間，并能降低上述電平移位器電路和驅(qū)動(dòng)電路中的電耗。
另外，也可以構(gòu)成為，所述電平移位器控制電路，在來自所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包括的、依次選擇輸出所提取的各數(shù)據(jù)信號(hào)的數(shù)據(jù)信號(hào)線用的選擇單元的輸出信號(hào)中，根據(jù)選擇最初的數(shù)據(jù)信號(hào)線的輸出信號(hào)與選擇最后的數(shù)據(jù)信號(hào)線的輸出信號(hào)，決定所述特定期間。
根據(jù)上述的構(gòu)成，能取更長的上述電平移位器電路中的電平移位動(dòng)作的停止期間。因此，能更有效地削減上述電平移位器電路和驅(qū)動(dòng)電路中的電耗。
另外，也可以構(gòu)成為，所述電平移位器控制電路，是所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包括的、依次選擇輸出所提取的各數(shù)據(jù)信號(hào)的數(shù)據(jù)信號(hào)線的用的選擇單元，將依次選擇所述數(shù)據(jù)信號(hào)線的方向更換為2方向的選擇單元的輸出信號(hào)中，根據(jù)選擇最初的數(shù)據(jù)信號(hào)線的輸出信號(hào)與選擇最后的數(shù)據(jù)信號(hào)線的輸出信號(hào)，決定所述特定期間。
根據(jù)上述的構(gòu)成，在將上述選擇單元選擇數(shù)據(jù)信號(hào)線的方向更換為2方向的雙向選擇單元時(shí)，也能適當(dāng)設(shè)定上述電平移位器電路中的電平移位動(dòng)作的停止期間，能有效地削減上述電平移位器電路和驅(qū)動(dòng)電路中的電耗。
另外，也可以構(gòu)成為，所述電平移位器控制電路，在來自所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路包括的、依次分配各多個(gè)數(shù)據(jù)信號(hào)到多于該各數(shù)據(jù)信號(hào)的輸入線數(shù)的數(shù)據(jù)信號(hào)線的分配單元的輸出信號(hào)中，根據(jù)所述分配的各數(shù)據(jù)信號(hào)的向最初的數(shù)據(jù)信號(hào)線的輸出信號(hào)與向最后的數(shù)據(jù)信號(hào)線的輸出信號(hào)，決定所述特定期間。
根據(jù)上述的構(gòu)成，能取更長的上述電平移位器電路中的電平移位動(dòng)作的停止期間。因此，能更有效地削減上述電平移位器電路和驅(qū)動(dòng)電路中的電耗。
本發(fā)明的顯示裝置，包括上述的任一種的驅(qū)動(dòng)電路。這樣一來，能實(shí)現(xiàn)電耗低的顯示裝置。
另外，本發(fā)明并不限定上于上述的實(shí)施形態(tài)，在權(quán)利要求所示的范圍內(nèi)可作種種變更，適當(dāng)組合不同的實(shí)施形態(tài)中分別揭示的技術(shù)手段而得到的實(shí)施形態(tài)也包含在本發(fā)明的技術(shù)范圍內(nèi)。
工業(yè)上的實(shí)用性本發(fā)明可應(yīng)用于升壓時(shí)鐘信號(hào)的電壓用的電平移位器電路。本發(fā)明的電平移位器電路，由于能降低電耗，因此適合于顯示裝置的驅(qū)動(dòng)電路，特別是適合于小型便攜終端和手機(jī)等便攜設(shè)備所備置的顯示裝置的驅(qū)動(dòng)電路。
權(quán)利要求
1.一種電平移位器電路，具備電平移位器，該電平移位器用來進(jìn)行將輸入的時(shí)鐘信號(hào)的高電平變換為規(guī)定的電源電壓的高電平或低電平的一方的電平，同時(shí)將所述時(shí)鐘信號(hào)的低電平變換為所述電源電壓的高電平或低電平的另一方的電平的電平移位動(dòng)作，并輸出所述電平移位后的輸出信號(hào)，其特征在于，具備電平移位器控制單元，該電平移位器控制單元用來在進(jìn)行從所述時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中的特定期間，使所述電平移位動(dòng)作停止；以及輸出控制單元，該輸出控制單元用來使電平移位動(dòng)作停止中的所述輸出信號(hào)的電平，保持在該電平移位動(dòng)作停止前的狀態(tài)。
2.如權(quán)利要求1所述的電平移位器電路，其特征在于，所述電平移位器控制單元，不但在所述特定期間，而且在所述時(shí)鐘信號(hào)的非有效期間中的規(guī)定期間，使所述電平移位動(dòng)作停止。
3.一種電平移位器電路，對每個(gè)時(shí)鐘信號(hào)具備電平移位器，該電平移位器用來進(jìn)行將具有高電平期間互不重疊的相位和低電平期間互不重疊的相位中任一方的多種所述時(shí)鐘信號(hào)的高電平，變換為規(guī)定的電源電壓的高電平和低電平的一方電平，同時(shí)將所述時(shí)鐘信號(hào)的低電平變換為所述電源電壓的高電平和低電平的另一方電平的電平移位動(dòng)作，并輸出所述電平移位后的輸出信號(hào)，其特征在于，具備有效期間檢測單元，該有效期間檢測單元用來檢測輸入到所述各電平移位器的所述時(shí)鐘信號(hào)是有效期間還是非有效期間；電平移位器控制單元，該電平移位器控制單元用來對輸入有效期間的所述時(shí)鐘信號(hào)的電平移位器，在進(jìn)行從所述時(shí)鐘信號(hào)的非有效向有效的轉(zhuǎn)換所對應(yīng)的電平移位動(dòng)作之后，至進(jìn)行從該時(shí)鐘信號(hào)的有效向非有效的轉(zhuǎn)換所對應(yīng)的電平移位為止的期間中的特定期間，使所述電平移位動(dòng)作停止；以及輸出控制單元，該輸出控制單元用來使所述電平移位動(dòng)作停止中的電平移位器的輸出信號(hào)的電平，保持在電平移位動(dòng)作停止前的狀態(tài)。
4.如權(quán)利要求3所述的電平移位器電路，其特征在于，所述電平移位器控制單元，對于與輸入所述有效期間的時(shí)鐘信號(hào)的電平移位器不同的另一電平移位器，在所述特定期間，使所述電平移位動(dòng)作停止。
5.如權(quán)利要求3所述的電平移位器電路，其特征在于，所述電平移位器控制單元，在對所述各電平移位器中的任一個(gè)輸入有效期間的時(shí)鐘信號(hào)的期間，使另一個(gè)電平移位器的電平移位動(dòng)作停止。
6.如權(quán)利要求5所述的電平移位器電路，其特征在于，所述電平移位器控制單元用另一個(gè)電平移位器的輸出信號(hào)，決定在輸入所述有效期間的時(shí)鐘信號(hào)的電平移位器中的特定期間。
7.如權(quán)利要求3至6中任一項(xiàng)所述的電平移位器電路，其特征在于，所述各時(shí)鐘信號(hào)的互不重疊的高電平期間或低電平期間的占空度，當(dāng)設(shè)所述時(shí)鐘信號(hào)的種類為n種時(shí)，為不到(100×1/n)％。
8.如權(quán)利要求1至7中任一項(xiàng)所述的電平移位器電路，其特征在于，所述輸出控制單元，在停止所述電平移位動(dòng)作時(shí)，通過用對所述電源電壓的拉高或拉低所發(fā)生的代替電壓，使所述電平移位動(dòng)作停止中的所述輸出信號(hào)的電平保持在該電平移位動(dòng)作停止前的狀態(tài)。
9.如權(quán)利要求1至8中任一項(xiàng)所述的電平移位器電路，其特征在于，所述電平移位器，通過用對電平移位器的規(guī)定電路流過規(guī)定的正常電流所發(fā)生的規(guī)定電壓，進(jìn)行所述電平移位動(dòng)作，所述電平移位器控制單元，阻止所述正常電流流過所述規(guī)定電路，使所述電平移位動(dòng)作停止。
10.如權(quán)利要求9所述的電平移位器電路，其特征在于，所述電平移位器作為所述規(guī)定電路，用包括輸入所述時(shí)鐘信號(hào)到源極的MOS晶體管的開關(guān)MOS晶體管構(gòu)成，包括在所述電平移位器的電平移位動(dòng)作中使正常電流導(dǎo)通的電流驅(qū)動(dòng)型的、將時(shí)鐘信號(hào)的高電平和低電平的一方升壓到高于時(shí)鐘信號(hào)的高電平的所述電源電壓的高電平的升壓部，以及將時(shí)鐘信號(hào)的高電平和低電平的另一方降壓到低于時(shí)鐘信號(hào)的低電平的所述電源電壓的低電平的降壓部的至少一方。
11.如權(quán)利要求9所述的電平移位器電路，其特征在于，所述電平移位器作為所述規(guī)定電路，用包括輸入所述時(shí)鐘信號(hào)到柵極的MOS晶體管的開關(guān)MOS晶體管構(gòu)成，包括在所述電平移位器的電平移位動(dòng)作中使正常電流導(dǎo)通的電流驅(qū)動(dòng)型的、將時(shí)鐘信號(hào)的高電平和低電平的一方升壓到高于時(shí)鐘信號(hào)的高電平的所述電源電壓的高電平的升壓部，以及將時(shí)鐘信號(hào)的高電平和低電平的另一方降壓到低于時(shí)鐘信號(hào)的低電平的所述電源電壓的低電平的降壓部的至少一方。
12.如權(quán)利要求1至11中任一項(xiàng)所述的電平移位器電路，其特征在于，所述電平移位控制單元用等同于所述各時(shí)鐘信號(hào)的頻率或高于所述各時(shí)鐘信號(hào)的頻率的信號(hào)，決定所述特定期間。
13.如權(quán)利要求12所述的電平移位器電路，其特征在于，所述電平移位控制單元用以特定順序改變信號(hào)電平的2種信號(hào)，決定所述特定期間。
14.一種驅(qū)動(dòng)電路，是包括多條掃描信號(hào)線、多條數(shù)據(jù)信號(hào)線、以及多個(gè)像素的顯示裝置所具備的、與預(yù)定周期的第1時(shí)鐘信號(hào)同步地對各掃描信號(hào)線輸出掃描信號(hào)的掃描信號(hào)線驅(qū)動(dòng)電路，或者，從表示與預(yù)定周期的第2時(shí)鐘信號(hào)同步地輸入的所述各像素的顯示狀態(tài)的視頻信號(hào)中，提取給連接到提供所述掃描信號(hào)的所述掃描信號(hào)線的所述各像素的數(shù)據(jù)信號(hào)，并向所述各數(shù)據(jù)信號(hào)線輸出的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，其特征在于，包括權(quán)利要求1至13中任一項(xiàng)所述的電平移位器電路，并用所述電平移位器電路對所述第1時(shí)鐘信號(hào)或第2時(shí)鐘信號(hào)進(jìn)行電平移位。
15.如權(quán)利要求14所述的驅(qū)動(dòng)電路，是對所述各掃描信號(hào)線輸出所述掃描信號(hào)的掃描信號(hào)線驅(qū)動(dòng)電路，其特征在于，所述電平移位器控制電路根據(jù)來自數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的輸出信號(hào)，決定所述特定期間。
16.如權(quán)利要求15所述的驅(qū)動(dòng)電路，其特征在于，所述電平移位器控制電路，在來自所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路具備的、依次選擇輸出所提取的各數(shù)據(jù)信號(hào)的數(shù)據(jù)信號(hào)線用的選擇單元的輸出信號(hào)中，根據(jù)選擇最初的數(shù)據(jù)信號(hào)線的輸出信號(hào)與選擇最后的數(shù)據(jù)信號(hào)線的輸出信號(hào)，決定所述特定期間。
17.如權(quán)利要求16所述的驅(qū)動(dòng)電路，其特征在于，所述電平移位器控制電路，是所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路具備的、依次選擇輸出所提取的各數(shù)據(jù)信號(hào)的數(shù)據(jù)信號(hào)線用的選擇單元，將依次選擇所述數(shù)據(jù)信號(hào)線的方向更換為2方向的雙向選擇單元的輸出信號(hào)中，根據(jù)選擇最初的數(shù)據(jù)信號(hào)線的輸出信號(hào)與選擇最后的數(shù)據(jù)信號(hào)線的輸出信號(hào)，決定所述特定期間。
18.如權(quán)利要求15所述的驅(qū)動(dòng)電路，其特征在于，所述電平移位器控制電路，在來自所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路具備的、依次分配各多個(gè)數(shù)據(jù)信號(hào)到多于該各數(shù)據(jù)信號(hào)的輸入線數(shù)的數(shù)據(jù)信號(hào)線的分配單元的輸出信號(hào)中，根據(jù)所述分配的各數(shù)據(jù)信號(hào)的向最初的數(shù)據(jù)信號(hào)線的輸出信號(hào)和向最后的數(shù)據(jù)信號(hào)線的輸出信號(hào)，決定所述特定期間。
19.一種顯示裝置，其特征在于，包括權(quán)利要求14至18中任一項(xiàng)所述的驅(qū)動(dòng)電路。
全文摘要
電平移位器控制電路(10)根據(jù)源電平移位器(20)的輸出信號(hào)(Sx和Sy)的輸入定時(shí)，生成控制電平移位器(LS1)的電平移位動(dòng)作的控制信號(hào)(ENB1)。作為電平移器(20)的輸出信號(hào)(Sx和Sy)，用互相的輸入間隔短于時(shí)鐘信號(hào)(GCK1)的有效期間的信號(hào)。電平移位器(LS1)在停止電平移位動(dòng)作期間，保持輸出信號(hào)(OUT1)為停止電平移位動(dòng)作前的狀態(tài)。從而能降低電平移位器電路的電耗。
文檔編號(hào)G02F1/133GK101040440SQ200580034828
公開日2007年9月19日 申請日期2005年9月16日 優(yōu)先權(quán)日2004年10月14日
發(fā)明者松田英二, 橫山真, 村上祐一郎 申請人:夏普株式會(huì)社