專利名稱：具有回路式圖案結(jié)構(gòu)的存儲器陣列及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有回路式線圖案結(jié)構(gòu)的半導(dǎo)體元件以及制造方法，而該半導(dǎo)體元件只需一個(gè)經(jīng)由單次曝光流程的交替式相移掩模(alternatingphase shift mask)。另外，本發(fā)明也會公開被用在制造該半導(dǎo)體元件的交替式相移掩模的技術(shù)。
背景技術(shù)：
近年來用來取代傳統(tǒng)鉻膜玻璃(chrome-on-glass，COG)技術(shù)的相移(phaseshift)技術(shù)，已經(jīng)被結(jié)合在從設(shè)計(jì)到芯片(design-to-silicon)的流程之中，除了可減少IC體積以及明顯提高芯片的性能之外，在減小IC體積的同時(shí)，也可以降低制造成本。
圖1表示傳統(tǒng)COG技術(shù)的示意圖，圖2表示交替式相移技術(shù)示意圖。由圖1中可看出，COG技術(shù)是使用一個(gè)二元掩模，而使用相移掩模(alternatingphase shift mask，alt-psm)的交替式相移技術(shù)，具有一組180°相位差的相鄰圖案來產(chǎn)生一負(fù)階波形(在圖案振幅中)，如圖2所示。由于在alt-psm上的相位差會造成照射光破壞性的干擾，因此，藉此可用來減少兩個(gè)圖形之間的曝光強(qiáng)度，并可以獲得較高的分辨率；由以上的技術(shù)，可產(chǎn)生具有180°相位差的相鄰線圖案布局，如在圖3中的存儲器單元布局示意圖，其中，空白或是白色區(qū)域表示為一透明或是光可穿透，0°或180°的符號是表示當(dāng)光照射通過該存儲器單元元件時(shí)所產(chǎn)生的相位差，而斜線部分是表示用來阻擋光線照射的部分。
然而，利用alt-psm的方式來制造半導(dǎo)體元件是一種既昂貴而且具有低生產(chǎn)率的缺點(diǎn)，除此之外，不可避免地將會在介于alt-psm區(qū)域10(具有180°的相位差)與non-psm區(qū)域20(具有0°相位差)之間的相邊緣30發(fā)生相沖突，例如，有源區(qū)結(jié)構(gòu)和/或柵極導(dǎo)體結(jié)構(gòu)會影響微影工藝(lithography)的曝印特性，由于破壞性的干擾，無論不透光的區(qū)域存在與否，都會使得alt-psm區(qū)域10以及相鄰的non-psm區(qū)域20形成一個(gè)在被曝主體上的零光照強(qiáng)度區(qū)域。在圖3中，空白區(qū)域30必須被當(dāng)作在被曝主體上的單一曝光區(qū)域，然而，當(dāng)alt-psm區(qū)域10和相鄰的non-psm區(qū)域20互相緊鄰在區(qū)域30時(shí)，則在被曝主體上會產(chǎn)生零光照強(qiáng)度區(qū)域，而產(chǎn)生不必要的影像，此不必要的影像雖然可利用一個(gè)修剪掩模(trim mask，詳述于US5,538,833)來達(dá)到立即清除的功能，不過，由于該光學(xué)微影工藝需要兩次的曝光(因?yàn)閍lt-psm以及修剪掩模的需求)，因此，這將會導(dǎo)致設(shè)計(jì)上復(fù)雜、檢查及維修上的困難等等缺點(diǎn)之外，在高分辨率時(shí)藉由必須的修剪裝置來驅(qū)動時(shí)，也會對布局電路造成一些沖擊。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一個(gè)具有回路式圖案結(jié)構(gòu)的半導(dǎo)體裝置，利用一個(gè)只需要藉由單次曝光的交替式相移掩模來達(dá)到節(jié)省程序成本的目的。
根據(jù)上述目的，本發(fā)明提供一個(gè)附有暗回路的交替式相移掩模、一個(gè)可利用交替式相移掩模來制造的存儲器陣列以及制造該存儲器的方法。其中，暗回路是用來區(qū)別具有180°相位差的第一區(qū)域與具有0°相位差的第二區(qū)域，利用該交替式相移掩模，可用來在DRAM陣列中繪制柵極線或有源區(qū)，因此，便可在該DRAM陣列中建立無干擾的圖像，并且只需一次的曝光便可達(dá)到高分辨率的需求。


為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下圖1表示傳統(tǒng)的COG技術(shù)示意圖；圖2表示典型的交替式相移技術(shù)示意圖；圖3表示使用圖2中掩模的布局結(jié)構(gòu)示意圖；圖4A表示在DRAM芯片中，作為棋盤式存儲器陣列中的圖形有源區(qū)的交替式相移掩模示意圖；圖4B表示使用圖4A中掩模下，在存儲器中所呈現(xiàn)的具有圖案有源區(qū)示意圖；圖5A表示用來在DRAM中定義柵極圖案的交替式相移掩模示意圖；
圖5B表示利用圖5A中掩模下的具有柵極線形狀以及圖案的DRAM陣列示意圖；圖6表示依據(jù)本發(fā)明的具有回路的柵極導(dǎo)體(GC)結(jié)構(gòu)其它實(shí)體示意圖；而且圖7表示依據(jù)本發(fā)明的透過固定襯墊(stitched pad，SP)連接多回路的柵極導(dǎo)體實(shí)體示意圖。
附圖標(biāo)記說明10交替式相移掩模20非交替式相移掩模30相邊緣區(qū)域40暗回路42回路式路徑44有源區(qū)DT深溝槽式電容器CB位線接觸窗46邊緣單元 44a 共同的有源區(qū)52左直線部分54右直線部分56DRAM單元 58位線50回路部分 SP固定襯墊具體實(shí)施方式
本發(fā)明如上述所介紹的包含存儲器陣列的動態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory，DRAM)，其主體不只限于此，其中，每一個(gè)在存儲器陣列之中的DRAM單元均有一個(gè)深溝槽式(deep trench，DT)電容器、一個(gè)位線接觸窗(contact to bit-line，CB)以及一個(gè)有源區(qū)(active area，AA)。
圖4A表示用來在DRAM芯片棋盤式存儲器陣列中繪制有源區(qū)的交替式相移掩模，圖4A表示交替式相移掩模，包含對應(yīng)存儲器陣列中有源區(qū)的暗回路40，而每個(gè)暗回路所封閉的部分，主要是用來被指定當(dāng)作含有180°相位差的alt-psm區(qū)域10，至于介于兩個(gè)相鄰回路40的部分，則是含有0°相位差的non-psm區(qū)域20。另外，當(dāng)穿梭于alt-psm區(qū)域10以及non-psm區(qū)域20兩種區(qū)域之間的光線互差180°的相位時(shí)，alt-psm區(qū)域10以及non-psm區(qū)域20是可以互相交替使用的。
圖4B表示使用如圖4A中的掩模所繪制的存儲器陣列中的有源區(qū)圖案。藉由結(jié)合圖4A中的掩模的微影工藝以及隨后的半導(dǎo)體制造流程，可以將有源區(qū)繪制于存儲器陣列之中。由于alt-psm區(qū)以及non-psm區(qū)可由掩模中的暗回路來隔離，因此，在對應(yīng)的存儲器陣列之中將不會形成不必要的影像，由此可知，在此不需要使用修剪掩模來清除不必要的影像。除此之外，將掩模上的圖案轉(zhuǎn)移至存儲器陣列之中也只需要一次的曝光，如圖4B所示，為一32個(gè)Sub-8F2的存儲器單元以8行8列的方式排列示意圖，其中，每一個(gè)單元均有一個(gè)深溝槽式的電容器以及一個(gè)垂直式交換晶體管，而每一個(gè)在掩模上的暗回路40將會在存儲器陣列中形成回路式路徑42(圖4B中的虛線描繪部份)，用來保護(hù)自身免于成為形成隔離結(jié)構(gòu)，例如，淺薄溝槽式的隔離結(jié)構(gòu)等等。因此，用來對應(yīng)non-psm區(qū)域20以及alt-psm區(qū)域10的面積最后將會被處理成為具有隔離結(jié)構(gòu)；而經(jīng)由掩模保護(hù)的回路面積42，將會保持在相關(guān)隔離處理過程之前的樣子，而這些預(yù)留下來，以便用來形成有源裝置的區(qū)域則統(tǒng)稱為有源區(qū)。而在圖4B中，利用如圖4A中掩模的暗回路40來繪制的有源區(qū)44，是利用經(jīng)由之前的流程所形成的深溝槽(deep trenches，DTs)來分開；由于考慮到鄰近效應(yīng)(proximity effect)的因素，因此設(shè)置在每一行兩邊緣上的邊緣單元為一虛設(shè)單元，而且通常不提供數(shù)據(jù)記憶的功能，另外，由于掩模上回路的關(guān)系，每一個(gè)邊緣單元46將會在相鄰列與其它邊緣單元46分享一個(gè)共同的有源區(qū)44a，這種存儲器陣列結(jié)構(gòu)，如圖4B所示，是可適用在開放式位線結(jié)構(gòu)或是折迭式位線結(jié)構(gòu)上。
圖5A表示用來定義DRAM陣列中柵極圖案的交替式相移掩模示意圖，圖5B表示具有柵極線50的DRAM陣列示意圖，其中柵極線50是利用圖5A的掩模來成形以及繪制，圖5A中的掩模與圖4A中的掩模相似的地方為具有對應(yīng)存儲器單元中柵極線的暗回路或是不透光回路40，而在圖5A中的alt-psm區(qū)域10以及non-psm區(qū)域20界線，是利用與圖4A中相似的方式來界定邊線，因此，兩者區(qū)域一樣可以互相交換。
圖5B表示繪制的柵極線與其它在具有8F2 BEST DRAM單元的DRAM陣列中的其它結(jié)構(gòu)之間的關(guān)系圖。如圖5B中所示，就現(xiàn)有的技術(shù)來說，每一個(gè)8F2 BEST DRAM單元具有深溝槽式的電容器(deep trench capacitor，DT)，并與相鄰DRAM單元共同使用位線接觸窗CB；另外，在圖5B中可看出4個(gè)柵極線，每一個(gè)柵極線都具有回路部分50，用來對應(yīng)圖5A中掩模上的暗回路40，而每一個(gè)回路部分50均有一個(gè)左直線部分52以及一個(gè)右直線部分54，例如當(dāng)右直線部分54通過介于位線接觸窗CB以及深溝槽式電容器DT之間的有源區(qū)來固定柵極時(shí)，左直線部分52將會由DRAM單元56中的深溝槽式電容器上面通過以取得DRAM單元56，而且將不會對單元的操作造成任何的影響，就現(xiàn)有的技術(shù)來說，上述的柵極是控制介于上述柵極線CB以及上述儲存電容器之間的導(dǎo)電連接，位線將會由后續(xù)的流程來形成，并以相同的高度連接到DRAM單元上，例如，如圖5B所示，最底下的位線在DRAM陣列底部連結(jié)4個(gè)DRAM單元；上述單元具有許多柵極來建立開放式位結(jié)構(gòu)，而上述柵極是由上述具有不同直線部分的柵極線所組成，以用來連接不同位線58。
圖6表示由圖5A的掩模所定義成形的柵極線的DRAM陣列示意圖，不同于圖5B，在圖6中為具有Sub-8F2單元的DRAM陣列，在Sub-8F2中，垂直的交換式晶體管是堆棧在同一單元內(nèi)的上述深溝槽上面，并藉由上述柵極線通過同一單元內(nèi)的深溝槽上面來連接以及控制垂直的交換式晶體管，在后續(xù)的過程之中，位線58將會成形而且每一個(gè)位線58會以相同的高度連接Sub-8F2單元并建立開放式位線結(jié)構(gòu)。若有源區(qū)是由具有回路圖案的交換式掩模來定義，則在圖6中的柵極線可以被使用在如圖4B中的相同存儲器陣列。
在交替式相移掩模中的暗回路或是不透光回路是不需要被互相區(qū)分隔離，如圖7所示；在圖7中為在掩模中的其它布局實(shí)例，利用此例可用來繪制有源區(qū)或柵極線，透過在圖7中的中間部分的暗區(qū)段，每一個(gè)在較上層的暗回路將會連接到對應(yīng)的較下層暗回路。
在此將本發(fā)明與現(xiàn)有的技術(shù)比較，則在現(xiàn)有的技術(shù)中所使用的交替式相移掩模，由于接觸每一個(gè)non-psm區(qū)域以及每一個(gè)alt-psm而會造成必須使用一個(gè)修剪掩模以及兩次的曝光流程，而依據(jù)本發(fā)明，每一個(gè)non-psm區(qū)域與每一個(gè)alt-psm部分是利用不透光回路來互相隔離，因此，包含上述技術(shù)的交替式相移掩模可用來排除修剪掩模的使用以及簡化整個(gè)制造的流程。
本發(fā)明雖結(jié)合優(yōu)選實(shí)施例公開如上，然其并非用來限定本發(fā)明，任何本領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)以所附權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1.一種可供具有開放式位線結(jié)構(gòu)的DRAM芯片使用的存儲器陣列，包括多個(gè)柵極線，其中，每一個(gè)柵極線均包含一個(gè)具有一個(gè)第一區(qū)段以及一個(gè)第二區(qū)段的回路部分；以及多個(gè)關(guān)聯(lián)于每一個(gè)柵極線的DRAM單元并包含第一DRAM單元以及第二DRAM單元，其中，第一DRAM單元包含由第一區(qū)段所組成的第一柵極，而第二DRAM單元包含由第二區(qū)段所組成的第二柵極；以及多個(gè)與DRAM單元連接的位線，而每一個(gè)位線是連接到其中的一個(gè)第一DRAM單元或是連接到其中的一個(gè)第二DRAM單元。
2.如權(quán)利要求1所述的可供具有開放式位線結(jié)構(gòu)的DRAM芯片使用的存儲器陣列，其中柵極線是利用一個(gè)結(jié)合單次曝光流程的交替式相移掩模來定義以及成形。
3.如權(quán)利要求1所述的可供具有開放式位線結(jié)構(gòu)的DRAM芯片使用的存儲器陣列，其中，第一DRAM單元以及第二DRAM單元包含利用掩模中的暗回路來定義的有源區(qū)。
4.如權(quán)利要求3所述的可供具有開放式位線結(jié)構(gòu)的DRAM芯片使用的存儲器陣列，其中該掩模是一個(gè)交換式相移掩模，且在進(jìn)行微影工藝(lithography)的過程時(shí)，穿越由暗回路封閉的第一部分的第一光線與穿越鄰接暗回路的第二部分的第二光線，兩者相差180°的相位(out of phase)。
5.一種定義具有開放式位線結(jié)構(gòu)的DRAM芯片中柵極圖案的交替式相移掩模，包括用來定義DRAM芯片中存儲器陣列的柵極線的不透光線，其中，每一個(gè)不透光線包括一個(gè)暗回路；一個(gè)由暗回路來封閉以及確定界線的第一部分；以及一個(gè)鄰接暗回路的第二部分；其中，在進(jìn)行微影工藝的過程時(shí)，穿越由暗回路封閉的第一部分的第一光線與穿越鄰接暗回路的第二部分的第二光線，兩者相差180°的相位。
6.一種定義DRAM芯片內(nèi)部的有源區(qū)的交替式相移掩模，包括用來定義DRAM芯片中存儲器陣列的有源區(qū)的不透光線，其中，每一個(gè)不透光線包括一個(gè)暗回路；一個(gè)由暗回路來封閉以及定義的第一部分；以及一個(gè)鄰接暗回路的第二部分；其中，在進(jìn)行微影工藝的過程時(shí)，穿越由暗回路封閉的第一部分的第一光線與穿越連接暗回路的第二部分的第二光線，兩者會相差180°的相位。
7.一種DRAM芯片中的存儲器陣列，包括多個(gè)以行列方式排列的DRAM單元，其中，在第一列末端的第一邊緣DRAM單元具有一個(gè)與在相鄰列末端的第二邊緣DRAM單元分享的共同有源區(qū)，該共同有源區(qū)是由交替式相移掩模中的暗回路來定義，而且，在進(jìn)行微影工藝的過程時(shí)，穿越由暗回路封閉的第一部分的第一光線與穿越連接暗回路的第二部分的第二光線，兩者會相差180°的相位。
8.如權(quán)利要求7所述的DRAM芯片中的存儲器陣列，還包括多個(gè)柵極線，其中，每一個(gè)柵極線均包含一個(gè)具有一個(gè)第一區(qū)段以及一個(gè)第二區(qū)段的回路部分；以及多個(gè)與DRAM單元連接的位線；其中，多個(gè)DRAM單元包含第一DRAM單元以及第二DRAM單元，其中，第一DRAM單元包含由第一區(qū)段所組成的第一柵極，而第二DRAM單元包含由第二區(qū)段所組成的第二柵極，而每一個(gè)位線是連接到其中一個(gè)第一DRAM單元或是連接到其中一個(gè)第二DRAM單元以建立開放式位線結(jié)構(gòu)。
9.一種制造DRAM芯片的方法，包括提供一個(gè)第一交替式相移掩模，其中包括不透光線，每一個(gè)不透光線均有一個(gè)暗回路；一個(gè)由該暗回路來封閉以及定義的第一部分；以及一個(gè)鄰接該暗回路的第二部分；其中，在進(jìn)行微影工藝的過程時(shí)，穿越由該暗回路封閉的該第一部分的第一光線與穿越連接該暗回路的該第二部分的第二光線，兩者會相差180°的相位；結(jié)合第一交替式相移掩模及微影工藝而完成一存儲器陣列的有源區(qū)的圖案轉(zhuǎn)移，其中，在存儲器陣列中至少兩個(gè)DRAM單元分享一個(gè)共同有源區(qū)。
10.一種制造DRAM芯片的方法，包括提供一個(gè)第一交替式相移掩模，其中包括不透光線，每一個(gè)不透光線均有一個(gè)暗回路；一個(gè)由該暗回路來封閉以及定義的第一部分；以及一個(gè)連接該暗回路的第二部分；其中，在進(jìn)行微影工藝的過程時(shí)，穿越由該暗回路封閉的該第一部分的第一光線與穿越連接該暗回路的該第二部分的第二光線，兩者會相差180°的相位。結(jié)合第一交替式相移掩模及微影工藝而完成一存儲器陣列的有源區(qū)的圖案轉(zhuǎn)移，而存儲器陣列中每一個(gè)柵極線均具有一個(gè)回路部分，可對應(yīng)于第一交替式相移掩模中的暗回路。
全文摘要
本發(fā)明公開一種具有回路式圖案結(jié)構(gòu)的存儲器陣列及其制造方法，可結(jié)合上面具有暗回路的交替式相移掩模(alternating phase shift mask)。該存儲器陣列包括多個(gè)柵極線，每一柵極線均包含具有第一和第二區(qū)段的回路部分；以及多個(gè)關(guān)聯(lián)于每一柵極線的DRAM單元并包含第一以及第二DRAM單元，其中，第一DRAM單元包含由第一區(qū)段所組成的第一柵極，而第二DRAM單元包含由第二區(qū)段所組成的第二柵極；以及多個(gè)與DRAM單元連接的位線，而每一位線連接到其中的一個(gè)第一DRAM單元或連接到其中的一個(gè)第二DRAM單元。利用該交替式相移掩模，可在該存儲器陣列中建立無干擾的圖像，并且只需一次的曝光便可達(dá)到高分辨率的需求。
文檔編號G03F9/00GK1574364SQ20041000180
公開日2005年2月2日 申請日期2004年1月14日 優(yōu)先權(quán)日2003年6月23日
發(fā)明者李勝煥, 李智煜 申請人:茂德科技股份有限公司