一種基于雙核心控制模塊的電子技術(shù)實驗裝置的制造方法
【專利摘要】本實用新型公開了一種基于雙核心控制模塊的電子技術(shù)實驗裝置，包括雙核心控制模塊電路板和多個子模塊電路板；雙核心控制模塊電路板上設(shè)置有FPGA、單片機和主模塊管腳插座；單片機通過SPI串行通信接口與FPGA實現(xiàn)數(shù)據(jù)通信；所述FPGA與JTAG下載接口相連接，所述單片機與程序燒寫接口相連接。本實用新型具有能同時滿足《數(shù)字電子技術(shù)基礎(chǔ)》、《單片機》和《EDA技術(shù)》三門課程實驗需求，并且實驗裝置整體硬件設(shè)計簡單，成本低廉的基于雙核心控制模塊的優(yōu)點。
【專利說明】
一種基于雙核心控制模塊的電子技術(shù)實驗裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及一種電子技術(shù)實驗裝置，具體是一種具有雙控制核心，適用于多門電子技術(shù)課程實驗教學(xué)的試驗裝置，屬于實驗裝置與設(shè)備設(shè)計技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]電子信息類專業(yè)的教學(xué)中，無論本科、?？粕踔潦侵袑?，均開設(shè)了《數(shù)字電子技術(shù)基礎(chǔ)》、《單片機》和《EDA技術(shù)》(或者《FPGA應(yīng)用開發(fā)技術(shù)》)三門課程，三門課程均需要配備專門的實驗室和試驗設(shè)備。例如《數(shù)字電子技術(shù)基礎(chǔ)》課程的實驗臺上所設(shè)置的主要器件有可通過插裝連入電路的74系列數(shù)字集成電路以及各種外圍子模塊，外圍子模塊具體包括:輸入設(shè)備(撥碼開關(guān)和獨立按鍵)、顯示設(shè)備(數(shù)碼管、液晶顯示器、點陣顯示器)AD轉(zhuǎn)換模塊。
[0003]單片機的實驗臺通常設(shè)置單片機核心、程序燒寫接口以及與數(shù)字電路實驗箱相似的各種外圍器件模塊，并配備一臺計算機。
[0004]EDA實驗室配備的實驗設(shè)備則也是配備與前兩門課程類似的各種外圍模塊以及FPGA控制器、相應(yīng)的數(shù)據(jù)配置芯片(此類芯片價格昂貴)、JTAG下載接□和一臺計算機。
[0005]上述三門課程使用的實驗設(shè)備存在以下明顯缺陷:(I)雖然各種外圍子模塊均大同小異，但是受限于所使用的核心控制器件不同(74A系列數(shù)字集成電路、單片機和FPGA)，必須使用三套不同的實驗裝置，并且通常占用三個實驗場地，浪費了教育資源。(2)常規(guī)的EDA技術(shù)實驗室配備的實驗裝置必須使用昂貴的數(shù)據(jù)配置芯片(在EDA技術(shù)的具體系統(tǒng)電路設(shè)計中為了保證系統(tǒng)穩(wěn)定性，F(xiàn)PGA的配置數(shù)據(jù)通常保存在FPGA器件外的非易失存儲器，這種非易失存儲器我們稱為數(shù)據(jù)配置芯片)專用的數(shù)據(jù)配置芯片價格較高，這就使得EDA實驗臺造價較高。
【實用新型內(nèi)容】
[0006]針對現(xiàn)有技術(shù)存在的上述不足，本實用新型的目的是:怎樣提供一種能同時滿足《數(shù)字電子技術(shù)基礎(chǔ)》、《單片機》和《EDA技術(shù)》三門課程實驗需求，并且用單片機取代專用配置器件為FPGA進行數(shù)據(jù)配置，使得實驗裝置整體硬件設(shè)計簡單，成本低廉的基于雙核心控制模塊的電子技術(shù)實驗臺。
[0007]為了實現(xiàn)上述目的，本實用新型采用了以下的技術(shù)方案。
[0008]—種基于雙核心控制模塊的電子技術(shù)實驗裝置，其特征在于:包括雙核心控制模塊電路板和多個子模塊電路板；
[0009]所述雙核心控制模塊電路板上設(shè)置有FPGA、單片機和主模塊管腳插座；
[0010]所述主模塊管腳插座內(nèi)設(shè)置有多個管腳插針，所述管腳插針與雙核心控制模塊電路板的板體相垂直，所述管腳插針由電的良導(dǎo)體制作而成；
[0011 ]所述單片機通過SPI串行通信接口與FPGA實現(xiàn)數(shù)據(jù)通信；
[0012]所述FPGA與JTAG下載接口相連接，所述單片機與程序燒寫接口相連接；
[0013]所述FPGA具有數(shù)據(jù)配置接口，所述FPGA的數(shù)據(jù)配置接口包括:配置復(fù)位腳nCONF1、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳⑶NF_D0N、配置數(shù)據(jù)傳輸腳DATA和配置時鐘腳CLK;所述配置復(fù)位腳nCONFI與單片機的第一輸入輸出口相連接；所述第一配置狀態(tài)腳nSTATU與單片機的第二輸入輸出口相連接;所述第二配置狀態(tài)腳C0NF_D0N與單片機的第三輸入輸出口相連接;所述配置數(shù)據(jù)傳輸腳DATA與單片機的第四輸入輸出口相連接;所述配置時鐘腳CLK與單片機的第五輸入輸出口相連接；
[0014]所述單片機的其余輸入輸出口和所述FPGA的各個輸入輸出口均與主模塊管腳插座內(nèi)的各個管腳插針一一對應(yīng)相連接；
[0015]所述子模塊電路板上設(shè)置有子模塊電路和子模塊管腳插座，所述子模塊管腳插座內(nèi)設(shè)置有多個管腳插針，所述管腳插針與子模塊電路板的板體相垂直，所述管腳插針由電的良導(dǎo)體制作而成，所述子模塊電路的各個輸入輸出口與子模塊管腳插座內(nèi)的各個管腳插針一一對應(yīng)相連接。
[0016]進一步的，所述多個子模塊電路板包括:矩陣鍵盤子模塊電路板、撥碼開關(guān)子模塊電路板、液晶屏子模塊電路板、段碼數(shù)碼管顯示子模塊電路板、AD轉(zhuǎn)換子模塊電路板和DA轉(zhuǎn)換子模塊電路板。
[0017]相比現(xiàn)有技術(shù)，本實用新型具有如下優(yōu)點:
[0018]本實用新型中，(I)將單片機、FPGA整合在雙核心控制模塊上，核心器件通過管腳插座與外圍子模塊可以實現(xiàn)可拆卸連接，并且單片機通過SPI串行通信接口與FPGA實現(xiàn)數(shù)據(jù)通信，因此實驗裝置不但可以分別完成單片機和Η)Α實驗，還可驗證單片機與FPGA混合使用的技術(shù)方案。此外因為FPGA內(nèi)包含大量數(shù)字邏輯資源，通過原理圖設(shè)計方式可以調(diào)用大量的74系列數(shù)字集成電路原理圖模塊，這些74系列數(shù)字集成電路原理圖模塊涵蓋了《數(shù)字電子技術(shù)》課程中所涉及的多數(shù)集成電路，因此本實驗裝置還可以用于《數(shù)字電子技術(shù)》實驗教學(xué)，并且不必反復(fù)插拔芯片。
[0019](2)本實用新型采用單片機取代專用配置器件實現(xiàn)對FPGA的數(shù)據(jù)配置，因此具有能夠簡化系統(tǒng)硬件設(shè)計并且降低成本的優(yōu)點;本實用新型中單片機的使用既替代了昂貴的FPGA配置器件，又滿足了《單片機》課程實驗需求。
【附圖說明】
[0020]圖1為本實用新型的結(jié)構(gòu)圖；
【具體實施方式】
[0021]下面結(jié)合附圖和【具體實施方式】對本實用新型作進一步詳細(xì)說明。
[0022]如圖1所示，本實用新型一種基于雙核心控制模塊的電子技術(shù)實驗裝置是一個實驗套件，由若干塊實驗電路板組成。
[0023]具體包括一塊雙核心控制模塊電路板和多個子模塊電路板；
[0024](一)雙核心控制模塊電路板
[0025]雙核心控制模塊電路板上設(shè)置有FPGA、單片機和主模塊管腳插座；
[0026]主模塊管腳插座內(nèi)設(shè)置有多個管腳插針，所述管腳插針與雙核心控制模塊電路板的板體相垂直，所述管腳插針由電的良導(dǎo)體制作而成。
[0027]當(dāng)然電路板上還設(shè)置有兩大控制核心各自的時鐘、復(fù)位電路等外圍電路，以下具體描述單片機和FPGA之間的電連接關(guān)系:
[0028]1、為了實現(xiàn)FPGA數(shù)據(jù)配置的電連接。
[0029]具體的FPGA具有數(shù)據(jù)配置接口，F(xiàn)PGA的數(shù)據(jù)配置接口包括:配置復(fù)位腳nCONF1、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳C0NF_D0N、配置數(shù)據(jù)傳輸腳DATA和配置時鐘腳CLK;
[0030]配置復(fù)位腳nCONFI與單片機的第一輸入輸出口相連接；
[0031 ]第一配置狀態(tài)腳nSTATU與單片機的第二輸入輸出口相連接；
[0032]第二配置狀態(tài)腳⑶NF_D0N與單片機的第三輸入輸出口相連接;所述數(shù)據(jù)傳輸腳DATA與單片機的第四輸入輸出口相連接；
[0033]配置時鐘腳CLK與單片機的第五輸入輸出口相連接；
[0034]單片機還通過SPI串行通信接口與FPGA實現(xiàn)數(shù)據(jù)通信。
[0035]也即是FPGA的數(shù)據(jù)配置接口的各個配置引腳分別與單片機的一個輸入輸出口對應(yīng)相連接。單片機是這樣實現(xiàn)對FPGA進行配置的:利用單片機的程序存儲區(qū)來存放FPGA配置數(shù)據(jù).上電后由單片機控制實現(xiàn)對FPGA器件的數(shù)據(jù)配置，也即是采用被動配置模式，并且配置數(shù)據(jù)采用串行方式傳送給FPGA，配置過程可以歸納為:(I)由單片機的第一輸入輸出口向FPGA的配置復(fù)位腳nCONFI發(fā)送復(fù)位信號(復(fù)位信號為一個低電平和一個緊跟的高電平)進行配置復(fù)位。(2)檢測配置復(fù)位是否成功，如果單片機通過其第二輸入輸出口檢測到FPGA的第一配置狀態(tài)腳nSTATU由原本低電平變換為高電平則說明配置復(fù)位成功，否則配置復(fù)位不失敗，繼續(xù)發(fā)送配置復(fù)位信號。(3)配置復(fù)位成功后單片機通過FPGA的配置數(shù)據(jù)傳輸腳DATA和配置時鐘腳CLK進行串行數(shù)據(jù)傳輸，將存儲在單片機中的配置數(shù)據(jù)傳送給FPGA，在這一過程中FPGA的配置數(shù)據(jù)傳輸腳DATA負(fù)責(zé)接收配置數(shù)據(jù)，配置時鐘腳CLK負(fù)責(zé)接收移位時鐘，配置時鐘腳CLK上沒出現(xiàn)一個上升沿，配置數(shù)據(jù)傳輸腳DATA接收一位配置數(shù)據(jù)直至配置數(shù)據(jù)傳輸完成。(4)檢測配置是否完成。單片機檢測FPGA的第二配置狀態(tài)腳C0NF_D0N上的電平是否變高，若未變高，說明配置失敗，應(yīng)該重新啟動配置過程。
[0036]2、為了實現(xiàn)FPGA與單片機之間數(shù)據(jù)傳輸?shù)碾娺B接。
[0037]所述單片機還通過SPI串行通信接口與FPGA實現(xiàn)數(shù)據(jù)通信。
[0038]單片機的四個輸入輸出口與FPGA芯片的四個普通數(shù)據(jù)輸入輸出口分別對應(yīng)相連接，由單片機產(chǎn)生SPI工作時序?qū)崿F(xiàn)單片機與FPGA芯片之間的SPI通信接口，從而完成兩者之間數(shù)據(jù)的傳輸。
[0039]工作原理是:單片機產(chǎn)生SPI工作時序?qū)崿F(xiàn)單片機與CPLD芯片之間的SPI通信接口，這種通信方式至少具有根4線(只需要單向通信時3根線也可實現(xiàn))，具體的分別是:(1)、從設(shè)備數(shù)據(jù)輸入線SDI，也是主設(shè)備數(shù)據(jù)輸出線；(2)、從設(shè)備數(shù)據(jù)輸出線SD0，也是主設(shè)備數(shù)據(jù)輸入線；(3)、時鐘信號線SCLK，時鐘信號由主設(shè)備產(chǎn)生；(4)、從設(shè)備使能信號線CS。
[0040]主設(shè)備和從設(shè)備之間進行同步串行數(shù)據(jù)傳輸，在主設(shè)備的移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，地位在后，為全雙工通信，簡單高效。
[0041]此外，關(guān)于工作時鐘可采用如下方案解決:利用外部時鐘電路為FPGA芯片提供工作時鐘，F(xiàn)PGA芯片內(nèi)部工作時鐘信號經(jīng)過FPGA內(nèi)部分頻模塊分頻后提供給單片機作為工作時鐘使用，這樣就可以進一步簡化電路設(shè)計。
[0042]本實用新型中，單片機和FPGA采用常規(guī)芯片即可(多數(shù)FPGA芯片都被動串行配置模式)。
[0043]所述單片機的其余輸入輸出口(除去用于與單片機連接實現(xiàn)SPI數(shù)據(jù)通信和數(shù)據(jù)配置后的輸入輸出口)和FPGA的各個輸入輸出口(也即是數(shù)據(jù)1而非用于數(shù)據(jù)配置的各個管腳)均與主模塊管腳插座內(nèi)的各個管腳插針一一對應(yīng)相連接。
[0044](二)多個子模塊電路板
[0045]子模塊電路板上設(shè)置有子模塊電路和子模塊管腳插座，子模塊管腳插座內(nèi)設(shè)置有多個管腳插針，所述管腳插針與子模塊電路板的板體相垂直，管腳插針由電的良導(dǎo)體制作而成，所述子模塊電路的各個輸入輸出口與子模塊管腳插座內(nèi)的各個管腳插針一一對應(yīng)相連接。
[0046]多個子模塊電路板包括:矩陣鍵盤子模塊電路板、撥碼開關(guān)子模塊電路板、液晶屏子模塊電路板、段碼數(shù)碼管顯示子模塊電路板、AD轉(zhuǎn)換子模塊電路板和DA轉(zhuǎn)換子模塊電路板，其余常用子模塊還有很多，這里不意義列舉。上述子模塊電路板上設(shè)置的相應(yīng)電路采用常規(guī)設(shè)計即可，其電路結(jié)構(gòu)不屬于本實用新型改進，因此不再贅述。
[0047]本實用新型的使用方法是:根據(jù)實驗需求，使用插接導(dǎo)線將相關(guān)子模塊的數(shù)據(jù)輸入輸出口與相應(yīng)的雙核心控制模塊電路板上主模塊管腳插座內(nèi)的插針相連接，接通電路。
[0048]例如完成單片機實驗的流水燈實驗時，選用LED燈子模塊(配置數(shù)個LED燈及其相應(yīng)外圍電路)，用插接導(dǎo)線將LED燈的輸入端與單片機的輸入輸出口連通，通過程序燒寫接口向單片機寫入程序，其余操作與普通單片機實驗臺無異。
[0049]完成數(shù)字電路實驗時，按照前述方法選用子模塊，進行電路連接，在計算機中借用FPGA開發(fā)工具(例如Quartus 2)原理圖輸入方式，選取所需的數(shù)字集成電路模塊，在開發(fā)工具中完成電路連接，通過JTAG下載接口下載配置數(shù)據(jù)(或者使用單片機進行配置，具體過程見前述)，觀察試驗現(xiàn)象。
[0050]完成EDA實驗時與完成數(shù)字電路實驗類似，但是主要選用代碼輸入方式進行設(shè)計，并且可以進行仿真檢查設(shè)計錯誤。
[0051]最后說明的是，以上實施例僅用以說明本實用新型的技術(shù)方案而非限制，盡管參照較佳實施例對本實用新型進行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本實用新型的技術(shù)方案進行修改或者等同替換，而不脫離本實用新型技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本實用新型的權(quán)利要求范圍當(dāng)中。
【主權(quán)項】
1.一種基于雙核心控制模塊的電子技術(shù)實驗裝置，其特征在于:包括雙核心控制模塊電路板和多個子模塊電路板； 所述雙核心控制模塊電路板上設(shè)置有FPGA、單片機和主模塊管腳插座； 所述主模塊管腳插座內(nèi)設(shè)置有多個管腳插針，所述管腳插針與雙核心控制模塊電路板的板體相垂直，所述管腳插針由電的良導(dǎo)體制作而成； 所述單片機通過SPI串行通信接口與FPGA實現(xiàn)數(shù)據(jù)通信； 所述FPGA與JTAG下載接口相連接，所述單片機與程序燒寫接口相連接； 所述FPGA具有數(shù)據(jù)配置接口，所述FPGA的數(shù)據(jù)配置接口包括:配置復(fù)位腳nCONF1、第一配置狀態(tài)腳nSTATU、第二配置狀態(tài)腳⑶NF_D0N、配置數(shù)據(jù)傳輸腳DATA和配置時鐘腳CLK;所述配置復(fù)位腳nCONFI與單片機的第一輸入輸出口相連接;所述第一配置狀態(tài)腳nSTATU與單片機的第二輸入輸出口相連接;所述第二配置狀態(tài)腳C0NF_D0N與單片機的第三輸入輸出口相連接;所述配置數(shù)據(jù)傳輸腳DATA與單片機的第四輸入輸出口相連接;所述配置時鐘腳CLK與單片機的第五輸入輸出口相連接； 所述單片機的其余輸入輸出口和所述FPGA的各個輸入輸出口均與主模塊管腳插座內(nèi)的各個管腳插針 對應(yīng)相連接； 所述子模塊電路板上設(shè)置有子模塊電路和子模塊管腳插座，所述子模塊管腳插座內(nèi)設(shè)置有多個管腳插針，所述管腳插針與子模塊電路板的板體相垂直，所述管腳插針由電的良導(dǎo)體制作而成，所述子模塊電路的各個輸入輸出口與子模塊管腳插座內(nèi)的各個管腳插針一一對應(yīng)相連接。2.根據(jù)權(quán)利要求1所述的一種基于雙核心控制模塊的電子技術(shù)實驗裝置，其特征在于，所述多個子模塊電路板包括:矩陣鍵盤子模塊電路板、撥碼開關(guān)子模塊電路板、液晶屏子模塊電路板、段碼數(shù)碼管顯示子模塊電路板、AD轉(zhuǎn)換子模塊電路板和DA轉(zhuǎn)換子模塊電路板。
【文檔編號】G09B23/18GK205487031SQ201521050021
【公開日】2016年8月17日
【申請日】2015年12月10日
【發(fā)明人】熊偉
【申請人】重慶電子工程職業(yè)學(xué)院