基于fpga的并口控制實(shí)驗(yàn)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于并口控制設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到基于FPGA的并口控制實(shí)驗(yàn)裝置。
【背景技術(shù)】
[0002]目前，學(xué)生實(shí)踐中經(jīng)常用到的并口控制實(shí)驗(yàn)裝置存在以下不足:
[0003]1.電路復(fù)雜，控制系統(tǒng)多是由單片機(jī)，調(diào)試不方便；
[0004]2.不具有多種通信接口及網(wǎng)絡(luò)連接和管理能力；
[0005]3.知識(shí)點(diǎn)片面，不能充分?jǐn)U展學(xué)生的視野；
[0006]4.不能鍛煉學(xué)生綜合分析、解決問(wèn)題的能力；
[0007]5.并口的控制方式是由軟件程序?qū)崿F(xiàn)的。

【發(fā)明內(nèi)容】

[0008]本實(shí)用新型所要解決的技術(shù)問(wèn)題在于克服上述的并口控制裝置的不足，提供一種電路簡(jiǎn)單、集成度高、外圍元件少、設(shè)計(jì)合理的基于FPGA的并口控制實(shí)驗(yàn)裝置。
[0009]解決上述技術(shù)問(wèn)題所采用的技術(shù)方案是:它具有對(duì)系統(tǒng)進(jìn)行控制的控制電路；通信電路，該電路與控制電路相連；并口控制電路，該電路與控制電路相連。
[0010]本實(shí)用新型的控制電路為:集成電路U7的J6腳、G4腳、E4腳、E3腳、Dl腳、D2腳、F3腳、D4腳、D3腳、F5腳、E5腳、D5腳、C2腳、Cl腳、F4腳接并口控制電路，集成電路U7的C3腳、F6腳、E6腳、B3腳、A3腳、A4腳、B4腳、A5腳、B5腳、C4腳接通信電路，集成電路U7的Jl腳接晶振Yl的4腳，集成電路U7的H5腳、G2腳、F2腳、Gl腳、Fl腳、J13腳、K12腳、G5腳、H4腳、L13腳、J5腳、M13腳依次接連接器J6的I腳?12腳，集成電路U7的E12腳、M5腳、FlI腳、L6腳、K8腳、JlO腳、J7腳、HlO腳、H7腳、G9腳接1.2V電源，集成電路 U7 的 BI 腳、G3 腳、K3 腳、Rl 腳、A2 腳、A15 腳、C7 腳、ClO 腳、E7 腳、ElO 腳、B16 腳、G14腳、K14腳、R16腳、M7腳、MlO腳、P7腳、PlO腳、T2腳、T5腳接3V電源，集成電路U7的F12腳、D12 腳、ElI 腳、L5 腳、N5 腳、M6 腳、T16 腳、Tl 腳、R15 腳、R2 腳、P9 腳、P8 腳、M9 腳、M8腳、J14 腳、J3 腳、H14 腳、H3 腳、E9 腳、G8 腳、H8 腳、H9 腳、J8 腳、J9 腳、K9 腳、Al 腳、A16腳、B2腳、B15腳、C8腳、C9腳、E8腳接地，連接器J6的13腳接地，晶振Yl的I腳接3V電源、3腳接地；集成電路U7的型號(hào)為EP2C8F256C8，晶振Yl的型號(hào)為JHY50M。
[0011 ] 本實(shí)用新型采用集成電路U7作為FPGA芯片，由集成電路U7產(chǎn)生的并口控制時(shí)序邏輯和通信控制邏輯，驅(qū)動(dòng)并口控制電路和通信電路工作，該裝置電路簡(jiǎn)單、集成度高、夕卜圍元件少，可應(yīng)用于實(shí)驗(yàn)室并口控制裝置。
【附圖說(shuō)明】
[0012]圖1是本實(shí)用新型的電氣原理方框圖。
[0013]圖2是圖1中控制電路的電子線路原理圖。
[0014]圖3是圖1中通信電路和并口控制電路的電子線路原理圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于這些實(shí)施例。
[0016]實(shí)施例1
[0017]在圖1中，本實(shí)用新型的基于FPGA的并口控制實(shí)驗(yàn)裝置由控制電路、并口控制電路、通信電路連接構(gòu)成，并口控制電路與控制電路相連，通信電路與控制電路相連。
[0018]在圖2中，本實(shí)施例的控制電路由集成電路U7、晶振Yl、連接器J6連接構(gòu)成，集成電路U7的型號(hào)為EP2C8F256C8，晶振Yl的型號(hào)為JHY50M。集成電路U7的J6腳、G4腳、E4腳、E3腳、Dl腳、D2腳、F3腳、D4腳、D3腳、F5腳、E5腳、D5腳、C2腳、Cl腳、F4腳接并P控制電路，集成電路U7的C3腳、F6腳、E6腳、B3腳、A3腳、A4腳、B4腳、A5腳、B5腳、C4腳接通信電路，集成電路U7的Jl腳接晶振Yl的4腳，集成電路U7的H5腳、G2腳、F2腳、Gl腳、Fl腳、J13腳、K12腳、G5腳、H4腳、L13腳、J5腳、M13腳依次接連接器J6的I腳?12腳，集成電路U7的E12腳、M5腳、Fll腳、L6腳、K8腳、JlO腳、J7腳、HlO腳、H7腳、G9腳接1.2V電源，集成電路U7的BI腳、G3腳、K3腳、Rl腳、A2腳、A15腳、C7腳、ClO腳、E7腳、ElO 腳、B16 腳、G14 腳、K14 腳、R16 腳、M7 腳、MlO 腳、P7 腳、PlO 腳、T2 腳、T5 腳接 3V電源，集成電路U7的F12腳、D12腳、Ell腳、L5腳、N5腳、M6腳、T16腳、Tl腳、R15腳、R2腳、P9 腳、P8 腳、M9 腳、M8 腳、J14 腳、J3 腳、H14 腳、H3 腳、E9 腳、G8 腳、H8 腳、H9 腳、J8腳、J9腳、K9腳、Al腳、A16腳、B2腳、B15腳、C8腳、C9腳、E8腳接地，連接器J6的13腳接地，晶振Yl的I腳接3V電源、3腳接地。
[0019]并口控制電路由集成電路Ul、集成電路U2、數(shù)碼管Dl、電阻Rl?電阻R8、連接器Jl連接構(gòu)成，集成電路Ul的型號(hào)為74ALVC164245，集成電路U2的型號(hào)為82C55A。集成電路Ul的24腳、26腳、27腳、29腳、30腳、32腳、33腳、35腳、36腳依次接集成電路U7的J6腳、G4腳、E4腳、E3腳、Dl腳、D2腳、F3腳、D4腳、D3腳，集成電路Ul的23腳、22腳、20腳、19腳、17腳、16腳、14腳、13腳依次接集成電路U2的34腳?27腳，集成電路Ul的31腳和42腳接3V電源、18腳和7腳接5V電源、28腳、34腳、39腳、45腳、、48腳、21腳、4腳、15腳、10腳、I腳、25腳接地。集成電路U2的5腳、36腳、9腳、8腳、35腳、6腳依次接集成電路U7的F5腳、E5腳、D5腳、C2腳、Cl腳、F4腳，集成電路U2的4腳通過(guò)電阻Rl接數(shù)碼管Dl的10腳、3腳通過(guò)電阻R2接數(shù)碼管Dl的9腳、2腳通過(guò)電阻R3接數(shù)碼管Dl的8腳、I腳通過(guò)電阻R4接數(shù)碼管Dl的5腳、40腳通過(guò)電阻R5接數(shù)碼管Dl的4腳、39腳通過(guò)電阻R6接數(shù)碼管Dl的2腳、38腳通過(guò)電阻R7接數(shù)碼管Dl的3腳、37腳通過(guò)電阻R8接數(shù)碼管Dl的7腳，集成電路U2的14腳?17腳、13腳?10腳依次接連接器Jl的7腳?14腳、26腳接5V電源、7腳接地，數(shù)碼管Dl的I腳和6腳接地，連接器Jl的I腳?6腳接地。
[0020]通信電路由集成電路U3?集成電路U6、電阻R9?電阻R14、電容Cl?電容C7、連接器J2?連接器J5、晶振Y2連接構(gòu)成，集成電路U3的型號(hào)為MAX488，集成電路U4的型號(hào)為FT232BM，集成電路U5的型號(hào)為MAX485，集成電路U6的型號(hào)為SP3223。集成電路U3的3腳接集成電路U7的C3腳、2腳接集成電路U7的F6腳、5腳接連接器J2的I腳、6腳接連接器J2的2腳、8腳接連接器J2的3腳和電阻R9的一端、7腳接連接器J2的4腳和電阻R9的另一端、I腳接5V電源、4腳接地。集成電路U4的8腳通過(guò)電阻RlO接連接器J3的3腳、7腳通過(guò)電阻Rll接連接器J3的2腳、5腳通過(guò)電阻R12和電阻Rll接連接器J3的2腳、24腳接集成電路U7的B5腳、25腳接集成電路U7的C4腳、28腳接晶振Y2的一端和電容Cl的一端、27腳接晶振Y2的另一端和電容C4的一端、6腳接電容C7的一端、30腳通過(guò)電阻R14接5V電源、4腳和26腳以及3腳接5V電源、9腳、29腳、31腳、14腳接地。集成電路U5的I腳?4腳依次接集成電路U7的E6腳、B3腳、A3腳、A4腳，集成電路U5的7腳接連接器J4的I腳和電阻R13的一端、6腳接連接器J4的4腳和電阻R13的另一端、8腳接5V電源、5腳接地。集成電路U6的2腳接電容C3的一端、4腳接電容C3的另一端、5腳接電容C6的一端、6腳接電容C6的另一端、13腳接集成電路U7的B4腳、16腳接集成電路U7的A5腳、3腳接電容C2的一端、7腳接電容C5的一端、17腳接連接器J5的I腳、15腳接連接器J5的3腳、14腳接連接器J5的4腳、20腳和19腳接3V電源、18腳和I腳接地，電容Cl、電容C4、電容C7的另一端接地，電容C2和電容C5的另一端相連，連接器J3的I腳接5V電源、4腳接地，連接器J5的2腳和4腳接地。
[0021]本實(shí)用新型的工作原理如下:
[0022]系統(tǒng)上電，電路開(kāi)始正常工作，集成電路U7產(chǎn)生并口控制的時(shí)序邏輯，并定時(shí)讀取外部端口，控制信號(hào)從集成電路U7的J6腳、F4腳、F5腳、E5腳、D5腳、Cl腳、C2腳輸出，經(jīng)過(guò)集成電路Ul輸出到集成電路U2的5腳、6腳、8腳、9腳、35腳、36腳，數(shù)據(jù)信號(hào)從集成電路U2的10腳?17腳輸入，從集成電路U2的27腳?34腳輸出，經(jīng)過(guò)集成電路Ul從26腳、27腳、29腳、30腳、32腳、33腳、35腳、36腳輸出，輸入到集成電路U7的G4腳、E3腳、E4腳、Dl腳、D4腳、F3腳，由集成電路U7產(chǎn)生通信邏輯，將數(shù)據(jù)信號(hào)從集成電路U3的7腳、8腳輸出，輸入到連接器J2的5腳、6腳，從集成電路U7的A4腳輸出，輸入到集成電路U5的4腳，從集成電路U3的6腳、7腳輸出，輸入到連接器J4的I腳、2腳，從集成電路U7的B4腳輸出，輸入到集成電路U6的13腳，從集成電路U6的17腳輸出，輸入到連接器J5的I腳，由集成電路U7產(chǎn)生并口寫(xiě)數(shù)據(jù)邏輯控制，將數(shù)據(jù)信號(hào)從集成電路U7的G4腳、E3腳、E4腳、Dl腳、D4腳、F3腳輸出，經(jīng)過(guò)集成電路Ul，輸入到集成電路U2的27腳?34腳，并將數(shù)據(jù)從集成電路U2的I腳?4腳、3腳?40腳輸出，經(jīng)過(guò)電阻Rl?電阻R8，輸入到數(shù)碼管D1，顯示出讀入的并口數(shù)據(jù)。
【主權(quán)項(xiàng)】
1.一種基于FPGA的并口控制實(shí)驗(yàn)裝置，其特征在于它具有: 對(duì)系統(tǒng)進(jìn)行控制的控制電路； 通信電路，該電路與控制電路相連； 并口控制電路，該電路與控制電路相連。2.根據(jù)權(quán)利要求1所述的基于FPGA的并口控制實(shí)驗(yàn)裝置，其特征在于所述的控制電路為:集成電路U7的J6腳、G4腳、E4腳、E3腳、DI腳、D2腳、F3腳、D4腳、D3腳、F5腳、E5腳、D5腳、C2腳、Cl腳、F4腳接并口控制電路，集成電路U7的C3腳、F6腳、E6腳、B3腳、A3腳、A4腳、B4腳、A5腳、B5腳、C4腳接通信電路，集成電路U7的Jl腳接晶振Yl的4腳，集成電路U7的H5腳、G2腳、F2腳、Gl腳、Fl腳、J13腳、K12腳、G5腳、H4腳、L13腳、J5腳、M13腳依次接連接器J6的I腳?12腳，集成電路U7的E12腳、M5腳、Fll腳、L6腳、K8腳、JlO腳、J7腳、HlO腳、H7腳、G9腳接1.2V電源，集成電路U7的BI腳、G3腳、K3腳、Rl腳、A2 腳、A15 腳、C7 腳、ClO 腳、E7 腳、ElO 腳、B16 腳、G14 腳、K14 腳、R16 腳、M7 腳、MlO 腳、P7腳、PlO腳、T2腳、T5腳接3V電源，集成電路U7的F12腳、D12腳、Ell腳、L5腳、N5腳、M6 腳、T16 腳、Tl 腳、R15 腳、R2 腳、P9 腳、P8 腳、M9 腳、M8 腳、J14 腳、J3 腳、H14 腳、H3 腳、E9 腳、G8 腳、H8 腳、H9 腳、J8 腳、J9 腳、K9 腳、Al 腳、A16 腳、B2 腳、B15 腳、C8 腳、C9 腳、E8腳接地，連接器J6的13腳接地，晶振Yl的I腳接3V電源、3腳接地；集成電路U7的型號(hào)為EP2C8F256C8，晶振Yl的型號(hào)為JHY50M。
【專(zhuān)利摘要】一種基于FPGA的并口控制實(shí)驗(yàn)裝置，它具有對(duì)系統(tǒng)進(jìn)行控制的控制電路；通信電路，該電路與控制電路相連；并口控制電路，該電路與控制電路相連。該裝置電路簡(jiǎn)單、集成度高、外圍元件少，可應(yīng)用于實(shí)驗(yàn)室并口控制裝置。
【IPC分類(lèi)】G09B23/18
【公開(kāi)號(hào)】CN204667741
【申請(qǐng)?zhí)枴緾N201520243227
【發(fā)明人】李增生, 黨學(xué)立, 郭紅霞
【申請(qǐng)人】榆林學(xué)院
【公開(kāi)日】2015年9月23日
【申請(qǐng)日】2015年4月21日