Led顯示屏控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及發(fā)光二極管(light emitting d1de，LED)顯示領(lǐng)域，尤其涉及一種LED顯示屏控制器。
【背景技術(shù)】
[0002]現(xiàn)有的LED顯示屏控制系統(tǒng)主要包括:發(fā)送卡、接收卡以及LED顯示屏，其中LED顯示屏由多個(gè)箱體拼接而成，而每個(gè)箱體又由多個(gè)燈板模組拼接而成，每個(gè)箱體配置有一接收卡。發(fā)送卡是LED顯示屏控制系統(tǒng)的核心主控部分，主要用于采集輸入的視頻圖像、接收上位機(jī)軟件的控制指令，并根據(jù)特定的傳輸協(xié)議將控制指令、對(duì)應(yīng)的參數(shù)以及圖像數(shù)據(jù)以固定的數(shù)據(jù)格式發(fā)送至每個(gè)箱體的接收卡，接收卡根據(jù)接收到的參數(shù)配置相應(yīng)的工作模式后協(xié)同工作，將接收到的視頻圖像完整地顯示在各自的燈板上，最終完成視頻圖像的完整顯示。
[0003]具體地，請(qǐng)參閱圖1，圖1為現(xiàn)有技術(shù)中的一種LED顯示屏控制器的結(jié)構(gòu)示意圖。如圖1所示，LED顯示屏控制器包括數(shù)字視頻接口(Digital visual interface，DVI)、高清晰度多媒體接口 (High definit1n multimedia interface，HDMI)、串行總線(Universalserial bus，USB)接口、RS232 接口、接收芯片(如 ADV7612 或 Sil9135) 11、接口轉(zhuǎn)換單元13、現(xiàn)場(chǎng)可編程門陣列(Field — Programmable Gate Array，F(xiàn)PGA) 15、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Synchronous Dynamic Random Access Memory, SDRAM) 17 以及網(wǎng)絡(luò)物理層(PhysicalLayer, PHY)芯片 19。
[0004]DVI接口或者HDMI接口接收計(jì)算機(jī)或者視頻處理設(shè)備輸出的DVI信號(hào)或者HDMI信號(hào)并提供給接收芯片11，接收芯片11將DVI信號(hào)或者HDMI信號(hào)轉(zhuǎn)換為晶體管_晶體管邏輯(Transistor - transistor logic，TTL)數(shù)字信號(hào)，以此完成數(shù)據(jù)傳輸協(xié)議的轉(zhuǎn)換，并將轉(zhuǎn)換后的TTL數(shù)字信號(hào)送入FPGA 15。FPGA 15通過讀寫SDRAM 17對(duì)TTL數(shù)字信號(hào)進(jìn)行數(shù)據(jù)存儲(chǔ)，并對(duì)數(shù)據(jù)進(jìn)行一定的圖像處理和邏輯控制，實(shí)現(xiàn)圖像數(shù)據(jù)的打包和總線仲裁，最終通過數(shù)據(jù)包的形式通過網(wǎng)絡(luò)PHY芯片19將數(shù)據(jù)從不同的端口 Portl至Port4進(jìn)行網(wǎng)絡(luò)傳輸。其中，LED顯示屏控制器通過RS232接口或者USB接口接收上位機(jī)軟件的控制指令，并根據(jù)特定的控制指令配置FPGA 15的工作模式，以使FPGA 15完成對(duì)圖像的處理。
[0005]然而，在目前的LED顯示屏控制器中，由于視頻輸入接口只能采用單個(gè)DVI接口或者HDMI接口接收來自計(jì)算機(jī)或者視頻處理器等前端設(shè)備輸出的視頻圖像信號(hào)，視頻源的選擇具有局限性，并且必須要求前端設(shè)備具備DVI接口或者HDMI接口，否則無法完成LED顯示屏的顯示控制，而且盡管部分設(shè)備同時(shí)具備HDMI接口或者DVI接口，在正常顯示時(shí)，也只能從單個(gè)接口獲取圖像數(shù)據(jù)，因此內(nèi)容的豐富程度也有限，同時(shí)，DVI接口或者HDMI接口所支持的圖像分辨率單一。此外，目前的LED顯示屏控制器僅具備USB或者RS232接口的其中之一，其中USB接口傳輸速度不足每秒不足IM比特，而RS232對(duì)于多種現(xiàn)場(chǎng)應(yīng)用筆記本電腦較多的場(chǎng)合并不具備通用性，在工作時(shí)需配備轉(zhuǎn)接線，因此，這兩種控制接口功能單一、速率低，限制了 LED顯示屏配置所需的多種控制命令、參數(shù)傳輸速度，影響效率?！緦?shí)用新型內(nèi)容】
[0006]有鑒于此，本實(shí)用新型提供一種LED顯示屏控制器，不但解決了現(xiàn)有技術(shù)中LED顯示屏控制器的因視頻輸入接口單一與控制接口單一帶來圖像內(nèi)容不豐富、通信速率低等問題，同時(shí)還可以實(shí)現(xiàn)遠(yuǎn)程訪問和控制，便于使用。
[0007]本實(shí)用新型實(shí)施例提供的LED顯示屏控制器包括接收外部前端設(shè)備輸出的視頻信號(hào)或音頻信號(hào)并對(duì)其進(jìn)行處理以及轉(zhuǎn)換為數(shù)字信號(hào)的視頻處理單元、接收經(jīng)該視頻處理單元提供的數(shù)字信號(hào)并對(duì)該數(shù)字信號(hào)進(jìn)行圖像處理和邏輯控制的現(xiàn)場(chǎng)可編程門陣列、接收來自上位機(jī)軟件發(fā)送的控制指令和參數(shù)以及根據(jù)該控制指令和參數(shù)分別控制該視頻處理單元與該現(xiàn)場(chǎng)可編程門陣列的中央處理器以及接收該現(xiàn)場(chǎng)可編程門陣列提供的數(shù)據(jù)并對(duì)該數(shù)據(jù)進(jìn)行分配的網(wǎng)絡(luò)物理層芯片，其中，該中央處理器包括多種通信接口，該視頻處理單元包括多種視頻輸入接口與音頻輸入接口，該中央處理器與該視頻處理單元及該現(xiàn)場(chǎng)可編程門陣列連接，該視頻處理單元與該現(xiàn)場(chǎng)可編程門陣列連接，該現(xiàn)場(chǎng)可編程門陣列與該網(wǎng)絡(luò)物理層芯片連接。
[0008]由于本實(shí)用新型的LED顯示屏控制器的視頻處理單元包括多種視頻輸入接口和音頻輸入接口，因此，不僅豐富了的視頻輸入接口的種類，還增加了音頻輸入接口，增強(qiáng)了LED顯示屏控制器的駁接能力。并且，本實(shí)用新型的LED顯示屏控制器還采用具有多種通信接口的中央處理器，提高了 LED顯示屏控制器的傳輸速率以及響應(yīng)速率，同時(shí)使得前端設(shè)備與LED顯示屏控制器之間具有遠(yuǎn)程訪問功能，便于使用。進(jìn)一步地，該LED顯示屏控制器也是將視頻處理單元、中央處理器、現(xiàn)場(chǎng)可編程門陣列以及網(wǎng)絡(luò)物理層芯片等集成在一起，系統(tǒng)集成度高，解決了傳統(tǒng)視頻處理設(shè)備和控制器之間的匹配問題，減少了設(shè)備數(shù)量和連接線數(shù)量，簡化了結(jié)構(gòu)。
[0009]為讓本實(shí)用新型的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。
【附圖說明】
[0010]圖1為現(xiàn)有技術(shù)中的一種LED顯示屏控制器的結(jié)構(gòu)示意圖；
[0011]圖2為本實(shí)用新型第一實(shí)施例所提供的一種LED顯示屏控制器的結(jié)構(gòu)示意圖；
[0012]圖3為本實(shí)用新型第二實(shí)施例所提供的一種LED顯示屏控制器的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013]為更進(jìn)一步闡述本實(shí)用新型為實(shí)現(xiàn)預(yù)定實(shí)用新型目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本實(shí)用新型的【具體實(shí)施方式】、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
[0014]請(qǐng)參閱圖2，圖2為本實(shí)用新型第一實(shí)施例所提供的一種LED顯示屏控制器的結(jié)構(gòu)示意圖。如圖2所示，該LED顯示屏控制器包括中央處理器20、視頻處理單元21、FPGA 22、網(wǎng)絡(luò)PHY芯片23、第一存儲(chǔ)單元24以及第二存儲(chǔ)單元25。其中，中央處理器20與視頻處理單元21及FPGA 22連接，視頻處理單元21與FPGA 22及第一存儲(chǔ)單元24連接，F(xiàn)PGA 22與網(wǎng)絡(luò)PHY芯片23及第二存儲(chǔ)單元25連接。
[0015]中央處理器20作為整個(gè)LED顯示屏控制器的核心主控部分，包括多種通信接口，例如RS232總線接口、USB接口及百兆網(wǎng)(100M Ethernet)通信接口，中央處理器20用于接收來自上位機(jī)軟件發(fā)送的控制指令和參數(shù)，根據(jù)該控制命令和參數(shù)控制該視頻處理單元21以及該FPGA 22的相關(guān)工作模式。具體而言，當(dāng)中央處理器20接收來自上位機(jī)軟件發(fā)送的控制指令和參數(shù)之后，對(duì)控制指令進(jìn)行解析以及對(duì)相關(guān)參數(shù)進(jìn)行計(jì)算，隨后根據(jù)該控制命令和參數(shù)分別控制該視頻處理單元21以及該FPGA 22的相關(guān)工作模式，并將與接收卡相關(guān)的參數(shù)通過FPGA 22進(jìn)行相應(yīng)的配置，從而完成LED顯示系統(tǒng)的配置工作。
[0016]視頻處理單元21包括多種視頻輸入接口與音頻輸入接口，例如，DVI接口、HDMI接口、高清數(shù)字顯示(Display port，DP)接口、數(shù)字串行(Serial Digital Interface，SDI)接口、視頻圖形陣列(Video Graphics Array,VGA)接口、模擬輸入(Analog Inpus)接口及音頻(Aud1)接口，用于接收外部前端設(shè)備(如計(jì)算機(jī)或者視頻處理設(shè)備)輸出的視頻信號(hào)或音頻信號(hào)，并將該視頻信號(hào)或音頻信號(hào)經(jīng)處理和轉(zhuǎn)換成數(shù)字信號(hào)之后提供給FPGA 22，如視頻信號(hào)可采用TTL或者低電壓差分信號(hào)(Low Voltage Differential Signal, LVDS)的數(shù)據(jù)形式，而音頻信號(hào)可通過音頻總線I2S的數(shù)據(jù)形式提供給FPGA 22。也就是說，視頻處理單元21還包括多種收發(fā)器、圖像縮放器、圖像處理器、視頻處理引擎及音頻處理引擎。其中，收發(fā)器用于將對(duì)應(yīng)接口所接收的的視頻信號(hào)進(jìn)行解碼，解碼后的圖像數(shù)據(jù)經(jīng)由視頻處理引擎處理以完成去隔行、運(yùn)動(dòng)補(bǔ)償?shù)忍幚砉δ?。而圖像縮放器能夠在保證圖像質(zhì)量的同時(shí)，完成圖像的無級(jí)縮放。圖像處理器則用于完成圖像的膚色補(bǔ)償、色彩增強(qiáng)、畫中畫及圖文疊加等功能。音頻處理引擎則用于對(duì)音頻信號(hào)進(jìn)行相應(yīng)的處理。在本實(shí)施例中，視頻處理單元21可采用視頻處理芯片，例如:STDP8028。
[0017]視頻處理單元21與第一存儲(chǔ)單元24連接，視頻處理單元21可以將經(jīng)過處理的視頻信號(hào)或者音頻信號(hào)存儲(chǔ)在第一存儲(chǔ)單元24中，也可以從第一存儲(chǔ)單元24中讀取數(shù)據(jù)，其中，該第一存儲(chǔ)單元24可為雙倍速率(Double Data Rate, DDR)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，如第二代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR2，當(dāng)然，本領(lǐng)域的技術(shù)人員可以理解的是第一存儲(chǔ)單元24也可以為其他高速的存儲(chǔ)器，例如在第二代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR2的基礎(chǔ)上延伸的存儲(chǔ)器DDR3。
[0018]FPGA 22用于接收經(jīng)視頻處理單元21處理和轉(zhuǎn)換成數(shù)字信號(hào)的視頻信號(hào)或者音頻信號(hào)，并對(duì)該數(shù)字信號(hào)進(jìn)行圖像處理和邏輯控制，以實(shí)現(xiàn)對(duì)數(shù)據(jù)的網(wǎng)絡(luò)協(xié)議轉(zhuǎn)換以及數(shù)據(jù)打包。FPGA22與第二存儲(chǔ)單元25連接，可以將再次處理過的視頻信號(hào)或者音頻信號(hào)的數(shù)據(jù)存儲(chǔ)在第二存儲(chǔ)單元25中，也可以從第二存儲(chǔ)單元25中讀取數(shù)據(jù)。其中，該第二存儲(chǔ)單元25可為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，如第二代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR2，當(dāng)然，本領(lǐng)域的技術(shù)人員可以理解的是第二存儲(chǔ)單元25也可以為其他高速的存儲(chǔ)器，例如在第二代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR2的基礎(chǔ)上延伸的存儲(chǔ)器DDR3。