移位寄存器及使用該移位寄存器的顯示裝置的制造方法
【專利摘要】公開(kāi)了一種移位寄存器及使用該移位寄存器的顯示裝置，可防止由于光導(dǎo)致的氧化物晶體管的電流泄漏和劣化，從而增強(qiáng)輸出穩(wěn)定性。所述移位寄存器包括多個(gè)級(jí)，每個(gè)級(jí)包括：傳輸線單元，所述傳輸線單元包括提供多個(gè)時(shí)鐘信號(hào)的多條時(shí)鐘線和提供多個(gè)電源電壓的多條電源線；晶體管單元，所述晶體管單元包括多個(gè)晶體管；和遮光層，所述遮光層與所述晶體管單元的至少一個(gè)晶體管交疊以阻擋光。其中每個(gè)級(jí)的晶體管單元包括：輸出單元，所述輸出單元包括用于響應(yīng)于第一節(jié)點(diǎn)的控制，輸出所述多個(gè)時(shí)鐘信號(hào)中的任意一個(gè)時(shí)鐘信號(hào)作為所述掃描信號(hào)的上拉晶體管；和第一節(jié)點(diǎn)控制器，所述第一節(jié)點(diǎn)控制器包括用于控制所述第一節(jié)點(diǎn)的充電和放電的多個(gè)晶體管。
【專利說(shuō)明】移位寄存器及使用該移位寄存器的顯示裝置
[0001 ] 本申請(qǐng)要求2015年4月29日提交的韓國(guó)專利申請(qǐng)N0.10-2015-0060519的優(yōu)先權(quán)，在此援弓I該專利申請(qǐng)作為參考，如同在這里完全闡述一樣。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種可防止由于光導(dǎo)致的氧化物晶體管的電流泄漏和劣化，從而增強(qiáng)輸出穩(wěn)定性的移位寄存器及使用該移位寄存器的顯示裝置。
【背景技術(shù)】
[0003]作為近來(lái)作為顯示裝置受到關(guān)注的平板顯示裝置的代表例，具有使用液晶的液晶顯示器(LCD)、使用有機(jī)發(fā)光二極管(OLED)的OLED顯示器、使用電泳粒子的電泳顯示器(EI3D)等。
[0004]平板顯示裝置包括:通過(guò)像素陣列(其中每個(gè)像素被薄膜晶體管(TFT)獨(dú)立驅(qū)動(dòng))顯示圖像的顯示面板、用于驅(qū)動(dòng)顯示面板的面板驅(qū)動(dòng)器、以及用于控制面板驅(qū)動(dòng)器的時(shí)序控制器。面板驅(qū)動(dòng)器包括用于驅(qū)動(dòng)顯示面板的柵極線的柵極驅(qū)動(dòng)器和用于驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的數(shù)據(jù)驅(qū)動(dòng)器。
[0005]柵極驅(qū)動(dòng)器基本上包括輸出掃描脈沖以依次驅(qū)動(dòng)顯示面板的柵極線的移位寄存器。移位寄存器包括附屬地互相連接的多個(gè)級(jí)，每個(gè)級(jí)包括多個(gè)晶體管。每個(gè)級(jí)的輸出作為掃描脈沖被提供至每條柵極線并且作為用于控制其他級(jí)的充電和放電的進(jìn)位信號(hào)被提供。近來(lái)，柵極驅(qū)動(dòng)器主要使用與像素陣列的TFT陣列一起形成并嵌入面板中的面板內(nèi)柵極(GIP)型。
[0006]近來(lái)，作為顯示面板的TFT，氧化物半導(dǎo)體晶體管(之后稱為氧化物晶體管)正受到關(guān)注，氧化物晶體管具有比非晶硅晶體管高的迀移率，并且通過(guò)比多晶硅晶體管低的溫度的工藝，氧化物晶體管更容易應(yīng)用于大面積。然而，氧化物晶體管具有缺陷，比如當(dāng)光施加至氧化物晶體管時(shí)，對(duì)光具有較高的靈敏度，元件特性會(huì)變化。
[0007]圖1是電壓(Vg)-電流(Ids)圖表，該圖表圖解了根據(jù)光施加至一般氧化物晶體管的時(shí)間流逝，閾值電壓(Vth)的變化。
[0008]參照?qǐng)D1，當(dāng)光施加至氧化物晶體管的氧化物有源層時(shí)，閾值電壓(Vth)取負(fù)值，隨著時(shí)間流逝，氧化物有源層由于光而劣化，閾值電壓(Vth)在負(fù)值的方向上進(jìn)一步移動(dòng)。
[0009]當(dāng)氧化物晶體管的閾值電壓(Vth)由于光而在負(fù)值方向上移動(dòng)時(shí)，漏電流增加，因而電路可能被異常地操作。
[0010]更詳細(xì)地說(shuō)，N型氧化物晶體管主要應(yīng)用于移位寄存器，并且N型氧化物晶體管中的柵極電壓不會(huì)變?yōu)榈陀谑┘又猎礃O電極的電壓(例如，低電壓(Vss))。由此，即使作為柵極電壓施加?xùn)艠O截止電壓(柵極低電壓)且晶體管邏輯上截止，柵極-源極電壓(Vgs)仍大于0V(Vgs>0)，因而漏電流流動(dòng)。特別是，當(dāng)氧化物晶體管的閾值電壓由于光而取負(fù)值時(shí)，漏電流進(jìn)一步增加，因而移位寄存器可能不會(huì)輸出正常的波形。
[0011]例如，當(dāng)氧化物晶體管的閾值電壓(Vth)由于光的施加而具有負(fù)值時(shí)，通過(guò)上拉晶體管輸出的掃描脈沖的波形可能會(huì)畸變，或者由于用于控制上拉晶體管的節(jié)點(diǎn)控制器的漏電流，可能不會(huì)輸出掃描脈沖。

【發(fā)明內(nèi)容】

[0012]因此，本發(fā)明旨在提供一種基本上避免了由于現(xiàn)有技術(shù)的限制和缺點(diǎn)而導(dǎo)致的一個(gè)或多個(gè)問(wèn)題的使用氧化物晶體管的移位寄存器及使用該移位寄存器的顯示裝置。
[0013]本發(fā)明的一個(gè)目的是提供一種可防止由于光導(dǎo)致的氧化物晶體管的電流泄漏和劣化，從而增強(qiáng)輸出穩(wěn)定性的移位寄存器及使用該移位寄存器的顯示裝置。
[0014]在下面的描述中將部分列出本發(fā)明的其它優(yōu)點(diǎn)、目的和特征，這些優(yōu)點(diǎn)、目的和特征的一部分在研究下文之后對(duì)于所屬領(lǐng)域普通技術(shù)人員將變得顯而易見(jiàn)或者可通過(guò)本發(fā)明的實(shí)施領(lǐng)會(huì)到。通過(guò)說(shuō)明書(shū)、權(quán)利要求書(shū)以及附圖中具體指出的結(jié)構(gòu)可實(shí)現(xiàn)和獲得本發(fā)明的這些目的和其他優(yōu)點(diǎn)。
[0015]為了實(shí)現(xiàn)這些目的和其他優(yōu)點(diǎn)并根據(jù)本發(fā)明的意圖，如在此具體化和概括描述的，一種移位寄存器包括多個(gè)級(jí)，所述移位寄存器包括多個(gè)級(jí)，所述多個(gè)級(jí)分別連接至顯示面板的多條柵極線以輸出各個(gè)掃描信號(hào)，其中每個(gè)級(jí)包括:傳輸線單元，所述傳輸線單元包括提供多個(gè)時(shí)鐘信號(hào)的多條時(shí)鐘線和提供多個(gè)電源電壓的多條電源線；和晶體管單元，所述晶體管單元包括多個(gè)晶體管，其中每個(gè)級(jí)的晶體管單元包括:輸出單元，所述輸出單元包括用于響應(yīng)于第一節(jié)點(diǎn)的控制，輸出所述多個(gè)時(shí)鐘信號(hào)中的任意一個(gè)時(shí)鐘信號(hào)作為所述掃描信號(hào)的上拉晶體管;和第一節(jié)點(diǎn)控制器，所述第一節(jié)點(diǎn)控制器包括用于控制所述第一節(jié)點(diǎn)的充電和放電的多個(gè)晶體管;其中每個(gè)級(jí)還包括遮光層，所述遮光層與所述晶體管單元的至少一個(gè)晶體管交疊以阻擋光。
[0016]所述輸出單元還可包括用于響應(yīng)于第二節(jié)點(diǎn)的控制，輸出第一柵極截止電壓作為所述掃描信號(hào)的下拉晶體管;并且所述晶體管單元還可包括第二節(jié)點(diǎn)控制器，所述第二節(jié)點(diǎn)控制器包括用于控制所述第二節(jié)點(diǎn)的充電和放電的多個(gè)晶體管。
[0017]至少一部分所述遮光層可被施加電壓，或者所述遮光層可被劃分為多個(gè)區(qū)域以使得不同的電壓施加至被劃分的區(qū)域。
[0018]所述遮光層可由金屬或半導(dǎo)體形成。
[0019]施加至所述晶體管單元的電壓中的至少一個(gè)或者從外部提供的單獨(dú)電壓可被施加至所述遮光層，或者所述遮光層可處于浮置狀態(tài)。
[0020]所述輸出單元可包括:掃描輸出單元，所述掃描輸出單元包括掃描用上拉晶體管，所述掃描用上拉晶體管響應(yīng)于所述第一節(jié)點(diǎn)的控制，輸出所述任意一個(gè)時(shí)鐘信號(hào)作為所述掃描信號(hào);和進(jìn)位輸出單元，所述進(jìn)位輸出單元包括進(jìn)位用上拉晶體管，所述進(jìn)位用上拉晶體管響應(yīng)于所述第一節(jié)點(diǎn)的控制，輸出所述任意一個(gè)時(shí)鐘信號(hào)作為進(jìn)位信號(hào)，其中所述輸出單元提供所述掃描信號(hào)和所述進(jìn)位信號(hào)的至少之一作為下述輸出的至少之一:至少一個(gè)在后級(jí)的在前輸出和至少一個(gè)在前級(jí)的在后輸出。
[0021]在所述掃描用上拉晶體管的柵極電極與源極電極之間可形成有第一電容器，以放大所述掃描用上拉晶體管的柵極電極的電壓;在所述進(jìn)位用上拉晶體管的柵極電極與源極電極之間可形成有第二電容器，以放大所述進(jìn)位用上拉晶體管的柵極電極的電壓。
[0022]所述掃描輸出單元還可包括掃描用下拉晶體管，所述掃描用下拉晶體管響應(yīng)于所述第二節(jié)點(diǎn)的控制，輸出所述第一柵極截止電壓作為所述掃描信號(hào);所述進(jìn)位輸出單元還可包括進(jìn)位用下拉晶體管，所述進(jìn)位用下拉晶體管響應(yīng)于所述第二節(jié)點(diǎn)的控制，輸出第二柵極截止電壓作為所述進(jìn)位信號(hào)。
[0023]所述第一節(jié)點(diǎn)控制器可包括:置位部，所述置位部用于響應(yīng)于第一控制端子的邏輯狀態(tài)，利用置位電壓將所述第一節(jié)點(diǎn)充電;復(fù)位部，所述復(fù)位部用于響應(yīng)于第二控制端子的邏輯狀態(tài)，通過(guò)第一復(fù)位電壓將所述第一節(jié)點(diǎn)放電；和噪聲清除部，所述噪聲清除部用于響應(yīng)于所述第二節(jié)點(diǎn)的邏輯狀態(tài)，通過(guò)第二復(fù)位電壓將所述第一節(jié)點(diǎn)放電，其中:起始脈沖或者從任意一個(gè)在前級(jí)輸出的在前掃描信號(hào)或在前進(jìn)位信號(hào)被提供至所述第一控制端子，高電壓或者所述在前掃描信號(hào)或在前進(jìn)位信號(hào)被提供作為所述置位電壓，并且復(fù)位脈沖或者從任意一個(gè)在后級(jí)輸出的在后掃描信號(hào)或在前進(jìn)位信號(hào)被提供至所述第二控制端子，并且低電壓被提供作為所述復(fù)位電壓。
[0024]所述第二節(jié)點(diǎn)控制器可包括反相器，所述反相器用于響應(yīng)于所述第一節(jié)點(diǎn)的控制，將所述第二節(jié)點(diǎn)控制為具有與所述第一節(jié)點(diǎn)的邏輯狀態(tài)相反的邏輯狀態(tài)。
[0025]所述噪聲清除部可包括:用于響應(yīng)于所述第二節(jié)點(diǎn)的邏輯狀態(tài)，通過(guò)所述第二復(fù)位電壓將所述第一節(jié)點(diǎn)放電的晶體管;或者所述噪聲清除部可包括:第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管串聯(lián)連接在所述第一節(jié)點(diǎn)與所述第二復(fù)位電壓的供給端子之間，并且所述第一晶體管和所述第二晶體管用于根據(jù)所述第二節(jié)點(diǎn)的邏輯狀態(tài)，通過(guò)所述第二復(fù)位電壓將所述第一節(jié)點(diǎn)放電；和第三晶體管，所述第三晶體管用于根據(jù)所述第一節(jié)點(diǎn)的邏輯狀態(tài)，將具有高邏輯值的偏移電壓提供至所述第一晶體管與所述第二晶體管之間的連接節(jié)點(diǎn)，其中所述第一復(fù)位電壓和所述第二復(fù)位電壓為相同或不同，所述第一復(fù)位電壓與所述第一柵極截止電壓相同或不同，并且所述第二復(fù)位電壓與所述第二柵極截止電壓相同或不同。
[0026]所述遮光層可包括第一遮光層到第三遮光層中的至少一個(gè)，其中:所述第一遮光層與下述晶體管的至少之一交疊:所述掃描用上拉晶體管、所述進(jìn)位用上拉晶體管、以及所述晶體管單元中用于控制所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)的至少之一的充電的晶體管，所述第二遮光層與下述晶體管的至少之一交疊:所述掃描用下拉晶體管、所述進(jìn)位用下拉晶體管、以及所述晶體管單元中用于控制所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)的至少之一的放電的晶體管，并且所述第三遮光層與所述晶體管單元中的不與所述第一遮光層和所述第二遮光層交疊的至少一個(gè)晶體管交疊。
[0027]每個(gè)級(jí)的掃描輸出節(jié)點(diǎn)、進(jìn)位輸出節(jié)點(diǎn)和所述第一節(jié)點(diǎn)的電壓中的至少一個(gè)可被施加至所述第一遮光層，所述第一復(fù)位電壓、所述第二復(fù)位電壓、所述第一柵極截止電壓和所述第二柵極截止電壓中的至少一個(gè)被施加至所述第二遮光層，并且所述第三遮光層處于浮置狀態(tài)。
[0028]所述第三遮光層可與所述掃描輸出單元的掃描用上拉晶體管交疊。
[0029]所述第一遮光層可連接至屬于一些其他級(jí)的第一遮光層，并且所述第三遮光層直接連接至屬于一些其他級(jí)的第三遮光層，或者通過(guò)其他導(dǎo)電層連接至屬于一些其他級(jí)的第三遮光層。
[0030]所述晶體管單元的每一個(gè)晶體管可以是包括由氧化物半導(dǎo)體形成的有源層的氧化物晶體管，并且所述遮光層可位于所述晶體管單元的至少一個(gè)晶體管的上表面或下表面。
[0031]具有所述遮光層的所述至少一個(gè)晶體管還可包括橋接電極，所述橋接電極將施加至所述晶體管的電壓中的至少一個(gè)或者從外部單獨(dú)提供的電壓提供至所述遮光層。
[0032]在本發(fā)明的另一個(gè)方面中，提供一種顯示裝置，所述顯示裝置包括上述移位寄存器，其中所述顯示裝置使用所述移位寄存器驅(qū)動(dòng)顯示面板的柵極線。
[0033]應(yīng)當(dāng)理解，本發(fā)明前面的大體性描述和下面的詳細(xì)描述都是例示性的和解釋性的，旨在對(duì)要求保護(hù)的本發(fā)明提供進(jìn)一步的解釋。
【附圖說(shuō)明】
[0034]給本發(fā)明提供進(jìn)一步理解并且并入本申請(qǐng)組成本申請(qǐng)一部分的附圖圖解了本發(fā)明的實(shí)施方式，并與說(shuō)明書(shū)一起用于解釋本發(fā)明的原理。在附圖中:
[0035]圖1是圖解由于光而導(dǎo)致的一般氧化物晶體管的閾值電壓的變化的圖表；
[0036]圖2是示意性圖解根據(jù)本發(fā)明一個(gè)實(shí)施方式的顯示裝置的框圖；
[0037]圖3是示意性圖解用作圖2中所示的柵極驅(qū)動(dòng)器的移位寄存器的框圖；
[0038]圖4A到4C是示例性地圖解在圖3中所示的一個(gè)級(jí)上形成遮光層的區(qū)域的示圖；
[0039]圖5A和5B是圖解根據(jù)本發(fā)明一個(gè)實(shí)施方式的氧化物晶體管的剖面圖和等效電路圖；
[0040]圖6是按順序圖解圖5A中所示的氧化物晶體管的制造方法的流程圖；
[0041]圖7是圖解根據(jù)本發(fā)明一個(gè)實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖；
[0042]圖8A和8B是圖解圖7中所不的遮光晶體管的各個(gè)不例的電路圖；
[0043]圖9是圖解根據(jù)本發(fā)明另一個(gè)實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖；
[0044]圖10是圖解圖9中所示的級(jí)的驅(qū)動(dòng)波形的示圖；
[0045]圖11是圖解根據(jù)本發(fā)明再一個(gè)實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖；
[0046]圖12是圖解根據(jù)本發(fā)明又一個(gè)實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖；
[0047 ]圖13A到13C是圖解圖12中所示的反相器的各個(gè)示例的電路圖；
[0048]圖14是圖解根據(jù)本發(fā)明又一個(gè)實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖；
[0049]圖15是圖解根據(jù)本發(fā)明進(jìn)一步的實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖；以及
[0050]圖16是圖解根據(jù)本發(fā)明再進(jìn)一步的實(shí)施方式的移位寄存器的一個(gè)級(jí)的電路圖。
【具體實(shí)施方式】
[0051]現(xiàn)在將詳細(xì)描述本發(fā)明的優(yōu)選實(shí)施方式，附圖中圖解了這些實(shí)施方式的示例。盡可能地在整個(gè)附圖中使用相同的參考標(biāo)記表示相同或相似的部分。在本發(fā)明下面的描述中，當(dāng)對(duì)本文涉及的已知功能或構(gòu)造的詳細(xì)描述可能導(dǎo)致本發(fā)明的主題不清楚時(shí)，將省略此詳細(xì)描述。
[0052]圖2是示意性圖解根據(jù)本發(fā)明一個(gè)實(shí)施方式的顯示裝置的框圖。
[0053]圖2中所示的顯示裝置包括顯示面板10、數(shù)據(jù)驅(qū)動(dòng)器30和時(shí)序控制器40，顯示面板10包括像素陣列PA和柵極驅(qū)動(dòng)器20。
[0054]顯示面板10通過(guò)布置成矩陣的像素陣列PA顯示圖像。像素陣列PA的每個(gè)像素通過(guò)紅色(R)子像素、綠色(G)子像素和藍(lán)色(B)子像素的組合呈現(xiàn)期望的顏色，并且每個(gè)像素可附加地包括用于提高亮度的白色(W)子像素。每個(gè)子像素由薄膜晶體管單獨(dú)驅(qū)動(dòng)。
[0055]液晶顯示器(IXD)、有機(jī)發(fā)光二極管(OLED)或電泳顯示器(EPD)可用作顯示面板
10。下文中，將示例性地圖解采用IXD的顯示面板10。
[0056]如果LCD用作顯示面板10，則像素陣列PA的每個(gè)子像素包括連接至柵極線GL和數(shù)據(jù)線DL的薄膜晶體管TFT、以及并聯(lián)連接在薄膜晶體管TFT與公共線CL之間的液晶電容器Clc和存儲(chǔ)電容器Cst。液晶電容器Clc被充入在通過(guò)薄膜晶體管TFT提供至像素電極的數(shù)據(jù)信號(hào)與通過(guò)公共線CL提供至公共電極的公共電壓之間的差電壓，并且根據(jù)充入的電壓驅(qū)動(dòng)液晶，因而控制光學(xué)透射率。存儲(chǔ)電容器Cst穩(wěn)定地保持對(duì)液晶電容器Clc充電的電壓。如在扭曲向列(TN)模式或垂直取向(VA)模式中，液晶層被垂直電場(chǎng)驅(qū)動(dòng)，或者如在面內(nèi)切換(IPS)模式或邊緣場(chǎng)切換(FFS)模式中，液晶層被水平電場(chǎng)驅(qū)動(dòng)。
[0057]柵極驅(qū)動(dòng)器20是嵌入顯示面板10的非顯示區(qū)域中的面板內(nèi)柵極(GIP)型，并且柵極驅(qū)動(dòng)器20包括與像素陣列PA的TFT陣列一起形成在基板上的多個(gè)氧化物晶體管。特別是，柵極驅(qū)動(dòng)器20可包括遮光層，遮光層形成在包括氧化物晶體管的晶體管單元的區(qū)域的一些部分處，因而可防止由于光導(dǎo)致的電流泄漏和劣化，由此增加輸出穩(wěn)定性。
[0058]嵌入的柵極驅(qū)動(dòng)器20包括如圖3中所示的移位寄存器，并且響應(yīng)于來(lái)自時(shí)序控制器40的柵極控制信號(hào)，依次或者通過(guò)隔行掃描方法(interlacing method)驅(qū)動(dòng)像素陣列PA的柵極線GL。柵極驅(qū)動(dòng)器20在每條柵極線GL的掃描時(shí)間提供柵極導(dǎo)通電壓(柵極高電壓)的掃描脈沖，從而激活相應(yīng)柵極線GL，并且在其余時(shí)間提供柵極截止電壓(柵極低電壓)，從而禁用相應(yīng)柵極線GL。嵌入的柵極驅(qū)動(dòng)器20可形成在像素陣列PA的一側(cè)或兩側(cè)上。
[0059]可在時(shí)序控制器40與柵極驅(qū)動(dòng)器20之間附加地設(shè)置電平移位器(未示出)。電平移位器執(zhí)行從來(lái)自時(shí)序控制器40的柵極控制信號(hào)，即起始脈沖和多個(gè)時(shí)鐘的晶體管-晶體管邏輯(TTL)電壓到用于驅(qū)動(dòng)顯示面板10的TFT的柵極高電壓(Vgh)和柵極低電壓(Vgl)的電平移位，然后將柵極高電壓(Vgh)和柵極低電壓(Vgl)提供至柵極驅(qū)動(dòng)器20的移位寄存器。
[0060]數(shù)據(jù)驅(qū)動(dòng)器30響應(yīng)于來(lái)自時(shí)序控制器40的數(shù)據(jù)控制信號(hào)將來(lái)自時(shí)序控制器40的圖像數(shù)據(jù)提供至顯示面板10的多條數(shù)據(jù)線DL。數(shù)據(jù)驅(qū)動(dòng)器30使用來(lái)自伽馬電壓發(fā)生器(未示出)的伽馬電壓將來(lái)自時(shí)序控制器40的數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)信號(hào)，并且每當(dāng)驅(qū)動(dòng)每條柵極線GL時(shí)數(shù)據(jù)驅(qū)動(dòng)器30將數(shù)據(jù)信號(hào)提供至數(shù)據(jù)線DL。數(shù)據(jù)驅(qū)動(dòng)器30可包括至少一個(gè)數(shù)據(jù)1C，數(shù)據(jù)驅(qū)動(dòng)器30可安裝在諸如載帶封裝(TCP)、覆晶薄膜(COF)或柔性印刷電路(FPC)之類(lèi)的電路膜上并且通過(guò)帶式自動(dòng)接合(TAB)附接至液晶面板100，或者數(shù)據(jù)驅(qū)動(dòng)器30可通過(guò)玻上芯片(COG)方法安裝在顯示面板10上。
[0061]多個(gè)同步信號(hào)與從外部主機(jī)提供的圖像數(shù)據(jù)一起由時(shí)序控制器40接收。同步信號(hào)可包括點(diǎn)時(shí)鐘和數(shù)據(jù)使能信號(hào)并可進(jìn)一步包括水平同步信號(hào)和垂直同步信號(hào)。為了提高圖像質(zhì)量或降低功耗，時(shí)序控制器40使用各種數(shù)據(jù)處理方法修正從主機(jī)接收的數(shù)據(jù)，然后將修正后的數(shù)據(jù)輸出至數(shù)據(jù)驅(qū)動(dòng)器30。
[0062]時(shí)序控制器40使用同步信號(hào)產(chǎn)生用于控制數(shù)據(jù)驅(qū)動(dòng)器30的驅(qū)動(dòng)時(shí)序的數(shù)據(jù)控制信號(hào)和用于控制柵極驅(qū)動(dòng)器20的驅(qū)動(dòng)時(shí)序的柵極控制信號(hào)。數(shù)據(jù)控制信號(hào)包括:用于控制數(shù)據(jù)信號(hào)的鎖存的源極起始脈沖和源極時(shí)鐘、用于控制數(shù)據(jù)信號(hào)的極性的極性控制信號(hào)、以及用于控制數(shù)據(jù)信號(hào)的輸出時(shí)段的源極輸出使能信號(hào)。柵極控制信號(hào)包括:用于控制掃描脈沖的產(chǎn)生的柵極起始脈沖和柵極時(shí)鐘、以及用于控制掃描脈沖的輸出時(shí)段的柵極輸出使能信號(hào)。
[0063]圖3是示意性圖解用于圖2中所示的柵極驅(qū)動(dòng)器的移位寄存器的框圖。
[0064]圖3中所示的移位寄存器包括晶體管(TFT)單元和線單元，晶體管(TFT)單元包括分別驅(qū)動(dòng)多條柵極線GL1到GLn的多個(gè)級(jí)ST1到STn，線單元包括提供多個(gè)時(shí)鐘信號(hào)的多條時(shí)鐘線22和提供多個(gè)電壓的多條電源線24?；蛘?，移位寄存器包括多個(gè)級(jí)，多個(gè)級(jí)分別連接至顯示面板的多條柵極線以輸出各個(gè)掃描信號(hào)，其中每個(gè)級(jí)包括:傳輸線單元，傳輸線單元包括提供多個(gè)時(shí)鐘信號(hào)的多條時(shí)鐘線和提供多個(gè)電源電壓的多條電源線；和晶體管單元，晶體管單元包括多個(gè)晶體管。
[0065]具有相位差的多個(gè)時(shí)鐘信號(hào)通過(guò)各條時(shí)鐘線22提供至移位寄存器。時(shí)鐘信號(hào)被交替提供，使得至少一個(gè)時(shí)鐘信號(hào)被提供至每一級(jí)。
[0066]級(jí)ST1到STn的每一個(gè)響應(yīng)于來(lái)自在前級(jí)的任意一個(gè)的在前輸出或起始脈沖的控制被置位，并且響應(yīng)于來(lái)自在后級(jí)的任意一個(gè)的在后輸出或復(fù)位脈沖的控制被復(fù)位。
[0067]晶體管(TFT)單元中包括的級(jí)ST 1到STn的每一個(gè)包括多個(gè)氧化物晶體管。為了防止由于光導(dǎo)致的有源層的劣化，晶體管(TFT)單元包括遮光層，遮光層與每個(gè)級(jí)的至少一部分區(qū)域，g卩，每個(gè)級(jí)的一些晶體管交疊，以防止光引入到有源層中。[0〇68]圖4A到4C是示例性地圖解在圖3中所示的一個(gè)級(jí)上形成遮光層的區(qū)域的示圖。 [〇〇69] 參照?qǐng)D4A、4B和4C，在一個(gè)級(jí)STi的晶體管(TFT)單元處形成具有指定區(qū)域的至少一個(gè)遮光層SL或SL1/SL2。遮光層SL或SL1/SL2可與形成晶體管的層分開(kāi)地位于晶體管的上表面或下表面并且延伸至另一級(jí)的晶體管(TFT)單元。與遮光層SL或SL1/SL2交疊的晶體管的溝道區(qū)域被包括在遮光層SL或SL1/SL2的區(qū)域中，從而不暴露于光。
[0070] 電壓可施加至遮光層SL或SL1/SL2。每級(jí)STi的遮光層SL或SL1/SL2可連接至至少一條電源線，可連接至至少一條時(shí)鐘線，可連接至輸出線，或者可連接至多個(gè)晶體管中的至少一個(gè)晶體管的源極電極、漏極電極或柵極電極，因而接收相應(yīng)電壓。如圖4B中示例性所示，施加至形成在一個(gè)級(jí)STi上的不同遮光層SL1和SL2的電壓可以相同或不同。為了向遮光層SL1和SL2施加電壓，遮光層SL1和SL2可通過(guò)橋接電極(連接電極)連接至移位寄存器的配線、晶體管的電極或其延伸線。
[0071]圖5A和5B是圖解根據(jù)本發(fā)明一個(gè)實(shí)施方式的氧化物晶體管的剖面圖和等效電路圖。[〇〇72]圖5A中所示的氧化物晶體管包括位于基板SUB上的遮光層SL;位于基板SUB上覆蓋遮光層SL的緩沖層BUF;位于緩沖層BUF上的有源層ACT;堆疊在有源層ACT上的柵極絕緣膜 GI和柵極電極GE;在緩沖層BUF上覆蓋柵極電極GE、柵極絕緣膜GI和有源層ACT的層間介電膜ILD;位于層間介電膜ILD上并且通過(guò)穿過(guò)層間介電膜ILD形成的接觸孔CH1和CH2連接至有源層ACT的源極電極SE和漏極電極DE;以及在層間介電膜ILD上覆蓋源極電極SE和漏極電極DE的鈍化層PAS。[〇〇73]遮光層SL阻擋從基板SUB的外部入射的光，因而防止光引入到由氧化物半導(dǎo)體形成的有源層ACT中。為此目的，遮光層SL具有比有源層ACT大的面積，使得有源層ACT包括在遮光層SL所處的區(qū)域中。遮光層SL是具有指定導(dǎo)電率并且由金屬或半導(dǎo)體形成的不透明薄膜。
[0074] 可選擇地，遮光層SL可位于氧化物晶體管的上表面上，S卩，位于鈍化層PAS上。
[0075]如圖5B中示例性所示，氧化物晶體管可表示為一等效電路，該等效電路包括柵極電極GE、源極電極SE、漏極電極DE、以及與源極電極SE和漏極電極DE之間的溝道平行設(shè)置并且面對(duì)柵極電極GE的遮光層SL。[〇〇76]下文中，如圖5B中示例性所示包括遮光層SL的氧化物晶體管可簡(jiǎn)稱為遮光晶體管。
[0077]為了向遮光層SL施加具體電壓，如圖5A中示例性所示，氧化物晶體管可進(jìn)一步包括穿過(guò)鈍化層PAS、層間介電膜ILD和緩沖層BUF形成的接觸孔CH3、以及位于鈍化層PAS上并且通過(guò)接觸孔CH3連接至遮光層SL的橋接電極BE(或連接電極)。橋接電極BE連接至移位寄存器的配線、TFT的電極或其延伸線。
[0078]圖6是按順序圖解圖5A中所示的氧化物晶體管的制造方法的流程圖。下文中，將參照?qǐng)D5A描述圖6中所示的氧化物晶體管的制造方法。[〇〇79] 通過(guò)第一掩模工藝在基板SUB上形成遮光層SL或遮光半導(dǎo)體層(步驟S2)。[〇〇8〇]遮光層SL是具有指定導(dǎo)電率并且由金屬或半導(dǎo)體形成的不透明薄膜。作為半導(dǎo)體，可使用作為具有相似導(dǎo)電率和光學(xué)吸收系數(shù)的介電材料的硅(Si)、鍺(Ge)和硅鍺 (SiGe)中的任意一種半導(dǎo)體材料。如果使用半導(dǎo)體，則遮光層SL可由包括具有較高遮光率的鍺(Ge)的半導(dǎo)體材料形成。遮光層SL通過(guò)吸收外部光或內(nèi)部光防止光引入到由氧化物半導(dǎo)體形成的有源層ACT中。在基板SUB上形成遮光層SL之后，通過(guò)使用第一掩模執(zhí)行光刻和蝕刻將遮光層SL圖案化，使得遮光層SL保留在指定區(qū)域中。[0081 ] 通過(guò)第二掩模工藝在基板SUB上形成緩沖層BUF，從而覆蓋遮光層SL，并且在緩沖層BUF上形成有源層(步驟S4)。[〇〇82]緩沖層BUF形成在上面形成有遮光層SL的基板SUB上。緩沖層BUF用于保護(hù)通過(guò)隨后工藝形成的有源層ACT免受雜質(zhì)比如從基板SUB泄漏的堿離子的影響。緩沖層BUF由選擇性地使用二氧化硅(Si02)和硅氮化物(SiNx)的絕緣材料形成。
[0083]之后，在緩沖層BUF上形成氧化物半導(dǎo)體層之后，通過(guò)使用第二掩模執(zhí)行光刻和蝕刻將氧化物半導(dǎo)體層圖案化，從而形成與遮光層SL交疊的有源層ACT?？赏ㄟ^(guò)使用非晶氧化鋅復(fù)合物半導(dǎo)體，特別是a-1GZO半導(dǎo)體(S卩，氧化鎵(Ga2〇3)、氧化銦(In2〇3)和氧化鋅(ZnO) 的復(fù)合靶)的濺射形成氧化物半導(dǎo)體層，或者可通過(guò)化學(xué)氣相沉積形成氧化物半導(dǎo)體層。在氧化物半導(dǎo)體層的圖案化之前，可通過(guò)用于去除氫(?和H)或氫氧離子((MT)的脫水工藝進(jìn)一步執(zhí)行熱處理。[〇〇84]通過(guò)第三掩模工藝可在有源層ACT上形成作為堆疊結(jié)構(gòu)的柵極絕緣膜GI和柵極電極GE (步驟S6)。[〇〇85]在有源層ACT上依次形成柵極絕緣膜GI和柵極金屬層之后，通過(guò)使用第三掩模執(zhí)行光刻和蝕刻將柵極絕緣膜GI和柵極金屬層圖案化，從而形成柵極電極GE和與柵極電極GE 具有相同圖案的柵極絕緣膜GI。柵極絕緣膜GI選擇性地使用二氧化硅(Si02)和硅氮化物 (31仏)。作為柵極金屬層，可使用選自由銅(〇1)、鉬(11〇)、鋁以1)、鉻(0)、金(411)、鈦(1^)、 鎳(Ni)、釹(Nd)、鉭(Ta)和鎢(W)所構(gòu)成的集合中的一種，或者可使用選自上述集合的金屬和/或其合金形成的多層堆疊結(jié)構(gòu)。[〇〇86]通過(guò)第四掩模工藝在緩沖層BUF上形成覆蓋柵極電極GE、柵極絕緣膜GI和有源層 ACT的層間介電膜ILD，并且形成穿過(guò)層間介電膜ILD形成的接觸孔CH1和CH2 (步驟S8)。
[0087]在緩沖層BUF上形成層間介電膜ILD從而覆蓋柵極電極GE、柵極絕緣膜GI和有源層 ACT之后，通過(guò)使用第四掩模執(zhí)行光刻和蝕刻形成接觸孔CH1和CH2,接觸孔CH1和CH2用于分別暴露有源層ACT的源極區(qū)域和漏極區(qū)域。層間介電膜ILD由二氧化硅(Si02)、硅氮化物 (SiNx)或其堆疊結(jié)構(gòu)形成。[〇〇88]通過(guò)第五掩模工藝在層間介電膜ILD上形成源極電極SE和漏極電極DE(步驟S10)。
[0089]在層間介電膜ILD上形成源極/漏極金屬層之后，通過(guò)使用第五掩模執(zhí)行光刻和蝕刻將源極/漏極金屬層圖案化，從而形成源極電極SE和漏極電極DE。源極電極SE通過(guò)第一接觸孔CH1連接至有源層ACT的源極區(qū)域，漏極電極DE通過(guò)第二接觸孔CH2連接至有源層ACT的漏極區(qū)域。源極/漏極金屬層可由選自由銅(Cu)、鉬(Mo)、鋁(A1)、鉻(Cr)、金(Au)、鈦(Ti)、 鎳(Ni)和釹(Nd)所構(gòu)成的集合中的任意一種或其合金形成。
[0090]通過(guò)第六掩模工藝在層間介電膜ILD上形成覆蓋源極電極SE和漏極電極DE的鈍化層PAS，并且形成接觸孔CH3 (步驟S12)。
[0091]在層間介電膜ILD上形成鈍化層PAS從而覆蓋源極電極SE和漏極電極DE之后，通過(guò)使用第六掩模執(zhí)行光刻和蝕刻形成接觸孔CH3。接觸孔CH3穿過(guò)鈍化層PAS、層間介電膜ILD 和緩沖層BUF形成并且暴露遮光層SL的連接區(qū)域。在此，進(jìn)一步形成穿過(guò)鈍化層PAS形成從而暴露源極電極SE或漏極電極DE的接觸孔(未示出)或穿過(guò)鈍化層PAS和層間介電膜ILD形成從而暴露柵極電極GE的接觸孔(未示出)。鈍化層PAS由二氧化硅(Si02)、硅氮化物(SiNx) 或其堆疊結(jié)構(gòu)形成。[〇〇92]通過(guò)第七掩模工藝在鈍化層PAS上形成橋接電極BE(步驟S14)。[〇〇93]通過(guò)在鈍化層PAS上形成由氧化銦錫(IT0)或氧化銦鋅(IZ0)形成的透明導(dǎo)電層并且之后通過(guò)使用第七掩模執(zhí)行光刻和蝕刻將透明導(dǎo)電層圖案化，形成橋接電極BE。橋接電極BE可與(圖2中的)像素陣列PA的各個(gè)像素的像素電極的形成同時(shí)形成，并且可通過(guò)接觸孔CH3連接至遮光層SL并通過(guò)其他接觸孔(未示出)連接至柵極電極GE、源極電極SE、漏極電極DE和其他配線(電源線、時(shí)鐘線、輸出線、節(jié)點(diǎn)等)。
[0094]圖7是圖解根據(jù)本發(fā)明一個(gè)實(shí)施方式的移位寄存器的任意一個(gè)級(jí)的電路圖。
[0095]圖7中所示的移位寄存器的任意一個(gè)級(jí)STi包括響應(yīng)于第一節(jié)點(diǎn)Q的邏輯狀態(tài)提供輸出電壓Vout的輸出單元0B、以及控制第一節(jié)點(diǎn)Q的充電和放電的第一節(jié)點(diǎn)控制器NC1。 [〇〇96]輸出單元0B包括上拉晶體管Tup，上拉晶體管Tup響應(yīng)于第一節(jié)點(diǎn)Q的控制提供時(shí)鐘信號(hào)CLKa作為輸出電壓Vout。輸出電壓Vout作為掃描脈沖被提供至相應(yīng)柵極線并且作為用于控制其他級(jí)的充電和放電的進(jìn)位信號(hào)被提供。
[0097]第一節(jié)點(diǎn)控制器NC1包括:置位部的第一晶體管T1，第一晶體管T1響應(yīng)于第一控制端子的邏輯狀態(tài)，例如來(lái)自在前級(jí)的在前輸出PRE利用高電壓VDD或在前輸出PRE將第一節(jié)點(diǎn)Q充電；復(fù)位部的第二晶體管T2,第二晶體管T2響應(yīng)于第二控制端子的邏輯狀態(tài)，例如來(lái)自在后級(jí)的在后輸出NXT，通過(guò)低電壓VSS，即復(fù)位電壓將第一節(jié)點(diǎn)Q放電。如果相應(yīng)的級(jí)STi 是第一級(jí)ST，則代替在前輸出PRE提供起始脈沖Vst。如果相應(yīng)的級(jí)STi是最后一級(jí)，則代替在后輸出NXT提供復(fù)位脈沖Vrst。[〇〇98]在第一時(shí)段通過(guò)響應(yīng)于來(lái)自在前級(jí)的在前輸出PRE或起始脈沖Vst而導(dǎo)通的第一晶體管T1將第一節(jié)點(diǎn)Q初步充電之后，在第二時(shí)段第一節(jié)點(diǎn)Q通過(guò)截止的第一晶體管T1和第二晶體管T2浮置在充電狀態(tài)中。在此，時(shí)鐘信號(hào)CLKa的柵極導(dǎo)通電壓(柵極高電壓)被提供至上拉晶體管Tup的漏極電極，第一節(jié)點(diǎn)Q的電壓被上拉晶體管Tup的柵極電極與源極電極之間的電容器(未示出)放大，因而上拉晶體管Tup穩(wěn)定地導(dǎo)通并且輸出時(shí)鐘信號(hào)CLKa的柵極導(dǎo)通電壓作為輸出電壓Vout。[〇〇99]之后，在第三時(shí)段，通過(guò)第一節(jié)點(diǎn)Q的浮置而保持導(dǎo)通狀態(tài)的上拉晶體管Tup輸出時(shí)鐘信號(hào)CLKa的柵極截止電壓(柵極低電壓)作為輸出電壓Vout。
[0100]之后，第一節(jié)點(diǎn)Q被響應(yīng)于來(lái)自在后級(jí)的在后輸出NXT或復(fù)位脈沖Vrst而導(dǎo)通的第二晶體管T2放電，上拉晶體管Tup截止，因而輸出電壓Vout保持柵極截止電壓。
[0101]圖7中所示的移位寄存器的級(jí)STi包括遮光層，遮光層與晶體管T1、T2和Tup的至少之一交疊，從而阻擋光。就是說(shuō)，級(jí)STi的晶體管Tl、T2和Tup的至少之一形成為圖8A和8B中所示的遮光晶體管。
[0102]例如，在圖7的晶體管T1、T2和Tup之中，控制第一節(jié)點(diǎn)Q的放電的第二晶體管T2可形成為遮光晶體管。原因是，根據(jù)電路分析，第二晶體管T2的漏電流對(duì)輸出波形有很大影響。就是說(shuō)，當(dāng)由于光而產(chǎn)生第二晶體管T2的電流泄漏和劣化時(shí)，第一節(jié)點(diǎn)Q被放電，上拉晶體管Tup處于不穩(wěn)定的導(dǎo)通狀態(tài)或者截止，因而產(chǎn)生輸出誤差。因此，如果一個(gè)級(jí)STi的至少第二晶體管T2形成為遮光晶體管，以防止第二晶體管T2的電流泄漏和劣化，則可防止第一節(jié)點(diǎn)Q不必要的放電，可增強(qiáng)輸出穩(wěn)定性。[〇1 〇3 ] 參照?qǐng)D8A和8B，遮光晶體管可被用于，如圖8A中示例性所示遮光層SL浮置，或者如圖8B中示例性所示向遮光層SL施加指定電壓Vsl。當(dāng)向遮光層SL施加指定電壓Vsl時(shí)，由于場(chǎng)效應(yīng)，閾值電壓Vth可在正值方向上移動(dòng)，結(jié)果，可進(jìn)一步防止漏電流并可進(jìn)一步增強(qiáng)輸出穩(wěn)定性。施加至遮光層SL的具體電壓Vsl可以是施加至級(jí)STi的多個(gè)電源電壓之一或者可以是施加至多個(gè)晶體管的一個(gè)電極(節(jié)點(diǎn))的電壓。
[0104]圖9是圖解根據(jù)本發(fā)明另一個(gè)實(shí)施方式的移位寄存器的任意一個(gè)級(jí)的電路圖。 [〇1〇5]與圖7中所示的實(shí)施方式相比，在圖9所示的實(shí)施方式中，輸出單元0B附加地包括被第二節(jié)點(diǎn)QB控制的下拉晶體管Tdn，第一節(jié)點(diǎn)控制器NC1附加地包括被第二節(jié)點(diǎn)QB控制的噪聲清除部的第三晶體管T3,并且附加地設(shè)置控制第二節(jié)點(diǎn)QB的第二節(jié)點(diǎn)控制器NC2。 [〇1〇6]添加至輸出單元0B的下拉晶體管Tdn響應(yīng)于第二節(jié)點(diǎn)QB的控制，提供低電壓VSS， 即柵極截止電壓作為輸出電壓Vout。
[0107]添加至第一節(jié)點(diǎn)控制器NC1的噪聲清除部的第三晶體管T3與第二晶體管T2并聯(lián)連接在第一節(jié)點(diǎn)Q與低電壓VSS，即復(fù)位電壓的供給線之間。第三晶體管T3響應(yīng)于第二節(jié)點(diǎn)QB 的控制，通過(guò)低電壓VSS將第一節(jié)點(diǎn)Q放電。由此，當(dāng)?shù)谝还?jié)點(diǎn)Q為邏輯低時(shí)，第三晶體管T3去除由于提供至上拉晶體管Tup的時(shí)鐘信號(hào)CLKa的耦合而對(duì)第一節(jié)點(diǎn)Q誘發(fā)的噪聲。
[0108]第二節(jié)點(diǎn)控制器NC2包括:第四晶體管T4,第四晶體管T4響應(yīng)于第三時(shí)鐘信號(hào) CLK3,利用高電壓VDD將第二節(jié)點(diǎn)QB充電；第五晶體管T5,第五晶體管T5響應(yīng)于在前進(jìn)位信號(hào)CRp，通過(guò)低電壓VSS將第二節(jié)點(diǎn)QB放電；以及第六晶體管T6，第六晶體管T6響應(yīng)于第一節(jié)點(diǎn)Q的控制，通過(guò)低電壓VSS將第二節(jié)點(diǎn)QB放電。
[0109]可選擇地，第二節(jié)點(diǎn)控制器NC2的第四晶體管T4可具有其中漏極電極和柵極電極連接至高電壓VDD的供給線的二極管結(jié)構(gòu)。
[0110]圖9中所示的晶體管T1到T6、Tup和Tdn的至少之一形成為附加地包括遮光層的遮光晶體管。
[0111]例如，在圖9中所示的晶體管T1到T6、Tup和Tdn之中，用于控制第一節(jié)點(diǎn)Q的放電的至少第二晶體管T2和第三晶體管T3形成為遮光晶體管。原因是，當(dāng)由于光而產(chǎn)生第二晶體管T2和第三晶體管T3的電流泄漏和劣化時(shí)，第一節(jié)點(diǎn)Q被放電，上拉晶體管Tup處于不穩(wěn)定的導(dǎo)通狀態(tài)或者截止，因而產(chǎn)生輸出誤差。因此，如果一個(gè)級(jí)STi的至少第二晶體管T2和第三晶體管T3形成為遮光晶體管，以防止第二晶體管T2和第三晶體管T3的電流泄漏和劣化， 則可防止第一節(jié)點(diǎn)Q不必要的放電，可增強(qiáng)輸出穩(wěn)定性。此外，第一晶體管T1可形成為遮光晶體管。
[0112]圖10是圖解圖9中所示的級(jí)的驅(qū)動(dòng)波形的示圖。
[0113]下文中，將參照?qǐng)D10詳細(xì)描述圖9中所示的級(jí)的驅(qū)動(dòng)。在各個(gè)時(shí)段沒(méi)有另外描述的晶體管處于截止?fàn)顟B(tài)。
[0114]在第一時(shí)段tl，第一節(jié)點(diǎn)Q通過(guò)響應(yīng)于在前輸出PRE或起始脈沖Vst而導(dǎo)通的第一晶體管T1初步充電，并且第二節(jié)點(diǎn)QB通過(guò)響應(yīng)于在前輸出PRE或起始脈沖Vst而導(dǎo)通的第五晶體管T5而保持放電狀態(tài)。
[0115]在第二時(shí)段t2,第一節(jié)點(diǎn)Q通過(guò)截止的第一晶體管T1浮置在充電狀態(tài)。在此，第一時(shí)鐘信號(hào)CLK1的柵極導(dǎo)通電壓(柵極高電壓)提供至上拉晶體管Tup的漏極電極，第一節(jié)點(diǎn)Q 的電壓被上拉晶體管Tup的柵極電極與源極電極之間的電容器(未示出)放大，因而上拉晶體管Tup穩(wěn)定地導(dǎo)通并且輸出第一時(shí)鐘信號(hào)CLK1的柵極導(dǎo)通電壓作為輸出電壓Vout。在此， 第六晶體管T6通過(guò)第一節(jié)點(diǎn)Q的控制而導(dǎo)通并且保持第二節(jié)點(diǎn)QB的放電狀態(tài)。
[0116]在第三時(shí)段t3,通過(guò)第一節(jié)點(diǎn)Q的浮置而保持導(dǎo)通狀態(tài)的上拉晶體管Tup輸出時(shí)鐘信號(hào)CLKa的柵極截止電壓作為輸出電壓Vout。
[0117]在第四時(shí)段t4,第一節(jié)點(diǎn)Q被響應(yīng)于在后輸出NXT或復(fù)位脈沖Vrst而導(dǎo)通的第二晶體管T2放電，因而上拉晶體管Tup截止。在此，第六晶體管T6通過(guò)第一節(jié)點(diǎn)Q的控制而截止， 因而第二節(jié)點(diǎn)QB通過(guò)被第三時(shí)鐘信號(hào)CLK3或高電壓VDD導(dǎo)通的第四晶體管T4進(jìn)行充電。由此，下拉晶體管Tdn通過(guò)充電的第二節(jié)點(diǎn)QB的控制而導(dǎo)通，因而輸出低電壓VSS，即柵極截止電壓作為輸出電壓Vout。
[0118]可通過(guò)形成為遮光晶體管的第二晶體管T2和第三晶體管T3防止第一節(jié)點(diǎn)Q在第二時(shí)段t2和第三時(shí)段t3不必要的放電，由此增強(qiáng)輸出電壓Vout的穩(wěn)定性。
[0119]圖11是圖解根據(jù)本發(fā)明再一個(gè)實(shí)施方式的移位寄存器的任意一個(gè)級(jí)的電路圖。
[0120]圖11中所示的實(shí)施方式與圖7中所示的在前實(shí)施方式的區(qū)別在于，附加地設(shè)置被第一節(jié)點(diǎn)Q控制的進(jìn)位輸出單元〇Bc，因而輸出單元被劃分為掃描輸出單元OBs和進(jìn)位輸出單元OBc。
[0121]掃描輸出單元OBs包括掃描用上拉晶體管Tup-S，掃描用上拉晶體管Tup-S響應(yīng)于第一節(jié)點(diǎn)Q的控制，輸出時(shí)鐘信號(hào)(或時(shí)鐘脈沖)CLKa作為掃描脈沖SP。進(jìn)位輸出單元OBc包括進(jìn)位用上拉晶體管Tup-C，進(jìn)位用上拉晶體管Tup-C響應(yīng)于第一節(jié)點(diǎn)Q的控制，輸出時(shí)鐘信號(hào)(或時(shí)鐘脈沖)CLKa作為進(jìn)位信號(hào)CR。從進(jìn)位輸出單元OBc輸出的進(jìn)位信號(hào)CR作為在后級(jí)的在前輸出PRE被提供或作為在前級(jí)的在后輸出NXT被提供。由此，進(jìn)位信號(hào)CR的輸出節(jié)點(diǎn)和掃描脈沖SP的輸出節(jié)點(diǎn)彼此分開(kāi)，因而進(jìn)位信號(hào)CR的負(fù)載減小并且用于控制在前級(jí)和在后級(jí)的充電和放電的進(jìn)位信號(hào)CR的延遲減小。
[0122]圖11中所示的多個(gè)晶體管Tl、T2、Tup_C和Tup-S的至少之一形成為附加地包括遮光層的遮光晶體管。
[0123]例如，在圖11中所示的晶體管Tl、T2、Tup-C和Tup-S之中，用于控制第一節(jié)點(diǎn)Q的放電的至少第二晶體管T2可形成為遮光晶體管，此外，進(jìn)位用上拉晶體管Tup-C或掃描用上拉晶體管Tup-S可形成為遮光晶體管。
[0124]如果進(jìn)位用上拉晶體管Tup-C或掃描用上拉晶體管Tup-S形成為遮光晶體管，則進(jìn)位信號(hào)CR或掃描脈沖(或掃描信號(hào))SP可施加至其遮光層，或者第一節(jié)點(diǎn)Q的電壓可施加至其遮光層。由此，進(jìn)位用上拉晶體管Tup-C或掃描用上拉晶體管Tup-S的閾值電壓可通過(guò)施加至其遮光層的電壓被調(diào)整為具有正值，因而可更大幅地增強(qiáng)輸出穩(wěn)定性。
[0125]圖12是圖解根據(jù)本發(fā)明又一個(gè)實(shí)施方式的移位寄存器的任意一個(gè)級(jí)的電路圖。
[0126]與圖11中所示的實(shí)施方式相比，在圖12所示的實(shí)施方式中，進(jìn)位輸出單元OBc進(jìn)一步包括被第二節(jié)點(diǎn)QB控制的進(jìn)位用下拉晶體管Tdn-C，掃描輸出單元OBs進(jìn)一步包括被第二節(jié)點(diǎn)QB控制的掃描用下拉晶體管Tdn-S，并且進(jìn)一步設(shè)置有第二節(jié)點(diǎn)控制器NC2,第二節(jié)點(diǎn)控制器NC2包括連接在第一節(jié)點(diǎn)Q與第二節(jié)點(diǎn)QB之間的反相器INV。
[0127]掃描輸出單元OBs的掃描用下拉晶體管Tdn-S響應(yīng)于第二節(jié)點(diǎn)QB的控制，提供第一低電壓VSS0作為掃描脈沖(或掃描信號(hào))SP的第一柵極截止電壓。
[0128]進(jìn)位輸出單元OBc的進(jìn)位用下拉晶體管Tdn-C響應(yīng)于第二節(jié)點(diǎn)QB的控制，提供第二低電壓VSS1作為進(jìn)位信號(hào)CR的第二柵極截止電壓。從進(jìn)位輸出單元OBc輸出的進(jìn)位信號(hào)CR 作為在后級(jí)的在前輸出PRE被提供并作為在前級(jí)的在后輸出NXT被提供。作為第一節(jié)點(diǎn)控制器NC1的復(fù)位部的第二晶體管T2響應(yīng)于在后進(jìn)位信號(hào)CRn，通過(guò)第三低電壓VSS2,即復(fù)位電壓將第一節(jié)點(diǎn)Q放電。
[0129]第二節(jié)點(diǎn)控制器NC2的反相器INV響應(yīng)于第一節(jié)點(diǎn)Q的控制，將與第一節(jié)點(diǎn)Q的電壓相反的高電壓VH或低電壓VL提供至第二節(jié)點(diǎn)QB。[〇13〇]高電壓VDD和VH可以相同或不同。低電壓VSS0、VSS1、VSS2和VL可以相同或不同。
[0131]圖12中所示的多個(gè)晶體管的至少之一可形成為附加地包括遮光層的遮光晶體管。
[0132]例如，在圖12中，第二晶體管T2可形成為遮光晶體管，或者連接至低電壓VSS0、 VSS1、VSS2和VL的晶體管可形成為遮光晶體管。施加至晶體管單元的電壓中的至少一個(gè)可被施加至遮光晶體管，或者可向遮光晶體管施加單獨(dú)的電壓。
[0133]圖13A到13C是圖解圖12的各個(gè)示例的電路圖。
[0134]根據(jù)圖13A中所示一個(gè)實(shí)施方式的反相器INV包括:第1-1晶體管T11，第1-1晶體管 T11具有連接在高電壓VH的供給線與第二節(jié)點(diǎn)QB之間的二極管結(jié)構(gòu);和第1-2晶體管T12,第 1-2晶體管T12響應(yīng)于第一節(jié)點(diǎn)Q的控制，將低電壓VL提供至第二節(jié)點(diǎn)QB。
[0135]當(dāng)?shù)?-2晶體管T12由于第一節(jié)點(diǎn)Q的放電狀態(tài)而截止時(shí)，第二節(jié)點(diǎn)QB通過(guò)導(dǎo)通的第1-1晶體管T11被充入高電壓VH。當(dāng)?shù)?-2晶體管T12通過(guò)第一節(jié)點(diǎn)Q的充電狀態(tài)導(dǎo)通時(shí)，即使具有二極管結(jié)構(gòu)的第1-1晶體管T11導(dǎo)通，第二節(jié)點(diǎn)QB仍通過(guò)第1-2晶體管T12被低電壓VL 放電。為此目的，第1-2晶體管T12具有比第1-1晶體管T11大的溝道寬度。
[0136]在根據(jù)圖13A中所示的實(shí)施方式的反相器INV中，第1-1晶體管T11和第1-2晶體管 T12的至少之一可形成為遮光晶體管。
[0137]根據(jù)圖13B中所示另一個(gè)實(shí)施方式的反相器INV包括第2-1晶體管T21到第2-4晶體管 T24。
[0138]第2-1晶體管T21具有連接在高電壓VH的供給線與公共節(jié)點(diǎn)CN之間的二極管結(jié)構(gòu)。 第2-2晶體管T22響應(yīng)于第一節(jié)點(diǎn)Q的控制，通過(guò)低電壓VL將公共節(jié)點(diǎn)CN放電。第2-3晶體管 T23響應(yīng)于公共節(jié)點(diǎn)CN的控制，利用高電壓VH將第二節(jié)點(diǎn)QB充電。第2-4晶體管T24響應(yīng)于第一節(jié)點(diǎn)Q的控制，通過(guò)低電壓VL將第二節(jié)點(diǎn)QB放電。
[0139]當(dāng)?shù)?-2晶體管T22和第2-4晶體管T24通過(guò)第一節(jié)點(diǎn)Q的放電狀態(tài)而截止時(shí)，公共節(jié)點(diǎn)CN通過(guò)導(dǎo)通的第2-1晶體管T21被充入高電壓VH，并且第二節(jié)點(diǎn)QB經(jīng)由通過(guò)公共節(jié)點(diǎn)CN 的控制而導(dǎo)通的第2-3晶體管T23被充入高電壓VH。當(dāng)?shù)?-2晶體管T22和第2-4晶體管T24通過(guò)第一節(jié)點(diǎn)Q的充電狀態(tài)而導(dǎo)通時(shí)，即使具有二極管結(jié)構(gòu)的第2-1晶體管T21導(dǎo)通，公共節(jié)點(diǎn) CN仍通過(guò)導(dǎo)通的第2-2晶體管T22被低電壓VL放電，第2-3晶體管T23通過(guò)公共節(jié)點(diǎn)CN的控制而截止，因而第二節(jié)點(diǎn)QB通過(guò)導(dǎo)通的第2-4晶體管T24被低電壓VL放電。為此目的，第2-2晶體管T22具有比第2-1晶體管T21大的溝道寬度。[〇14〇]在根據(jù)圖13B中所示的實(shí)施方式的反相器INV中，第2-2晶體管T22、第2-3晶體管 T23和第2-4晶體管T24可形成為遮光晶體管，或者連接至低電壓VL的第2-2晶體管T22和第 2-4晶體管T24可形成為遮光晶體管。
[0141]根據(jù)圖13C中所示再一個(gè)實(shí)施方式的反相器INV包括第3-1晶體管T31、第3-2晶體管T32和電容器Ci。
[0142]電容器Ci將一個(gè)時(shí)鐘信號(hào)CLKi提供至第二節(jié)點(diǎn)QB。第3-1晶體管T31響應(yīng)于第一節(jié)點(diǎn)Q的控制，通過(guò)低電壓VL將第二節(jié)點(diǎn)QB放電。第3-2晶體管T32響應(yīng)于第二節(jié)點(diǎn)QB的控制， 將第一節(jié)點(diǎn)Q連接至用于輸出掃描脈沖SP的輸出節(jié)點(diǎn)。
[0143]在根據(jù)圖13C中所示的實(shí)施方式的反相器INV中，連接至低電壓VL的第3-1晶體管 T31可形成為遮光晶體管。
[0144]圖14是圖解根據(jù)本發(fā)明又一個(gè)實(shí)施方式的移位寄存器的任意一個(gè)級(jí)的電路圖。
[0145]與圖12中所示的實(shí)施方式相比，在圖14所示的實(shí)施方式中，第一節(jié)點(diǎn)控制器NC1附加地包括被第二節(jié)點(diǎn)QB控制的噪聲清除部的第三晶體管T3,第二節(jié)點(diǎn)控制器NC2包括反相器INV，反相器INV包括第四到第七晶體管T4到T7,并且附加地設(shè)置有被在前輸出PRE控制的第八晶體管T8。第三低電壓VSS2,即第二復(fù)位電壓施加至噪聲清除部的第三晶體管T3,并且第四低電壓VSS3,即第一復(fù)位電壓施加至復(fù)位部的第二晶體管T2。
[0146]添加至第一節(jié)點(diǎn)控制器NC1的噪聲清除部的第三晶體管T3響應(yīng)于第二節(jié)點(diǎn)QB的控制，通過(guò)第三低電壓VSS2將第一節(jié)點(diǎn)Q放電。由此，當(dāng)?shù)谝还?jié)點(diǎn)Q為邏輯低時(shí)，第三晶體管T3 去除由于提供至上拉晶體管Tup-C和Tup-S的時(shí)鐘信號(hào)CLKa的耦合而對(duì)第一節(jié)點(diǎn)Q誘發(fā)的噪聲。第二節(jié)點(diǎn)控制器NC2的反相器INV包括分別對(duì)應(yīng)于圖13B中所示的四個(gè)晶體管T21到T24 的第四到第七晶體管T4到T7并且向第二節(jié)點(diǎn)QB提供高電壓VH或低電壓VL，從而與第一節(jié)點(diǎn) Q的電壓相反。添加至第二節(jié)點(diǎn)控制器NC2的第八晶體管T8響應(yīng)于在前輸出PRE，通過(guò)低電壓 VL將第二節(jié)點(diǎn)QB放電。
[0147]第一電容器C1形成在掃描輸出單元OBs的掃描用上拉晶體管Tup-S的柵極電極與源極電極之間，從而放大柵極電極的電壓。第二電容器C2形成在進(jìn)位輸出單元OBc的進(jìn)位用上拉晶體管Tup-C的柵極電極與源極電極之間，從而放大柵極電極的電壓。
[0148]當(dāng)?shù)谝还?jié)點(diǎn)Q由于第一節(jié)點(diǎn)控制器NC1而到達(dá)充電狀態(tài)時(shí)，掃描用上拉晶體管Tup-S和進(jìn)位用上拉晶體管Tup-C分別輸出時(shí)鐘信號(hào)CLKa作為掃描脈沖(或掃描信號(hào))SP和進(jìn)位信號(hào)CR。
[0149]當(dāng)?shù)诙?jié)點(diǎn)QB由于第二節(jié)點(diǎn)控制器NC2而到達(dá)充電狀態(tài)時(shí)，掃描用下拉晶體管 Tdn-S和進(jìn)位用下拉晶體管Tdn-C分別輸出第一低電壓VSS0和第二低電壓VSS1作為掃描脈沖(或掃描信號(hào))SP和進(jìn)位信號(hào)CR。
[0150]圖14中所示的多個(gè)晶體管的至少之一形成為附加地包括遮光層的遮光晶體管。
[0151]例如，設(shè)置在圖14中所示的級(jí)上的遮光層可被劃分為與充電用晶體管T1、T4、T5、 Tup-C和Tup-S交疊的第一遮光層SL1、以及與放電用晶體管T2、T3、T6到T8、Tdn-C和Tdn-S交疊的第二遮光層SL2?？稍O(shè)置第一遮光層SL1和第二遮光層SL2中的任意一個(gè)。掃描脈沖(或掃描信號(hào))SP、進(jìn)位信號(hào)CR和第一節(jié)點(diǎn)Q的電壓中的任意一個(gè)可施加至與充電用晶體管T1、 T4、T5、Tup-C和Tup-S交疊的第一遮光層SL1。低電壓￥330、￥331、￥332、￥333和￥1中的任意一個(gè)可施加至與放電用晶體管T2、T3、T6到T8、Tdn-C和Tdn-S交疊的第二遮光層SL2。
[0152]圖15是圖解根據(jù)本發(fā)明進(jìn)一步的實(shí)施方式的移位寄存器的任意一個(gè)級(jí)的電路圖。
[0153]根據(jù)圖15中所示實(shí)施方式的級(jí)與根據(jù)圖14中所示實(shí)施方式的級(jí)的區(qū)別在于，第一節(jié)點(diǎn)控制器NC1的復(fù)位部包括具有晶體管-晶體管偏移(下文中稱為“TT0”)結(jié)構(gòu)的噪聲清除部CL，代替圖14中所示的第三晶體管T3，TT0結(jié)構(gòu)包括三個(gè)晶體管Ta、Tb和Tc。
[0154]此外，根據(jù)圖15中所示實(shí)施方式的級(jí)與根據(jù)圖14中所示實(shí)施方式的級(jí)的區(qū)別在于，以與掃描用下拉晶體管Tdn-S相同的方式將第一低電壓VSS0提供至復(fù)位部的第二晶體管T2,以與進(jìn)位用下拉晶體管Tdn-C相同的方式將第二低電壓VSS1提供至噪聲清除部CL，并且將多個(gè)低電壓VL1和VL2提供至反相器INV。
[0155]噪聲清除部CL串聯(lián)連接在第一節(jié)點(diǎn)Q與第二低電壓VSS1的供給線之間，并且噪聲清除部CL包括:第一晶體管Ta和第二晶體管Tb，第一晶體管Ta和第二晶體管Tb響應(yīng)于第二節(jié)點(diǎn)QB的邏輯狀態(tài)利用第二低電壓VSS1將第一節(jié)點(diǎn)Q復(fù)位;和第三晶體管Tc，第三晶體管Tc 響應(yīng)于第一節(jié)點(diǎn)Q的邏輯狀態(tài)，將具有高邏輯值的偏移電壓即高偏移電壓VA提供至第一晶體管Ta與第二晶體管Tb之間的連接節(jié)點(diǎn)。[〇156]當(dāng)?shù)诙?jié)點(diǎn)QB為邏輯低時(shí)噪聲清除部CL的第一晶體管Ta和第二晶體管Tb截止，并且當(dāng)?shù)诙?jié)點(diǎn)QB為邏輯高時(shí)噪聲清除部CL的第一晶體管Ta和第二晶體管Tb導(dǎo)通，因而通過(guò)第二低電壓VSS1將第一節(jié)點(diǎn)Q放電并將第一節(jié)點(diǎn)Q復(fù)位。
[0157]當(dāng)噪聲清除部CL的第一晶體管Ta和第二晶體管Tb通過(guò)第二節(jié)點(diǎn)QB的低邏輯值截止時(shí)，第三晶體管Tc通過(guò)第一節(jié)點(diǎn)Q的高邏輯值導(dǎo)通。導(dǎo)通的第三晶體管Tc將高偏移電壓VA 施加至第一晶體管Ta與第二晶體管Tb之間的連接節(jié)點(diǎn)P，即連接至第二晶體管Tb的漏極的第一晶體管Ta的源極。由此，因?yàn)榈诙?jié)點(diǎn)QB的低電壓VL2被施加至第一晶體管Ta的柵極并且高電壓VA被施加至第一晶體管Ta的源極，所以柵極-源極電壓Vgs具有低于閾值電壓的負(fù)值，因而第一晶體管Ta完全截止。此外，即使第一晶體管Ta的閾值電壓在負(fù)值方向上移動(dòng)， 由于施加至源極的偏移電壓VA，柵極-源極電壓Vgs仍低于閾值電壓，因而第一晶體管Ta完全截止。由此，可防止經(jīng)由第一晶體管Ta和第二晶體管Tb的第一節(jié)點(diǎn)Q的漏電流。
[0158]作為施加至第三晶體管Tc的漏極的偏移電壓VA，可使用高電壓VDD或VH或其他DC 電壓(>VL2)。[〇159]當(dāng)?shù)谝还?jié)點(diǎn)Q為邏輯低時(shí)，第六晶體管T6和第七晶體管T7截止，而第四晶體管T4和第五晶體管T5導(dǎo)通，因而反相器INV利用高電壓VH將第二節(jié)點(diǎn)QB充電。
[0160]當(dāng)?shù)谝还?jié)點(diǎn)Q為邏輯高時(shí)，第六晶體管T6和第七晶體管T7導(dǎo)通，而第五晶體管T5截止，因而反相器INV通過(guò)低電壓VL2將第二節(jié)點(diǎn)QB放電。
[0161]第一低電壓VSS0可與第二低電壓VSS1相同或高于第二低電壓VSS1。第二低電壓 VSS1可與反相器INV的第二低電壓VL2相同或高于第二低電壓VL2。在反相器INV中，第二低電壓VL2可與第一低電壓VL1相同或高于第一低電壓VL1。
[0162]例如，如果第一低電壓VSS0高于第二低電壓VSS1(VSS1〈VSS0)，則當(dāng)復(fù)位部的第二晶體管T2響應(yīng)于第二低電壓VSS1(S卩，在后進(jìn)位信號(hào)CRn的低邏輯值)截止時(shí)，柵極-源極電壓Vgs(Vgs = VSSl-VSSO)取低于閾值電壓的負(fù)值，第二晶體管T2完全截止，因而即使由于劣化，閾值電壓偏移到負(fù)值，仍可防止第一節(jié)點(diǎn)Q的漏電流。如果第二低電壓VSS1(VSS1〈VSS0) 高于施加至第二節(jié)點(diǎn)QB的反相器INV的第二低電壓￥12(￥12〈￥331〈￥330)，則被第二節(jié)點(diǎn)08 控制的晶體管Tdn-C和Tdn-S完全截止，因而可防止其輸出端子的電流泄漏。
[0163]此外，在根據(jù)圖15所示實(shí)施方式的級(jí)中，掃描用上拉晶體管Tup-S、進(jìn)位用上拉晶體管Tup-C和反相器INV的第五晶體管T5分別進(jìn)一步包括連接在其柵極與源極之間的電容器C1、C2和C3,從而根據(jù)施加其漏極的高邏輯值將其柵極自舉。在第二節(jié)點(diǎn)QB與第二低電壓 VSS1的端子之間以及在噪聲清除部CL的連接節(jié)點(diǎn)P與第二低電壓VSS1的端子之間可進(jìn)一步設(shè)置電容器C4和C5,因而穩(wěn)定地保持第二節(jié)點(diǎn)QB和連接節(jié)點(diǎn)P的電壓。當(dāng)然，本發(fā)明的實(shí)施方式可包括上述電容器C1到C5的至少之一。
[0164]圖15中所示的多個(gè)晶體管的至少之一可形成為附加地包括遮光層的遮光晶體管。
[0165]例如，設(shè)置在圖15中所示的級(jí)上的遮光層可被劃分為與充電用晶體管T1、T4、T5、 Tup-C和Tup-S交疊的第一遮光層SL1、以及與放電用晶體管T2、T3、Ta到Tc、T6到T8、Tdn-C和 Tdn-S交疊的第二遮光層SL2。另外，可設(shè)置第一遮光層SL1和第二遮光層SL2中的任意一個(gè)。 掃描脈沖(或掃描信號(hào))SP、進(jìn)位信號(hào)CR和第一節(jié)點(diǎn)Q的電壓中的任意一個(gè)可施加至與充電用晶體管1'1、了4、了5、1'即-(:和1'卯-3交疊的第一遮光層311。低電壓￥330、￥331、￥11和￥12中的任意一個(gè)可施加至與放電用晶體管T2、T3、Ta到Tc、T6到T8、Tdn-C和Tdn-S交疊的第二遮光層SL2。與此不同，如在圖16所示的再進(jìn)一步的實(shí)施方式中所述，每個(gè)級(jí)可包括與上拉晶體管Tup-C和Tup-S交疊的第一遮光層SL1和與其余晶體管交疊的第二遮光層SL2。掃描脈沖 (或掃描信號(hào))SP、進(jìn)位信號(hào)CR和第一節(jié)點(diǎn)Q的電壓中的任意一個(gè)可施加至第一遮光層SL1， 并且低電壓VSS0、VSS1、VL1和VL2中的任意一個(gè)可施加至第二遮光層SL2。
[0166]可選擇地，參照?qǐng)D14到16所述的第一遮光層SL1可與上述充電用晶體管T1、T4、T5、 Tup-C和Tup-S的至少之一交疊。上述第二遮光層SL2可與上述放電用晶體管T2、T3、Ta到Tc、 T6到T8、Tdn-C和Tdn-S的至少之一交疊。不與第一遮光層SL1和第二遮光層SL2交疊的晶體管中的至少一個(gè)可與處于未被施加電壓的浮置狀態(tài)的第三遮光層(未示出)交疊。例如，處于浮置狀態(tài)的第三遮光層可與掃描輸出單元〇Bs的掃描用上拉晶體管Tup-S交疊。
[0167]第一遮光層SL1可連接至屬于一些其他級(jí)的第一遮光層SL1。
[0168]第三遮光層可直接連接至屬于一些其他級(jí)的第三遮光層，或者通過(guò)其他導(dǎo)電層連接至屬于一些其他級(jí)的第三遮光層。
[0169]通過(guò)上面的描述很顯然，根據(jù)本發(fā)明的使用氧化物晶體管的移位寄存器及使用該移位寄存器的顯示裝置包括形成在移位寄存器的至少部分區(qū)域處的遮光層，并且基于晶體管的遮光作用，防止了由于外部光或內(nèi)部光而產(chǎn)生的電流泄漏和劣化，由此增強(qiáng)了移位寄存器的輸出穩(wěn)定性。此外，電壓施加至至少一部分遮光層或者遮光層被劃分為多個(gè)區(qū)域以使得不同的電壓施加至被劃分的區(qū)域，因而由于被施加電壓的遮光層的場(chǎng)效應(yīng)以及遮光作用，通過(guò)將閾值電壓調(diào)整為具有正值，可更有效地阻擋漏電流，由此增強(qiáng)了移位寄存器的輸出穩(wěn)定性并擴(kuò)大了移位寄存器的正常工作區(qū)域。
[0170]根據(jù)本發(fā)明的使用氧化物晶體管的移位寄存器及使用該移位寄存器的顯示裝置具有如下效果。
[0171]第一，移位寄存器包括形成在移位寄存器的至少部分區(qū)域處的遮光層，并且基于晶體管的遮光作用，防止了由于外部光或內(nèi)部光而產(chǎn)生的電流泄漏和劣化，由此增強(qiáng)了移位寄存器的輸出穩(wěn)定性。
[0172]第二，電壓施加至至少一部分遮光層或者遮光層被劃分為多個(gè)區(qū)域以使得不同的電壓施加至被劃分的區(qū)域，因而由于被施加電壓的遮光層的場(chǎng)效應(yīng)以及遮光作用，通過(guò)將閾值電壓調(diào)整為具有正值，可更有效地阻擋漏電流，由此增強(qiáng)了移位寄存器的輸出穩(wěn)定性并擴(kuò)大了移位寄存器的正常工作區(qū)域。
[0173]在不背離本發(fā)明的精神或范圍的情況下可在本發(fā)明中進(jìn)行各種修改和變化，這對(duì)于所屬領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。因而，本發(fā)明旨在覆蓋落入所附權(quán)利要求書(shū)的范圍及其等同范圍內(nèi)的對(duì)本發(fā)明的修改和變化。
【主權(quán)項(xiàng)】
1.一種移位寄存器，所述移位寄存器包括多個(gè)級(jí)，所述多個(gè)級(jí)分別連接至顯示面板的多條柵極線以輸出各個(gè)掃描信號(hào)，其中每個(gè)級(jí)包括: 傳輸線單元，所述傳輸線單元包括提供多個(gè)時(shí)鐘信號(hào)的多條時(shí)鐘線和提供多個(gè)電源電壓的多條電源線;和 晶體管單元，所述晶體管單元包括多個(gè)晶體管， 其中每個(gè)級(jí)的晶體管單元包括: 輸出單元，所述輸出單元包括用于響應(yīng)于第一節(jié)點(diǎn)的控制，輸出所述多個(gè)時(shí)鐘信號(hào)中的任意一個(gè)時(shí)鐘信號(hào)作為所述掃描信號(hào)的上拉晶體管;和 第一節(jié)點(diǎn)控制器，所述第一節(jié)點(diǎn)控制器包括用于控制所述第一節(jié)點(diǎn)的充電和放電的多個(gè)晶體管； 其中每個(gè)級(jí)還包括遮光層，所述遮光層與所述晶體管單元的至少一個(gè)晶體管交疊以阻擋光。2.根據(jù)權(quán)利要求1所述的移位寄存器，其中所述輸出單元還包括用于響應(yīng)于第二節(jié)點(diǎn)的控制，輸出第一柵極截止電壓作為所述掃描信號(hào)的下拉晶體管;并且 所述晶體管單元還包括第二節(jié)點(diǎn)控制器，所述第二節(jié)點(diǎn)控制器包括用于控制所述第二節(jié)點(diǎn)的充電和放電的多個(gè)晶體管。3.根據(jù)權(quán)利要求1所述的移位寄存器，其中至少一部分所述遮光層被施加電壓，或者所述遮光層被劃分為多個(gè)區(qū)域以使得不同的電壓施加至被劃分的區(qū)域。4.根據(jù)權(quán)利要求1所述的移位寄存器，其中所述遮光層由金屬或半導(dǎo)體形成。5.根據(jù)權(quán)利要求4所述的移位寄存器，其中施加至所述晶體管單元的電壓中的至少一個(gè)或者從外部提供的單獨(dú)電壓被施加至所述遮光層，或者所述遮光層處于浮置狀態(tài)。6.根據(jù)權(quán)利要求5所述的移位寄存器，其中所述輸出單元包括: 掃描輸出單元，所述掃描輸出單元包括掃描用上拉晶體管，所述掃描用上拉晶體管響應(yīng)于所述第一節(jié)點(diǎn)的控制，輸出所述任意一個(gè)時(shí)鐘信號(hào)作為所述掃描信號(hào);和 進(jìn)位輸出單元，所述進(jìn)位輸出單元包括進(jìn)位用上拉晶體管，所述進(jìn)位用上拉晶體管響應(yīng)于所述第一節(jié)點(diǎn)的控制，輸出所述任意一個(gè)時(shí)鐘信號(hào)作為進(jìn)位信號(hào)， 其中所述輸出單元提供所述掃描信號(hào)和所述進(jìn)位信號(hào)的至少之一作為下述輸出的至少之一:至少一個(gè)在后級(jí)的在前輸出和至少一個(gè)在前級(jí)的在后輸出。7.根據(jù)權(quán)利要求6所述的移位寄存器，其中在所述掃描用上拉晶體管的柵極電極與源極電極之間形成有第一電容器，以放大所述掃描用上拉晶體管的柵極電極的電壓;在所述進(jìn)位用上拉晶體管的柵極電極與源極電極之間形成有第二電容器，以放大所述進(jìn)位用上拉晶體管的柵極電極的電壓。8.根據(jù)權(quán)利要求6所述的移位寄存器，其中所述掃描輸出單元還包括掃描用下拉晶體管，所述掃描用下拉晶體管響應(yīng)于所述第二節(jié)點(diǎn)的控制，輸出所述第一柵極截止電壓作為所述掃描信號(hào);所述進(jìn)位輸出單元還包括進(jìn)位用下拉晶體管，所述進(jìn)位用下拉晶體管響應(yīng)于所述第二節(jié)點(diǎn)的控制，輸出第二柵極截止電壓作為所述進(jìn)位信號(hào)。9.根據(jù)權(quán)利要求6所述的移位寄存器，其中所述第一節(jié)點(diǎn)控制器包括: 置位部，所述置位部用于響應(yīng)于第一控制端子的邏輯狀態(tài)，利用置位電壓將所述第一節(jié)點(diǎn)充電； 復(fù)位部，所述復(fù)位部用于響應(yīng)于第二控制端子的邏輯狀態(tài)，通過(guò)第一復(fù)位電壓將所述第一節(jié)點(diǎn)放電；和 噪聲清除部，所述噪聲清除部用于響應(yīng)于所述第二節(jié)點(diǎn)的邏輯狀態(tài)，通過(guò)第二復(fù)位電壓將所述第一節(jié)點(diǎn)放電，其中: 起始脈沖或者從任意一個(gè)在前級(jí)輸出的在前掃描信號(hào)或在前進(jìn)位信號(hào)被提供至所述第一控制端子， 高電壓或者所述在前掃描信號(hào)或在前進(jìn)位信號(hào)被提供作為所述置位電壓，并且 復(fù)位脈沖或者從任意一個(gè)在后級(jí)輸出的在后掃描信號(hào)或在前進(jìn)位信號(hào)被提供至所述第二控制端子，并且低電壓被提供作為所述復(fù)位電壓。10.根據(jù)權(quán)利要求9所述的移位寄存器，其中所述第二節(jié)點(diǎn)控制器包括反相器，所述反相器用于響應(yīng)于所述第一節(jié)點(diǎn)的控制，將所述第二節(jié)點(diǎn)控制為具有與所述第一節(jié)點(diǎn)的邏輯狀態(tài)相反的邏輯狀態(tài)。11.根據(jù)權(quán)利要求9所述的移位寄存器，其中所述噪聲清除部包括: 用于響應(yīng)于所述第二節(jié)點(diǎn)的邏輯狀態(tài)，通過(guò)所述第二復(fù)位電壓將所述第一節(jié)點(diǎn)放電的晶體管;或者 所述噪聲清除部包括: 第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管串聯(lián)連接在所述第一節(jié)點(diǎn)與所述第二復(fù)位電壓的供給端子之間，并且所述第一晶體管和所述第二晶體管用于根據(jù)所述第二節(jié)點(diǎn)的邏輯狀態(tài)，通過(guò)所述第二復(fù)位電壓將所述第一節(jié)點(diǎn)放電；和 第三晶體管，所述第三晶體管用于根據(jù)所述第一節(jié)點(diǎn)的邏輯狀態(tài)，將具有高邏輯值的偏移電壓提供至所述第一晶體管與所述第二晶體管之間的連接節(jié)點(diǎn)， 其中所述第一復(fù)位電壓和所述第二復(fù)位電壓為相同或不同，所述第一復(fù)位電壓與所述第一柵極截止電壓相同或不同，并且所述第二復(fù)位電壓與所述第二柵極截止電壓相同或不同。12.根據(jù)權(quán)利要求11所述的移位寄存器，其中所述遮光層包括第一遮光層到第三遮光層中的至少一個(gè)，其中: 所述第一遮光層與下述晶體管的至少之一交疊:所述掃描用上拉晶體管、所述進(jìn)位用上拉晶體管、以及所述晶體管單元中用于控制所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)的至少之一的充電的晶體管， 所述第二遮光層與下述晶體管的至少之一交疊:所述掃描用下拉晶體管、所述進(jìn)位用下拉晶體管、以及所述晶體管單元中用于控制所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)的至少之一的放電的晶體管，并且 所述第三遮光層與所述晶體管單元中的不與所述第一遮光層和所述第二遮光層交疊的至少一個(gè)晶體管交疊。13.根據(jù)權(quán)利要求12所述的移位寄存器，其中: 每個(gè)級(jí)的掃描輸出節(jié)點(diǎn)、進(jìn)位輸出節(jié)點(diǎn)和所述第一節(jié)點(diǎn)的電壓中的至少一個(gè)被施加至所述第一遮光層， 所述第一復(fù)位電壓、所述第二復(fù)位電壓、所述第一柵極截止電壓和所述第二柵極截止電壓中的至少一個(gè)被施加至所述第二遮光層，并且 所述第三遮光層處于浮置狀態(tài)。14.根據(jù)權(quán)利要求13所述的移位寄存器，其中所述第三遮光層與所述掃描輸出單元的掃描用上拉晶體管交疊。15.根據(jù)權(quán)利要求13所述的移位寄存器，其中: 所述第一遮光層連接至屬于一些其他級(jí)的第一遮光層，并且 所述第三遮光層直接連接至屬于一些其他級(jí)的第三遮光層，或者通過(guò)其他導(dǎo)電層連接至屬于一些其他級(jí)的第三遮光層。16.根據(jù)權(quán)利要求12所述的移位寄存器，其中: 所述晶體管單元的每一個(gè)晶體管是包括由氧化物半導(dǎo)體形成的有源層的氧化物晶體管，并且 所述遮光層位于所述晶體管單元的至少一個(gè)晶體管的上表面或下表面。17.根據(jù)權(quán)利要求16所述的移位寄存器，其中: 具有所述遮光層的所述至少一個(gè)晶體管還包括橋接電極，所述橋接電極將施加至所述晶體管的電壓中的至少一個(gè)或者從外部單獨(dú)提供的電壓提供至所述遮光層。18.—種顯示裝置，所述顯示裝置包括根據(jù)權(quán)利要求1-17任一項(xiàng)所述的移位寄存器，其中所述顯示裝置使用所述移位寄存器驅(qū)動(dòng)顯示面板的柵極線。
【文檔編號(hào)】G09G3/36GK106097949SQ201610274676
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年4月28日 公開(kāi)號(hào)201610274676.9, CN 106097949 A, CN 106097949A, CN 201610274676, CN-A-106097949, CN106097949 A, CN106097949A, CN201610274676, CN201610274676.9
【發(fā)明人】張容豪, 裵鐘旭
【申請(qǐng)人】樂(lè)金顯示有限公司