基于VC5509和CCSLink的DSP及語音信號處理一體化實驗平臺的制作方法
【專利摘要】本發(fā)明公開了一種基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，主要解決了Matlab與DSP之間的直接轉(zhuǎn)換以及調(diào)用。該實驗平臺包括DSP開發(fā)板、主控制板、XDS510 USB2.0 DSP仿真器、顯示屏，該平臺將輸入的語音信號進行采集，并將采集到的語音數(shù)據(jù)傳輸?shù)絏DS510 USB2.0 DSP仿真器；主控制模板通過CCS Link啟動XDS510 USB2.0 DSP仿真器；XDS510 USB2.0 DSP仿真器完成Matlab與DSP直接的轉(zhuǎn)換、調(diào)用以及各種語音處理算法。本發(fā)明將Matlab、DSP、語音信號處理的實驗平臺集成化，形成一個集成一體化的實驗平臺。該平臺不僅能夠滿足實驗教學(xué)使用，而且能夠進行項目開發(fā)，其功能完善，操作和應(yīng)用都極為方便。
【專利說明】
基于VC5509和CCSL i nk的DSP及語音信號處理一體化實驗平臺
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及現(xiàn)代通信領(lǐng)域，具體涉及基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺。
【背景技術(shù)】
[0002]實踐教學(xué)是數(shù)字信號處理和語音信號處理教學(xué)中的重要環(huán)節(jié)，市面上多數(shù)實驗平臺電路都是固定的，不利于學(xué)生掌握軟硬件原理，學(xué)生只能做驗證性、訓(xùn)練性實驗項目，無法做開放性、創(chuàng)新型的實驗項目。在網(wǎng)店中，也有不少物美價廉的單片機實驗板，但它們只能完成下載實驗，無法進行單步跟蹤、調(diào)試。此外，傳統(tǒng)的DSP實驗平臺或語音處理實驗平臺一般是由計算機和實驗箱組成，它們存在著體積偏大、設(shè)備繁多、接線復(fù)雜，且只能作為單一的DSP實驗教學(xué)平臺或者語音信號處理實驗教學(xué)平臺等缺點。因此設(shè)計一種能夠滿足軟件學(xué)習(xí)、硬件設(shè)計、實時處理、系統(tǒng)分析和驗證等多個方面設(shè)計需求的集成一體化的實驗平臺顯得尤為必要。
[0003]目前實驗箱的研究重點仍在于進行單一課程集仿真、下載與實驗的多功能的項目教學(xué)，而忽略了實驗平臺集成化與一體化的功能的研究。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的不足而提供一種基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，該實驗平臺能夠進行DSP、MATLAB、語音信號處理三門課程的集仿真、下載與調(diào)試的多功能的實驗教學(xué)，功能完善，操作應(yīng)用極為方便。
[0005]實現(xiàn)本發(fā)明目的采用的技術(shù)方案是:一種基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，該平臺包括DSP開發(fā)板、主控制板、XDS510USB2.0DSP仿真器、顯示屏；
[0006]所述DSP開發(fā)板以TMS320VC5509A為核心，連接I片TLV320AIC23B擴展了 2路ADC和2路DAC，通過I2C對TLV320AIC23B的內(nèi)部相關(guān)寄存器進行配置，由多通道緩沖串口 McBSPO與TLV320AIC23B進行數(shù)據(jù)交換；
[0007]所述CRlO主控制板內(nèi)載IVB賽揚處理器Celeron 1037u，集成HD Graphics顯示核心，通過一個雙通道的24bit LVDS接口與所述顯示屏連接；CRlO主控制板連接有I個DDR3SDRAM插槽、I個ALC662音頻控制芯片、SATA2.0接口和USB2.0接口；所述ALC662音頻控制芯片連接有音頻輸出接口和麥克風(fēng)輸入接口 ；所述SATA2.0接口連接一個HDD硬盤;CRlO主控制板通過USB2.0接口與DSP開發(fā)板和XDS510USB2.0DSP仿真器相連接，CRl O主控制板還接入一個12V的直流電源用于為平臺供電。
[0008]本發(fā)明具有以下優(yōu)點:
[0009]第一、是集成化創(chuàng)新;將MATLAB、DSP、語音信號處理三門課程的實驗平臺集成化，形成一個可進行三門實驗教學(xué)的平臺。從而使該系統(tǒng)成為一套高效、功能完善、界面良好的嵌入式多功能DSP實驗平臺。
[0010]第二、一體化創(chuàng)新;傳統(tǒng)的語音信號處理實驗箱、DSP實驗箱都需要連接一個計算機進行實驗仿真，該實驗平臺將X86與信號處理板一體化，形成一個一體機。它不僅在功能上得到了非常大的完善，在操作和應(yīng)用上也極為方便。
【附圖說明】
[0011]圖1為本發(fā)明基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺的硬件連接框圖。
[0012]圖2為本發(fā)明中DSP信號處理板原理框圖。
[0013]圖3為本發(fā)明中CRlO主板電路硬件原理框圖。
[0014]圖4為DSP系統(tǒng)中的電源電路圖。
[0015]圖5為DSP系統(tǒng)中的時鐘電路圖。、
[0016]圖6為DSP系統(tǒng)中的外擴存儲SDRAM電路圖。
[0017]圖7為DSPEEPROM Flash電路原理圖。
[0018]圖8為音頻控制電路原理圖。
[0019]圖9為USB控制電路原理圖。
[0020]圖10為JTAG接口電路原理圖。
[0021]圖11為CODEC音頻回放軟件流程圖。
[0022]圖12為基音周期檢測軟件流程圖。
[0023]圖13為基音周期檢測仿真圖。
【具體實施方式】
[0024]下面結(jié)合附圖對本發(fā)明進行詳細(xì)說明。
[0025]如圖1所示，本發(fā)明基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺包括:DSP開發(fā)板、CRlO主控制板、仿真器和顯示屏，DSP開發(fā)板和仿真器通過USB與CRlO主控制板連接，CRlO主控制板通過LVDS和背光控制線與顯示屏連接。本實施例中，所用DSP開發(fā)板以TMS320VC5509A為核心的信號處理板，所用仿真器為XDS510USB2.0DSP仿真器，所用顯示屏為1024*768分辨率的顯示屏。
[0026]如圖2所示，以TMS320VC5509A為核心的DSP開發(fā)板上集成了 VC5509A芯片、TPS767D301組成的電源電路、TLV320AIC23B芯片為核心的音頻控制電路、型號為HY57V641602的外擴存儲SDRAM電路、AT25256芯片為核心的DSP EEPROM Flash電路、JTAG接口電路和USB控制電路等。
[0027]DSP開發(fā)板以TMS320VC5509A為核心，使用I片TLV320AIC23B(AIC23B)擴展了2路ADC和2路DAC，通過I2C對AIC23B的內(nèi)部相關(guān)寄存器進行配置，由多通道緩沖串口McBSPO和AIC23B進行數(shù)據(jù)交換。該芯片負(fù)責(zé)所有的運算，是數(shù)字信號處理的硬件基礎(chǔ)。
[0028]針對VC5509A芯片內(nèi)部集成USB與SD卡控制外設(shè)，擴展出USB接口和SD卡接口。另夕卜，系統(tǒng)外擴了所有的地址線、數(shù)據(jù)線和VC5509A芯片常用接口，方便系統(tǒng)的二次開發(fā)。主板的外部控制邏輯，如片選信號、讀寫信號及時鐘同步信號等由I片CPLD芯片EPM240T100C完成。JTAG仿真插頭是標(biāo)準(zhǔn)的DSP仿真接口，可以通過這個JTAG接口對TI生產(chǎn)的DSP芯片進行仿真。
[0029]TL16C550是一個標(biāo)準(zhǔn)的串口接口芯片，串口中斷與TMS320VC5509的INTO連接，一般使用TMS320VC5509的中斷O響應(yīng)串口中斷。TL16C550有11個寄存器，這11個寄存器是通過TMS320VC5509的3個地址線(A2?AO)和線路控制寄存器中DLAB位對它們進行尋址的。
[0030]VC5509A芯片是低功耗、高性能、16位定點數(shù)字信號處理器(DSP)，由CPU內(nèi)核、存儲空間、片內(nèi)外設(shè)組成。CPU內(nèi)核負(fù)責(zé)所有的運算，存儲空間通過程序空間尋址和I/O空間尋址分別完成CHJ從存儲器中讀取指令和與外設(shè)之間的通信，片內(nèi)外設(shè)采集原始數(shù)據(jù)、輸出處理結(jié)果、控制其他設(shè)備。CPU最高主頻200MHz，內(nèi)核供電1.6V，I/O接口供電3.3VJC5509A芯片對執(zhí)行如語音編/解碼、雕制/解調(diào)、圖像壓縮/解壓、語音識別及語音合成等方面所用到的數(shù)字信號處理算法十分有效。
[0031 ] TMS320VC5509A芯片通過EMIF總線擴展了一片SDRAM，在標(biāo)準(zhǔn)配置時，板上安裝一片64M位(4M*16位)的SDRAM，它將占用VC5509的CEO和CEl兩個片外存儲空間，可尋址范圍為0x040000?0x7fffff;最大配置時，板上可安裝一片128M位(C8M*16位)的SDRAM，它將占用VC5509的CEO?CE3全部四個片外存儲空問，可尋址范圍為0x040000?Oxffffff (MPNMC =I時)，上電復(fù)位時，MP匪C被清為O。根據(jù)VC5509的EMIF接口的特點，SDRAM的工作頻率為CPU主時鐘的一半，主時鐘144MHz時，SDRAM的工作頻率為72MHz。本實驗平臺外擴的SDRAM(同步動態(tài)隨機存儲器)型號為取57￥641620，48&111^\1]\?^七8\16，能與組'480:4]\11642兼容。SDRAM的時鐘頻率與CPU前端總線的時鐘頻率相同，并且內(nèi)部的命令的發(fā)送與數(shù)據(jù)的存儲都以它為基準(zhǔn)，存儲陣列需要不斷的刷新來保證數(shù)據(jù)的不丟失，數(shù)據(jù)不是線性依次存儲，而是白由指定地址進行數(shù)據(jù)的讀寫。
[0032]如圖3所示，CRlO主控制板內(nèi)載IVB賽揚處理器Celeron 1037u，集成HD Graphics顯示核心，通過一個雙通道的24bit LVDS接口，連接一個分辨率為1024*768的6位顯示屏。板上配有I個DDR3SDRAM插槽(最大可支持8G內(nèi)存)，1個ALC662音頻控制芯片，ALC662音頻控制芯片設(shè)有音頻輸出接口(Line-out)和麥克風(fēng)輸入接口(MIC-1n) AATA接口支持SATA2.0連接一個HDD硬盤，CRlO主控制板通過USB2.0與DSP開發(fā)板5509A和XDS510仿真器相連接。此夕卜，主控制板還接入一個12V的直流電源對平臺供電。CRlO主控制板上還配有:能支持VGA(DVI可選)+HDMI高清視頻播放、并搭配一個雙通道的24bit LVDS接口，LVDS屏線的VCC供電可通過JP3，JP4，JP5控制，J2為LVDS背光電源控制。且LVDS屏線供電方面做成跳線的方式，可以在12V/5V/3.3V三者之間進行靈活調(diào)節(jié)。CRlO主板還提供2個標(biāo)準(zhǔn)的7Pin SATA接口，支持I個SATA3.0、I個SATA2.0、2個4PIN的硬盤供電接口 ；提供6個為2 X 5Pin的串口，標(biāo)準(zhǔn)的RS232模式，4個6Pin的COM口電源供電插針為JC0M2、JC0M3、JC0M4、JC0M5供電。
[0033]如圖4所示，實驗平臺中的模擬電源(如PLL電源、ADC/DAC電源等)一般由(有噪聲的)數(shù)字電源采用多路穩(wěn)壓器的方法產(chǎn)生，該方法能夠提供更好的去耦效果。電源由外部電源引入，電源插孔Jll標(biāo)識為內(nèi)正外負(fù)，+5V穩(wěn)壓直流電源輸入。LM2575S_5.0電源轉(zhuǎn)換芯片(U5)作為12V轉(zhuǎn)5V的高性能穩(wěn)壓芯片，為這個開發(fā)板提供穩(wěn)定可靠的DSP系統(tǒng)電源，APW7102電源轉(zhuǎn)換芯片(1]6)將5￥轉(zhuǎn)換為3.3￥，為開發(fā)板提供穩(wěn)定可靠的主電源0￥00(3.3￥)，1^1117電源轉(zhuǎn)換芯片(U7)提供1.6V給DSP內(nèi)核使用。由于DSP系統(tǒng)的時鐘頻率較高，在運行時難以避免發(fā)生干擾和被干擾的現(xiàn)象，嚴(yán)重時系統(tǒng)會出現(xiàn)死機或程序“跑飛”現(xiàn)象，為了克服這種情況，除了在軟件上做一些保護措施外，硬件上也必須做相應(yīng)的處理。硬件上最有效的保護措施就是采用所謂的“看門狗”電路，“看門狗”電路就是具有監(jiān)視功能的自動復(fù)位電路。
[0034]如圖5所示，VC5509A芯片有兩個外部時鐘輸入:系統(tǒng)時鐘和實時時鐘，系統(tǒng)時鐘為CPU及片內(nèi)外設(shè)提供時鐘信號，實時時鐘為RTC提供時鐘信號，用于系統(tǒng)斷電后通過電池供電工作。VC5509內(nèi)含振蕩電路，當(dāng)使用內(nèi)部振蕩電路時，外部鏡頭的頻率范圍為5MHz?20MHz。本發(fā)明基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺中的DSP開發(fā)板，采用12MHZ晶體為系統(tǒng)提供時鐘，對其進行12倍頻產(chǎn)144MHZ CPU主時鐘，4倍頻產(chǎn)生USB所需的48MHZ時鐘。此外采用32.768KHZ晶體為RTC提供時鐘信號。
[0035]如圖6所示，根據(jù)VC5509的EMIF接口的特點，SDRAM的工作頻率為CPU主時鐘的一半，主時鐘144MHz時，SDRAM的工作頻率為72MHz。所述的外擴存儲SDRAM電路，外擴的SDRAM(同步動態(tài)隨機存儲器)型號為取57￥641620，48&111^\1]\?^丨8\16，能與]\?'481^:4]\11642兼容。SDRAM是分列地址和行地址的，行、列地址線是復(fù)用的，SDRAM的時鐘頻率與CPU前端總線的時鐘頻率相同，并且內(nèi)部的命令的發(fā)送與數(shù)據(jù)的存儲都以它為基準(zhǔn)，存儲陣列需要不斷的刷新來保證數(shù)據(jù)的不丟失，數(shù)據(jù)不是線性依次存儲，而是白由指定地址進行數(shù)據(jù)的讀與O
[0036]如圖7所示，TMS320VC5509A片內(nèi)不具有Flash，故需要外接易失性存儲器來完成DSP程序上電狀態(tài)的引導(dǎo)，DSP芯片的bootloader程序用于上電時將用戶程序從外部非易失性存儲器裝載到片內(nèi)高速RAM中，保證用戶程序在DSP內(nèi)部高速運行。本平臺采用AT25256芯片來與DSP完成數(shù)據(jù)的讀寫，時鐘線與數(shù)據(jù)線都直接接到了DSP的McBSPO JT25256容量為512K X 16bit，一般用來固化程序，上電后，可以利用TMS320VC5509芯片的Bootloader功能從外部ROM中加載程序到存儲器中使用，用于存儲程序和部分?jǐn)?shù)據(jù)信息。主系統(tǒng)板使用AM29LV800芯片作為外部ROM使用。
[0037]AM29LV800芯片還可以在線編程，保存使用中需要保留的數(shù)據(jù)。Flash的最大特點是，在讀操作中，類似普通的R0M，在寫操作中需要使用特殊的編程例程，且可以隨時編程。
[0038]如圖8所示，音頻控制電路可以進行錄音實驗和邊錄邊放的實驗，音頻CODEC芯片TLV320AIC23是一個高性能的多媒體數(shù)字語音編解碼器，可以進行錄音實驗和邊錄邊放的實驗，如圖8所示，它的內(nèi)部ADC和DAC轉(zhuǎn)換模塊帶有完整的數(shù)字濾波器(digitalinterpolat1n filters)數(shù)據(jù)傳輸寬度可以是16位、20位、24位和32位，采樣頻率范圍支持從8khz到96khz。在ADC采集達到96khz時噪音為90-dBA，能夠高保真的保存音頻信號。在DAC轉(zhuǎn)換達到96khz時噪音為100-dBA，能夠高品質(zhì)的數(shù)字回放音頻，在回放時僅僅減少23mW。TLV320AIC23通過外圍器件對其內(nèi)部寄存器進行編程配置，使用靈活，其配置接口支持SPI總線接口和IIC總線接口。VC5509的多通道緩沖串口 McBSP可以配置為SPI總線接口，其串行數(shù)據(jù)傳輸格式與TLV320AIC23的DSP格式兼容。此外，這兩款芯片的1/0電壓兼容，從而使TMS320VC5509的McBSP可以和語音編解碼芯片TLV320AIC23直接連接。
[0039]如圖9所示，USB是一個外部總線標(biāo)準(zhǔn)，用于規(guī)范計算機與外部設(shè)備的連接和通信。USB接口支持設(shè)備的即插即用和熱插拔功能。本發(fā)明中所用USB控制電路，S卩DSP片內(nèi)USB模塊與PC機進行數(shù)據(jù)通信的硬件接口電路。利用USB連接線就可以完成與后臺PC機的連接，中間的阻容電路起到加強輸入/輸出可靠性的作用。USB 2.0的傳輸速度可以達到480Mbps，接口的輸出電壓/電流為+5 V/500mA。如圖1O所示，JTAG接口電路與IEEE 1149.1標(biāo)準(zhǔn)給出的掃描邏輯電路一致，用于仿真和測試。測試數(shù)據(jù)串行輸入，數(shù)據(jù)通過TDI輸入到JTAG中。TMS用來設(shè)置JTAG 口處于某種測定的測試模式，時鐘輸入為I OMHz。JTAG接口提供對DSP的仿真通信和外部Flash的燒寫。當(dāng)芯片與仿真器之間的連接電纜超過6in，需要在關(guān)鍵信號TMS、TD1、TDO等之間增加緩沖驅(qū)動ο
[0040]本發(fā)明所用XDS510USB2.0DSP仿真器完全采用USB2.0標(biāo)準(zhǔn)接口連接計算機，完全即插即用，傳輸速度可達480Mbps，兼容USBl.1協(xié)議。其標(biāo)準(zhǔn)的14Pin JTAG仿真接口，不占用用戶資源，特別接口安全保護設(shè)計，全面支持JTAG接口熱插拔。1V-5V的寬工作電壓范圍，不需獨立供電，使用PC機電源，自動適應(yīng)目標(biāo)板DSP電壓。支持TI CCS2.X、CCS3.1、CCS3.2、CCS3.3集成開發(fā)環(huán)境，支持c語言和匯編語言。采用抗外界電磁干擾能力更好的鋁合金外殼，其體積更小，接口更加安全，性能更加卓越，速度較其他仿真器快一倍。還可實現(xiàn)對F28x/F240x/F24x/F20x的Flash可編程。不占用目標(biāo)系統(tǒng)資源，支持多個DSP同時調(diào)試仿真。
[0041]如圖11所示的CODEC音頻回放軟件流程圖，程序的設(shè)計開發(fā)環(huán)境采用TI公司的CCStud1_v3.3，編程語言為標(biāo)準(zhǔn)C語言。打開CCStud1_v3.3，加載工程文件Codec.pjt，通過軟件程序配置相應(yīng)的寄存器，將codec.0ut文件load進去運行，然后從麥克風(fēng)輸入接口輸入一段語音(自己錄制)，在音頻輸出接口外接一個音響，可以清楚的聽到說話人錄入的語
■~>V.曰O
[0042]如圖12所示的基音周期檢測的軟件流程圖，實驗具體工作流程為:①通過MATLAB設(shè)計好的GUI界面選擇語音信號處理實驗，將控制命令通過JTAG接口發(fā)送給DSP;②DSP按照相關(guān)指令，控制硬件通過數(shù)據(jù)采集通道和語音輸入通道獲得待處理數(shù)據(jù);③DSP按照命令進行相應(yīng)數(shù)據(jù)處理;④利用CCS Link讀取DSP處理后的數(shù)據(jù)，如果需要通過硬件設(shè)備輸出，則控制設(shè)備輸出處理后的信號;⑤在設(shè)計好的GUI界面顯示處理后的結(jié)果，并與仿真結(jié)果進行比對。
[0043]如圖13所示的基音周期檢測的仿真圖，輸入的原始語音信號為自己錄入的beij ing.wav文件，內(nèi)容為“我到北京去”，應(yīng)用程序編寫調(diào)試運行之后，顯示結(jié)果正常，由圖可知，去除野點的基音周期為6ms。
[0044]本發(fā)明基于VC5509和CCS Link的DSP及語音處理一體化實驗平臺，該實驗平臺基于Windows Embedded Standard 7系統(tǒng)，以VC5509和CCS Link為平臺，可以進行語音信號的采集、分析和處理。該實驗平臺包括硬件部分和軟件部分，硬件設(shè)計采用模塊化思想，由TMS320VC5509A為核心的最小系統(tǒng)模塊和系統(tǒng)主板組成。其中最小系統(tǒng)構(gòu)成了一套獨立的DSP控制系統(tǒng)，并在CCS平臺上通過仿真器JTAG接口實現(xiàn)了實時編程、調(diào)試、仿真等功能。在軟件設(shè)計方面，本實驗平臺支持C語言、匯編語言以及二者的混合編程。此外，除了完成最基本的實驗，如DSP硬件仿真實驗，又可針對某一個實驗進行延伸的創(chuàng)新學(xué)習(xí)，比如說，語音的時域、頻域分析、語音的線性預(yù)測分析、基于DTW的語音識別、語音增強、語音編解碼等。
[0045]本發(fā)明基于WindowsEmbedded Standard 7系統(tǒng)，以VC5509和CCS Link為平臺，對語音信號進行采集、分析和處理。該實驗平臺包括硬件部分和軟件部分，硬件設(shè)計采用模塊化思想，由TMS320VC5509A為核心的最小系統(tǒng)模塊和系統(tǒng)主板組成。其中最小系統(tǒng)構(gòu)成了一套獨立的DSP控制系統(tǒng)，并在CCS平臺上通過仿真器JTAG接口實現(xiàn)了實時編程、調(diào)試、仿真等功能。軟件使用匯編語言、C語言和混合編程等方式。該發(fā)明可以完成MATLAB對DSP的直接調(diào)用。
【主權(quán)項】
1.一種基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:包括DSP開發(fā)板、主控制板、XDS510USB2.0DSP仿真器、顯示屏； 所述DSP開發(fā)板以TMS320VC5509A為核心，連接I片TLV320AIC23B擴展了 2路ADC和2路DAC，通過I2C對TLV320AIC23B的內(nèi)部相關(guān)寄存器進行配置，由多通道緩沖串口McBSPO與TLV320AIC23B進行數(shù)據(jù)交換； 所述CRlO主控制板內(nèi)載IVB賽揚處理器Celeron 1037u，集成HD Graphics顯示核心，通過一個雙通道的24bit LVDS接口與所述顯示屏連接;CRlO主控制板連接有I個DDR3SDRAM插槽、I個ALC662音頻控制芯片、SATA2.0接口和USB2.0接口；所述ALC662音頻控制芯片連接有音頻輸出接口和麥克風(fēng)輸入接口 ；所述SATA2.0接口連接一個HDD硬盤;CRlO主控制板通過USB2.0接口與DSP開發(fā)板和XDS510USB2.0DSP仿真器相連接，CRlO主控制板還接入一個12V的直流電源用于為平臺供電。2.根據(jù)權(quán)利要求1所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于: 所述DSP開發(fā)板還設(shè)有電源電路、時鐘電路、音頻控制電路、外擴存儲SDRAM電路、AT25256芯片為核心的DSP EEPROM Flash電路、JTAG接口電路和USB控制電路； 所述電源電路為+5V輸入、1.6V和3.3V雙路輸出，其中1.6V為DSP內(nèi)核電源供電，3.3V為I/O電源供電;+5V輸入電源通過+12V的直流電源經(jīng)變壓、整流、濾波直接得到； 所述時鐘電路用于控制DSP內(nèi)核的工作頻率，外部提供一個參考時鐘輸入，經(jīng)過倍頻或分頻后提供給DSP內(nèi)核； 所述音頻控制電路通過外圍器件對其內(nèi)部寄存器進行編程配置，對輸入的語音信號進行采集、數(shù)字濾波處理，高保真的保存音頻信號，并將處理后的音頻數(shù)據(jù)通過McBSP接口輸入到DSP開發(fā)板處理芯片進行處理運算； 所述JTAG接口電路用于通過JTAG接口提供對DSP的仿真通訊和外部FLASH的燒寫； USB控制電路利用USB連接線與后臺PC機的連接，用于DSP片內(nèi)USB模塊與后臺PC機進行數(shù)據(jù)通信。3.根據(jù)權(quán)利要求2所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述電源電路包括低壓差式的線性穩(wěn)壓器TPS767D301和LM2575S_5.0電源轉(zhuǎn)換芯片、APW7102電源轉(zhuǎn)換芯片和LM1117電源轉(zhuǎn)換芯片;所述LM2575S_5.0電源轉(zhuǎn)換芯片用于將12V轉(zhuǎn)5V，所述APW7102電源轉(zhuǎn)換芯片用于將5V轉(zhuǎn)換為3.3V，所述LM1117電源轉(zhuǎn)換芯片用于將5V轉(zhuǎn)換為1.6V。4.根據(jù)權(quán)利要求2所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述的音頻控制電路包括語音編解碼芯片TLV320AIC23，語音編解碼芯片TLV320AIC23內(nèi)部ADC和DAC轉(zhuǎn)換模塊帶有完整的數(shù)字濾波器，數(shù)據(jù)傳輸寬度為是16位、20位、24位或32位，采樣頻率范圍從8khz到96khz。5.根據(jù)權(quán)利要求2所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述外擴存儲SDRAM電路采用型號為HY57V641602的外擴存儲SDRAM電路，該外擴存儲SDRAM電路是分列地址和行地址，行、列地址線復(fù)用，SDRAM的時鐘頻率與DSP前端總線的時鐘頻率相同，并且內(nèi)部的命令的發(fā)送與數(shù)據(jù)的存儲以它為基準(zhǔn)，存儲陣列不斷的刷新來保證數(shù)據(jù)的不丟失，數(shù)據(jù)白由指定地址進行數(shù)據(jù)的讀寫。6.根據(jù)權(quán)利要求2所述的VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于: 所述DSP EEPROM Flash電路采用AT25256芯片與DSP完成數(shù)據(jù)的讀寫，時鐘線與數(shù)據(jù)線都直接接到DSP的McBSPO。7.根據(jù)權(quán)利要求2所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述USB控制電路左邊3個引腳PU、DP、DN是VC5509A的片上引腳;右邊的4個引腳組成了一個Mi n i USB接口；通過USB連接線與后臺PC機的連接。8.根據(jù)權(quán)利要求2所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述JTAG接口電路與IEEEl 149.1標(biāo)準(zhǔn)給出的掃描邏輯電路一致，用于仿真和測試;測試數(shù)據(jù)串行輸入，數(shù)據(jù)通過TDI輸入到JTAG中；TMS用來設(shè)置JTAG 口處于某種測定的測試模式，時鐘輸入為1MHz ; JTAG接口提供對DSP的仿真通信和外部Flash的燒寫；當(dāng)芯片與仿真器之間的連接電纜超過6 in，在關(guān)鍵信號TMS、TD1、TDO之間增加緩沖驅(qū)動。9.根據(jù)權(quán)利要求8所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述LVDS接口為支持VGA、DV1、HDMI高清視頻播放，并搭配一個雙通道的24bitLVDS接口。10.根據(jù)權(quán)利要求1?8任一項所述的基于VC5509和CCSLink的DSP及語音處理一體化實驗平臺，其特征在于:所述CRlO主控制板還配有2個標(biāo)準(zhǔn)的7Pin SATA接口；支持I個SATA3.0、I個SATA2.0、2個4PIN的硬盤供電接口 ； 6個2 X 5Pin的串口；標(biāo)準(zhǔn)的RS232模式;4個6P i η 的 COM 口電源供電插針為 JC0M2、JC0M3、JC0M4、JC0M5 供電。
【文檔編號】G09B19/00GK105825741SQ201511002742
【公開日】2016年8月3日
【申請日】2015年12月25日
【發(fā)明人】鞏朋成, 趙曉晴, 潘甲, 李婕, 李仄立, 張正文
【申請人】湖北工業(yè)大學(xué)