移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。
【背景技術(shù)】
[0002]隨著科技的進步和生產(chǎn)力的發(fā)展，TFT_LCD(Thin Film Transistor-LiquidCrystal Display薄膜場效應(yīng)晶體管-液晶顯示器)對于窄邊框的需求越來越迫切，而柵極驅(qū)動電路包括的移位寄存器單元在顯示面板中的應(yīng)用，是實現(xiàn)窄邊框的重要方法之一。
[0003]TFT-LCD的驅(qū)動器包括柵極驅(qū)動電路與數(shù)據(jù)驅(qū)動電路，而柵極驅(qū)動電路主要由多級移位寄存器單元組成，每一級移位寄存器單元均與一根柵線對接，通過移位寄存器單元的輸出信號，逐行掃描驅(qū)動像素TFT(Thin Film Transistor，薄膜場效應(yīng)晶體管)。但是現(xiàn)有的移位寄存器單元采用的信號線的數(shù)目多，并現(xiàn)有的移位寄存器單元采用的晶體管的數(shù)目多，不利于實現(xiàn)窄邊框。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的主要目的在于提供一種移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置，以解決現(xiàn)有技術(shù)中由于采用的信號線和晶體管的數(shù)目多而導(dǎo)致的不利于實現(xiàn)窄邊框的問題。
[0005]為了達到上述目的，本發(fā)明提供了一種移位寄存器單元，包括輸入端、復(fù)位端和柵極驅(qū)動信號輸出端;所述移位寄存器單元還包括:
[0006]上拉節(jié)點控制模塊，分別與所述輸入端、上拉節(jié)點和下拉節(jié)點連接，還分別接入第一電平和第二電平；
[0007]上拉模塊，分別與時鐘信號輸出端、所述上拉節(jié)點和所述柵極驅(qū)動信號輸出端連接；
[0008]下拉模塊，分別與所述下拉節(jié)點和所述柵極驅(qū)動信號輸出端連接，并接入第二電平；
[0009]復(fù)位模塊，分別與所述復(fù)位端和所述下拉節(jié)點連接，用于在復(fù)位階段，當(dāng)由所述復(fù)位端接入的復(fù)位信號為第一電平時，控制所述下拉節(jié)點的電位為第一電平；
[0010]第一下拉節(jié)點控制模塊，分別與所述時鐘信號輸出端和所述下拉節(jié)點連接，用于當(dāng)所述時鐘信號輸出端輸出第一電平時控制所述下拉節(jié)點的電位為第一電平；以及，
[0011]第二下拉節(jié)點控制模塊，分別與所述上拉節(jié)點和所述下拉節(jié)點連接，并接入所述第二電平。
[0012]實施時，所述第一下拉節(jié)點控制模塊包括:第一下拉節(jié)點控制晶體管，柵極和第一極都與所述時鐘信號輸出端連接，第二極與所述下拉節(jié)點連接。
[0013]實施時，所述復(fù)位模塊包括:復(fù)位晶體管，柵極和第一極都與所述復(fù)位端連接，第二極與所述下拉節(jié)點連接。
[0014]實施時，所述上拉節(jié)點控制模塊，用于當(dāng)由所述輸入端接入的輸入信號為第一電平時控制所述上拉節(jié)點的電位為第一電平，當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述上拉節(jié)點接入所述第二電平，并控制在輸出階段自舉拉升所述上拉節(jié)點的電位。
[0015]實施時，所述上拉節(jié)點控制模塊包括:
[0016]輸入晶體管，柵極與所述輸入端連接，第一極接入第一電平，第二極與所述上拉節(jié)點連接；
[0017]上拉節(jié)點控制晶體管，柵極與所述下拉節(jié)點連接，第一極與所述上拉節(jié)點連接，第二極接入第二電平；以及，
[0018]存儲電容，第一端與所述上拉節(jié)點連接，第二端與所述柵極驅(qū)動信號輸出端連接。
[0019]實施時，所述第二下拉節(jié)點控制模塊用于當(dāng)所述上拉節(jié)點的電位為第一電平時控制所述下拉節(jié)點的電位為第二電平；
[0020]所述上拉模塊用于當(dāng)所述上拉節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端與所述時鐘信號輸出端連接；
[0021]所述下拉模塊用于當(dāng)所述下拉節(jié)點的電位為第一電平時控制所述柵極驅(qū)動信號輸出端接入所述第二電平。
[0022]實施時，所述第二下拉節(jié)點控制模塊包括:第二下拉節(jié)點控制晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極接入所述第二電平；
[0023]所述上拉模塊包括:上拉晶體管，柵極與所述上拉節(jié)點連接，第一極與所述時鐘信號輸出端連接，第二極與所述柵極驅(qū)動信號輸出端連接；
[0024]所述下拉模塊包括:下拉晶體管，柵極與所述下拉節(jié)點連接，第一極與所述柵極驅(qū)動信號輸出端連接，第二極接入第二電平。
[0025]本發(fā)明還提供了一種移位寄存器單元的驅(qū)動方法，用于驅(qū)動上述的移位寄存器單元，所述驅(qū)動方法包括:
[0026]在每一顯示周期的輸入階段，由輸入端接入的輸入信號為第一電平，上拉節(jié)點控制模塊控制上拉節(jié)點的電位為第一電平，時鐘信號輸出端輸出第二電平，上拉模塊控制柵極驅(qū)動信號輸出端與時鐘信號輸出端連接，以控制所述柵極驅(qū)動信號輸出端輸出第二電平；
[0027]在每一顯示周期的輸出階段，上拉節(jié)點控制模塊控制自舉拉升所述上拉節(jié)點的電位，第一下拉節(jié)點控制模塊和第二下拉節(jié)點控制模塊控制所述下拉節(jié)點的電位為第二電平，時鐘信號輸出端輸出第一電平，上拉模塊繼續(xù)控制所述柵極驅(qū)動信號輸出端與所述時鐘信號輸出端連接，以控制所述柵極驅(qū)動信號輸出端輸出第一電平；
[0028]在每一顯示周期的復(fù)位階段，由復(fù)位端接入的復(fù)位信號為第一電平，復(fù)位模塊控制所述下拉節(jié)點的電位為第一電平，上拉節(jié)點控制模塊控制所述上拉節(jié)點的電位為第二電平，下拉模塊控制所述柵極驅(qū)動信號輸出端輸出第二電平；
[0029]在每一顯示周期的輸出截止保持階段，在下一顯示周期的輸入階段開始之前，第一下拉節(jié)點控制模塊控制所述下拉節(jié)點的電位與所述時鐘信號輸出端輸出的時鐘信號的電位保持一致，當(dāng)所述時鐘信號為第一電平時，上拉節(jié)點控制模塊控制所述上拉節(jié)點的電位為第二電平，下拉模塊控制柵極驅(qū)動信號輸出端輸出第二電平。
[0030]本發(fā)明還提供了一種柵極驅(qū)動電路，包括多級上述的移位寄存器單元；
[0031]除了第一級移位寄存器單元之外，每一級移位寄存器單元的輸入端都與相鄰上一級移位寄存器單元的柵極驅(qū)動信號輸出端連接；
[0032]除了最后一級移位寄存器單元之外，每一級移位寄存器單元的復(fù)位端都與相鄰下一級移位寄存器單元的柵極驅(qū)動信號輸出端連接。
[0033]本發(fā)明還提供了一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0034]與現(xiàn)有技術(shù)相比，本發(fā)明所述的移位寄存器單元、驅(qū)動方法、柵極驅(qū)動電路和顯示裝置采用的第一下拉節(jié)點控制模塊的結(jié)構(gòu)更加簡潔，可以減少信號線和晶體管的數(shù)目，從而有利于實現(xiàn)窄邊框。
【附圖說明】
[0035]圖1是本發(fā)明實施例所述的移位寄存器單元的結(jié)構(gòu)圖；
[0036]圖2是本發(fā)明所述的移位寄存器單元的一具體實施例的電路圖；
[0037]圖3是本發(fā)明所述的移位寄存器單元的該具體實施例的工作時序圖；
[0038]圖4是本發(fā)明所述的移位寄存器單元的驅(qū)動方法的流程圖；
[0039]圖5是本發(fā)明實施例所述的柵極驅(qū)動電路的結(jié)構(gòu)圖。
【具體實施方式】
[0040]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0041 ]如圖1所示，本發(fā)明實施例所述的移位寄存器單元包括輸入端INPUT、復(fù)位端RESET和柵極驅(qū)動信號輸出端OUTPUT;所述移位寄存器單元還包括:
[0042]上拉節(jié)點控制模塊11，分別與所述輸入端INPUT、上拉節(jié)點PU和下拉節(jié)點PD連接，還分別接入第一電平Vl和第二電平V2;
[0043]上拉模塊12，分別與時鐘信號輸出端CLK、所述上拉節(jié)點PU和所述柵極驅(qū)動信號輸出端OUTPUT連接；
[0044]下拉模塊13，分別與所述下拉節(jié)點PD和所述柵極驅(qū)動信號輸出端OUTPUT連接，并接入第二電平V2;
[0045]復(fù)位模塊14，分別與所述復(fù)位端RESET和所述下拉節(jié)點PD連接，用于在復(fù)位階段，當(dāng)由所述復(fù)位端RESET接入的復(fù)位信號為第一電平時，控制所述下拉節(jié)點ro的電位為第一電平VI;
[0046]第一下拉節(jié)點控制模塊15，分別與所述時鐘信號輸出端CLK和所述下拉節(jié)點連