一種移位寄存器、柵極驅(qū)動電路及顯示面板的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器、柵極驅(qū)動電路及顯示面板。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的飛速發(fā)展，顯示面板越來越向著高集成度和低成本的方向發(fā)展。其中，陣列基板行驅(qū)動(Gate Driver on Array，GOA)技術(shù)將薄膜晶體管(Thin FilmTransisto^TFT)柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產(chǎn)品成本，而且可以使顯示面板做到兩邊對稱和窄邊框的美觀設計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產(chǎn)能和良率。
[0003]—般的柵極驅(qū)動電路均是由多個級聯(lián)的移位寄存器組成，各級移位寄存器的驅(qū)動信號輸出端分別對應連接一條柵線，通過各級移位寄存器實現(xiàn)依次向顯示面板上的各行柵線輸入掃描信號。在現(xiàn)有的移位寄存器中，輸出晶體管一般是在上拉節(jié)點的控制下將時鐘信號端的信號提供給驅(qū)動信號輸出端來輸出掃描信號的，但是由于時鐘信號端存在頻繁的高低電位切換，以及輸出晶體管存在的寄生電容的耦合效應，導致該寄生電容頻繁的被充放電，從而使該輸出晶體管造成大量的功耗損失，進而導致移位寄存器的功耗的增加。
【發(fā)明內(nèi)容】
[0004]本發(fā)明實施例提供了一種移位寄存器、柵極驅(qū)動電路及顯示面板，用以解決現(xiàn)有技術(shù)中由于時鐘信號端作為驅(qū)動信號輸出端的電源端時，其頻繁的高低電位切換以及輸出晶體管存在的寄生電容的耦合效應，導致移位寄存器功耗增加的問題。
[0005]因此，本發(fā)明實施例提供了一種移位寄存器，包括:輸入模塊、復位模塊、節(jié)點控制模塊、第一輸出模塊以及第二輸出模塊;其中，
[0006]所述輸入模塊的第一端與輸入信號端相連，第二端與第一參考信號端相連，第三端與第一節(jié)點相連;所述輸入模塊用于在所述輸入信號端的控制下將所述第一參考信號端的信號提供給所述第一節(jié)點；
[0007]所述復位模塊的第一端與復位信號端相連，第二端與第二參考信號端相連，第三端與所述第一節(jié)點相連;所述復位模塊用于在所述復位信號端的控制下將所述第二參考信號端的信號提供給所述第一節(jié)點；
[0008]所述節(jié)點控制模塊的第一端與第一時鐘信號端相連，第二端與第三參考信號端相連，第三端與第一直流信號端相連，第四端與所述第一節(jié)點相連，第五端與第二節(jié)點相連；所述節(jié)點控制模塊用于在所述第一節(jié)點的控制下將所述第一直流信號端的信號提供給所述第二節(jié)點，在所述第一時鐘信號端的控制下將所述第三參考信號端的信號提供給所述第二節(jié)點，在所述第二節(jié)點的控制下將所述第一直流信號端的信號提供給所述第一節(jié)點；
[0009]所述第一輸出模塊的第一端與所述第一直流信號端相連，第二端與第二直流信號端相連，第三端與第二時鐘信號端相連，第四端與所述第一節(jié)點相連，第五端與所述第二節(jié)點相連，第六端與所述移位寄存器的驅(qū)動信號輸出端相連;所述第一輸出模塊用于在所述第一節(jié)點的控制下將所述第二直流信號端的信號提供給所述驅(qū)動信號輸出端，在所述第二節(jié)點的控制下將所述第一直流信號端的信號提供給所述驅(qū)動信號輸出端，在所述第二時鐘信號端的控制下將所述第一直流信號端的信號提供給所述驅(qū)動信號輸出端；
[0010]所述第二輸出模塊的第一端與所述第一時鐘信號端相連，第二端與所述第二時鐘信號端相連，第三端與所述第一直流信號端相連，第四端與所述第一節(jié)點相連，第五端與所述移位寄存器的級聯(lián)信號輸出端相連;所述第二輸出模塊用于在所述第一節(jié)點的控制下將所述第一時鐘信號端的信號提供給所述級聯(lián)信號輸出端，在所述第二時鐘信號端的控制下將所述第一直流信號端的信號提供給所述級聯(lián)信號輸出端，以及在所述第一節(jié)點處于浮接狀態(tài)時，保持所述第一節(jié)點與所述級聯(lián)信號輸出端之間的電壓差穩(wěn)定。
[0011]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述輸入模塊包括:第一開關(guān)晶體管;其中，
[0012]所述第一開關(guān)晶體管的柵極與所述輸入信號端相連，源極與所述第一參考信號端相連，漏極與所述第一節(jié)點相連。
[0013]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述復位模塊包括:第二開關(guān)晶體管;其中，
[0014]所述第二開關(guān)晶體管的柵極與所述復位信號端相連，源極與所述第二參考信號端相連，漏極與所述第一節(jié)點相連。
[0015]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述節(jié)點控制模塊包括:第三開關(guān)晶體管、第四開關(guān)晶體管、第五開關(guān)晶體管和第六開關(guān)晶體管;其中，
[0016]所述第三開關(guān)晶體管的柵極和源極均與所述第一時鐘信號端相連，漏極與所述第四開關(guān)晶體管的柵極相連；
[0017]所述第四開關(guān)晶體管的源極與所述第三參考信號端相連，漏極與所述第二節(jié)點相連；
[0018]所述第五開關(guān)晶體管的柵極與所述第一節(jié)點相連，源極與所述第一直流信號端相連，漏極與所述第二節(jié)點相連；
[0019]所述第六開關(guān)晶體管的柵極與所述第二節(jié)點相連，源極與所述第一直流信號端相連，漏極與所述第一節(jié)點相連。
[0020]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述第一輸出模塊包括:第七開關(guān)晶體管、第八開關(guān)晶體管和第九開關(guān)晶體管;其中，
[0021]所述第七開關(guān)晶體管的柵極與所述第一節(jié)點相連，源極與所述第二直流信號端相連，漏極與所述驅(qū)動信號輸出端相連；
[0022]所述第八開關(guān)晶體管的柵極與所述第二節(jié)點相連，源極與所述第一直流信號端相連，漏極與所述驅(qū)動信號輸出端相連；
[0023]所述第九開關(guān)晶體管的柵極與所述第二時鐘信號端相連，源極與所述第一直流信號端相連，漏極與所述驅(qū)動信號輸出端相連。
[0024]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述第二輸出模塊包括:第十開關(guān)晶體管、第十一開關(guān)晶體管和電容;其中，
[0025]所述第十開關(guān)晶體管的柵極與所述第一節(jié)點相連，源極與所述第一時鐘信號端相連，漏極與所述級聯(lián)信號輸出端相連；
[0026]所述第十一開關(guān)晶體管的柵極與所述第二時鐘信號端相連，源極與所述第一直流信號端相連，漏極與所述級聯(lián)信號輸出端相連；
[0027]所述電容連接于所述第一節(jié)點與所述級聯(lián)信號輸出端之間。
[0028]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，所述第三參考信號端與所述第一時鐘信號端為同一信號端;或者，
[0029]所述第三參考信號端與所述第二直流信號端為同一信號端。
[0030]在一種可能的實施方式中，在本發(fā)明實施例提供的上述移位寄存器中，當輸入信號端的有效脈沖信號為高電位時，所有開關(guān)晶體管為N型開關(guān)晶體管;或者，當輸入信號端的有效脈沖信號為低電位時，所有開關(guān)晶體管為P型開關(guān)晶體管。
[0031]相應地，本發(fā)明實施例還提供了一種柵極驅(qū)動電路，包括級聯(lián)的多個本發(fā)明實施例提供的上述任一種移位寄存器;其中，
[0032]第一級移位寄存器的輸入信號端與幀觸發(fā)信號端相連；
[0033]除第一級移位寄存器之外，其余各級移位寄存器的輸入信號端分別與上一級移位寄存器的級聯(lián)信號輸出端相連；
[0034]除最后一級移位寄存器之外，其余各級移位寄存器的復位信號端分別與下一級移位寄存器單元的級聯(lián)信號輸出端相連。
[0035]相應地，本發(fā)明實施例還提供了一種顯示面板，包括多條柵線，還包括本發(fā)明實施例提供的上述柵極驅(qū)動電路;其中，
[0036]每一條柵線對應連接所述柵極驅(qū)動電路中的一個移位寄存器的驅(qū)動信號輸出端。
[0037]本發(fā)明實施例提供的上述移位寄存器、柵極驅(qū)動電路及顯示面板，包括:輸入模塊、復位模塊、節(jié)點控制模塊、第一輸出模塊以及第二輸出模塊;其中，輸入模塊用于在輸入信號端的控制下將第一參考信號端的信號提供給第一節(jié)點;復位模塊用于在復位信號端的控制下將第二參考信號端的信號提供給第一節(jié)點;節(jié)點控制模塊用于在第一節(jié)點的控制下將第一直流信號端的信號提供給第二節(jié)點，在第一時鐘信號端的控制下將第三參考信號端的信號提供給第二節(jié)點，在第二節(jié)點的控制下將第一直流信號端的信號提供給第一節(jié)點；第一輸出模塊用于在第一節(jié)點的控制下將第二直流信號端的信號提供給驅(qū)動信號輸出端，在第二節(jié)點的控制下將第一直流信號端的信號提供給驅(qū)動信號輸出端，在第二時鐘信號端的控制下將第一直流信號端的信號提供給驅(qū)動信號輸出端;第二輸出模塊用于在第一節(jié)點的控制下將第一時鐘信號端的信號提供給級聯(lián)信號輸出端，在第二時鐘信號端的控制下將第一直流信號端的信號提供給級聯(lián)信號輸出端，以及在第一節(jié)點處于浮接狀態(tài)時，保持第一節(jié)點與級聯(lián)信號輸出端之間的電壓差穩(wěn)定。本發(fā)明實施例提供的上述移位寄存器，由于采用第一直流信號端和第二直流信號端作為驅(qū)動信號輸出端的電源端，與現(xiàn)有移位寄存器中采用時鐘信號端作為驅(qū)動信號輸出端的電源端相比，可以降低移位寄存器的功耗，并且可以提高驅(qū)動信號輸出端的輸出穩(wěn)定性。
【附圖說明】
[0038]圖1為本發(fā)明實施例提供的移位寄存器的結(jié)構(gòu)示意圖；
[0039]圖2a為圖1所示的移位寄存器的具體結(jié)構(gòu)示意圖之一；
[0040]圖2b為圖1所示的移位寄存器的具體結(jié)構(gòu)示意圖之二；
[0041]圖3a為圖1所示的移位寄存器的具體結(jié)構(gòu)示意圖之三；
[0042]圖3b為圖1所示的移位寄存器的具體結(jié)構(gòu)示意圖之四；
[0043]圖4a為圖1所示的移位寄存器的具體結(jié)構(gòu)示意圖之五；
[0044]圖4b為圖1所示的移位寄存器的具體結(jié)構(gòu)示意圖之六；
[0045]圖5a為圖3a所不的移位寄存器的電路時序圖；
[0046]圖5b為圖3b所示的移位寄存器的電路時序圖；
[0047]圖6為圖3a所示的移位寄存器的驅(qū)動信號輸出端輸出的信號測試圖；
[0048]圖7a為圖4a所不的移位寄存器的電路時序圖；
[0049]圖7b為圖4b所示的移位寄存器的電路時序圖；
[0050]圖8為本發(fā)明實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖。
【具體實施方式】
[0051]下面結(jié)合附圖，對本發(fā)明實施例提供的移位寄存器、柵極驅(qū)動電路及顯示面板的【具體實施方式】進行詳細的說明。
[0052]本發(fā)明實施例提供的一種移位寄存器，如圖1所示，包括:輸入模塊1、復位模塊2、節(jié)點控制模塊3、第一輸出模塊4以及第二輸出模塊5;其中，
[0053]輸入模塊I的第一端與輸入信號端Input相連，第二端與第一參考信號端RefI相連，第三端與第一節(jié)點A相連;輸入模塊I用于在輸入信號端Input的控制下將第一參考信號端Refl的信號提供給第一節(jié)點A;
[0054]復位模塊2的第一端