+5V或者+10V的電壓，所述第一薄膜晶體管Q1包括第一柵極G1、第一源極S1及第一漏極D1，所述第三電阻R3的一端電連接所述第一電壓接收端336a，所述第三電阻R3的另一端電連接所述第一漏極D1，且所述第三電阻R3與所述第一漏極D1之間的節(jié)點電連接所述第二端335b，所述第三電阻R3與所述第一漏極D1之間的節(jié)點作為所述第一支路336的輸出端以輸出所述第四邏輯信號，所述第一源極S1接地，所述第一柵極G1接收第一支路控制信號，所述第一支路控制信號為高電平信號時，所述第一源極S1及所述第一漏極D1之間導(dǎo)通，當(dāng)所述第一支路控制信號為低電平信號時，所述第一源極S1及所述第一漏極D1之間導(dǎo)通，此時，所述第一薄膜晶體管Q1導(dǎo)通；當(dāng)所述第一支路控制信號為低電平信號時，所述第一源極S1及所述第一漏極D1之間截止，此時，所述第一薄膜晶體管Q1截止。
[0027]所述控制單元330還包括第二支路337，所述第二支路337包括光電耦合器3371、第四電阻R4、第五電阻R5以及第二運算放大器0P2。所述光電耦合器3371包括第一耦合輸入端3371a、第二耦合輸入端3371b、第一耦合輸出端3371c及第二耦合輸出端3371d。所述第一耦合輸入端3317a電連接所述電壓產(chǎn)生電路10的輸出端，所述第二耦合輸入端3371b作為所述薄膜晶體管柵極電壓供給電路1的輸出端以輸出所述第一電壓，所述第一耦合輸出端3371c通過所述第四電阻R4接地，所述第二耦合輸出端3371d通過所述第五電阻R5接收一高電平電壓。所述第二運算放大器0P2的正極輸入端連接所述第四電阻R4與所述第一耦合輸出端3371c之間的節(jié)點，所述第二運算放大器0P2的輸出端電連接所述第一柵極G1，以輸出所述第一支路控制信號。
[0028]在本實施方式中，所述電壓產(chǎn)生電路10包括電壓產(chǎn)生芯片100、第六電阻R6及第七電阻R7。所述電壓產(chǎn)生芯片100產(chǎn)生所述原始電壓，所述電壓產(chǎn)生芯片的輸出端(S卩，電壓輸出端)電連接所述第六電阻R6及所述第七電阻R7至所述薄膜晶體管柵極電壓供給電路的輸出端。所述電壓調(diào)節(jié)單元350包括第二薄膜晶體管Q2及第八電阻R8，所述第二薄膜晶體管Q2包括第二柵極G2、第二源極S2及第二漏極D2，所述第二柵極G2連接所述選擇器335的所述第四端335d，所述第二源極S2接地，所述第二漏極D2通過所述第八電阻R8電連接所述第六電阻R6及所述第七電阻R7之間的節(jié)點。
[0029]在本實施方式中，當(dāng)所述定時控制器331將所述環(huán)境溫度與所述預(yù)設(shè)溫度進行比較時，且所述環(huán)境溫度小于所述預(yù)設(shè)溫度時，所述第一邏輯信號為高電平信號，當(dāng)所述環(huán)境溫度大于或等于所述預(yù)設(shè)溫度時，所述第一邏輯信號為低電平信號。當(dāng)所述第一偵測電路332偵測到所述電壓產(chǎn)生電路10工作時，所述第一偵測電路332輸出高電平的第二邏輯信號，即，此時所述第二邏輯信號為高電平；當(dāng)所述第一偵測電路332偵測到所述電壓產(chǎn)生電路10沒有工作時，所述第一偵測電路332輸出低電平的第二邏輯信號，即，此時所述第二邏輯信號為低電平信號。由于所述邏輯電路333為與門，所述第一邏輯信號接收端333a接收所述第一邏輯信號，所述第二邏輯信號接收端333b接收所述第二邏輯信號，當(dāng)所述第一邏輯信號為高電平信號且所述第二邏輯信號為高電平信號時，所述邏輯信號輸出端333c輸出高電平的第三邏輯信號，即，此時，所述第三邏輯信號為高電平信號；否則，當(dāng)所述第一邏輯信號及所述第二邏輯信號不同時為高電平信號時，所述第三邏輯信號為低電平信號。當(dāng)所述定時器334開啟時，所述選擇信號控制所述選擇器335選擇所述第三邏輯信號，并根據(jù)所述第三邏輯信號發(fā)出所述控制信號。當(dāng)所述第三邏輯信號為高電平信號時，所述控制信號即為所述第三邏輯信號，即，所述控制信號為高電平。所述電壓調(diào)節(jié)單元350中的所述第二薄膜晶體管Q2的柵極接收到為高電平的所述控制信號，并在所述控制信號的控制下控制所述第二源極S2及所述第二漏極D2導(dǎo)通。此時，所述電壓調(diào)節(jié)單元350中的所述第八電阻R8與所述電壓產(chǎn)生電路10中的所述第六電阻R6并聯(lián)。為了方便描述，將所述第六電阻R6及所述第七電阻R7之間的節(jié)點標(biāo)為FB，所述節(jié)點FB的電壓標(biāo)記為VFB，所述薄膜晶體管柵極電壓供給電路1的電壓標(biāo)記為V_。則，此時V_= V FB* (R6//R8) / (R7+R6//R8)，其中，R6//R8表示R6和R8并聯(lián)后的電阻，R6//R8 = R6*R8/ (R6+R8)。則，當(dāng)環(huán)境溫度小于所述預(yù)設(shè)溫度時，由于所述溫度補償電路30的作用，所述薄膜晶體管柵極電壓供給電路1的輸出的第一電壓為V?。而在常溫下，未開啟所述溫度補償電路30時，所述薄膜晶體管柵極電壓供給電路輸出的第一電壓為VSH(]= V fb*R6/(R6+R8)。由此可見，V_大于V GHOo所述第一電壓V?大于薄膜晶體管的柵極和源極之間的閾值電壓V TH，進而導(dǎo)致薄膜晶體管能夠正常打開，最終使得在低溫下顯示面板也能正常顯示。
[0030]當(dāng)?shù)谝浑妷篤?使得薄膜晶體管能夠正常工作時，從而使得所述第二支路337輸出的所述第一支路控制信號為高電平。所述第一支路336中的所述第一薄膜晶體管Q1的所述第一柵極G1接收高電平的所述第一支路控制信號，從而使得所述第一源極S1及所述第一漏極D1之間導(dǎo)通，此時，所述第三電阻R3與所述第一漏極D1之間的節(jié)點的電壓為低電壓，即，此時，所述第四邏輯信號為低電平信號。由于，所述定時控制信號控制所述定時器334開啟的時間長度，因此，當(dāng)所述定時器334在所述控制信號的控制下開啟時間結(jié)束時，即當(dāng)所述定時器334關(guān)閉時，所述選擇信號控制所述選擇器335選擇所述第四邏輯信號。且由于所述第四邏輯信號與所述第三邏輯信號相反，此時，所述選擇器335輸出低電平信號，由于所述電壓調(diào)節(jié)單元350中的第二薄膜晶體管Q2的第二柵極G2接收所述選擇器335輸出的低電平信號，并控制所述第二源極S2及所述第二漏極D2截止，所述電壓調(diào)節(jié)單元350被關(guān)閉。此時，所述薄膜晶體管柵極電壓供給電路1輸出的第一電壓等于所述原始電壓。當(dāng)所溫度偵測單元310再次偵測到環(huán)境溫度低于預(yù)設(shè)溫度時，再次重復(fù)前面所述的電壓調(diào)節(jié)單元350被開啟的過程。
[0031]相較于現(xiàn)有技術(shù)，本發(fā)明的薄膜晶體管柵極電壓供給電路1中包括電壓產(chǎn)生電路10以及溫度補償電路30，溫度補償電路30在偵測到環(huán)境溫度小于預(yù)設(shè)溫度時，根據(jù)環(huán)境溫度與所述預(yù)設(shè)溫度的差值對電壓產(chǎn)生電路10產(chǎn)生的原始電壓進行補償以得到第一電壓，從而在環(huán)境溫度較低造成薄膜晶體管的柵極和源極之間的閾值電壓發(fā)生漂移而變大時，相較于原始電壓增大的第一電壓也能夠滿足所述薄膜晶體管正常工作的需要。因此，本發(fā)明的薄膜晶體管柵極電壓供給電路1能夠在低溫環(huán)境下也能驅(qū)動薄膜晶體管正常工作。
[0032]以上所揭露的僅為本發(fā)明一種較佳實施例而已，當(dāng)然不能以此來限定本發(fā)明之權(quán)利范圍，本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例的全部或部分流程，并依本發(fā)明權(quán)利要求所作的等同變化，仍屬于發(fā)明所涵蓋的范圍。
【主權(quán)項】<