新型硅基oled微顯示驅(qū)動(dòng)控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種微電子及顯示技術(shù)領(lǐng)域，尤其是一種OLED技術(shù)，具體地說是一種娃基OLED微顯不芯片的驅(qū)動(dòng)控制電路。
【背景技術(shù)】
[0002]硅基OLED微顯示技術(shù)是OLED光電子技術(shù)與硅基集成電路微電子技術(shù)的結(jié)合，主要應(yīng)用在微顯示領(lǐng)域。是利用成熟的CMOS集成電路工藝，芯片制作完好后，再進(jìn)行OLED器件的制作，提高了整個(gè)顯示器的良率。OLED作為新一代顯示技術(shù)，具有主動(dòng)發(fā)光、視角寬、驅(qū)動(dòng)電壓低、發(fā)光效率高、響應(yīng)速度快、功耗低、OLED為全固態(tài)器件，不需要加熱和冷卻就可以工作在-40°C~+7(TC的溫度范圍內(nèi)，并且能夠?qū)崿F(xiàn)柔性顯示特點(diǎn)，具有很廣闊的前景。OLED微顯示器體積小，非常便于攜帶，并且其憑借小體積提供的近眼顯示效果可以與大尺寸AMOLED顯示器相媲美。
[0003]目前除了研究高穩(wěn)定性能的OLED器件，研究其驅(qū)動(dòng)技術(shù)也很重要。硅基OLED微顯示技術(shù)是將OLED器件直接做在單晶硅集成電路芯片上。從而可以實(shí)現(xiàn)其周邊驅(qū)動(dòng)電路和顯示像素矩陣電路的集成化。其中硅基顯示驅(qū)動(dòng)芯片上可以集成行列控制電路、像素電路、帶隙基準(zhǔn)以及其它功能模塊，因而有效地降低了系統(tǒng)的成本、面積和功耗。并減少了外部器件及內(nèi)連線數(shù)目，增加了可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是為了適應(yīng)硅基OLED顯示技術(shù)的發(fā)展，發(fā)明一種新的驅(qū)動(dòng)方法，同時(shí)提供一種相應(yīng)的驅(qū)動(dòng)電路，驅(qū)動(dòng)電路的控制信號部分為電源電壓1.8V，像素電路為電源電壓5V。
[0005]本發(fā)明的技術(shù)方案之一是:
一種新型硅基OLED微顯示驅(qū)動(dòng)控制電路，它包括奇數(shù)列移位寄存器、奇數(shù)列鎖存器、奇數(shù)列比較器、奇數(shù)列電平移位、奇數(shù)列選開關(guān)模塊，偶數(shù)列移位寄存器、鎖存器、偶數(shù)列比較器、偶數(shù)列電平移位、偶數(shù)列選開關(guān)模塊，偶數(shù)列行驅(qū)動(dòng)模塊，DAC模塊主計(jì)數(shù)器模塊，其特征是所述的奇數(shù)列移位寄存器模塊的輸入信號分別時(shí)鐘信號PCLK和10位視頻信號數(shù)據(jù)。奇數(shù)列移位寄存器的輸出端與奇數(shù)列鎖存器的輸入端連接，奇數(shù)列鎖存器的另一個(gè)輸入端連接行同步信號HS，奇數(shù)列鎖存器的輸出接奇數(shù)列比較器的輸入，奇數(shù)列比較器的輸出接奇數(shù)列電平移位的輸入，奇數(shù)列電平移位的輸出接奇數(shù)列開關(guān)，奇數(shù)列開關(guān)輸出接OLED陣列奇數(shù)列像素。偶數(shù)列移位寄存器模塊的輸入信號分別時(shí)鐘信號PCLK和10位視頻信號數(shù)據(jù)。偶數(shù)列移位寄存器的輸出端與偶數(shù)列鎖存器的輸入端連接，偶數(shù)列鎖存器的另一個(gè)輸入端連接行同步信號HS，偶數(shù)列鎖存器的輸出接偶數(shù)列比較器的輸入，偶數(shù)列比較器的輸出接偶數(shù)列電平移位的輸入，偶數(shù)列電平移位的輸出接偶數(shù)列開關(guān)，偶數(shù)列開關(guān)輸出接OLED陣列偶數(shù)列像素。計(jì)數(shù)器的輸入接行同步信號HS、像素時(shí)鐘PCLK、復(fù)位信號RST,計(jì)數(shù)器的輸出接奇數(shù)列比較器、偶數(shù)列比較器、10位DAC，10位DAC輸出接BUFFER1和BUFFER2，行驅(qū)動(dòng)模塊輸入接行同步信號HS，幀同步信號VS，行驅(qū)動(dòng)模塊輸出接電平移位，電平移位輸出接OLED陣列。
[0006]所述的奇數(shù)列移位寄存器和偶數(shù)列移位寄存器均采用M/2個(gè)D觸發(fā)器串行連接的形式，分別接收10位的圖像數(shù)據(jù)信號，輸出為M/2個(gè)10位位數(shù)據(jù)并行輸出。
[0007]所述的奇數(shù)列鎖存器和偶數(shù)列鎖存器輸入信號對應(yīng)為奇數(shù)列移位寄存器和偶數(shù)列移位寄存器輸出信號，時(shí)鐘輸入信號均為行掃描同步信號HS。
[0008]所述的奇數(shù)列比較器和偶數(shù)列比較器分別包括M/2個(gè)比較器單元。輸入信號分別是奇數(shù)列鎖存器和偶數(shù)列鎖存器輸出信號和計(jì)數(shù)器的輸出信號。比較器模塊將10位的圖像數(shù)據(jù)信號與計(jì)數(shù)器輸出的10位信號相比較，比較結(jié)果輸出到電平移位單元。
[0009]所述的奇數(shù)列電平移位和偶數(shù)列電平移位分別包括M/2個(gè)電平移位單元。將奇數(shù)列比較器和偶數(shù)列比較器輸出結(jié)果電平從1.8V轉(zhuǎn)換為5V。
[0010]所述的奇數(shù)列選開關(guān)和偶數(shù)列選開關(guān)模塊分別包括M/2個(gè)列選開關(guān)單元。
[0011]所述的像素陣列包括M列XN行個(gè)像素單元電路；
所述的行掃描電路包括N個(gè)串行級聯(lián)的D觸發(fā)器；前一個(gè)D觸發(fā)器輸出端接下一個(gè)D觸發(fā)器輸入端，第一個(gè)D觸發(fā)器輸入信號包括行同步信號HS，幀同步信號VS。
[0012]所述的計(jì)數(shù)器模塊輸入信號包括行同步信號HS，像素時(shí)鐘PCLK，復(fù)位信號RST，輸出連接奇數(shù)列比較器、偶數(shù)列比較器、10位DAC的輸入。計(jì)數(shù)器模塊從O計(jì)數(shù)到1023再到O，循環(huán)進(jìn)行計(jì)數(shù)。
[0013]所述的10位DAC的輸入為計(jì)數(shù)器輸出的10位數(shù)字信號，10位DAC輸出接緩沖器BUFFER1 和緩沖器 BUFFER2。
[0014]本發(fā)明的技術(shù)方案之二是:
一種新型的硅基OLED微顯示芯片的驅(qū)動(dòng)方法，其特征是:芯片移位寄存器從外部控制器接收10位的圖像數(shù)據(jù)信號(移位寄存器分為上下兩部分，上面奇數(shù)列移位寄存器接收奇數(shù)列數(shù)據(jù)，下面偶數(shù)列移位寄存器接收偶數(shù)列數(shù)據(jù)，奇數(shù)列和偶數(shù)列同時(shí)工作)，通過移位寄存器的像素移位時(shí)鐘上升沿觸發(fā)，圖像數(shù)據(jù)信號依次從移位寄存器的一端向另一端移位，在完成全部移位時(shí)，行同步信號到來；鎖存器在行同步信號到來的時(shí)候，把移位寄存器中的數(shù)據(jù)全部輸入鎖存器并寄存在鎖存器中；計(jì)數(shù)器模塊從O計(jì)數(shù)到1023再到0，通過比較器模塊將10位的圖像數(shù)據(jù)信號與計(jì)數(shù)器輸出的10位信號(10位DAC輸入信號)相比較，其中奇數(shù)行的列選控制方式為:列選信號的選通時(shí)間為計(jì)數(shù)器數(shù)據(jù)小于或等于該列鎖存器10位視頻數(shù)據(jù)信號的時(shí)間，偶數(shù)行的列選控制方式為:列選信號的選通時(shí)間為計(jì)數(shù)器數(shù)據(jù)大于該列鎖存器10位視頻數(shù)據(jù)信號的時(shí)間。比較結(jié)果決定選通時(shí)間大小，通過電平移位單元控制對應(yīng)的奇數(shù)列選和偶數(shù)列選開關(guān)，將DAC輸出的模擬電壓傳輸?shù)较鄬?yīng)的像素單元中，同時(shí)，行掃描電路產(chǎn)生行掃描信號逐行選中像素陣列中要求被點(diǎn)亮的顯示行。
[0015]本發(fā)明的有益效果是:
(I)本發(fā)明的驅(qū)動(dòng)方式增加了列選開關(guān)的選通時(shí)間。
[0016](2)本發(fā)明的驅(qū)動(dòng)方式避免了 DAC輸出電壓在最低電壓和最高電壓之間的突變，降低了對其驅(qū)動(dòng)能力的要求，降低了系統(tǒng)功耗。
【附圖說明】
[0017]圖1是本發(fā)明的OLED微顯示驅(qū)動(dòng)芯片控制電路框圖；
圖2是本發(fā)明OLED微顯不驅(qū)動(dòng)芯片的控制時(shí)序圖；
圖3是本發(fā)明的像素單元信號寫入實(shí)施例。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)說明。
[0019]實(shí)施例一。
[0020]如圖1所示。
[0021 ] 一種新型硅基OLED微顯示驅(qū)動(dòng)控制電路，它包括奇數(shù)列移位寄存器、奇數(shù)列鎖存器、奇數(shù)列比較器、奇數(shù)列電平移位、奇數(shù)列選開關(guān)模塊，偶數(shù)列移位寄存器、鎖存器、偶數(shù)列比較器、偶數(shù)列電平移位、偶數(shù)列選開關(guān)模塊，偶數(shù)列行驅(qū)動(dòng)模塊，DAC模塊主計(jì)數(shù)器模塊，奇數(shù)列移位寄存器模塊的輸入信號分別時(shí)鐘信號PCLK和10位視頻信號數(shù)據(jù)。奇數(shù)列移位寄存器的輸出端與奇數(shù)列鎖存器的輸入端連接，奇數(shù)列鎖存器的另一個(gè)輸入端連接行同步信號HS，奇數(shù)列鎖存器的輸出接奇數(shù)列比較器的輸入，奇數(shù)列比較器的輸出接奇數(shù)列電平移位的輸入，奇數(shù)列電平移位的輸出接奇數(shù)列開關(guān)，奇數(shù)列開關(guān)輸出接OLED陣列奇數(shù)列像素。偶數(shù)列移位寄存器模塊的輸入信號分別時(shí)鐘信號PCLK和10位視頻信號數(shù)據(jù)。偶數(shù)列移位寄存器的輸出端與偶數(shù)列鎖存器的輸入端連接，偶數(shù)列鎖存器的另一個(gè)輸入端連接行同步信號HS，偶數(shù)列鎖存器的輸出接偶數(shù)列比較器的輸入，偶數(shù)列比較器的輸出接偶數(shù)列電平移位的輸入，偶數(shù)列電平移位的輸出接偶數(shù)列開關(guān)，偶數(shù)列開關(guān)輸出接OLED陣列偶數(shù)列像素。計(jì)數(shù)器的輸入接行同步信號HS、像素時(shí)鐘PCLK、復(fù)位信號RST，計(jì)數(shù)器的輸出接奇數(shù)列比較器、偶數(shù)列比較器、10位DAC，10位DAC輸出接BUFFER1和BUFFER2，行驅(qū)動(dòng)模塊輸入接行同步信號HS，幀同步信號VS，行驅(qū)動(dòng)模塊輸出接電平移位，電平移位輸出接OLED陣列。
[0022]圖3 a)是本發(fā)明奇數(shù)列的一全具體驅(qū)動(dòng)控制電路，偶數(shù)列的組成相同。圖3中的奇數(shù)列驅(qū)動(dòng)控制電路由10位DAC、BUFFER1、奇數(shù)列選開關(guān)、奇數(shù)列電平移位及虛線框內(nèi)的像素單元1、像素單元2組成。10位DAC輸出經(jīng)過BUFFER1連接奇數(shù)列選開關(guān)。奇數(shù)列電平移位輸入為COMPl和C0MP2，奇數(shù)列電平移位輸出信號控制奇數(shù)列選開關(guān)。P型MOS管MPl的漏極與奇數(shù)列開關(guān)的輸出、電容Cp—端相連，P型MOS管MPl的源極與電容Cl的一端、N型MOS管麗I的柵極相連。P型MOS管MPl的柵極與行選控制信號HSl相連。電容C2、電容Cp的另一端與地GND相連。N型MOS管麗I的漏極與電壓VDD相連，N型MOS管麗I的源極與P型MOS管MP1_2的源極相連，P型MOS管MP1_2的漏極與OLED陽極相連，P型MOS管MP1_2的柵極與地GND相連。OLED的陰極與Vcom電壓相連。
[0023]實(shí)施例二。
[0024]如圖2所示。
[0025]一種新型的硅基OLED微顯示芯片的驅(qū)動(dòng)方法，首先奇數(shù)列移位寄存器和偶數(shù)列移位寄存器分別接收外部輸入的10位的圖像數(shù)據(jù)信號，在完成M/2次移位后行同步信號到來，把奇數(shù)列移位寄存器和偶數(shù)列移位寄存器數(shù)據(jù)分別全部輸入到奇數(shù)列鎖存器和偶數(shù)列鎖存器中，同時(shí)計(jì)數(shù)器模塊從O開始計(jì)數(shù)到1023再到0，循環(huán)計(jì)數(shù)，然后通過奇數(shù)列比較器模塊和偶數(shù)列比較器模塊將鎖存器輸出的10位的圖像數(shù)據(jù)信號與計(jì)數(shù)器輸出的10位信號相比較，其中奇數(shù)行的列選控制方式為:列選信號的選通時(shí)間