移位寄存器單元、柵極驅(qū)動電路及其驅(qū)動方法、陣列基板的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、柵極驅(qū)動電路及其驅(qū)動方法、陣列基板。
【背景技術(shù)】
[0002]液晶顯示器(英文全稱:Liquid Crystal Display，簡稱:LCD)具有低福射、體積小及低耗能等優(yōu)點，被廣泛地應(yīng)用在筆記本電腦、平面電視或移動電話等電子產(chǎn)品中。液晶顯示器是由呈矩陣形式排列的像素單元構(gòu)成的。當(dāng)液晶顯示器進(jìn)行顯示時，數(shù)據(jù)驅(qū)動電路可以將輸入的顯示數(shù)據(jù)及時鐘信號定時順序鎖存，轉(zhuǎn)換成模擬信號后輸入到液晶面板的數(shù)據(jù)線，柵極驅(qū)動電路則可以將輸入的時鐘信號經(jīng)過移位寄存器轉(zhuǎn)換成控制像素開啟/關(guān)斷的電壓，并逐行施加到液晶面板的柵極線上。
[0003]為了進(jìn)一步降低液晶顯示器產(chǎn)品的生產(chǎn)成本，現(xiàn)有的柵極驅(qū)動電路常采用GOA (英文全稱:Gate Driver on Array，中文全稱:陣列基板行驅(qū)動)設(shè)計將TFT (ThinFilm Transistor，薄膜場效應(yīng)晶體管)柵極開關(guān)電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅(qū)動。這種利用GOA技術(shù)集成在陣列基板上的柵極開關(guān)電路也稱為GOA電路或移位寄存器電路。采用GOA電路的顯示裝置由于省去了綁定驅(qū)動電路的部分，因此不僅可以從材料成本和制作工藝兩方面降低產(chǎn)品成本。此外，GOA電路可以設(shè)置于顯示面板AA區(qū)(Ative Area，有效顯示區(qū)域)的兩側(cè)，通過雙邊交叉驅(qū)動，依次對各行柵線進(jìn)行掃描，以實現(xiàn)畫面顯示。這樣一來，由于GOA電路設(shè)置于顯示面板的兩側(cè)，因此顯示面板可以做到兩邊對稱和窄邊框的美觀設(shè)計。
[0004]隨著對顯示面板美觀性要求的進(jìn)一步提升，顯示面板的邊框尺寸需要越小越好，以達(dá)到超窄邊框，甚至是無邊框設(shè)計目的。然而，現(xiàn)有技術(shù)中，隨著顯示面板的分辨率越來越高，像素的個數(shù)越來越多，使得GOA電路的占用空間進(jìn)一步縮小。為了保證GOA電路有足夠的布線空間，將需要增大顯示面板兩側(cè)的邊框尺寸。從而很難達(dá)到超窄邊框或無邊框的設(shè)計要求。這樣一來，將會降低產(chǎn)品的市場競爭力，以及用戶體驗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實施例提供一種移位寄存器單元、柵極驅(qū)動電路及其驅(qū)動方法、陣列基板，能夠解決高分辨率顯示面板，無法達(dá)到超窄邊框或無邊框的設(shè)計要求的問題。
[0006]為達(dá)到上述目的，本發(fā)明的實施例采用如下技術(shù)方案:
[0007]本發(fā)明實施例的一方面，提供一種移位寄存器單元，包括第一輸入模塊、第一復(fù)位模塊、上拉模塊、下拉控制模塊、下拉模塊、第一輸出模塊以及第二輸出模塊；所述第一輸入模塊分別連接上拉控制節(jié)點、第一電壓端以及第一信號輸入端，用于在第一信號輸入端的控制下，將所述第一電壓端的信號輸出至所述上拉控制節(jié)點；所述第一復(fù)位模塊分別連接所述上拉控制節(jié)點、第二電壓端以及第一復(fù)位信號端，用于在所述第一復(fù)位信號端的控制下，將所述第二電壓端的信號輸出至所述上拉控制節(jié)點；所述上拉模塊分別連接所述上拉控制節(jié)點、第一時鐘信號端、第三信號輸出端，用于在所述上拉控制節(jié)點的控制下，將所述第一時鐘信號端的信號輸出至所述第三信號輸出端、所述第一輸出模塊以及所述第二輸出模塊；所述下拉控制模塊分別連接第二時鐘信號端、所述上拉控制節(jié)點、第三電壓端以及下拉控制節(jié)點，用于在所述第二時鐘信號端的控制下，將所述第二時鐘信號端的信號輸出至所述下拉控制節(jié)點；或者，在所述上拉控制節(jié)點的控制下，將所述下拉控制節(jié)點下拉至所述第三電壓端的電壓；所述下拉模塊分別連接所述下拉控制節(jié)點、所述第三電壓端、所述上拉控制節(jié)點以及所述上拉模塊，用于在所述下拉控制節(jié)點的控制下，分別將所述上拉控制節(jié)點以及所述第三信號輸出端下拉至所述第三電壓端的電壓；所述第一輸出模塊分別連接第三時鐘信號端以及第一信號輸出端，用于在所述第三信號輸出端的控制下，將所述第三時鐘信號端的信號輸出至所述第一信號輸出端；所述第二輸出模塊分別連接第四時鐘信號端以及第二信號輸出端，用于在所述第三信號輸出端的控制下，將所述第四時鐘信號端的信號輸出至所述第二信號輸出端。
[0008]進(jìn)一步優(yōu)選的，還包括第二輸入模塊，分別連接所述第一電壓端、第二信號輸入端以及所述上拉控制節(jié)點；用于在所述第二信號輸入端的控制下，將所述第一電壓端的信號輸出至所述上拉控制節(jié)點。
[0009]在此基礎(chǔ)上優(yōu)選的，還包括第二復(fù)位模塊，分別連接所述第二電壓端、第二復(fù)位信號端以及所述上拉控制節(jié)點；用于在所述第二復(fù)位信號端的控制下，將所述第二電壓端的信號輸出至所述上拉控制節(jié)點。
[0010]優(yōu)選的，所述第一輸出模塊包括:第十二晶體管，其柵極連接所述第三信號輸出端，第一極連接所述第一信號輸出端，第二極與所述第三時鐘信號端相連接。
[0011]優(yōu)選的，所述第二輸出模塊包括:第十三晶體管，其柵極連接所述第三信號輸出端，第一極連接所述第四時鐘信號端，第二極與所述第二信號輸出端相連接。
[0012]優(yōu)選的，所述第二輸入模塊包括:第十四晶體管，其柵極連接所述第二信號輸入端，第一極連接所述上拉控制節(jié)點，第二極與所述第一電壓端相連接。
[0013]優(yōu)選的，所述第二復(fù)位模塊包括:第十五晶體管，其柵極連接所述第二復(fù)位信號端，第一極連接所述第二電壓端，第二極與所述上拉控制節(jié)點相連接。
[0014]優(yōu)選的，所述第一輸入模塊包括:第一晶體管，其柵極連接所述第一信號輸入端、第一極連接所述上拉控制節(jié)點，第二極與所述第一電壓端相連接。
[0015]優(yōu)選的，所述第一復(fù)位模塊包括:第二晶體管，其柵極連接所述第一復(fù)位信號端，第一極連接所述第二電壓端，第二極與所述上拉控制節(jié)點相連接。
[0016]優(yōu)選的，所述上拉模塊包括:第三晶體管，其柵極連接所述上拉控制節(jié)點，第一極與所述第三信號輸出端相連接，第二極連接所述第一時鐘信號端；存儲電容，其一端與所述第三晶體管的柵極相連接，另一端與所述第三晶體管的第一極相連接。
[0017]優(yōu)選的，所述下拉控制模塊包括:第五晶體管、第六晶體管、第八晶體管以及第九晶體管；所述第五晶體管的柵極連接所述第八晶體管的第二極，第一極與所述下拉控制節(jié)點相連接，第二極連接所述第二時鐘信號端；所述第六晶體管的柵極連接所述上拉控制節(jié)點，第一極連接所述第三電壓端，第二極與所述下拉控制節(jié)點相連接；所述第八晶體管的柵極連接所述上拉控制節(jié)點，第一極連接所述第三電端；所述第九晶體管的柵極和第二極連接所述第二時鐘信號端，第一極與所述第八晶體管的第二極相連接。
[0018]優(yōu)選的，所述下拉模塊包括:第十晶體管和第十一晶體管；所述第十晶體管的柵極連接所述下拉控制節(jié)點，第一極連接所述第三電壓端，第二極與所述上拉控制節(jié)點相連接；所述第十一晶體管的柵極連接所述下拉控制節(jié)點，第一極連接所述第三電壓端，第二極與所述上拉模塊相連接。
[0019]進(jìn)一步優(yōu)選的，所述下拉模塊還包括:第四晶體管，其柵極連接所述第二時鐘信號端，第一極連接所述第三電壓端，第二極與所述上拉模塊相連接。
[0020]本發(fā)明實施例的另一方面，提供一種柵極驅(qū)動電路，包括至少兩級如上述所述的移位寄存器單元；其中第一級移位寄存器單元還包括第二輸入模塊和第二復(fù)位模塊；除第一級移位寄存器單元外，下一級移位寄存器單元的第一信號輸入端與上一級移位寄存器單元的第三信號輸出端相連接；除最后一級移位寄存器單元外，上一級移位寄存器單元的第一復(fù)位信號端與下一級移位寄存器單元的第三信號輸出端相連接；第一級移位寄存器單元的第一信號輸入端連接起始信號端，第二信號輸入端與最后一級移位寄存器單元的第三信號輸出端相連接；最后一級移位寄存器單元的第一復(fù)位信號端與第一級移位寄存器單元的第三信號輸出端相連接；第一級移位寄存器單元的第二復(fù)位信號端與循環(huán)終止信號端相連接。
[0021]本發(fā)明實施例的又一方面，提供一種陣列基板，包括顯示區(qū)域，所述顯示區(qū)域設(shè)置有多條橫縱交叉的柵線和數(shù)據(jù)線，還包括如上所述的柵極驅(qū)動電路，所述柵極驅(qū)動電路位于所述數(shù)據(jù)線延伸區(qū)域中，所述延伸區(qū)域與所述顯示區(qū)域相鄰；所述柵極驅(qū)動電路中，所有移位寄存器單元的第一信號輸出端和第二信號輸出端通過數(shù)據(jù)引線與所述柵線一一對應(yīng)連接；所述數(shù)據(jù)引線與所述數(shù)據(jù)線相平行。
[0022]本發(fā)明實施例的又一方面，提供一種用于驅(qū)動上述柵極驅(qū)動電路的方法，包括:在第一階段，第三時鐘信號端輸入信號，使得所述柵極驅(qū)動電路通過每個移位寄存器單元的第一信號輸出端，對與所述第一信號輸出端相連接的柵線依次進(jìn)行掃描；在第二階段，第四時鐘信號端輸入信號，使得所述柵極驅(qū)動電路通過每個移位寄存器單元的第二信號輸出端，對與所述第二信號輸出端相連接的柵線依次進(jìn)行掃描；其中，所述第三時鐘信號端和第四時鐘信號端的信號寬度相等，相位相差180° ;第一階段和第二階段各為一幀掃描時間的二分之一。
[0023]本發(fā)明實施例提供一種移位寄存器單元、柵極驅(qū)動電路及其驅(qū)動方法、陣列基板。其中移位寄存器單元可以包括第一輸入模塊、第一復(fù)位模塊、上拉模塊、下拉控制模塊、下拉模塊、第一輸出模塊以及第二輸出