移位寄存器、柵極驅(qū)動電路、顯示裝置及柵極驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種移位寄存器、柵極驅(qū)動電路、顯示裝置及柵極驅(qū)動方法。
【背景技術(shù)】
[0002]TFT-LCD (Thin Film Transistor-Liquid Crystal Display，薄膜晶體管液晶顯不裝置)實現(xiàn)一幀畫面顯示的基本原理是通過柵極(gate)驅(qū)動從上到下依次對每一行像素輸入一定寬度的方波進行選通，再通過源極(source)驅(qū)動每一行像素所需的信號依次從上往下輸出。目前制造這樣一種結(jié)構(gòu)的顯示器件通常是柵極驅(qū)動電路和源極驅(qū)動電路通過COF(Chip On Film，覆晶薄膜)或C0G(Chip On Glass，芯片直接固定在玻璃上)工藝制作在玻璃面板上的，但是當(dāng)分辨率較高時，柵極驅(qū)動電路和源極驅(qū)動電路的輸出均較多，驅(qū)動電路的長度也將增大，這將不利于模組驅(qū)動電路的壓焊(Bonding)工藝。
[0003]為了克服以上問題，現(xiàn)有顯示器件的制造采用GOA(Gate Drive On Array)電路的設(shè)計，相比現(xiàn)有的COF或COG工藝，其不僅節(jié)約了成本，而且可以做到面板兩邊對稱的美觀設(shè)計，同時也可省去柵極驅(qū)動電路的Bonding區(qū)域以及外圍布線空間，從而實現(xiàn)了顯示裝置窄邊框的設(shè)計，提高了顯示裝置的產(chǎn)能和良率。但是現(xiàn)有的GOA電路的設(shè)計也存在著一定的問題，如圖1所示，現(xiàn)有的GOA電路中的每個移位寄存器的薄膜晶體管(TFT)的個數(shù)較多(即M1-M6?M8-M11)，且每個移位寄存器只能用于驅(qū)動一行柵線，故占用空間較大，所以進一步減小GOA電路的占用空間，才可以實現(xiàn)真正意義上的窄邊框設(shè)計。
【發(fā)明內(nèi)容】
[0004]本發(fā)明所要解決的技術(shù)問題包括，針對現(xiàn)有的以柵極驅(qū)動電路存在的上述問題，提供一種可以實現(xiàn)窄邊框設(shè)計的移位寄存器、柵極驅(qū)動電路、顯示裝置及柵極驅(qū)動方法。
[0005]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是提供一種移位寄存器，包括用于輸出柵極驅(qū)動信號的柵極驅(qū)動信號生成單元，該移位寄存器還包括多個信號輸出控制模塊、信號輸出復(fù)位模塊及信號輸出端；其中，
[0006]每個所述信號輸出控制模塊，均連接所述柵極驅(qū)動信號生成單元、對應(yīng)的所述控制信號輸入端以及對應(yīng)的信號輸出端，且在每個所述信號輸出控制模塊和與其對應(yīng)的所述信號輸出端之間連接一個所述信號輸出復(fù)位模塊；
[0007]每個所述信號輸出控制模塊，用于在與其連接的所述控制信號輸入端所輸入的控制信號的控制下，將所述柵極驅(qū)動信號生成單元所輸出的柵極驅(qū)動信號通過所述信號輸出端輸出；
[0008]每個所述信號輸出復(fù)位模塊，用于將與其連接的所述信號輸出端的輸出信號進行復(fù)位。
[0009]優(yōu)選的是，每個所述信號輸出控制模塊均包括一個開關(guān)晶體管，
[0010]所述開關(guān)晶體管的第一極連接所述柵極驅(qū)動信號生成單元，第二極連接與其對應(yīng)的所述信號輸出端和所述信號輸出復(fù)位模塊，控制極連接控制信號輸入端。
[0011]優(yōu)選的是，每個所述信號輸出復(fù)位模塊均包括一個第四晶體管；
[0012]所述第四晶體管的第一極連接在與其對應(yīng)的所述信號輸出控制模塊和所述信號輸出端之間，第二極連接低電壓信號，控制極連接所述復(fù)位信號輸入端。
[0013]優(yōu)選的是，所述移位寄存器還包括:多個輸出降噪模塊；
[0014]每個所述輸出降噪模塊，連接與其對應(yīng)的所述信號輸出端、所述柵極驅(qū)動信號生成單元以及低電壓信號，用于在所述柵極驅(qū)動信號生成單元的控制下，通過低電壓信號降低與其連接的所述信號輸出端的輸出噪聲。
[0015]進一步優(yōu)選的是，每個輸出降噪模塊均包括一個第十一晶體管，
[0016]每個所述第十一晶體管的第一極連接在與其對應(yīng)的所述信號輸出控制模塊和所述信號輸出端之間，第二極連接低電壓信號，控制極連接下拉節(jié)點。
[0017]優(yōu)選的是，所述柵極驅(qū)動信號生成單元包括:輸入模塊、上拉模塊、輸入復(fù)位模塊、下拉控制模塊、下拉模塊，以及輸入降噪模塊；其中，
[0018]所述輸入模塊，連接信號輸入端、輸入復(fù)位模塊以及上拉控制節(jié)點，用于根據(jù)所述信號輸入端輸入的信號控制所述上拉控制節(jié)點的電位，所述上拉控制節(jié)點為所述輸入模塊與所述上拉模塊的連接點；
[0019]所述上拉模塊，連接所述上拉控制節(jié)點、第一時鐘信號輸入端以及各個信號輸出控制模塊，用于根據(jù)上拉控制節(jié)點的電位和第一時鐘信號輸入端所輸入的第一時鐘信號控制上拉信號輸出端的輸出；
[0020]所述輸入復(fù)位模塊，連接所述上拉控制節(jié)點、低電壓信號以及復(fù)位信號輸入端，用于在所述復(fù)位信號輸入端輸入的復(fù)位信號的控制下將所述上拉控制節(jié)點的電位下拉復(fù)位；
[0021]所述下拉控制模塊，連接下拉節(jié)點和第二時鐘信號輸入端，用于根據(jù)所述第二時鐘信號輸入端所輸入的第二時鐘信號控制所述下拉節(jié)點的電位，所述下拉節(jié)點為下拉控制模塊與下拉模塊的連接點；
[0022]所述下拉模塊，連接所述下拉節(jié)點、所述上拉控制節(jié)點以及低電壓信號，用于在上拉控制節(jié)點的電位的控制下，通過低電壓信號將下拉節(jié)點的電位進行下拉；
[0023]所述輸入降噪模塊，連接上拉控制節(jié)點、下拉節(jié)點以及低電壓信號，用于在下拉節(jié)點的電位的控制下，通過低電壓信號降低上拉控制節(jié)點的輸出噪聲。
[0024]進一步優(yōu)選的是，所述輸入模塊包括第一晶體管；所述輸入復(fù)位模塊包括第二晶體管；所述上拉模塊包括第三晶體管和存儲電容；所述下拉控制模塊包括第五晶體管和第九晶體管；所述下拉模塊包括第六晶體管和第八晶體管；所述輸入降噪模塊包括第十晶體管；其中，
[0025]所述第一晶體管的第一極和控制極均連接所述信號輸入端，第二極連接所述上拉控制節(jié)點；
[0026]所述第二晶體管的第一極連接所述上拉控制節(jié)點，第二極連接所述低電壓信號，控制極連接所述復(fù)位信號輸入端；
[0027]所述第三晶體管的第一極連接所述第一時鐘信號輸入端，第二極連接所述存儲電容的第二端和各個所述信號輸出控制模塊，控制極連接所述上拉控制節(jié)點和所述存儲電容的第一端；
[0028]所述第五晶體管的第一極連接所述第九晶體管的第一極和控制極，以及所述第二時鐘信號輸入端，第二極連接所述下拉節(jié)點，控制極連接所述第九晶體管的第二極；
[0029]所述第六晶體管的第一極連接所述下拉節(jié)點，第二極連接所述低電壓信號，控制極連接所述第八晶體管的控制極和所述上拉控制節(jié)點，所述第八晶體管的第一極連接所述第五晶體管的控制極和所述第九晶體管的第二極，所述第八晶體管的第二極連接所述低電壓信號;
[0030]所述第十晶體管的第一極連接所述上拉控制節(jié)點，第二極連接所述低電壓信號，控制極連接所述下拉節(jié)點。
[0031]進一步優(yōu)選的是，每個所述信號輸出控制模塊均包括一個開關(guān)晶體管；每個信號輸出復(fù)位模塊均包括一個第四晶體管，每個所述輸出降噪模塊均包括一個第十一晶體管；其中，
[0032]每個所述開關(guān)晶體管的第一極均連接存儲電容的第二端，第二極分別連接對應(yīng)的所述信號輸出端，控制極分別連接對應(yīng)的所述控制信號輸入端；
[0033]每個所述第四晶體管的第一極分別連接在對應(yīng)的所述信號輸出端和所述開關(guān)晶體管的第二極之間，第二極均連接低電壓信號，控制極均連接所述復(fù)位信號輸入端。
[0034]每個所述第十一晶體管的第一極連接在與其對應(yīng)的所述開關(guān)晶體管的第二極和所述信號輸出端之間，第二極連接所述低電壓信號，控制極連接所述下拉節(jié)點。
[0035]優(yōu)選的是，移位寄存器包括兩個所述信號輸出控制模塊和兩個所述信號輸出復(fù)位豐旲塊。
[0036]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種柵極驅(qū)動電路，其包括多個上述的移位寄存器，
[0037]每一級