共同電壓供應(yīng)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種控制電路，且特別是有關(guān)于一種共同電壓供應(yīng)電路。
【背景技術(shù)】
[0002]現(xiàn)有的共同電壓供應(yīng)電路為配合數(shù)據(jù)電壓的寫(xiě)入時(shí)序，需在一個(gè)幀(frame)的時(shí)間內(nèi)進(jìn)行多次電平轉(zhuǎn)換，導(dǎo)致共同電壓供應(yīng)電路的功耗較高。
[0003]對(duì)于上述狀況，雖可藉由修改電路并采用額外的開(kāi)關(guān)元件，以通過(guò)控制上述開(kāi)關(guān)元件的切換，而配合數(shù)據(jù)電壓的寫(xiě)入時(shí)序。如此，僅需于一個(gè)幀的時(shí)間內(nèi)切換一次，以降低共同電壓供應(yīng)電路的功耗。然而，修改電路將導(dǎo)致整體布線(xiàn)的設(shè)計(jì)方式復(fù)雜，且額外采用開(kāi)關(guān)元件亦會(huì)增加共同電壓供應(yīng)電路的成本。
[0004]由此可見(jiàn)，上述現(xiàn)有的方式，顯然仍存在不便與缺陷，而有待改進(jìn)。為了解決上述問(wèn)題，相關(guān)領(lǐng)域莫不費(fèi)盡心思來(lái)謀求解決之道，但長(zhǎng)久以來(lái)仍未發(fā)展出適當(dāng)?shù)慕鉀Q方案。

【發(fā)明內(nèi)容】

[0005]
【發(fā)明內(nèi)容】
旨在提供本揭示內(nèi)容的簡(jiǎn)化摘要，以使閱讀者對(duì)本揭示內(nèi)容具備基本的理解。此
【發(fā)明內(nèi)容】
并非本揭示內(nèi)容的完整概述，且其用意并非在指出本發(fā)明實(shí)施例的重要/關(guān)鍵元件或界定本發(fā)明的范圍。
[0006]本
【發(fā)明內(nèi)容】
的一目的是在提供一種共同電壓供應(yīng)電路，藉以改善現(xiàn)有技術(shù)的問(wèn)題。
[0007]為達(dá)上述目的，本
【發(fā)明內(nèi)容】
的一技術(shù)態(tài)樣是關(guān)于一種共同電壓供應(yīng)電路。此共同電壓供應(yīng)電路包含第一晶體管、第二晶體管、第三晶體管、第一電容、第四晶體管及第二電容。第一晶體管、第二晶體管、第三晶體管及第四晶體管皆包含第一端、控制端及控制端。第一晶體管的第一端用以接收第一電平信號(hào)，第一晶體管的控制端用以接收掃描信號(hào)。第二晶體管的第一端用以接收第二電平信號(hào)，上述第一電平信號(hào)的電壓電平不同于第二電平信號(hào)的電壓電平，第二晶體管的控制端用以接收掃描信號(hào)。第三晶體管的第一端用以接收第一共同電壓，第三晶體管的控制端耦接于第一晶體管的第二端，第三晶體管的第二端耦接于輸出端。第一電容耦接于第三晶體管的控制端。第四晶體管的第一端用以接收第二共同電壓，第四晶體管的控制端耦接于第二晶體管的第二端，第四晶體管的第二端耦接于輸出端。第二電容耦接于第四晶體管的控制端。
[0008]因此，根據(jù)本發(fā)明的技術(shù)內(nèi)容，本發(fā)明實(shí)施例藉由提供一種共同電壓供應(yīng)電路，藉以在不增加電路布線(xiàn)的復(fù)雜度且不增加電路成本的狀況下，減少共同電壓供應(yīng)電路輸出的共同電壓的電平切換次數(shù)，從而同時(shí)達(dá)到降低成本及功耗的目的。
[0009]在參閱下文實(shí)施方式后，本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者當(dāng)可輕易了解本發(fā)明的基本精神及其他發(fā)明目的，以及本發(fā)明所采用的技術(shù)手段與實(shí)施態(tài)樣。
【附圖說(shuō)明】
[0010]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附圖式的說(shuō)明如下:
[0011]圖1是依照本發(fā)明一實(shí)施例繪示一種共同電壓供應(yīng)電路的示意圖；
[0012]圖2是依照本發(fā)明另一實(shí)施例繪示一種共同電壓供應(yīng)電路的驅(qū)動(dòng)波形示意圖；
[0013]圖3是依照本發(fā)明又一實(shí)施例繪示一種共同電壓供應(yīng)電路的示意圖。
[0014]其中，附圖標(biāo)記:
[0015]Cl?C2:電容Tl?T4:晶體管
[0016]frame I ?frame2:幀Vl:第一電平信號(hào)
[0017]G(n)、G(n+3):掃描信號(hào)V2:第二電平信號(hào)
[0018]Gnd:接地端Vcom+:第一共同電壓
[0019]Output:輸出端Vcom-:第二共同電壓
[0020]PI?P2:期間Vcom (η):輸出共同電壓
[0021]根據(jù)慣常的作業(yè)方式，圖中各種特征與元件并未依比例繪制，其繪制方式是為了以最佳的方式呈現(xiàn)與本發(fā)明相關(guān)的具體特征與元件。此外，在不同圖式間，以相同或相似的元件符號(hào)來(lái)指稱(chēng)相似的元件/部件。
【具體實(shí)施方式】
[0022]為了使本揭示內(nèi)容的敘述更加詳盡與完備，下文針對(duì)了本發(fā)明的實(shí)施態(tài)樣與具體實(shí)施例提出了說(shuō)明性的描述；但這并非實(shí)施或運(yùn)用本發(fā)明具體實(shí)施例的唯一形式。實(shí)施方式中涵蓋了多個(gè)具體實(shí)施例的特征以及用以建構(gòu)與操作這些具體實(shí)施例的方法步驟與其順序。然而，亦可利用其他具體實(shí)施例來(lái)達(dá)成相同或均等的功能與步驟順序。
[0023]除非本說(shuō)明書(shū)另有定義，此處所用的科學(xué)與技術(shù)詞匯的含義與本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者所理解與慣用的意義相同。此外，在不和上下文沖突的情形下，本說(shuō)明書(shū)所用的單數(shù)名詞涵蓋該名詞的復(fù)數(shù)型；而所用的復(fù)數(shù)名詞時(shí)亦涵蓋該名詞的單數(shù)型。
[0024]另外，關(guān)于本文中所使用的“耦接”，可指二或多個(gè)元件相互直接作實(shí)體或電性接觸，或是相互間接作實(shí)體或電性接觸，亦可指二或多個(gè)元件相互操作或動(dòng)作。
[0025]為改善降低共同電壓供應(yīng)電路的功耗所導(dǎo)致整體布線(xiàn)的設(shè)計(jì)方式復(fù)雜，且額外增加共同電壓供應(yīng)電路的成本的問(wèn)題，本發(fā)明提出一種新式共同電壓供應(yīng)電路，說(shuō)明如后。
[0026]圖1是依照本發(fā)明一實(shí)施例繪示一種共同電壓供應(yīng)電路的示意圖。如圖所示，共同電壓供應(yīng)電路包含第一晶體管Tl、第二晶體管Τ2、第三晶體管Τ3、第一電容Cl、第四晶體管Τ4及第二電容C2。進(jìn)一步而言，上述第一晶體管Tl至第四晶體管Τ4皆包含第一端、控制端及第二端。
[0027]于連接關(guān)系上，第三晶體管Τ3的控制端耦接于第一晶體管Tl的第二端，第三晶體管Τ3的第二端耦接于輸出端Output。第一電容Cl耦接于第三晶體管T3的控制端。第四晶體管T4的控制端耦接于第二晶體管T2的第二端，第四晶體管T4的第二端耦接于輸出端Output。第二電容C2耦接于第四晶體管T4的控制端。
[0028]于操作關(guān)系上，第一晶體管Tl的第一端用以接收第一電平信號(hào)Vl，第一晶體管Tl的控制端用以接收掃描信號(hào)G(n)。第二晶體管T2的第一端用以接收第二電平信號(hào)V2，上述第一電平信號(hào)Vl的電壓電平不同于第二電平信號(hào)V2的電壓電平，此外，第二晶體管T2的控制端用以接收掃描信號(hào)G (η)。第三晶體管Τ3的第一端用以接收第一共同電壓Vcom+。第四晶體管T4的第一端用以接收第二共同電壓Vcom-。
[0029]為了解共同電壓供應(yīng)電路的驅(qū)動(dòng)模式及提供共同電壓的方式，請(qǐng)一并參閱圖2，其是依照本發(fā)明另一實(shí)施例繪示一種共同電壓供應(yīng)電路的驅(qū)動(dòng)波形示意圖。請(qǐng)參閱圖2，首先，于期間PI之前，共同電壓供應(yīng)電路由其輸出端Output輸出高電平的共同電壓Vcom (η)。
[0030]隨后，于期間Ρ1，掃描信號(hào)G(n)為高電平信號(hào)，第一晶體管Tl及第二晶體管T2依據(jù)高電平信號(hào)而導(dǎo)通。同時(shí)，第一電平信號(hào)Vl為低電平信號(hào)，而第二電平信號(hào)V2為高電平信號(hào)，第三晶體管T3依據(jù)低電平信號(hào)而關(guān)閉，第四晶體管T4則根據(jù)高電平信號(hào)而導(dǎo)通，此時(shí)，第四晶體管T4提供第二共同電壓Vcom-至輸出端Output，而由輸出端Output提供低電平的第二共同電壓Vcom-，并于一個(gè)幀framel內(nèi)維持同一電平。換言之，輸出端Output輸出的共同電壓Vcom(η)被第四晶體管Τ4拉低，并于一個(gè)幀framel內(nèi)維持低電平。
[0031]再者，請(qǐng)參閱圖2的空白期間blanking，于此期間，第一電平信號(hào)Vl轉(zhuǎn)換為高電平信號(hào)，而第二電平信號(hào)V2轉(zhuǎn)換為低電平信號(hào)。接著，請(qǐng)參閱圖2的期間P2，于此期間，掃描信號(hào)G(n)為高電平信號(hào)，第一晶體管Tl及第二晶體管T2依據(jù)高電平信號(hào)而導(dǎo)通。同時(shí)，第三晶體管T3依據(jù)高電平的第一電平信號(hào)Vl而導(dǎo)通，第四晶體管T4則根據(jù)低電平的第二電平信號(hào)V2而關(guān)閉，此時(shí)，第三晶體管T3提供第一共同電壓Vcom+至輸出端Output，而由輸出端Output提供高電平的第一共同電壓Vcom+，并于一個(gè)幀frame2內(nèi)維持高電平。
[0032]如