專利名稱：電子語言訓(xùn)練機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及到一種適用于人們學(xué)習(xí)語言，記憶單詞，強(qiáng)化語言訓(xùn)練效果的電子語言訓(xùn)練機(jī)。
隨著我國改革開放政策的深入發(fā)展，為了適應(yīng)改革開放和經(jīng)濟(jì)技術(shù)迅速發(fā)展的需要，人們對語言的學(xué)習(xí)提出了迫切的要求，對語言訓(xùn)練機(jī)提出了新的需要。
在現(xiàn)有的語言訓(xùn)練機(jī)技術(shù)中，一般采用磁帶作為語言信號存貯實(shí)體，這種技術(shù)存在著機(jī)械磨損、耗電多、體積大、重量大、磁帶及磁頭壽命不長，使用不方便的缺點(diǎn)。
本實(shí)用新型的目的是提供一種采用全電子器件組成的數(shù)字化語言信號動態(tài)存貯控制電路作為語言信號存貯實(shí)體，有效地克服上述缺點(diǎn)，且在控制上容易實(shí)現(xiàn)對存貯語言信號進(jìn)行循環(huán)播放，實(shí)現(xiàn)語言訓(xùn)練機(jī)的循環(huán)放音，達(dá)到強(qiáng)化訓(xùn)練效果的目的。
下面對本實(shí)用新型的原理進(jìn)行敘述


圖1是本實(shí)用新型的方框圖。接通電源后，如按下錄音開關(guān)，則電路進(jìn)入錄音狀態(tài)，語言信號通過麥克風(fēng)(1)轉(zhuǎn)化為電信號，這個模擬的電信號經(jīng)輸入電路(2)放大、濾波等預(yù)處理后，進(jìn)入語言編解碼器(3)，此時電路(3)工作在編碼狀態(tài)，它將模擬語言信號經(jīng)一定的算法轉(zhuǎn)為數(shù)字語言信號，這個數(shù)字語言信號在數(shù)字化語言信號存貯控制器(5)控制下，寫入動態(tài)隨機(jī)存貯器(4)內(nèi)，直到選定的時間到時，控制器(5)停止向動態(tài)隨機(jī)存貯器(4)寫數(shù)據(jù)，并自動進(jìn)入保持工作狀態(tài)，以1毫秒的時間周期對動態(tài)隨機(jī)存貯器(4)進(jìn)行刷新操作，保證了存入的數(shù)字語言信號數(shù)據(jù)不會丟失。按下放音開關(guān)，則觸發(fā)數(shù)字化語言信號存貯控制器(5)進(jìn)入放音操作，它依次把存入在動態(tài)隨機(jī)存貯器(4)中的數(shù)字語言信號數(shù)據(jù)讀出，讀出的信號被輸送到語言編解碼器(3)中，此時電路(3)工作在解碼狀態(tài)，它將數(shù)字語言信號轉(zhuǎn)換回模擬語言信號，模擬語言信號由輸出電路(6)中的低通濾波器平滑濾波以消除編解碼過程中引入的量化噪聲，再放大后輸出到喇叭(7)或耳機(jī)，再現(xiàn)原來存貯的模擬語言信號，數(shù)字化語言信號存貯控制器(5)按照選定的時間為周期，周而復(fù)始地把存入在動態(tài)隨機(jī)存貯器(4)的數(shù)據(jù)讀出，從而實(shí)現(xiàn)連續(xù)重復(fù)放音，直到改變放音狀態(tài)或關(guān)機(jī)為止。
下面結(jié)合實(shí)施例詳細(xì)敘述數(shù)字化語言信號動態(tài)存貯控制器的工作原理圖2是本實(shí)用新型的電路原理圖。
根據(jù)數(shù)字語言的編碼速率定為16千畢特和隨機(jī)存貯器 最長可存8秒鐘數(shù)字語言信號，從而確定出最大存貯量為128千畢特，則動態(tài)隨機(jī)存貯器可選用兩片64kb×1位的集成電路4164。
動態(tài)隨機(jī)存貯器由電路(18、19)組成，它們的輸入端A1～A8與存貯地址總線AA相接，輸入端RAS與電路(172)的輸出相接，輸入端WE與開關(guān)K1相接，輸入端DI用作數(shù)字語言信號的輸入，輸出端DO用作存貯的語言信號輸出，電路(18)的輸入端CAS1與電路(202)的輸出相接，電路(19)的輸入端CAS2與電路(203)的輸出相接。
電路(10)是時鐘產(chǎn)生電路，它是由一個多諧振蕩器組成的時鐘源電路，它產(chǎn)生等占空的方波信號，其頻率是整個控制電路的最高頻率。
地址及定時信號產(chǎn)生器由電路(121、122)組成，它是由兩個級聯(lián)的分頻電路所組成的地址及定時信號產(chǎn)生器電路，它們的分頻級為212，選用兩片標(biāo)準(zhǔn)的集成電路(如CD4040)，電路(121，122)把電路(10)產(chǎn)生的頻率信號逐級分頻，以產(chǎn)生整個控制電路所需的各種地址及定時信號。電路(121)的輸入端CP與電路(10)的輸出相接，電路(122)的輸入端CP與電路(121)的輸出端Q12相接。電路(121)有12個輸出端Q1～Q12，電路(122)有12個輸出端Q13～Q24。Q1～Q5作為定時信號，它們的組合可以產(chǎn)生行／列選通信號RAS、CAS、RES、RASS、CASS，Q3～Q10作為電路(143)的8位刷新地址A1～A8，Q6～Q13作為電路(153)的8位行地址，Q14～Q21作為電路(163)的8位列地址，Q22、Q23分別用來控制電路(18、19)的CAS信號的產(chǎn)生、轉(zhuǎn)換，以及產(chǎn)生存貯器寫保護(hù)控制。
刷新地址控制器由電路(141、142、143)組成，電路(143)的輸出端A1～A8與電路(18、19)的存貯地址總線AA相接，其輸入端I1～I(xiàn)8與電路(121)的輸出端Q3－Q11對應(yīng)相接；電路(141)的輸入與電路(121)的輸出端Q1、Q2相接；電路(142)的輸入與電路(141)的輸出相接，其輸出接電路(143)的輸入端G。電路(141、142、143)的作用是每隔8微秒向電路(18、19)輸送一次刷新地址，與非門電路(141)的輸出經(jīng)時延電路(142)延時后用作刷新地址緩沖器電路(143)的選通信號RES，并接入電路(143)的G輸入端，信號Res的波形見圖3，它是一個周期為8微秒占空比為14的方波。刷新地址緩沖器電路(143)是一種通用8位地址總線緩沖器集成電路(如74LSZ44)，電路(153)、電路(163)也是這種集成電路，它們的特點(diǎn)是當(dāng)其選通輸入端G為邏輯高電平時，其所有的輸出端呈高阻態(tài)，則使其8個信號輸入端I1～I(xiàn)8與相應(yīng)的輸出端A1～A8隔離，當(dāng)G的輸入為有效電平即邏輯低電平時，其所有的信號輸入端與相應(yīng)的輸出端相通，因此，地址緩沖器起到了地址信號的開／關(guān)控制作用，當(dāng)信號Res的邏輯低電平出現(xiàn)在電路(143)的G輸入端時，由電路(121)產(chǎn)生的8位刷新地址A1～A8經(jīng)電路(143)可到電路(18、19)的存貯地址總線AA上，某一時刻的刷新地址和該時對應(yīng)的RAS信號的下沿使電路(18、19)存貯器的一行存貯單元被刷新。電路(142)產(chǎn)生的延時時間是為了消除由于集成電路傳輸時延等原因所造成Res信號的低電平區(qū)同列地址選通信號CASS的低電平區(qū)可能產(chǎn)生的重疊，從圖3看出，Res、RASS和CASS信號三者之間的有效電平即低電平出現(xiàn)的時間是相互錯開的，這就保證了在同一時刻只有一種地址信號能通過相應(yīng)的地址緩沖器出現(xiàn)在電路(18、19)的存貯地址總線AA上。
行地址控制器由電路(153、152、151、141、13)組成，電路(153)的輸出端A1～A8與電路(18、19)的存貯地址總線AA相接，其輸入端I1～I(xiàn)8與電路(121、122)的輸出端Q6～Q13對應(yīng)相接；電路(151)的輸入端分別與電路(121)的輸出端Q1、電路(13)的輸出、電路(141)的輸出相接，電路(152)的輸出接電路電路(153)的輸入端G，其輸入端接電路(151)的輸出及開關(guān)K1；與門電路(13)的輸入接電路(121)的輸出端Q3～Q5。行地址控制器電路的作用是每隔62.5微秒向電路(18、19)輸送一次行地址信號，與門電路(151)的輸出和電路(122)的輸出Q23經(jīng)反相共同作為與非門電路(152)的輸入，電路(152)的輸出信號RASS作為行地址緩沖器電路(153)的選通信號，其波形如圖3所示，它是一個周期為62.5微秒占空比為132的方波信號，它保證每62.5微秒打開行地址緩沖器電路(153)，使得對應(yīng)該時刻的行地址信號接到電路(18、19)的存貯地址總線AA上，而此時相應(yīng)的RAS信號的下沿將該地址信號鎖存在電路(18、19)中。
列地址控制器由電路(163、162、161)組成，電路(163)的輸出端A1～A8與電路(18、19)的存貯地址總線AA相接，輸入端I1～I(xiàn)8與電路(122)的輸出端Q14～Q21對應(yīng)相接；電路(162)的輸入端分別與電路(13)的輸出、非門電路(161)的輸出、電路(121)的輸出端Q2相接，其輸出接電路(163)的輸入端G；非門電路(161)的輸入接電路(121)的輸出端Q1。列地址控制器電路的作用是每隔62.5微秒向電路(18、19)輸送一次列地址信號，與非門電路(162)的輸出為CASS信號，作為列地址緩沖器電路的選通信號，其波形如圖3所示，它是一個周期為62.5微秒占空比是132的方波信號，它保證每62.5微秒選通列地址緩沖器電路(163)，使該時刻所對應(yīng)的列地址信號接到電路(18、19)的存貯地址總線AA上，并由相應(yīng)出現(xiàn)的CAS信號將該地址信號鎖在電路(18、19)中。
行地址選通信號產(chǎn)生器由電路(171、172)組成，電路(171)的輸入端分別與電路(141)的輸出、電路(151)的輸出相接；電路(172)輸入接電路(171)的輸出，其輸出接電路(18、19)的輸入端RAS?；蜷T電路(171)的輸出經(jīng)間延電路(172)延時后形成行地址選通信號RAS，向電路(18、19)提供，它的作用是把相應(yīng)時刻出現(xiàn)的刷新地址信號Res或行地址信號RASS鎖存在電路(18、19)中，從圖3看出，信號RAS的波形是復(fù)合波形，從形式上看它是Res信號和RASS信號的迭加結(jié)果，但RAS信號的下沿要比相應(yīng)的Res信號、RASS信號的下沿延時出現(xiàn)，它用來保證刷新地址或行地址能先行出現(xiàn)在存貯地址總線AA上，并經(jīng)過一定的穩(wěn)定時間后，RAS信號的下沿才出現(xiàn)把相應(yīng)的地址信號鎖存在電路(18、19)中，因而RAS信號的產(chǎn)生及體現(xiàn)的時序關(guān)系能以一種信號序列實(shí)現(xiàn)兩種地址信號鎖存控制。
列地址選通信號產(chǎn)生器由電路(203、202、201、204)組成，時延電路(201)的輸入接電路(162)的輸出；與非門電路(202)的輸入分別接電路(201)的輸出、非門電路(204)的輸出及開關(guān)K1；與非門電路(203)的輸入分別接電路(201)的輸出、電路(122)的輸出Q22及開關(guān)K1；電路(204)的輸入接電路(122)的輸出Q22。列地址選通信號產(chǎn)生器電路可以產(chǎn)生兩路的信號CAS1、CAS2分別為電路(18、19)的列地址選通信號，它們是受到電路(122)輸出Q22、Q23控制并經(jīng)時延電路延時了的CASS信號，CAS1和CAS2信號在8秒鐘內(nèi)各出現(xiàn)一次，有效時間均為4秒，其作用使鎖存在電路(18)或電路(19)中的列地址信號和前期鎖存的行地址信號共同決定電路(18)或電路(19)的一個存貯單元，在讀／寫信號WE的控制下這個單元完成了一次讀(或?qū)?操作，從而使最長8秒的數(shù)字化語言信號能分別存在電路(18、19)中。
開關(guān)K1是一個雙刀雙擲開關(guān)，它同非門電路(205)一起用作電路(18、19)的讀／寫選擇及寫保護(hù)控制，當(dāng)開關(guān)K1在aa′位置時，電路(205)的輸出Q23經(jīng)開關(guān)K1接到電路(152、202、203)的輸入，以控制這三個電路，開關(guān)K1的另一端同時又與電路(18、19)的讀／寫控制輸入端WE相接，當(dāng)Q23＝1時，電路(152、202、203)輸出正常工作信號，電路(18、19)為正常的“寫”操作；當(dāng)Q23＝0時，電路(152、202、203)輸出全是邏輯高電平，電路(18、19)沒有行地址或列地址選通信號，所以不能再進(jìn)行“寫”操作。由于Q23的周期是16秒，其信號波形是半個周期(8秒)為邏輯低電平、另半個周期是邏輯高電平周期變化的，因此，在寫操作上利用復(fù)位開關(guān)K2使電路(121、122)的輸出Q1～Q24全由邏輯低電平“0”開始變化，使存貯地址從最小地址開始，語言信號首先從電路(18)開始存起，另外使Q23＝1，保證在復(fù)位開關(guān)K2釋放后的8秒內(nèi)，寫操作能正常進(jìn)行，當(dāng)電路(18、19)在8秒存滿語言信號數(shù)據(jù)后，Q23＝0，沒有行列地址信號，使電路(18、19)不再被寫入新的數(shù)據(jù)，實(shí)現(xiàn)了寫保護(hù)控制，其持續(xù)時間也是8秒，此時間內(nèi)把開關(guān)K1放在bb′位置上，這時c′＝b′＝WE＝“1”為邏輯高電平，電路(152、202、203)接到C的輸入端也是邏輯高電平，所以電路(18、19)處于循環(huán)“讀”狀態(tài)，即把巳存入的語言每8秒鐘一次循環(huán)播放。
本實(shí)用新型在數(shù)字語言信號存貯時間上具有連續(xù)非隨機(jī)性，因此采采用有嚴(yán)密時序關(guān)系的邏輯電路實(shí)現(xiàn)控制，省去了中央處理器(cPu)及相應(yīng)軟件，整個電路具有容易調(diào)試、實(shí)現(xiàn)簡單的特點(diǎn)。本電路還可應(yīng)用于很多需要存貯連續(xù)數(shù)字信號的裝置中，例如可作為數(shù)字程控交換機(jī)的電子郵箱、計(jì)算機(jī)的外圍數(shù)據(jù)存貯器、數(shù)據(jù)通信中的數(shù)據(jù)暫存器等，具有廣闊的應(yīng)用前景。
圖1為本實(shí)用新型的方框圖。
圖2為本實(shí)用新型電路原理圖。AE為刷新地址總線，AR為行地址總線，AC為列地址總線。
圖3為信號波形及相互時序關(guān)系圖。
權(quán)利要求1.一種電子語言訓(xùn)練機(jī)，包括麥克風(fēng)、語言信號輸入電路及輸出電路、語言信號數(shù)字編碼及解碼器和數(shù)字化語言信號動態(tài)存貯控制器，其特征在于數(shù)字化語言信號動態(tài)存貯控制器由下列部分組成a.動態(tài)隨機(jī)存貯器(18、19)b.刷新地址控制器(141、142、143)c.行地址控制器(153、152、141、13)d.列地址控制器(163、162、161)e.行地址選通信號產(chǎn)生器(172、171)f.列地址選通信號產(chǎn)生器(204、203、202、201)g.地址及定時信號產(chǎn)生器(122、121)h.時鐘產(chǎn)生電路(10)i.讀/寫選擇(K1)
2.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于動態(tài)隨機(jī)存貯器 由電路(18、19)組成，它們的輸入端A1～A8與存貯地址總線AA相接，輸入端RAS與電路(172)的輸出相接，輸入端WE與開關(guān)K1相接，輸入端DI用作數(shù)字語言信號的輸入，輸出端DO用作存貯的語言信號輸出，電路(18)的輸入 端CAS1與電路(202)的輸出相接，電路(19)的輸入端CAS2與電路(203)的輸出相接。
3.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于刷新地址控制器 由電路(141、142、143)組成，電路(143)的輸出端A1～A8與電路(18)(19)的存貯地址總線AA相接，其輸入端I1～I(xiàn)8與電路(121)的輸出端Q3～Q11對應(yīng)相接；電路(141)的輸入與電路(121)的輸出端Q1、Q2相接；電路(142)的輸入與電路(141)的輸出相接，其輸出接電路(143)的輸入端G。
4.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于行地控制器 由電路(153、152、151、141、13)組成。電路(153)的輸出端A1～A8與電路(18、19)的存貯地址總線AA相接，其輸入端I1～I(xiàn)8與電路(121、122)的輸出端Q6～Q13對應(yīng)相接；電路(151)的輸入端分別與電路(121)的輸出Q1、電路(13)的輸出、電路(141)的輸出相接；電路(152)的輸出接電路(153)輸入端G，其輸入端接電路(151)的輸出及開關(guān)K1。
5.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于列地址控制器 由電路(163、162、161)組成，電路(163)的輸出端A1～A8與電路(18、19)的存貯地址總線AA相接，其輸入端I1～I(xiàn)8與電路(122)的輸出端Q14～Q21對應(yīng)相接；電路(162)的輸入端分別與電路(13)的輸出、電路(161)的輸出、電路(121)的輸出Q2相接，其輸出接電路(163)輸入端G；電路(161)輸入接電路(121)的輸出Q1。
6.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于行地址選通信號產(chǎn)生器 由電路(171、172)組成，電路(171)的輸入端分別與電路(141)的輸出、電路(151)的輸出相接；電路(172)輸入接電路(171)的輸出，其輸出接電路(18、19)的輸入端RAS。
7.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于列地址選通信號產(chǎn)生器由電路(203、202、201、204)組成，電路(201)的輸入接電路(162)的輸出；電路(202)的輸入分別接電路(201)的輸出、電路(204)的輸出及開關(guān)K1；電路(203)的輸入分別接電路(201)的輸出、電路(122)的輸出Q22及開關(guān)K1；電路(204)的輸入接電路(122)的輸出端Q22。
8.根據(jù)權(quán)利要求1所述的電子語言訓(xùn)練機(jī)，其特征在于地址及定時信號產(chǎn)生器 由電路(121、122)組成，電路(121)的輸入端CP與電路(10)的輸出相接；電路(122)的輸入端CP與電路(121)的輸出端Q12相接。
專利摘要一種電子語言訓(xùn)練機(jī)，采用全電子器件組成的數(shù)字化語言信號動態(tài)存貯控制電路作為語言信號存貯實(shí)體，有效地克服了采用磁帶作為語言信號存貯實(shí)體所存在的機(jī)械磨損、耗電多、體積大、重量大及磁帶、磁頭壽命不長、使用不方便的缺點(diǎn)，控制電路由動態(tài)隨機(jī)存貯器及中規(guī)模集成電路組成，以地址產(chǎn)生器、刷新地址控制器、行/列地址控制器、行/列地址選通信號產(chǎn)生器等為主體，在嚴(yán)密配合的RAS、CAS、Res、RASS和CASS信號的控制下，實(shí)現(xiàn)了對數(shù)字語言信號的寫入、保存和讀出操作并能對存貯語言信號進(jìn)行循環(huán)播放，無需cPu控制，本控制電路也可適用于各種需要存貯連續(xù)數(shù)字(據(jù))信號的場合。
文檔編號G09B5/00GK2075805SQ8921936
公開日1991年4月24日 申請日期1989年11月5日 優(yōu)先權(quán)日1989年11月5日
發(fā)明者徐 明 申請人:廣東羊城電子設(shè)備廠