像素電路、陣列基板及顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種像素電路、陣列基板及顯示裝置，其中，像素電路包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、驅(qū)動晶體管、第一電容和第二電容，通過晶體管和電容之間的配合，使得驅(qū)動晶體管生成的用于驅(qū)動發(fā)光元件發(fā)光的驅(qū)動電流，與驅(qū)動晶體管本身的閾值電壓無關，補償因工藝造成的閾值漂移，消除顯示裝置發(fā)光不均勻的問題，提高了顯示裝置發(fā)光的均勻性；并且，本申請?zhí)峁┑南袼仉娐?，通過源跟隨的方式來補償驅(qū)動晶體管的閾值電壓，避免了遲滯效應的發(fā)生。
【專利說明】像素電路、陣列基板及顯示裝置

【技術領域】
[0001]本發(fā)明涉及有機發(fā)光顯示【技術領域】，更為具體的說，涉及一種像素電路、陣列基板及顯示裝置。

【背景技術】
[0002]隨著多媒體的不斷發(fā)展，有機發(fā)光二極管(Organic Light Emitting D1de,OLED)顯示器以簡單的結(jié)構(gòu)和極佳的工作溫度、對比度、視角等優(yōu)勢，在顯示器市場中受到矚目。有機發(fā)光二極管顯示器包括無源矩陣OLED顯示器和有源矩陣OLED顯示器，而有源矩陣OLED顯示器由于功耗低被廣泛使用。參考圖1所示，為有機發(fā)光二極管顯示器中一種現(xiàn)有的像素電路的電路圖，現(xiàn)有的像素電路大多采用2T1C結(jié)構(gòu)，即包括兩個晶體管和一個電容。其中，晶體管M20作為電流驅(qū)動晶體管，為有機發(fā)光二極管OLED提供發(fā)光用電流。通過掃描線Sn提供的信號控制晶體管MlO導通，并通過與晶體管MlO相連的數(shù)據(jù)線Dm提供的數(shù)據(jù)電壓，數(shù)據(jù)電壓被存儲于電容C中，以控制晶體管M20的電流量。
[0003]但是由于制造工藝的影響，同一顯示裝置中的各個像素電路中的用于驅(qū)動有機發(fā)光二極管發(fā)光的晶體管M20的閾值電壓不同，因此會導致對多個像素電路施加同一數(shù)據(jù)電壓時，流經(jīng)該多個像素電路中有機發(fā)光二極管的電流有差異，進而出現(xiàn)顯示裝置發(fā)光不均勻的現(xiàn)象。


【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種像素電路、陣列基板及顯示裝置，解決了驅(qū)動晶體管的閾值電壓對驅(qū)動電流的影響。
[0005]下面為本發(fā)明提供的技術方案:
[0006]一種像素電路，用于驅(qū)動發(fā)光元件，包括:第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、驅(qū)動晶體管、第一電容和第二電容；其中，
[0007]所述第一晶體管的柵極連接至第一驅(qū)動信號，所述第一晶體管的第一電極連接至所述電源信號，所述第一晶體管的第二電極連接至所述驅(qū)動晶體管的源極；
[0008]所述第二晶體管的柵極連接至第二驅(qū)動信號，所述第二晶體管的第一電極連接至所述驅(qū)動晶體管的源極，所述第二晶體管的第二電極連接至所述第一電容的第一極板和第二電容的第二極板，且所述第二電容用于保持所述第一電容的存儲電壓不變；
[0009]所述第三晶體管的柵極連接至第三驅(qū)動信號，所述第三晶體管的第一電極連接至所述第一電容的第二極板和驅(qū)動晶體管的柵極，所述第三晶體管的第二電極連接至參考電壓信號；
[0010]所述第四晶體管的柵極連接至第四驅(qū)動信號，所述第四晶體管的第一電極連接至所述驅(qū)動晶體管的漏極，所述第四晶體管的第二電極連接至所述參考電壓信號；
[0011]所述第五晶體管的柵極連接至第五驅(qū)動信號，所述第五晶體管的第二電極連接至所述第一電容的第一極板和第二電容的第二極板，所述第五晶體管的第一電極連接至數(shù)據(jù)信號;
[0012]所述第六晶體管的柵極連接至第六驅(qū)動信號，所述第六晶體管的第一電極連接至所述驅(qū)動晶體管的漏極，所述第六晶體管的第二電極連接至所述發(fā)光元件的陽極，所述發(fā)光元件的陰極連接至陰極電位。
[0013]一種陣列基板，所述陣列基板包括上述的像素電路。
[0014]一種顯示裝置，所述顯示裝置包括上述的陣列基板。
[0015]與現(xiàn)有技術相比，本發(fā)明提供的技術方案至少具有以下優(yōu)點之一:
[0016]本發(fā)明提供的像素電路、陣列基板及顯示裝置，其中，像素電路包括:第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、驅(qū)動晶體管、第一電容和第二電容，通過晶體管和電容之間的配合，使得驅(qū)動晶體管生成的用于驅(qū)動發(fā)光元件發(fā)光的驅(qū)動電流，與驅(qū)動晶體管本身的閾值電壓無關，補償因工藝造成的閾值漂移，消除顯示裝置發(fā)光不均勻的問題，提高了顯示裝置發(fā)光的均勻性；并且，本發(fā)明提供的像素電路，通過源跟隨的方式來補償驅(qū)動晶體管的閾值電壓，避免了遲滯效應的發(fā)生。

【專利附圖】

【附圖說明】
[0017]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0018]圖1為現(xiàn)有的一種像素電路的結(jié)構(gòu)示意圖；
[0019]圖2為本申請實施例一提供的一種像素電路的結(jié)構(gòu)示意圖；
[0020]圖3a為圖2提供的像素電路的驅(qū)動信號的時序圖；
[0021]圖3b為圖3a中Tl階段的電流通路示意圖；
[0022]圖3c為圖3a中T2階段的電流通路示意圖；
[0023]圖3d為圖3a中T3階段的電流通路示意圖；
[0024]圖4a為本申請實施例二提供的一種像素電路的結(jié)構(gòu)示意圖；
[0025]圖4b為圖4a提供的像素電路的驅(qū)動信號的時序圖；
[0026]圖4c為圖4b中Tl階段的電流通路示意圖；
[0027]圖5為本申請實施例三提供的一種像素電路的結(jié)構(gòu)示意圖；
[0028]圖6a為圖5提供的像素電路的驅(qū)動信號的時序圖；
[0029]圖6b為圖6a中Tl階段的電流通路示意圖；
[0030]圖6c為圖6a中T2階段的電流通路示意圖；
[0031]圖6d為圖6a中T3階段的電流通路示意圖；
[0032]圖7a為本申請實施例四提供的一種像素電路的結(jié)構(gòu)示意圖；
[0033]圖7b為圖7a提供的像素電路的驅(qū)動信號的時序圖；
[0034]圖7c為圖7b中Tl階段的電流通路示意圖。

【具體實施方式】
[0035]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0036]正如【背景技術】所說的，由于制造工藝的影響，同一顯示裝置中的各個像素電路中的用于驅(qū)動有機發(fā)光二極管發(fā)光的晶體管M2的閾值電壓不同，因此會導致對多個像素電路施加同一數(shù)據(jù)電壓時，流經(jīng)該多個像素電路中有機發(fā)光二極管的電流有差異，進而出現(xiàn)顯示裝置發(fā)光不均勻的現(xiàn)象。
[0037]基于此，本申請實施例提供了一種像素電路，以解決現(xiàn)有的像素電路中的問題。
[0038]實施例一
[0039]結(jié)合圖2?3d所示，對本申請實施例一提供的一種像素電路進行詳細說明，參考圖2所示，為本申請實施例一提供的一種像素電路的結(jié)構(gòu)示意圖，其中，像素電路用于驅(qū)動發(fā)光元件，像素電路包括:
[0040]第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、驅(qū)動晶體管MO、第一電容Cl和第二電容C2 ;其中，在本申請實施例中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6和驅(qū)動晶體管MO均為P型晶體管。
[0041]第一晶體管Ml柵極連接至第一驅(qū)動信號，第一晶體管Ml的第一電極連接至電源信號Pvdd，第一晶體管Ml的第二電極連接至驅(qū)動晶體管MO的源極；
[0042]第二晶體管M2的柵極連接至第二驅(qū)動信號，第二晶體管M2的第一電極連接至驅(qū)動晶體管MO的源極，第二晶體管M2的第二電極連接至第一電容Cl的第一極板和第二電容C2的第二極板，且第二電容C2用于保持第一電容Cl的存儲電壓不變；
[0043]第三晶體管M3的柵極連接至第三驅(qū)動信號，第三晶體管M3的第一電極連接至第一電容Cl的第二極板和驅(qū)動晶體管MO的柵極，第三晶體管M3的第二電極連接至參考電壓信號Ref ；
[0044]第四晶體管M4的柵極連接至第四驅(qū)動信號，第四晶體管M4的第一電極連接至驅(qū)動晶體管MO的漏極，第四晶體管M4的第二電極連接至參考電壓信號Ref ；
[0045]第五晶體管M5的柵極連接至第五驅(qū)動信號，第五晶體管M5的第二電極連接至第一電容Cl的第一極板和第二電容C2的第二極板，第五晶體管M5的第一電極連接至數(shù)據(jù)信號 Data ；
[0046]第六晶體管M6的柵極連接至第六驅(qū)動信號，第六晶體管M6的第一電極連接至驅(qū)動晶體管MO的漏極，第六晶體管M6的第二電極連接至發(fā)光元件D的陽極，發(fā)光元件D的陰極連接至陰極電位Pvee。
[0047]其中，本申請實施例提供的第二電容C2的第一極板連接至電源信號Pvdd，以用于保持第一電容Cl的存儲電壓不變。并且，本申請實施例中第二晶體管M2、第三晶體管M3和第四晶體管M4在驅(qū)動時需要同時導通或截止，且三個晶體管均為P型晶體管，因此，第二晶體管M2、第三晶體管M3和第四晶體管M4的驅(qū)動信號相同；以及，本申請實施例中第一晶體管Ml和第六晶體管M6的驅(qū)動信號也可以相同，且兩個晶體管均為P型晶體管，因此第一晶體管Ml和第六晶體管M6的驅(qū)動信號相同。
[0048]下面對本申請圖2所示的像素電路的驅(qū)動進行詳細說明，參考圖3a所示，為圖2提供的像素電路的驅(qū)動信號的時序圖，具體的，驅(qū)動信號SI驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4同時導通或截止，即第二驅(qū)動信號、第三驅(qū)動信號和第四驅(qū)動信號相同為驅(qū)動信號SI ;驅(qū)動信號S2用于驅(qū)動第五晶體管M5的導通或截止，即第五驅(qū)動信號為驅(qū)動信號S2 ;驅(qū)動信號S3用于驅(qū)動第一晶體管Ml和第六晶體管M6的導通或截止，即第一驅(qū)動信號和第二驅(qū)動信號相同為S3 ；
[0049]另外，本申請圖2所示像素電路的驅(qū)動分為檢測閾值電壓階段、寫入數(shù)據(jù)信號階段和發(fā)光階段三個階段，分別對應圖3a中的T1、T2和Τ3階段，其中，圖3b為圖3a中Tl階段的電流通路示意圖，圖3c為圖3a中T2階段的電流通路示意圖，圖3d為圖3a中T3階段的電流通路示意圖，其中，
[0050]在檢測閾值電壓階段Tl，驅(qū)動第一晶體管Ml和第六晶體管M6均先導通后截止，同時驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4導通，以及，驅(qū)動第五晶體管M5截止;
[0051]具體的，結(jié)合圖3a和圖3b所示，在Tl階段，驅(qū)動信號SI為低電平，以驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4均導通；驅(qū)動信號S2為高電平，以驅(qū)動第五晶體管M5截止；驅(qū)動信號S3先為低電平，而后升為高電平，以驅(qū)動第一晶體管Ml和第六晶體管M6短暫導通后截止。
[0052]因此，在Tl階段，第一節(jié)點NI (即第一晶體管Ml的第二電極、第二晶體管M2的第一電極和驅(qū)動晶體管MO的源極相連的節(jié)點)和第三節(jié)點N3(即第二晶體管M2的第二電極、第五晶體管M5的第二電極、第一電容Cl的第一極板和第二電容C2的第二極板相連的節(jié)點)的電位均為由電源信號Pvdd提供的電源電壓Vpvdd，第二節(jié)點N2(即第四晶體管M4的第一電極、第六晶體管M6的第一電極和驅(qū)動晶體管MO的漏極相連的節(jié)點)和第四節(jié)點N4(即第一電容Cl的第二極板、第三晶體管M3的第一電極和驅(qū)動晶體管MO的柵極相連的節(jié)點)的電位均為參考電壓信號Ref提供的參考電壓Vref。
[0053]當?shù)谝痪w管Ml和第六晶體管M6截止時，第一節(jié)點NI的電位被導通的驅(qū)動晶體管MO拉低，直至第一節(jié)點NI的電位下降至參考電壓Vref和晶體管MO的閾值電壓Vth之和時，驅(qū)動晶體管MO截止，此時第一電容Cl和第二電容C2均存儲有驅(qū)動晶體管MO的閾值電壓Vth。并且，在Tl階段，采用源跟隨方式補償驅(qū)動晶體管MO的閾值電壓，避免了遲滯效應的產(chǎn)生，即驅(qū)動晶體管MO的源極電壓跟隨柵極電壓變化，直至驅(qū)動晶體管MO的柵極和源極的電壓差為閾值電壓Vth時，驅(qū)動晶體管MO截止。
[0054]在寫入數(shù)據(jù)信號階段T2，驅(qū)動第五晶體管M5導通，同時驅(qū)動第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4和第六晶體管M6均截止；
[0055]具體的，結(jié)合圖3a和3c所示，在T2階段，驅(qū)動信號SI為高電平，以驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4截止；驅(qū)動信號S2為低電平，以驅(qū)動第五晶體管M5導通；驅(qū)動信號S3為高電平，以驅(qū)動第一晶體管Ml和第六晶體管M6截止。
[0056]因此，在T2階段，數(shù)據(jù)信號Data提供的數(shù)據(jù)電壓Vdata通過第五晶體管M5輸入至第三節(jié)點N3，第一電容Cl發(fā)生耦合，將數(shù)據(jù)電壓Vdata耦合至第四節(jié)點N4，使得第四節(jié)點N4的電位為Vdata-Vth。
[0057]在發(fā)光階段T3，驅(qū)動第一晶體管Ml和第六晶體管M6導通，同時驅(qū)動第二晶體管M2、第三晶體管M3、第四晶體管M4和第五晶體管M5截止。
[0058]具體的，參考圖3a和3d所示，在T3階段，驅(qū)動信號SI為高電平，即以保持驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4的截止狀態(tài)；驅(qū)動信號S2變?yōu)楦唠娖?，以?qū)動第五晶體管M5截止；驅(qū)動信號S3為低電平，以驅(qū)動第一晶體管Ml和第六晶體管M6導通。
[0059]在T3階段，第一節(jié)點NI的電位為電源電壓Vpvdd，第四節(jié)點N4的電位保持上一階段的電位為Vdata-Vth，因此，驅(qū)動晶體管MO的柵源電壓為:
[0060]Vgs = Vpvdd- (Vdata-Vth) = Vpvdd-Vdata+Vth 公式一
[0061]因為在T3階段，驅(qū)動晶體管MO工作在飽和區(qū)，因此用于驅(qū)動發(fā)光元件D發(fā)光的驅(qū)動電流Id由驅(qū)動晶體管MO的柵極和源極的電壓差決定，因此，驅(qū)動電流Id為:
[0062]Id = k (Vgs-Vth)2 = k (Vpvdd-Vdata+Vth-Vth)2 = k (Vpvdd-Vdata)2 公式二
[0063]在公式二中，Id表示為驅(qū)動晶體管MO產(chǎn)生的驅(qū)動電流，即驅(qū)動發(fā)光元件發(fā)光的電流；k為常數(shù)；Vgs為驅(qū)動晶體管MO的柵極和源極之間的電壓差；Vth為驅(qū)動晶體管MO的閾值電壓；Vdata為數(shù)據(jù)信號Data提供的數(shù)據(jù)電壓；Vpvdd為電源信號Pvdd提供的電源電壓。
[0064]至此，通過第六晶體管M6將與驅(qū)動晶體管MO的閾值電壓Vth無關的驅(qū)動電流Id，傳輸至發(fā)光兀件D,以驅(qū)動發(fā)光兀件D發(fā)光。
[0065]有上述內(nèi)容可知，本申請實施例提供的像素電路，其驅(qū)動電流Id與驅(qū)動晶體管MO的閾值電壓Vth無關，驅(qū)動電流Id不受驅(qū)動晶體管MO的閾值電壓Vth的影響，因此，使得采用本申請實施例提供的像素電路的顯示裝置，發(fā)光均勻，提高了顯示效果。
[0066]實施例二
[0067]基于實施例一所提供的像素電路，本申請實施例還提供了另外一種像素電路，具體參考圖4a?4c所示，圖4a為本申請實施例二提供的一種像素電路的結(jié)構(gòu)示意圖，圖4b為圖4a提供的像素電路的驅(qū)動信號的時序圖，圖4c為圖4b中Tl階段的電流通路示意圖。需要說明的是，本申請實施例二提供的像素電路和實施例一提供的像素電路的相同之處不再具體描述，實施例二提供的像素電路與實施例一提供的像素電路的不同之處在于驅(qū)動第六晶體管M6的驅(qū)動信號不同。其中，
[0068]參考圖4a所示，第一晶體管Ml還由驅(qū)動信號S3驅(qū)動，而第六晶體管M6則由驅(qū)動信號S4驅(qū)動；另外，與實施例一像素電路相同的，第二晶體管M2、第三晶體管M3和第四晶體管M4還由驅(qū)動信號SI驅(qū)動，第五晶體管M5還由驅(qū)動信號S2驅(qū)動。
[0069]本申請實施例提供的像素電路的驅(qū)動方法同樣分為檢測閾值電壓階段、寫入數(shù)據(jù)信號階段和發(fā)光階段三個階段，分別對應于圖4b所示的Tl階段、T2階段和T3階段，其中，
[0070]在檢測閾值電壓階段Tl，驅(qū)動第一晶體管Ml先導通后截止，同時驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4導通，以及，驅(qū)動第五晶體管M5和第六晶體管M6截止；
[0071]具體的，參考圖4b和4c所示，在Tl階段，驅(qū)動信號SI為低電平，以驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4均導通；驅(qū)動信號S2為高電平，以驅(qū)動第五晶體管M5截止；驅(qū)動信號S3先為低電平，而后升為高電平，以驅(qū)動第一晶體管Ml短暫導通后截止；驅(qū)動信號S4為高電平，以驅(qū)動第六晶體管M6截止。
[0072]因此，在Tl階段，第一節(jié)點NI和第三節(jié)點N3的電位均為由電源信號Pvdd提供的電源電壓Vpvdd，第二節(jié)點N2和第四節(jié)點N4的電位均為參考電壓信號Ref提供的參考電壓Vref0
[0073]當?shù)谝痪w管Ml截止時，第一節(jié)點NI的電位被導通的驅(qū)動晶體管MO拉低，直至第一節(jié)點NI的電位下降至參考電壓Vref和晶體管MO的閾值電壓Vth之和時，驅(qū)動晶體管MO截止，此時第一電容Cl和第二電容C2均存儲有驅(qū)動晶體管MO的閾值電壓Vth。并且，在Tl階段，采用源跟隨方式補償驅(qū)動晶體管MO的閾值電壓，避免了遲滯效應的產(chǎn)生，即驅(qū)動晶體管MO的源極電壓跟隨柵極電壓變化，直至驅(qū)動晶體管MO的柵極和源極的電壓差為閾值電壓Vth時，驅(qū)動晶體管MO截止。
[0074]本申請實施例二提供的像素電路在寫入數(shù)據(jù)信號階段T2和發(fā)光階段T3，與實施一提供的像素電路在寫入數(shù)據(jù)信號階段T2和發(fā)光階段T3的工作模式是相同的，即本申請實施例二提供的像素電路在寫入數(shù)據(jù)信號階段T2和發(fā)光階段T3中，第六晶體管M6的驅(qū)動信號S4和第一晶體管Ml的驅(qū)動信號S3是相同的，故不作重復描述。
[0075]本申請實施例二提供的像素電路，通過晶體管和電容之間的配合，使得驅(qū)動晶體管生成的用于驅(qū)動發(fā)光元件發(fā)光的驅(qū)動電流，與驅(qū)動晶體管本身的閾值電壓無關，補償因工藝造成的閾值漂移，消除顯示裝置發(fā)光不均勻的問題，提高了顯示裝置發(fā)光的均勻性；以及，通過源跟隨的方式來補償驅(qū)動晶體管的閾值電壓，避免了遲滯效應的發(fā)生。
[0076]并且，在檢測閾值電壓階段Tl，驅(qū)動第六晶體管M6截止，可以避免在驅(qū)動晶體管MO導通至截止時間段中，對發(fā)光元件施加一定電流，而出現(xiàn)暗態(tài)不暗的現(xiàn)象。
[0077]實施例三
[0078]本申請還提供了一種像素電路，結(jié)合圖5?6d所示，對本申請實施例三提供的像素電路進行詳細說明。
[0079]參考圖5所示，為本申請實施例三提供的一種像素電路的結(jié)構(gòu)示意圖，其中，像素電路用于驅(qū)動發(fā)光元件，像素電路包括:
[0080]第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6、驅(qū)動晶體管MO、第一電容Cl和第二電容C2 ;其中，在本申請實施例中，第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6和驅(qū)動晶體管MO均為P型晶體管。
[0081]第一晶體管Ml柵極連接至第一驅(qū)動信號，第一晶體管Ml的第一電極連接至電源信號Pvdd，第一晶體管Ml的第二電極連接至驅(qū)動晶體管MO的源極；
[0082]第二晶體管M2的柵極連接至第二驅(qū)動信號，第二晶體管M2的第一電極連接至驅(qū)動晶體管MO的源極，第二晶體管M2的第二電極連接至第一電容Cl的第一極板和第二電容C2的第二極板，且第二電容C2用于保持第一電容Cl的存儲電壓不變；
[0083]第三晶體管M3的柵極連接至第三驅(qū)動信號，第三晶體管M3的第一電極連接至第一電容Cl的第二極板和驅(qū)動晶體管MO的柵極，第三晶體管M3的第二電極連接至參考電壓信號Ref ；
[0084]第四晶體管M4的柵極連接至第四驅(qū)動信號，第四晶體管M4的第一電極連接至驅(qū)動晶體管MO的漏極，第四晶體管M4的第二電極連接至參考電壓信號Ref ；
[0085]第五晶體管M5的柵極連接至第五驅(qū)動信號，第五晶體管M5的第二電極連接至第一電容Cl的第一極板和第二電容C2的第二極板，第五晶體管M5的第一電極連接至數(shù)據(jù)信號 Data ；
[0086]第六晶體管M6的柵極連接至第六驅(qū)動信號，第六晶體管M6的第一電極連接至驅(qū)動晶體管MO的漏極，第六晶體管M6的第二電極連接至發(fā)光元件D的陽極，發(fā)光元件D的陰極連接至陰極電位Pvee。
[0087]其中，本申請實施例提供的第二電容C2的第一極板連接至參考電壓信號Ref，以用于保持第一電容Cl的存儲電壓不變。并且，本申請實施例中第二晶體管M2、第三晶體管M3和第四晶體管M4在驅(qū)動時需要同時導通或截止，且三個晶體管均為P型晶體管，因此，第二晶體管M2、第三晶體管M3和第四晶體管M4的驅(qū)動信號相同；以及，本申請實施例中第一晶體管Ml和第六晶體管M6的驅(qū)動也可以相同，且兩個晶體管均為P型晶體管，因此第一晶體管Ml和第六晶體管M6的驅(qū)動信號相同。
[0088]下面對本申請圖5所示的像素電路的驅(qū)動進行詳細說明，參考圖6a所示，為圖5提供的像素電路的驅(qū)動信號的時序圖，具體的，驅(qū)動信號SI，驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4同時導通或截止，即第二驅(qū)動信號、第三驅(qū)動信號和第四驅(qū)動信號相同為驅(qū)動信號SI，;驅(qū)動信號S2’用于驅(qū)動第五晶體管M5的導通或截止，即第五驅(qū)動信號為驅(qū)動信號S2’ ；驅(qū)動信號S3’用于驅(qū)動第一晶體管Ml和第六晶體管M6的導通或截止，即第一驅(qū)動信號和第二驅(qū)動信號相同為S3’ ；
[0089]另外，本申請圖5所示像素電路的驅(qū)動分為檢測閾值電壓階段、寫入數(shù)據(jù)信號階段和發(fā)光階段三個階段，分別對應圖6a中的T1、T2和Τ3階段，其中，圖6b為圖6a中Tl階段的電流通路示意圖，圖6c為圖6a中T2階段的電流通路示意圖，圖6d為圖6a中T3階段的電流通路示意圖，其中，
[0090]在檢測閾值電壓階段Tl，驅(qū)動第一晶體管Ml和第六晶體管M6均先導通后截止，同時驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4導通，以及，驅(qū)動第五晶體管M5截止;
[0091]具體的，結(jié)合圖6a和圖6b所示，在Tl階段，驅(qū)動信號SI’為低電平，以驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4均導通；驅(qū)動信號S2’為高電平，以驅(qū)動第五晶體管M5截止；驅(qū)動信號S3’先為低電平，而后升為高電平，以驅(qū)動第一晶體管Ml和第六晶體管M6短暫導通后截止。
[0092]因此，在Tl階段，第一節(jié)點NI (即第一晶體管Ml的第二電極、第二晶體管M2的第一電極和驅(qū)動晶體管MO的源極相連的節(jié)點)的電位為由電源信號Pvdd提供的電源電壓Vpvdd ;第二節(jié)點N2(即第四晶體管M4的第一電極、第六晶體管M6的第一電極和驅(qū)動晶體管MO的漏極相連的節(jié)點)、第三節(jié)點N3(即第二晶體管M2的第二電極、第五晶體管M5的第二電極、第一電容Cl的第一極板和第二電容C2的第二極板相連的節(jié)點)和第四節(jié)點N4( SP第一電容Cl的第二極板、第三晶體管M3的第一電極和驅(qū)動晶體管MO的柵極相連的節(jié)點)的電位均為參考電壓信號Ref提供的參考電壓Vref。
[0093]當?shù)谝痪w管Ml和第六晶體管M6截止時，第一節(jié)點NI的電位被導通的驅(qū)動晶體管MO拉低，直至第一節(jié)點NI的電位下降至參考電壓Vref和晶體管MO的閾值電壓Vth之和時，驅(qū)動晶體管MO截止，此時第一電容Cl和第二電容C2均存儲有驅(qū)動晶體管MO的閾值電壓Vth。并且，在Tl階段，采用源跟隨方式補償驅(qū)動晶體管MO的閾值電壓，避免了遲滯效應的產(chǎn)生，即驅(qū)動晶體管MO的源極電壓跟隨柵極電壓變化，直至驅(qū)動晶體管MO的柵極和源極的電壓差為閾值電壓Vth時，驅(qū)動晶體管MO截止。
[0094]在寫入數(shù)據(jù)信號階段T2，驅(qū)動第五晶體管M5導通，同時驅(qū)動第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4和第六晶體管M6均截止；
[0095]具體的，結(jié)合圖6a和6c所示，在T2階段，驅(qū)動信號SI’為高電平，以驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4截止；驅(qū)動信號S2’為低電平，以驅(qū)動第五晶體管M5導通；驅(qū)動信號S3’為高電平，以驅(qū)動第一晶體管Ml和第六晶體管M6截止。
[0096]因此，在T2階段，數(shù)據(jù)信號Data提供的數(shù)據(jù)電壓Vdata通過第五晶體管M5輸入至第三節(jié)點N3，第一電容Cl發(fā)生耦合，將數(shù)據(jù)電壓Vdata耦合至第四節(jié)點N4，使得第四節(jié)點N4的電位為Vdata-Vth。
[0097]在發(fā)光階段T3，驅(qū)動第一晶體管Ml和第六晶體管M6導通，同時驅(qū)動第二晶體管M2、第三晶體管M3、第四晶體管M4和第五晶體管M5截止。
[0098]具體的，參考圖6a和6d所示，在T3階段，驅(qū)動信號SI，為高電平，即以保持驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4的截止狀態(tài)；驅(qū)動信號S2’變?yōu)楦唠娖剑则?qū)動第五晶體管M5截止；驅(qū)動信號S3’為低電平，以驅(qū)動第一晶體管Ml和第六晶體管M6導通。
[0099]在T3階段，第一節(jié)點NI的電位為電源電壓Vpvdd，第四節(jié)點N4的電位保持上一階段的電位為Vdata-Vth，因此，驅(qū)動晶體管MO的柵源電壓為:
[0100]Vgs = Vpvdd- (Vdata-Vth) = Vpvdd-Vdata+Vth 公式一
[0101]因為在T3階段，驅(qū)動晶體管MO工作在飽和區(qū)，因此用于驅(qū)動發(fā)光元件D發(fā)光的驅(qū)動電流Id由驅(qū)動晶體管MO的柵極和源極的電壓差決定，因此，驅(qū)動電流Id為:
[0102]Id = k (Vgs-Vth)2 = k (Vpvdd-Vdata+Vth-Vth)2
[0103]= k (Vpvdd-Vdata)2 公式二
[0104]在公式二中，Id表示為驅(qū)動晶體管MO產(chǎn)生的驅(qū)動電流，即驅(qū)動發(fā)光元件發(fā)光的電流；k為常數(shù)；Vgs為驅(qū)動晶體管MO的柵極和源極之間的電壓差；Vth為驅(qū)動晶體管MO的閾值電壓；Vdata為數(shù)據(jù)信號Data提供的數(shù)據(jù)電壓；Vpvdd為電源信號Pvdd提供的電源電壓。
[0105]至此，通過第六晶體管M6將與驅(qū)動晶體管MO的閾值電壓Vth無關的驅(qū)動電流Id，傳輸至發(fā)光兀件D,以驅(qū)動發(fā)光兀件D發(fā)光。
[0106]有上述內(nèi)容可知，本申請實施例提供的像素電路，其驅(qū)動電流Id與驅(qū)動晶體管MO的閾值電壓Vth無關，驅(qū)動電流Id不受驅(qū)動晶體管MO的閾值電壓Vth的影響，因此，使得采用本申請實施例提供的像素電路的顯示裝置，發(fā)光均勻，提高了顯示效果。
[0107]實施例四
[0108]基于本申請實施例二所提供的像素電路，本申請實施例還提供了另外一種像素電路，具體參考圖7a?7c所示，圖7a為本申請實施例四提供的一種像素電路的結(jié)構(gòu)示意圖，圖7b為圖7a提供的像素電路的驅(qū)動信號的時序圖，圖7c為圖7b中Tl階段的電流通路示意圖。需要說明的是，本申請實施例四提供的像素電路和實施例三提供的像素電路的相同之處不再具體描述，實施例四提供的像素電路與實施例三提供的像素電路的不同之處在于驅(qū)動第六晶體管M6的驅(qū)動信號不同。其中，
[0109]參考圖7a所示，第一晶體管Ml還由驅(qū)動信號S3’驅(qū)動，而第六晶體管M6則由驅(qū)動信號S4’驅(qū)動；另外，與實施例三提供的像素電路相同的，第二晶體管M2、第三晶體管M3和第四晶體管M4還由驅(qū)動信號SI’驅(qū)動，第五晶體管M5還由驅(qū)動信號S2’驅(qū)動。
[0110]本申請實施例提供的像素電路的驅(qū)動方法同樣分為檢測閾值電壓階段、寫入數(shù)據(jù)信號階段和發(fā)光階段三個階段，分別對應于圖7b所示的Tl階段、T2階段和T3階段，其中，
[0111]在檢測閾值電壓階段Tl，驅(qū)動第一晶體管Ml先導通后截止，同時驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4導通，以及，驅(qū)動第五晶體管M5和第六晶體管M6截止；
[0112]具體的，參考圖7b和7c所示，在Tl階段，驅(qū)動信號SI，為低電平，以驅(qū)動第二晶體管M2、第三晶體管M3和第四晶體管M4均導通；驅(qū)動信號S2’為高電平，以驅(qū)動第五晶體管M5截止；驅(qū)動信號S3’先為低電平，而后升為高電平，以驅(qū)動第一晶體管Ml短暫導通后截止；驅(qū)動信號S4’為高電平，以驅(qū)動第六晶體管M6截止。
[0113]因此，在Tl階段，第一節(jié)點NI為由電源信號Pvdd提供的電源電壓Vpvdd，第二節(jié)點N2、第三節(jié)點N3和第四節(jié)點N4的電位均為參考電壓信號Ref提供的參考電壓Vref。
[0114]當?shù)谝痪w管Ml截止時，第一節(jié)點NI的電位被導通的驅(qū)動晶體管MO拉低，直至第一節(jié)點NI的電位下降至參考電壓Vref和晶體管MO的閾值電壓Vth之和時，驅(qū)動晶體管MO截止，此時第一電容Cl和第二電容C2均存儲有驅(qū)動晶體管MO的閾值電壓Vth。并且，在Tl階段，采用源跟隨方式補償驅(qū)動晶體管MO的閾值電壓，避免了遲滯效應的產(chǎn)生，即驅(qū)動晶體管MO的源極電壓跟隨柵極電壓變化，直至驅(qū)動晶體管MO的柵極和源極的電壓差為閾值電壓Vth時，驅(qū)動晶體管MO截止。
[0115]本申請實施例二提供的像素電路在寫入數(shù)據(jù)信號階段T2和發(fā)光階段T3，與實施一提供的像素電路在寫入數(shù)據(jù)信號階段T2和發(fā)光階段T3的工作模式是相同的，即本申請實施例二提供的像素電路在寫入數(shù)據(jù)信號階段T2和發(fā)光階段T3中，第六晶體管M6的驅(qū)動信號S4’和第一晶體管Ml的驅(qū)動信號S3’是相同的，故不作重復描述。
[0116]本申請實施例二提供的像素電路，通過晶體管和電容之間的配合，使得驅(qū)動晶體管生成的用于驅(qū)動發(fā)光元件發(fā)光的驅(qū)動電流，與驅(qū)動晶體管本身的閾值電壓無關，補償因工藝造成的閾值漂移，消除顯示裝置發(fā)光不均勻的問題，提高了顯示裝置發(fā)光的均勻性；以及，通過源跟隨的方式來補償驅(qū)動晶體管的閾值電壓，避免了遲滯效應的發(fā)生。
[0117]并且，在檢測閾值電壓階段Tl，驅(qū)動第六晶體管M6截止，可以避免在驅(qū)動晶體管MO導通至截止時間段中，對發(fā)光元件施加一定電流，而出現(xiàn)暗態(tài)不暗的現(xiàn)象。
[0118]需要說明的是，本申請?zhí)峁┑尿?qū)動晶體管為P型晶體管，在上述所有實施例中第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和驅(qū)動晶體管均為P型晶體管，而且第二驅(qū)動信號、第三驅(qū)動信號和第四驅(qū)動信號相同。而在本申請其他實施例中，第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管為N型晶體管，驅(qū)動晶體管為P型晶體管，而且第二驅(qū)動信號、第三驅(qū)動信號和第四驅(qū)動信號相同。此外，在本申請其他實施例中，第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管還可以為相互之間不同類型的晶體管，只需要滿足本申請?zhí)峁┑尿?qū)動過程中，各個晶體管的導通或截止狀態(tài)即可，即在檢測閾值電壓階段、寫入數(shù)據(jù)信號階段和發(fā)光階段三個階段中，各個晶體管的導通或截止狀態(tài)。
[0119]另外，本申請實施例提供的第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和驅(qū)動晶體管均為薄膜晶體管或金屬-氧化物-半導體場效應晶體管。其中，發(fā)光元件優(yōu)選為有機發(fā)光二極管。
[0120]此外，本申請還提供了一種陣列基板，其中，陣列基板包括上述所有實施例中任意一實施例提供的像素電路。
[0121]需要說明的是，本申請?zhí)峁┑年嚵谢鍖τ谙袼仉娐返臄?shù)量不作具體限制，需要根據(jù)實際應用進行設計。
[0122]最后，本申請還提供了一種顯示裝置，顯示裝置包括上述的陣列基板。
[0123]本申請?zhí)峁┑南袼仉娐?、陣列基板及顯示裝置，其中，像素電路包括:第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、驅(qū)動晶體管、第一電容和第二電容，通過晶體管和電容之間的配合，使得驅(qū)動晶體管生成的用于驅(qū)動發(fā)光元件發(fā)光的驅(qū)動電流，與驅(qū)動晶體管本身的閾值電壓無關，補償因工藝造成的閾值漂移，消除顯示裝置發(fā)光不均勻的問題，提高了顯示裝置發(fā)光的均勻性；
[0124]并且，本申請?zhí)峁┑南袼仉娐?，通過源跟隨的方式來補償驅(qū)動晶體管的閾值電壓，避免了遲滯效應的發(fā)生。
【權利要求】
1.一種像素電路，用于驅(qū)動發(fā)光元件，其特征在于，包括:第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、驅(qū)動晶體管、第一電容和第二電容；其中， 所述第一晶體管的柵極連接至第一驅(qū)動信號，所述第一晶體管的第一電極連接至所述電源信號，所述第一晶體管的第二電極連接至所述驅(qū)動晶體管的源極； 所述第二晶體管的柵極連接至第二驅(qū)動信號，所述第二晶體管的第一電極連接至所述驅(qū)動晶體管的源極，所述第二晶體管的第二電極連接至所述第一電容的第一極板和第二電容的第二極板，且所述第二電容用于保持所述第一電容的存儲電壓不變； 所述第三晶體管的柵極連接至第三驅(qū)動信號，所述第三晶體管的第一電極連接至所述第一電容的第二極板和驅(qū)動晶體管的柵極，所述第三晶體管的第二電極連接至參考電壓信號; 所述第四晶體管的柵極連接至第四驅(qū)動信號，所述第四晶體管的第一電極連接至所述驅(qū)動晶體管的漏極，所述第四晶體管的第二電極連接至所述參考電壓信號； 所述第五晶體管的柵極連接至第五驅(qū)動信號，所述第五晶體管的第二電極連接至所述第一電容的第一極板和第二電容的第二極板，所述第五晶體管的第一電極連接至數(shù)據(jù)信號; 所述第六晶體管的柵極連接至第六驅(qū)動信號，所述第六晶體管的第一電極連接至所述驅(qū)動晶體管的漏極，所述第六晶體管的第二電極連接至所述發(fā)光元件的陽極，所述發(fā)光元件的陰極連接至陰極電位。
2.根據(jù)權利要求1所述的像素電路，其特征在于，所述第二電容的第一極板連接至所述電源信號。
3.根據(jù)權利要求1所述的像素電路，其特征在于，所述第二電容的第一極板連接至所述參考電壓信號。
4.根據(jù)權利要求1所述的像素電路，其特征在于，所述像素電路驅(qū)動分為檢測閾值電壓階段、寫入數(shù)據(jù)信號階段和發(fā)光階段三個階段，其中， 在所述檢測閾值電壓階段，驅(qū)動所述第一晶體管和第六晶體管均先導通后截止，同時驅(qū)動所述第二晶體管、第三晶體管和第四晶體管導通，以及，驅(qū)動所述第五晶體管截止；或者， 驅(qū)動所述第一晶體管先導通后截止，同時驅(qū)動所述第二晶體管、第三晶體管和第四晶體管導通，以及，驅(qū)動所述第五晶體管和第六晶體管截止； 在所述寫入數(shù)據(jù)信號階段，驅(qū)動所述第五晶體管導通，同時驅(qū)動所述第一晶體管、第二晶體管、第三晶體管、第四晶體管和第六晶體管均截止； 在所述發(fā)光階段，驅(qū)動所述第一晶體管和第六晶體管導通，同時驅(qū)動所述第二晶體管、第三晶體管、第四晶體管和第五晶體管截止。
5.根據(jù)權利要求1所述的像素電路，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和驅(qū)動晶體管均為P型晶體管。
6.根據(jù)權利要求1所述的像素電路，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管為N型晶體管，所述驅(qū)動晶體管為P型晶體管。
7.根據(jù)權利要求1所述的像素電路，其特征在于，所述第二驅(qū)動信號、第三驅(qū)動信號和第四驅(qū)動信號相同。
8.根據(jù)權利要求1所述的像素電路，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管和驅(qū)動晶體管均為薄膜晶體管或金屬-氧化物-半導體場效應晶體管。
9.一種陣列基板，其特征在于，所述陣列基板包括權利要求1?8任意一項所述的像素電路。
10.—種顯示裝置，其特征在于，所述顯示裝置包括權利要求9所述的陣列基板。
【文檔編號】G09G3/32GK104200771SQ201410464471
【公開日】2014年12月10日 申請日期:2014年9月12日 優(yōu)先權日:2014年9月12日
【發(fā)明者】吳桐, 錢棟, 顧寒昱 申請人:上海天馬有機發(fā)光顯示技術有限公司, 天馬微電子股份有限公司