應(yīng)用于2d-3d信號設(shè)置的柵極驅(qū)動電路的制作方法
【專利摘要】本發(fā)明提供一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，包括：級聯(lián)的多個GOA單元，按照第N級GOA單元控制對顯示區(qū)域第N級水平掃描線G(N)充電，該第N級GOA單元包括上拉控制模塊、上拉模塊、下傳模塊、第一下拉模塊、自舉電容模塊、下拉維持模塊、上拉補(bǔ)償模塊；本發(fā)明在現(xiàn)有的采用GOA技術(shù)的柵極驅(qū)動電路基礎(chǔ)上增加一個上拉補(bǔ)償模塊，來補(bǔ)償2D信號傳遞時存在的漏電間隙，確保漏電間隙期間柵極信號點(diǎn)Q(N)的電位不會降低；通過引入一條額外的直流控制信號源DC來控制上拉補(bǔ)償模塊的開啟和關(guān)閉，使其在2D模式下打開工作時起到補(bǔ)償工作，在3D模式下關(guān)閉以避免對3D信號傳遞的影響，進(jìn)而有效的控制上拉補(bǔ)償模塊。
【專利說明】應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電 路。
【背景技術(shù)】
[0002] GOA (Gate Driver on Array,陣列基板行驅(qū)動）技術(shù)是將作為柵極開關(guān)電路的 TFT (Thin Film Transistor,薄膜場效應(yīng)晶體管）集成于陣列基板上，從而省掉原先設(shè)置 在陣列基板外的柵極驅(qū)動集成電路部分，從材料成本和工藝步驟兩個方面來降低產(chǎn)品的成 本。G0A 技術(shù)是目前 TFT-LCD (Thin Film Transistor-Liquid Crystal Display，薄膜場效 應(yīng)晶體管液晶顯示器）【技術(shù)領(lǐng)域】常用的一種柵極驅(qū)動電路技術(shù)，其制作工藝簡單，具有良 好的應(yīng)用前景。G0A電路的功能主要包括：利用上一行柵線輸出的高電平信號對移位寄存 器單元中的電容充電，以使本行柵線輸出高電平信號，再利用下一行柵線輸出的高電平信 號實現(xiàn)復(fù)位。
[0003] 在2D顯示模式中，G0A的電路傳遞架構(gòu)由當(dāng)前級水平掃描線G (η) (η為自然數(shù)）直 接傳遞至其后的下一級水平掃描線G(n+1)，而在3D顯示模式中（需分別掃描顯示左右眼圖 像），由于掃描頻率的升高，G0A的電路傳遞架構(gòu)由當(dāng)前級水平掃描線G (η)傳遞至其后的下 兩級水平掃描線G(n+2)，而下一級水平掃描線G(n+1)保持與當(dāng)前級水平掃描線G(n)相同 的相位。如此一來，在下兩級水平掃描線G(n+2)與當(dāng)前級水平掃描線G(n)之間會多出一 個高頻信號寬度的懸浮期間（floating period),造成漏電問題。
[0004] 對于大尺寸面板，如果采用G0A技術(shù)，考慮到面板顯示區(qū)域和G0A電路區(qū)域走線、 元件尺寸的寄生電容和電阻的負(fù)載較大，一般會采用多條高頻時鐘信號線來減輕RC負(fù)載， 至少六條，有的甚至采用八條。對于八條高頻時鐘信號線的G0A電路，一般采用的信號傳遞 方式是第n-4級傳遞給第η級。
[0005] 請參閱圖1，為目前常采用G0A技術(shù)的柵極驅(qū)動電路架構(gòu)示意圖。包括：級聯(lián)的 多個G0A單元，按照第Ν級G0A單元控制對顯示區(qū)域第Ν級水平掃描線G(N)充電，該第Ν 級G0A單元包括上拉控制模塊100、上拉模塊200、下傳模塊300、第一下拉模塊400 (Key pull-down part)、自舉電容模塊 500、下拉維持模塊 600 (Pull-down holding part)。所 述上拉模塊200、第一下拉模塊400、下拉維持模塊600及自舉電容模塊500分別與柵極信 號點(diǎn)Q(N)和該第N級水平掃描線G(N)電性連接，所述上拉控制模塊100與下傳模塊300 分別與該柵極信號點(diǎn)Q(N)電性連接，所述下拉維持模塊600輸入直流低電壓VSS。所述上 拉控制模塊100包括第一晶體管T1，所述上拉模塊200包括第二晶體管T2,所述下傳模塊 300包括第三晶體管T3,所述第一下拉模塊400包括第四晶體管T4與第五晶體管T5,所述 自舉電容模塊500包括電容Cb ;所述第一晶體管T1包括第一柵極gl、第一源極si、第一漏 極dl，所述第二晶體管T2包括第二柵極g2、第二源極s2、第二漏極d2,所述第三晶體管T3 包括第三柵極g3、第三源極S3、第三漏極d3,所述第四晶體管T4包括第四柵極g4、第四源 極s4、第四漏極d4,所述第五晶體管T5包括第五柵極g5、第五源極s5、第五漏極d5 ;所述 第一柵極gl輸入來自第N-4級GOA單元的下傳信號ST (N-4)，所述第一漏極dl電性連接于 第N-4級水平掃描線G(N-4)，所述第一源極si電性連接于該柵極信號點(diǎn)Q(N);所述第二柵 極g2電性連接于該柵極信號點(diǎn)Q (N)，所述第二漏極d2輸入第m級高頻時鐘信號CK (m)，所 述第二源極s2電性連接于第N級水平掃描線G(N);所述第三柵極g3電性連接于該柵極信 號點(diǎn)Q (N)，所述第三漏極d3輸入第m級高頻時鐘信號CK (m)，所述第三源極s3輸出第N級 下傳信號ST(N);所述第四柵極g4電性連接于第N+4級水平掃描線G(N+4)，所述第四漏極 d4電性連接于第N級水平掃描線G (N)，所述第四源極s4輸入直流低電壓VSS ;所述第五柵 極g5電性連接于第N+4級水平掃描線G(N+4)，所述第五漏極d5電性連接于該柵極信號點(diǎn) Q(N)，所述第五源極s5輸入該直流低電壓VSS ;所述電容Cb的上極板電性連接于該柵極信 號點(diǎn)Q(N)，所述電容Cb的下極板電性連接于該第N級水平掃描線G(N)。所述第一晶體管 T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5均為薄膜晶體管。如圖 1所示的電路架構(gòu)主要是針對大尺寸液晶面板G0A技術(shù)采用八個高頻時鐘信號線時的連接 方案，由圖1可知，上拉控制模塊100的控制信號主要是來自第N-4級水平掃描線G(N-4)， 而第一下拉模塊400中的控制信號來自第N+4級水平掃描線G (N+4)。
[0006] 對于大尺寸面板，如果還要考慮2D顯示和3D顯示信號切換的話，不同模式下的 時鐘信號設(shè)置還會存在一定的差異。請參閱圖2a，為2D模式下圖1所示的柵極驅(qū)動電路 進(jìn)行信號傳遞的時序圖，該柵極驅(qū)動電路采用了八個高頻時鐘信號CK1?CK8,相鄰兩個高 頻時鐘信號之間相隔半個脈寬。圖2a中第一級高頻時鐘信號CK1與第N-4級水平掃描線 G(N-4)及柵極信號點(diǎn)Q(N)的第一次抬升相對應(yīng)，第五級高頻時鐘信號CK5與第N級水平 掃描線G(N)及柵極信號點(diǎn)Q(N)的第二次抬升相對應(yīng)。在2D模式下八個高頻時鐘信號CK 的傳遞方式是第N-4級水平掃描線G (N-4)傳遞給第N級水平掃描線G (N)，但是兩個信號之 間會存在一個較大的時間間隙沒有任何信號作用，這樣會導(dǎo)致柵極信號點(diǎn)Q(N)的第一次 和第二次電位抬升之間存在著一定的漏電間隙，即柵極信號點(diǎn)Q(N)在第一次電位抬升之 后電位又會降低，嚴(yán)重影響柵極信號點(diǎn)Q (N)第二次的自舉作用，如果在高溫操作下漏電嚴(yán) 重的話，還會影響第N級水平掃描線G (N)的正常輸出。請參閱圖2b，為3D模式下圖1所示 的柵極驅(qū)動電路進(jìn)行信號傳遞的時序圖，該柵極驅(qū)動電路采用了八個高頻時鐘信號CK1? CK8,其中第一級高頻時鐘信號CK1與第二級高頻時鐘信號CK2的相位相同，第三級高頻時 鐘信號CK3與第四級高頻時鐘信號CK4的相位相同，第五級高頻時鐘信號CK5與第六級高 頻時鐘信號CK6的相位相同，第七級高頻時鐘信號CK7與第八級高頻時鐘信號CK8的相位 相同，相鄰的不同相位間的高頻時鐘信號相隔半個脈沖。圖2b中具有相同相位的第一級高 頻時鐘信號CK1及第二級高頻時鐘信號CK2與第N-4級水平掃描線G(N-4)及柵極信號點(diǎn) Q(N)的第一次抬升相對應(yīng)，具有相同相位的第五級高頻時鐘信號CK5及第六級高頻時鐘信 號CK6與第N級水平掃描線G(N)及柵極信號點(diǎn)Q(N)的第二次抬升相對應(yīng)。在3D模式下， 由于3D畫面顯示的原因，兩個高頻時鐘信號CK會同時輸出，如果依然是第N-4級水平掃描 線G(N-4)傳遞給第N級水平掃描線G(N)，則不會存在信號傳遞時的漏電間隙問題，柵極信 號點(diǎn)Q(N)能夠正常抬升而不會有明顯的電位損失。
[0007] 因此，如果將G0A技術(shù)應(yīng)用于大尺寸面板驅(qū)動，且考慮到2D和3D模式下的信號設(shè) 置問題，必須設(shè)計一種特殊的采用G0A技術(shù)的柵極驅(qū)動電路方案來解決如下問題 ：（1)、在 2D模式下，需要補(bǔ)償信號傳遞之間存在的較大的漏電間隙問題；（2)、在3D模式下，設(shè)計的 采用GOA技術(shù)的柵極驅(qū)動電路還需要不影響這樣的3D信號傳遞；（3)、確保2D顯示和3D顯 示下，采用G0A技術(shù)的柵極驅(qū)動電路均能正常工作。
【發(fā)明內(nèi)容】
[0008] 本發(fā)明的目的在于提供一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，解決了 2D信 號傳遞時漏電間隙帶來的問題，同時避免對3D信號傳遞的影響。
[0009] 為實現(xiàn)上述目的，本發(fā)明提供一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，包括： 級聯(lián)的多個G0A單元，按照第N級G0A單元控制對顯示區(qū)域第N級水平掃描線G(N)充電， 該第N級G0A單元包括上拉控制模塊、上拉模塊、下傳模塊、第一下拉模塊、自舉電容模塊、 下拉維持模塊、上拉補(bǔ)償模塊；所述上拉模塊、第一下拉模塊、下拉維持模塊及自舉電容模 塊分別與柵極信號點(diǎn)Q(N)和該第N級水平掃描線G(N)電性連接，所述上拉控制模塊、下傳 模塊及上拉補(bǔ)償模塊分別與該柵極信號點(diǎn)Q(N)電性連接，所述下拉維持模塊輸入直流低 電壓VSS ;
[0010] 所述上拉控制模塊包括第一晶體管T1，所述上拉模塊包括第二晶體管T2,所述下 傳模塊包括第三晶體管T3,所述第一下拉模塊包括第四晶體管T4與第五晶體管T5,所述自 舉電容模塊包括電容Cb ;所述第一晶體管T1包括第一柵極gl、第一源極si、第一漏極dl， 所述第二晶體管T2包括第二柵極g2、第二源極s2、第二漏極d2,所述第三晶體管T3包括第 三柵極g3、第三源極S3、第三漏極d3,所述第四晶體管T4包括第四柵極g4、第四源極s4、第 四漏極d4,所述第五晶體管T5包括第五柵極g5、第五源極s5、第五漏極d5 ;
[0011] 所述第一柵極gl輸入第N-4級下傳信號ST (N-4)，所述第一漏極dl電性連接于第 N-4級水平掃描線G(N-4)，所述第一源極si電性連接于該柵極信號點(diǎn)Q(N);所述第二柵極 g2電性連接于該柵極信號點(diǎn)Q (N)，所述第二漏極d2輸入第m級高頻時鐘信號CK (m)，所述 第二源極s2電性連接于第N級水平掃描線G(N);所述第三柵極g3電性連接于該柵極信號 點(diǎn)Q (N)，所述第三漏極d3輸入該第m級高頻時鐘信號CK (m)，所述第三源極s3輸出第N級 下傳信號ST(N);所述第四柵極g4電性連接于第N+4級水平掃描線G(N+4)，所述第四漏極 d4電性連接于第N級水平掃描線G (N)，所述第四源極s4輸入該直流低電壓VSS ;所述第五 柵極g5電性連接于第N+4級水平掃描線G(N+4)，所述第五漏極d5電性連接于該柵極信號 點(diǎn)Q (N)，所述第五源極s5輸入該直流低電壓VSS ;所述電容Cb的上極板電性連接于該柵極 信號點(diǎn)Q(N)，所述電容Cb的下極板電性連接于該第N級水平掃描線G(N)。
[0012] 所述柵極驅(qū)動電路采用的信號傳遞方式是第N-4級水平掃描線G (N-4)傳遞給第N 級水平掃描線G(N);所述高頻時鐘信號CK為八個；所述第一晶體管T1、第二晶體管T2、第 三晶體管T3、第四晶體管T4、及第五晶體管T5均為薄膜晶體管。
[0013] 在2D模式下相鄰兩個高頻時鐘信號之間相隔半個脈寬。
[0014] 在3D模式下第一級高頻時鐘信號CK1與第二級高頻時鐘信號CK2的相位相同，第 三級高頻時鐘信號CK3與第四級高頻時鐘信號CK4的相位相同，第五級高頻時鐘信號CK5 與第六級高頻時鐘信號CK6的相位相同，第七級高頻時鐘信號CK7與第八級高頻時鐘信號 CK8的相位相同，相鄰的不同相位間的高頻時鐘信號相隔半個脈沖。
[0015] 所述上拉補(bǔ)償模塊包括第六晶體管T6,所述第六晶體管T6包括第六柵極g6、第六 源極s6、第六漏極d6,所述第六柵極g6輸入第m-2級高頻時鐘信號CK(m-2)，所述第六漏 極d6電性連接于第N-2級水平掃描線G(N-2)或第N-2級下傳信號ST(N-2)，所述第六源 極s6作為上拉補(bǔ)償模塊的輸出端電性連接于柵極信號點(diǎn)Q(N);所述柵極驅(qū)動電路采用的 信號傳遞方式是第N-4級水平掃描線G (N-4)傳遞給第N級水平掃描線G (N)，或第N-4級下 傳信號ST(N-4)傳遞給第N級下傳信號ST(N);所述第六晶體管T6為薄膜晶體管。
[0016] 所述上拉補(bǔ)償模塊包括第六晶體管T6'與第七晶體管T7'，并增加一條直流控制 信號源DC ;所述第六晶體管T6'包括第六柵極g6'、第六源極s6'、第六漏極d6'，所述第七 晶體管T7'包括第七柵極g7'、第七源極s7'、第七漏極d7'，所述第六柵極g6'輸入第m-2 級高頻時鐘信號CK(m-2)，所述第六漏極d6'與第七源極s7'電性連接于第一電路點(diǎn)D(N)， 所述第一電路點(diǎn)D(N)為第六晶體管T6'的輸入端，所述第六源極s6'作為上拉補(bǔ)償模塊的 輸出端電性連接于柵極信號點(diǎn)Q(N)，所述第七柵極g7'輸入直流控制信號源DC，所述第七 漏極d7'電性連接于第N-2級水平掃描線G(N-2)或第N-2級下傳信號ST(N-2)。
[0017] 所述直流控制信號源DC控制上拉補(bǔ)償模塊的關(guān)閉和開啟，在2D模式下直流控制 信號源DC提供一個正向的高電位打開上拉補(bǔ)償模塊，在3D模式下直流控制信號源DC提供 一個負(fù)向的低電位關(guān)閉上拉補(bǔ)償模塊。
[0018] 所述柵極驅(qū)動電路采用的信號傳遞方式是第N-4級水平掃描線G(N-4)傳遞給第 N級水平掃描線G (N)，或第N-4級下傳信號ST (N-4)傳遞給第N級下傳信號ST (N);所述第 六晶體管T6'與第七晶體管T7'均為薄膜晶體管。
[0019] 上拉補(bǔ)償模塊包括第六晶體管T6"與第七晶體管T7"，并增加一條直流控制信號 源DC ;所述第六晶體管T6"包括第六柵極g6"、第六源極s6"、第六漏極d6"，所述第七晶體 管T7"包括第七柵極g7"、第七源極s7"、第七漏極d7";所述第六柵極g6"輸入直流控制信 號源DC，所述第六漏極d6"與第七源極s7"電性連接于第一電路點(diǎn)D(N)，所述第一電路點(diǎn) D(N)為第六晶體管T6"的輸入端；所述第六源極s6"作為上拉補(bǔ)償模塊的輸出端電性連接 于柵極信號點(diǎn)Q(N)，所述第七柵極g7"輸入第m-2級高頻時鐘信號CK (m-2)，所述第七漏極 d7"電性連接于第N-2級水平掃描線G(N-2)或第N-2級下傳信號ST(N-2)。
[0020] 所述直流控制信號源DC控制上拉補(bǔ)償模塊的關(guān)閉和開啟，在2D模式下直流控制 信號源DC提供一個正向的高電位打開上拉補(bǔ)償模塊，在3D模式下直流控制信號源DC提供 一個負(fù)向的低電位關(guān)閉上拉補(bǔ)償模塊。
[0021] 所述柵極驅(qū)動電路采用的信號傳遞方式是第N-4級水平掃描線G(N-4)傳遞給第 N級水平掃描線G (N)，或第N-4級下傳信號ST (N-4)傳遞給第N級下傳信號ST (N);所述第 六晶體管T6"與第七晶體管T7"均為薄膜晶體管。
[0022] 本發(fā)明的有益效果：本發(fā)明提供一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，在 現(xiàn)有的采用G0A技術(shù)的柵極驅(qū)動電路基礎(chǔ)上增加一個上拉補(bǔ)償模塊，該模塊的主要作用就 是補(bǔ)償2D信號傳遞時存在的漏電間隙，確保漏電間隙期間柵極信號點(diǎn)Q(N)的電位不會降 低；通過引入一條額外的直流控制信號源DC來控制上拉補(bǔ)償模塊的開啟和關(guān)閉，使其在2D 模式下打開工作時起到補(bǔ)償工作，在3D模式下關(guān)閉以避免對3D信號傳遞的影響，進(jìn)而有效 的控制上拉補(bǔ)償模塊。
[0023] 為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì) 說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
【專利附圖】
【附圖說明】
[0024] 下面結(jié)合附圖，通過對本發(fā)明的【具體實施方式】詳細(xì)描述，將使本發(fā)明的技術(shù)方案 及其它有益效果顯而易見。
[0025] 附圖中，
[0026] 圖1為目前常采用G0A技術(shù)的柵極驅(qū)動電路架構(gòu)示意圖；
[0027] 圖2a為2D模式下圖1所示的柵極驅(qū)動電路進(jìn)行信號傳遞的時序圖；
[0028] 圖2b為3D模式下圖1所示的柵極驅(qū)動電路進(jìn)行信號傳遞的時序圖；
[0029] 圖3為本發(fā)明應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路架構(gòu)不意圖；
[0030] 圖4為圖3所示的柵極驅(qū)動電路第一實施例的電路圖；
[0031] 圖5為圖3所示的柵極驅(qū)動電路第二實施例的電路圖；
[0032] 圖6為圖3所示的柵極驅(qū)動電路第三實施例的電路圖；
[0033] 圖7為圖5與圖6所示的柵極驅(qū)動電路在2D模式下的時序圖；
[0034] 圖8為圖5與圖6所示的柵極驅(qū)動電路在3D模式下的時序圖。
【具體實施方式】
[0035] 為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實施 例及其附圖進(jìn)行詳細(xì)描述。
[0036] 請參閱圖3,為本發(fā)明應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路架構(gòu)示意圖。包括： 級聯(lián)的多個G0A單元，按照第N級G0A單元控制對顯示區(qū)域第N級水平掃描線G(N)充電， 該第N級G0A單元包括上拉控制模塊100、上拉模塊200、下傳模塊300、第一下拉模塊400、 自舉電容模塊500、下拉維持模塊600、上拉補(bǔ)償模塊700 (Pull-up compensation part)。 所述上拉模塊200、第一下拉模塊400、下拉維持模塊600及自舉電容模塊500分別與柵極 信號點(diǎn)Q(N)和該第N級水平掃描線G(N)電性連接，所述上拉控制模塊100、下傳模塊300 及上拉補(bǔ)償模塊700分別與該柵極信號點(diǎn)Q (N)電性連接，所述下拉維持模塊600輸入直流 低電壓VSS。所述上拉控制模塊100包括第一晶體管T1，所述上拉模塊200包括第二晶體 管T2,所述下傳模塊300包括第三晶體管T3,所述第一下拉模塊400包括第四晶體管T4與 第五晶體管T5,所述自舉電容模塊500包括電容Cb ;所述第一晶體管T1包括第一柵極gl、 第一源極si、第一漏極dl，所述第二晶體管T2包括第二柵極g2、第二源極s2、第二漏極d2， 所述第三晶體管T3包括第三柵極g3、第三源極S3、第三漏極d3,所述第四晶體管T4包括第 四柵極g4、第四源極s4、第四漏極d4,所述第五晶體管T5包括第五柵極g5、第五源極s5、 第五漏極d5 ;所述第一柵極gl輸入來自第N-4級GOA單元的下傳信號ST(N-4)，所述第一 漏極dl電性連接于第N-4級水平掃描線G(N-4)，所述第一源極si電性連接于該柵極信號 點(diǎn)Q(N);所述第二柵極g2電性連接于該柵極信號點(diǎn)Q(N)，所述第二漏極d2輸入第m級高 頻時鐘信號CK (m)，所述第二源極s2電性連接于第N級水平掃描線G (N);所述第三柵極g3 電性連接于該柵極信號點(diǎn)Q(N)，所述第三漏極d3輸入第m級高頻時鐘信號CK(m)，所述第 三源極s3輸出第N級下傳信號ST(N);所述第四柵極g4電性連接于第N+4級水平掃描線 G(N+4)，所述第四漏極d4電性連接于第N級水平掃描線G(N)，所述第四源極s4輸入該直 流低電壓VSS ;所述第五柵極g5電性連接于第N+4級水平掃描線G (N+4)，所述第五漏極d5 電性連接于該柵極信號點(diǎn)Q (N)，所述第五源極s5輸入該直流低電壓VSS ;所述電容Cb的上 極板電性連接于該柵極信號點(diǎn)Q (N)，所述電容Cb的下極板電性連接于該第N級水平掃描線 G(N)；
[0037] 所述第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、第五晶體管T5 均為薄膜晶體管。所述上拉補(bǔ)償模塊700可以補(bǔ)償2D模式下的漏電間隙，以確保在2D顯 示模式下柵極信號點(diǎn)Q(N)的第一次抬升后電位不會降低。
[0038] 請參閱圖4并結(jié)合圖3,圖4為圖3所示的柵極驅(qū)動電路第一實施例的電路圖。該 第一實施例主要是將圖3中所示的上拉補(bǔ)償模塊700進(jìn)行了第一種設(shè)計，本實施例中該上 拉補(bǔ)償模塊700包括用于補(bǔ)償漏電間隙的第六晶體管T6,所述第六晶體管T6包括第六柵 極g6、第六源極s6、第六漏極d6,該第六晶體管T6為薄膜晶體管。所述第六柵極g6輸入第 m-2級高頻時鐘信號CK (m-2)，所述第六漏極d6電性連接于第N-2級水平掃描線G (N-2)或 第N-2級下傳信號ST(N-2)，所述第六源極s6作為上拉補(bǔ)償模塊700的輸出端電性連接于 柵極信號點(diǎn)Q(N)，這樣就可以利用第N-2級水平掃描線G(N-2)，來補(bǔ)償?shù)贜-4級水平掃描 線G (N-4)和第N級水平掃描線G (N)之間的傳遞間隙，或者利用第N-2級下傳信號ST (N-2)， 來補(bǔ)償?shù)贜-4級下傳信號ST(N-4)和第N級下傳信號ST(N)之間的傳遞間隙。本實施例在 2D模式下能夠補(bǔ)償2D信號傳遞時存在的漏電間隙，確保漏電間隙期間柵極信號點(diǎn)Q(N)的 電位不會降低，但在3D模式下該上拉補(bǔ)償模塊無法正常關(guān)閉，嚴(yán)重的話會影響3D模式下柵 極信號點(diǎn)Q(N)的自舉作用。
[0039] 請參閱圖5并結(jié)合圖3,圖5為圖3所示的柵極驅(qū)動電路第二實施例的電路圖。該 第二實施例主要是將圖3中所示的上拉補(bǔ)償模塊700進(jìn)行了第二種設(shè)計，本實施例中該上 拉補(bǔ)償模塊700'包括第六晶體管T6'與第七晶體管T7'，并增加一條直流控制信號源DC， 所述直流控制信號源DC控制上拉補(bǔ)償模塊700'的關(guān)閉和開啟；所述第六晶體管T6'與第 七晶體管T7'均為薄膜晶體管，所述第六晶體管T6'包括第六柵極g6'、第六源極s6'、第六 漏極d6'，所述第七晶體管T7'包括第七柵極g7'、第七源極s7'、第七漏極d7';所述第六柵 極g6'輸入第m-2級高頻時鐘信號CK (m-2)，所述第六漏極d6'與第七源極s7'電性連接于 第一電路點(diǎn)D(N)，即第一電路點(diǎn)D(N)為第六晶體管T6'的輸入端；所述第六源極s6'作為 上拉補(bǔ)償模塊700'的輸出端電性連接于柵極信號點(diǎn)Q(N)，所述第七柵極g7'輸入直流控制 信號源DC，所述第七漏極d7'電性連接于第N-2級水平掃描線G(N-2)或第N-2級下傳信 號ST (N-2);這樣的設(shè)計可以利用第N-2級水平掃描線G (N-2)，來補(bǔ)償?shù)贜-4級水平掃描線 G(N-4)和第N級水平掃描線G(N)之間的傳遞間隙，或者利用第N-2級下傳信號ST(N-2)， 來補(bǔ)償?shù)贜-4級下傳信號ST (N-4)和第N級下傳信號ST (N)之間的傳遞間隙，同時可以確 保在2D模式下直流控制信號源DC提供一個正向的高電位打開上拉補(bǔ)償模塊700'，在3D模 式下直流控制信號源DC提供一個負(fù)向的低電位關(guān)閉上拉補(bǔ)償模塊700'，這樣既可以起到 補(bǔ)償作用又可以避免上拉補(bǔ)償模塊700'對3D信號傳遞的影響。
[0040] 請參閱圖6并結(jié)合圖3,圖6為圖3所示的柵極驅(qū)動電路第三實施例的電路圖。該 第三實施例主要是將圖3中所示的上拉補(bǔ)償模塊700進(jìn)行了第三種設(shè)計，本實施例中該上 拉補(bǔ)償模塊700"包括第六晶體管T6"與第七晶體管T7"，并增加一條直流控制信號源DC， 所述直流控制信號源DC控制上拉補(bǔ)償模塊700"的關(guān)閉和開啟；所述第六晶體管T6"與第 七晶體管T7"均為薄膜晶體管，所述第六晶體管T6"包括第六柵極g6"、第六源極s6"、第六 漏極d6"，所述第七晶體管T7"包括第七柵極g7"、第七源極s7"、第七漏極d7";所述第六柵 極g6"輸入直流控制信號源DC，所述第六漏極d6"與第七源極s7"電性連接于第一電路點(diǎn) D(N)，即第一電路點(diǎn)D(N)為第六晶體管T6"的輸入端；所述第六源極s6"作為上拉補(bǔ)償模 塊700"的輸出端電性連接于柵極信號點(diǎn)Q(N)，所述第七柵極g7"輸入第m-2級高頻時鐘信 號CK(m-2)，所述第七漏極d7"電性連接于第N-2級水平掃描線G(N-2)或第N-2級下傳信 號ST(N-2)。本實施例與第二實施例可以起到同樣的補(bǔ)償效果，且不影響3D信號的傳遞。
[0041] 由圖4、圖5、及圖6可知，第一實施例的上拉補(bǔ)償模塊700通過一個晶體管來補(bǔ)償 漏電間隙，這種設(shè)計僅在2D模式下能夠補(bǔ)償2D信號傳遞時存在的漏電間隙，確保漏電間 隙期間柵極信號點(diǎn)Q(N)的電位不降低；第二實施例的上拉補(bǔ)償模塊700'與第三實施例上 拉補(bǔ)償模塊700"均是通過兩個晶體管，并引入一條額外的用于控制上拉補(bǔ)償模塊700'或 700"關(guān)閉與開啟的直流控制信號源DC，進(jìn)而確保在2D模式下上拉補(bǔ)償模塊700'或700" 打開工作時起到補(bǔ)償作用；在3D模式下上拉補(bǔ)償模塊700'或700"關(guān)閉以避免對3D信號 傳遞的影響。第二實施例與第三實施例的差別在于兩個晶體管的柵極端信號輸入不一樣， 第二實施例中第六晶體管T6'的第六柵極g6'輸入第m-2級高頻時鐘信號CK (m-2)，第七晶 體管T7'的第七柵極g7'輸入直流控制信號源DC ;而第三實施例中第六晶體管T6"的第六 柵極g6"輸入直流控制信號源DC，第七晶體管T7"的第七柵極g7"輸入第m-2級高頻時鐘 信號 CK(m-2)。
[0042] 請參閱圖7并結(jié)合圖2a，圖7為圖5與圖6所示的柵極驅(qū)動電路在2D模式下的時 序圖，該G0A電路采用了八個高頻時鐘信號CK1?CK8,相鄰兩個高頻時鐘信號之間相隔半 個脈寬。具體地，可以看出本發(fā)明在2D模式下的工作過程為：第一級高頻時鐘信號CK1與 第N-4級水平掃描線G (N-4)或第N-4級下傳信號ST (N-4)、及柵極信號點(diǎn)Q (N)的第一次抬 升相對應(yīng)，第五級高頻時鐘信號CK5與第N級水平掃描線G (N)或第N級下傳信號ST (N)、 及柵極信號點(diǎn)Q(N)的第二次抬升相對應(yīng)；第三級高頻時鐘信號CK3與第N-2級水平掃描 線G(N-2)或第N-2級下傳信號ST(N-2)相對應(yīng)，來補(bǔ)償?shù)贜-4級水平掃描線G(N-4)與第 N級水平掃描線G(N)之間的傳遞間隙，或者第N-4級下傳信號ST(N-4)與第N級下傳信號 ST(N)之間的傳遞間隙，確保漏電間隙期間柵極信號點(diǎn)Q(N)的電位（圖7中虛線框指示的 位置）不會降低。與圖2a相比可以看出，柵極信號點(diǎn)Q(N)的波形由于上拉補(bǔ)償模塊700' 或700"的作用不會在漏電間隙期間產(chǎn)生電位下降，此時直流控制信號源DC需要提供一個 正向的高電位，主要負(fù)責(zé)開啟上拉補(bǔ)償模塊700'或700"。
[0043] 請參閱圖8,為圖5與圖6所示的柵極驅(qū)動電路在3D模式下的時序圖，該G0A電 路采用了八個高頻時鐘信號CK1?CK8,其中第一級高頻時鐘信號CK1與第二級高頻時鐘 信號CK2的相位相同，第三級高頻時鐘信號CK3與第四級高頻時鐘信號CK4的相位相同，第 五級高頻時鐘信號CK5與第六級高頻時鐘信號CK6的相位相同，第七級高頻時鐘信號CK7 與第八級高頻時鐘信號CK8的相位相同，相鄰的不同相位間的高頻時鐘信號相隔半個脈 沖。具體地，可以看出本發(fā)明在3D模式下的工作過程為：具有相同相位的第一級高頻時鐘 信號CK1及第二級高頻時鐘信號CK2與第N-4級水平掃描線G(N-4)或第N-4級下傳信號 ST(N-4)、及柵極信號點(diǎn)Q(N)的第一次抬升相對應(yīng)，具有相同相位的第五級高頻時鐘信號 CK5及第六級高頻時鐘信號CK6與第N級水平掃描線G(N)或第N級下傳信號ST(N)、及柵 極信號點(diǎn)Q(N)的第二次抬升相對應(yīng)。為了確保上拉補(bǔ)償模塊700'或700"能夠關(guān)閉，直流 控制信號源DC需要提供一個負(fù)向的低電位，在這種情況下由于上拉補(bǔ)償模塊700'或700" 有效的關(guān)閉，則3D信號傳遞不會受到該上拉補(bǔ)償模塊700'或700"的影響。
[0044] 綜上所述，本發(fā)明提供一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，在現(xiàn)有的采 用G0A技術(shù)的柵極驅(qū)動電路基礎(chǔ)上增加一個上拉補(bǔ)償模塊，該模塊的主要作用就是補(bǔ)償2D 信號傳遞時存在的漏電間隙，確保漏電間隙期間柵極信號點(diǎn)Q(N)的電位不會降低；通過引 入一條額外的直流控制信號源DC來控制上拉補(bǔ)償模塊的開啟和關(guān)閉，使其在2D模式下打 開工作時起到補(bǔ)償工作，在3D模式下關(guān)閉以避免對3D信號傳遞的影響，進(jìn)而有效的控制上 拉補(bǔ)償模塊。
[0045] 以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù) 構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的 保護(hù)范圍。
【權(quán)利要求】
1. 一種應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，包括：級聯(lián)的多個GOA單 元，按照第N級G0A單元控制對顯示區(qū)域第N級水平掃描線（G(N))充電，該第N級G0A單元 包括上拉控制模塊、上拉模塊、下傳模塊、第一下拉模塊、自舉電容模塊、下拉維持模塊、上 拉補(bǔ)償模塊；所述上拉模塊、第一下拉模塊、下拉維持模塊及自舉電容模塊分別與柵極信號 點(diǎn)（Q(N))和該第N級水平掃描線（G(N))電性連接，所述上拉控制模塊、下傳模塊及上拉補(bǔ) 償模塊分別與該柵極信號點(diǎn)（Q(N))電性連接，所述下拉維持模塊輸入直流低電壓（VSS); 所述上拉控制模塊包括第一晶體管（T1)，所述上拉模塊包括第二晶體管（T2)，所述下 傳模塊包括第三晶體管（T3)，所述第一下拉模塊包括第四晶體管（T4)與第五晶體管（T5)， 所述自舉電容模塊包括電容（Cb);所述第一晶體管（T1)包括第一柵極（gl)、第一源極 (si)、第一漏極（dl)，所述第二晶體管（T2)包括第二柵極（g2)、第二源極（s2)、第二漏極 (d2)，所述第三晶體管（T3)包括第三柵極（g3)、第三源極（s3)、第三漏極（d3)，所述第四晶 體管（T4)包括第四柵極（g4)、第四源極（s4)、第四漏極（d4)，所述第五晶體管（T5)包括第 五柵極（g5)、第五源極（s5)、第五漏極（d5); 所述第一柵極（gl)輸入第N-4級下傳信號（ST(N-4))，所述第一漏極（dl)電性連接 于第N-4級水平掃描線（G(N-4))，所述第一源極（si)電性連接于該柵極信號點(diǎn)（Q(N)); 所述第二柵極（g2)電性連接于該柵極信號點(diǎn)（Q(N))，所述第二漏極（d2)輸入第m級高頻 時鐘信號（CK(m))，所述第二源極（s2)電性連接于第N級水平掃描線（G(N));所述第三柵 極（g3)電性連接于該柵極信號點(diǎn)（Q(N))，所述第三漏極（d3)輸入該第m級高頻時鐘信號 (CK(m))，所述第三源極（s3)輸出第N級下傳信號（ST(N));所述第四柵極（g4)電性連接于 第N+4級水平掃描線（G(N+4))，所述第四漏極（d4)電性連接于第N級水平掃描線（G(N))， 所述第四源極（s4)輸入該直流低電壓（VSS);所述第五柵極（g5)電性連接于第N+4級水平 掃描線（G(N+4))，所述第五漏極（d5)電性連接于該柵極信號點(diǎn)（Q(N))，所述第五源極（s5) 輸入該直流低電壓（VSS);所述電容（Cb)的上極板電性連接于該柵極信號點(diǎn)（Q(N))，所述 電容（Cb)的下極板電性連接于該第N級水平掃描線（G(N))。
2. 如權(quán)利要求1所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述柵 極驅(qū)動電路采用的信號傳遞方式是第N-4級水平掃描線（G(N-4))傳遞給第N級水平掃描 線（G(N));所述高頻時鐘信號（CK)為八個；所述第一晶體管（T1)、第二晶體管（T2)、第三 晶體管（T3)、第四晶體管（T4)、及第五晶體管（T5)均為薄膜晶體管。
3. 如權(quán)利要求2所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，在2D模 式下相鄰兩個高頻時鐘信號之間相隔半個脈寬。
4. 如權(quán)利要求2所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，在3D模 式下第一級高頻時鐘信號（CK1)與第二級高頻時鐘信號（CK2)的相位相同，第三級高頻時 鐘信號（CK3)與第四級高頻時鐘信號（CK4)的相位相同，第五級高頻時鐘信號（CK5)與第 六級高頻時鐘信號（CK6)的相位相同，第七級高頻時鐘信號（CK7)與第八級高頻時鐘信號 (CK8)的相位相同，相鄰的不同相位間的高頻時鐘信號相隔半個脈沖。
5. 如權(quán)利要求1所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述上拉 補(bǔ)償模塊包括第六晶體管（T6)，所述第六晶體管（T6)包括第六柵極（g6)、第六源極（s6)、 第六漏極（d6)，所述第六柵極（g6)輸入第m-2級高頻時鐘信號（CK(m-2))，所述第六漏極 (d6)電性連接于第N-2級水平掃描線（G (N-2))或第N-2級下傳信號（ST (N-2))，所述第六 源極（s6)作為上拉補(bǔ)償模塊的輸出端電性連接于柵極信號點(diǎn)（Q(N));所述柵極驅(qū)動電路 采用的信號傳遞方式是第N-4級水平掃描線（G(N-4))傳遞給第N級水平掃描線（G(N))，或 第N-4級下傳信號（ST(N-4))傳遞給第N級下傳信號（ST(N));所述第六晶體管（T6)為薄 膜晶體管。
6. 如權(quán)利要求1所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述上拉 補(bǔ)償模塊包括第六晶體管（T6'）與第七晶體管（T7'），并增加一條直流控制信號源（DC);所 述第六晶體管（T6'）包括第六柵極（g6'）、第六源極（s6'）、第六漏極（d6'），所述第七晶 體管07'）包括第七柵極（g7'）、第七源極（s7'）、第七漏極（d7'），所述第六柵極（g6'） 輸入第m-2級高頻時鐘信號（CK(m-2))，所述第六漏極（d6'）與第七源極（s7'）電性連接 于第一電路點(diǎn)（D(N))，所述第一電路點(diǎn)（D(N))為第六晶體管（T6'）的輸入端，所述第六源 極（s6'）作為上拉補(bǔ)償模塊的輸出端電性連接于柵極信號點(diǎn)（Q(N))，所述第七柵極（g7'） 輸入直流控制信號源（DC)，所述第七漏極（d7'）電性連接于第N-2級水平掃描線（G(N-2)) 或第N-2級下傳信號（ST(N-2))。
7. 如權(quán)利要求6所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述直流 控制信號源（DC)控制上拉補(bǔ)償模塊的關(guān)閉和開啟，在2D模式下直流控制信號源（DC)提供 一個正向的高電位打開上拉補(bǔ)償模塊，在3D模式下直流控制信號源（DC)提供一個負(fù)向的 低電位關(guān)閉上拉補(bǔ)償模塊。
8. 如權(quán)利要求6所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述柵極 驅(qū)動電路采用的信號傳遞方式是第N-4級水平掃描線（G(N-4))傳遞給第N級水平掃描線 (G(N))，或第N-4級下傳信號（ST(N-4))傳遞給第N級下傳信號（ST(N));所述第六晶體管 (T6'）與第七晶體管（T7'）均為薄膜晶體管。
9. 如權(quán)利要求1所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，上拉補(bǔ) 償模塊包括第六晶體管（T6"）與第七晶體管（T7"），并增加一條直流控制信號源（DC);所 述第六晶體管（T6"）包括第六柵極（g6"）、第六源極（s6"）、第六漏極（d6"），所述第七晶 體管（T7"）包括第七柵極（g7"）、第七源極（s7"）、第七漏極（d7"）；所述第六柵極（g6"） 輸入直流控制信號源（DC)，所述第六漏極（d6"）與第七源極（s7"）電性連接于第一電路點(diǎn) (D(N))，所述第一電路點(diǎn)（D(N))為第六晶體管（T6"）的輸入端；所述第六源極（s6"）作為 上拉補(bǔ)償模塊的輸出端電性連接于柵極信號點(diǎn)（Q(N))，所述第七柵極（g7"）輸入第m-2級 高頻時鐘信號（CK(m-2))，所述第七漏極（d7"）電性連接于第N-2級水平掃描線（G(N-2)) 或第N-2級下傳信號（ST (N-2))。
10. 如權(quán)利要求9所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述直 流控制信號源（DC)控制上拉補(bǔ)償模塊的關(guān)閉和開啟，在2D模式下直流控制信號源（DC)提 供一個正向的高電位打開上拉補(bǔ)償模塊，在3D模式下直流控制信號源（DC)提供一個負(fù)向 的低電位關(guān)閉上拉補(bǔ)償模塊。
11. 如權(quán)利要求9所述的應(yīng)用于2D-3D信號設(shè)置的柵極驅(qū)動電路，其特征在于，所述柵 極驅(qū)動電路采用的信號傳遞方式是第N-4級水平掃描線（G(N-4))傳遞給第N級水平掃描 線（G(N))，或第N-4級下傳信號（ST(N-4))傳遞給第N級下傳信號（ST(N));所述第六晶體 管（T6"）與第七晶體管（T7"）均為薄膜晶體管。
【文檔編號】G09G3/36GK104091577SQ201410337587
【公開日】2014年10月8日 申請日期:2014年7月15日 優(yōu)先權(quán)日:2014年7月15日
【發(fā)明者】戴超 申請人:深圳市華星光電技術(shù)有限公司