用于共同驅(qū)動?xùn)艠O和公共電極的goa單元、驅(qū)動電路及陣列的制作方法
【專利摘要】本發(fā)明公開了一種用于柵極和公共電極的驅(qū)動電路、陣列基板及顯示器件。該驅(qū)動電路包括：觸發(fā)器；第一選擇輸入電路；第二選擇輸入電路，用以在不同的時序下將公共電極高電平輸入和柵極高電平輸入分別選通至所述觸發(fā)器的時鐘端以將觸發(fā)輸出端上的電壓上拉；第三選擇輸入電路，以選擇第n+1和第n+4柵線上的信號作為觸發(fā)器的復(fù)位信號；第四選擇輸入電路，用以在第n+1和第n+4柵線的控制下將柵極低電平輸入或者公共電極低電平輸入分別選通至觸發(fā)器的低電平輸入端以將其上的電壓下拉；選擇輸出電路，用以在不同脈沖時序下選擇輸出柵極或者公共電極驅(qū)動信號。根據(jù)本發(fā)明，由于COM電壓輸出與GATE輸出同步，并與柵極電壓變化方向相反，因此有效地抵消了feed?through電壓。
【專利說明】用于共同驅(qū)動?xùn)艠O和公共電極的GOA單元、驅(qū)動電路及陣列
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，具體說，涉及一種用于共同驅(qū)動?xùn)艠O和公共電極的GOA單元、驅(qū)動電路及陣列。
【背景技術(shù)】
[0002]GOA技術(shù)即Gate Driver on Array (陣列基板柵極驅(qū)動)是直接將柵極驅(qū)動電路(Gate Driver ICs)制作在陣列基板Array上,來代替由外接娃晶片制作的一種技術(shù)。該技術(shù)的應(yīng)用可直接將柵極驅(qū)動電路做在面板周圍，從而減少了制作程序，并且降低了產(chǎn)品成本。此外，還提高了 TFT-LCD面板的高集成度，使面板更薄型化。
[0003]但是在二階驅(qū)動原理中，有各種不同的feed through電壓。其中，影響最大的是經(jīng)由Cgd所產(chǎn)生的feed through電壓。因此，在二階驅(qū)動時需要調(diào)整公共電極的電壓，從而改進(jìn)灰階品質(zhì)。
[0004]當(dāng)公共電極Com采用直流驅(qū)動時,經(jīng)過Cgd的Feed through電壓為:
[0005](Vg_high - Vg_low)*Cgd/(Cgd+Clc+Cs)，
[0006]其中,Vg_high與Vg_low分別為柵極驅(qū)動電路走線打開與關(guān)閉的電壓，Cgd、Clc和Cs分別為TFT寄生電容、液晶電容和存儲電容。
[0007]由于feed through電壓主要為TFT關(guān)閉時柵極電壓的變化通過寄生電容Cgd對像素電壓的拉低而造成的。無論像素電壓的極性為正還是為負(fù)，feed through電壓都是對像素電壓的負(fù)向拉動。
[0008]現(xiàn)有技術(shù)中，可以通過對公共電極的電壓進(jìn)行補償?shù)姆椒▉頊p小feed through電壓的影響。但由于Clc并非是一個固定的參數(shù)，因此無法通過調(diào)整公共電極的驅(qū)動電壓來消除feed through的影響,從而導(dǎo)致改進(jìn)影像品質(zhì)的目的不易達(dá)成。
[0009]目前，需要提供一種簡單可行的GOA電路設(shè)計來實現(xiàn)feed through電壓的減小甚至消除從而提高顯示器的灰階質(zhì)量。

【發(fā)明內(nèi)容】

[0010]為了解決上述技術(shù)問題，本發(fā)明提供了一種用于共同驅(qū)動?xùn)艠O和公共電極的GOA單元，其包括:
[0011]觸發(fā)器，其包括輸入端、時鐘端、復(fù)位端、低電平輸入端和觸發(fā)輸出端；
[0012]第一選擇輸入電路，包括并聯(lián)的兩個反相截止的二極管，所述二極管的陽極分別與第η-l和第η+2柵線輸出連接，所述二極管的陰極作為輸出與所述輸入端連接，以選擇第η-l和第η+2柵線中的電平信號或邊沿信號作為所述觸發(fā)器的激勵輸入；
[0013]第二選擇輸入電路，其輸出與所述時鐘端連接，并包括四個相同周期異步工作的時鐘脈沖輸入、以及公共電極高電平輸入和柵極高電平輸入，用以在不同的時序下將公共電極高電平輸入和柵極高電平輸入分別選通至所述觸發(fā)器的時鐘端以將觸發(fā)輸出端上的電壓上拉；
[0014]第三選擇輸入電路，包括并聯(lián)的兩個反相截止的二極管，所述二極管的陽極分別與第η+1和第η+4柵線輸出連接，所述二極管的陰極作為輸出與所述復(fù)位端連接，以選擇第η+1和第η+4柵線上的電平信號或者邊沿信號作為所述觸發(fā)器的復(fù)位信號；
[0015]第四選擇輸入電路，其輸出與所述低電平輸入端連接，用以在所述第η+1和第η+4柵線的控制下將柵極低電平輸入或者公共電極低電平輸入分別選通至所述觸發(fā)器的低電平輸入端以將其上的電壓下拉；
[0016]選擇輸出電路，其輸入連接在所述觸發(fā)輸出端上，用以在四個相同周期異步工作的時鐘脈沖中的兩個脈沖時序下選擇輸出柵極驅(qū)動信號或者輸出公共電極驅(qū)動信號。這兩個脈沖時序相差四分之三工作周期。
[0017]根據(jù)本發(fā)明的一個實施例，所述反相截止的二極管為由MOS管或TFT管構(gòu)成的二極管等效電路，其中，MOS管或TFT管柵極與源極連接作為所述陽極，漏極作為所述陰極。
[0018]根據(jù)本發(fā)明的一個實施例，第η-l和第η+2柵線中的電平信號或邊沿信號為低電平信號或下降沿信號，第η+1和第η+4柵線上的電平信號或者邊沿信號為高電平信號或上升沿信號。
[0019]根據(jù)本發(fā)明的一個實施例，四個相同周期異步工作的時鐘脈沖輸入在相位上依次相差四分之一工作周期。
[0020]根據(jù)本發(fā)明的一個實施例，所述GOA單元電路輸出的公共電極驅(qū)動信號與第n+3柵線上的信號同步。
[0021 ] 根據(jù)本發(fā)明的一個實施例，所述第二選擇輸入電路包括四個TFT晶體管，其中，兩個TFT晶體管源漏極相連，兩個柵極分別由第二時鐘脈沖輸入和第三時鐘脈沖輸入控制，用以接入柵極高電平輸入；
[0022]另兩個TFT晶體管源漏極相連，兩個柵極分別由第一時鐘脈沖輸入和第四時鐘脈沖輸入控制，用以接入公共電極高電平輸入。
[0023]根據(jù)本發(fā)明的一個實施例，所述第四選擇輸入電路包括兩個TFT晶體管，其中柵極分別與第η+1和第η+4柵線的輸出連接，源極分別對應(yīng)與柵極低電平輸入和公共電極低電平輸入連接。
[0024]根據(jù)本發(fā)明的一個實施例，所述選擇輸出電路包括兩個TFT晶體管，其中兩個柵極分別由第三時鐘脈沖輸入和第一時鐘脈沖輸入控制，兩個源極共同連接到觸發(fā)輸出端，以在不同時序下分別輸出第η柵線輸出和第n+3公共電極線輸出。
[0025]根據(jù)本發(fā)明的一個方面，還提供了一種顯示面板驅(qū)動電路，其包括若干如上所述的任一種GOA單元，其中，所述GOA單元按照以下方式級聯(lián):
[0026]第η-l柵線輸出和第η+2柵線輸出分別作為本級GOA單元的觸發(fā)信號，第η+1柵線輸出和第η+4柵線輸出分別作為本級GOA單兀的復(fù)位信號，四條時鐘線分別與本級GOA單元的第二選擇輸入電路上的時鐘脈沖輸入連接，以提供周期相同但具有相位差的時鐘信號，并在不同時鐘脈沖下將柵極高電平輸入和公共電極高電平輸入分別選通以輸出相應(yīng)的上拉電壓；
[0027]其中，本級GOA單元的輸出為第η柵線輸出和第n+3公共電極線輸出。
[0028]根據(jù)本發(fā)明的另一個方面，還提供了一種其上形成有如上所述的驅(qū)動電路的陣列，其包括:
[0029]橫向并行的柵線和公共電極線；
[0030]縱向并行的時鐘輸入線、柵極高低電平輸入線、公共電極高低電平輸入線，其中，柵線與公共電極線的輸出在級聯(lián)位置上相差3個，或者說，時序上相差四分之三個工作周期。
[0031]根據(jù)本發(fā)明，由于COM電壓的輸出與GATE的輸出同步，并且在方向上與柵極電壓的變化方向相反，因此有效地抵消了 feed through電壓，從而改進(jìn)了顯示器的灰階品質(zhì)。
[0032]本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
【專利附圖】

【附圖說明】
[0033]附圖用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實施例共同用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0034]圖1顯示了現(xiàn)有技術(shù)中公共電極驅(qū)動采用直流驅(qū)動的電壓波形，其中，公共電極上形成有存儲電容Cs (Cs on Com)；
[0035]圖2顯示了現(xiàn)有技術(shù)中采用的GOA單元的內(nèi)部電路圖；
[0036]圖3顯示了現(xiàn)有技術(shù)中將GOA單元級聯(lián)的形成柵極二階驅(qū)動的電路原理圖；
[0037]圖4為現(xiàn)有技術(shù)中柵極驅(qū)動電路的脈沖時序圖；
[0038]圖5顯示了根據(jù)本發(fā)明原理的公共電極驅(qū)動電路與柵極驅(qū)動電路同步工作的電壓波形；
[0039]圖6顯示了根據(jù)本發(fā)明一個實施例在GOA單元中還集成了公共電極驅(qū)動輸出的內(nèi)部電路圖；以及
[0040]圖7顯示了采用本發(fā)明的驅(qū)動電路產(chǎn)生的驅(qū)動脈沖序列圖。
【具體實施方式】
[0041]以下將結(jié)合附圖及實施例來詳細(xì)說明本發(fā)明的實施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0042]圖1-圖4顯示的是現(xiàn)有技術(shù)中的GOA驅(qū)動電路以及其產(chǎn)生的脈沖時序圖。從中
可以看出，公共電極COM上的電壓為直流電壓。各條柵線(Gatel，Gate2，Gate3，......)上
的電壓脈沖在兩個相反的時鐘序列的作用下依次出現(xiàn)。掃描完所有的柵線的時間長度為一幀，該時間長度也是各個柵線上脈沖的周期。由于采用交錯的兩個時鐘進(jìn)行觸發(fā)控制，柵線上正脈沖的寬度與時鐘寬度相同。
[0043]進(jìn)一步地，如圖1所示為同一時刻上各個線上出現(xiàn)的電壓波形情況。101表示柵極驅(qū)動電壓脈沖，102表示源極驅(qū)動電壓脈沖，103表示像素電極上的電壓，104指示源極電壓與像素電壓的差，該差值相當(dāng)于feed through電壓。為了消除該feed through電壓,可以對原先的COM電壓106進(jìn)行修正，修正后的COM電壓用107指示。修正量與feed throug電壓值相同。但是COM直流驅(qū)動，修正電壓不容易。
[0044]在現(xiàn)有技術(shù)中，如圖3所示，該驅(qū)動電路由單邊布置了 GOA單元構(gòu)成。這些GOA單元級聯(lián)以便能夠在其各個輸出上形成如圖4所示的脈沖序列。圖2進(jìn)一步詳細(xì)地顯示了GOA單元內(nèi)部的電路。
[0045]如圖2所示，該GOA單元實質(zhì)上為一觸發(fā)器。其包括4個TFT開關(guān)管，和I個電容。其中TFTl為驅(qū)動開關(guān)晶體管，TFT2和TFT3為復(fù)位開關(guān)晶體管，TFT4為預(yù)充電開關(guān)晶體管。Cb為TFTl的電位保持電容，主要由TFT4控制。傳統(tǒng)的GOA驅(qū)動需要四個控制信號，即時鐘信號Clk、輸入信號、復(fù)位信號Reset以及柵極輸出低電位Vss。時鐘信號為柵線輸出的上拉信號。
[0046]如圖3所示為現(xiàn)有技術(shù)中將GOA單元級聯(lián)的形成單邊柵極二階驅(qū)動的電路原理圖。前一 GOA單元的輸出作為本GOA單元的觸發(fā)信號，下一 GOA單元的輸出作為本GOA單元的復(fù)位信號。時鐘信號采用兩個(Vclk_A，Vclk_B)，分別用于奇數(shù)行的GOA單元和偶數(shù)行的GOA單元。柵線輸出電位Vss決定柵線上輸出脈沖的高度或者說是幅度。
[0047]如上所述,這些均沒有涉及到對COM電壓的調(diào)整,從而消除feed through電壓。
[0048]以下介紹本發(fā)明鑒于上述原理如何調(diào)整COM電壓。如上所述，其所需的COM電壓變化量已經(jīng)得知，即相當(dāng)于feed through電壓。因此，獲得如圖5所示的時序。與圖1類似，501表不柵極驅(qū)動電壓脈沖,502表不源極驅(qū)動電壓脈沖,503表不像素電極上的電壓，506表不COM電壓驅(qū)動信號。由圖可知,在這種情況下，feed through在理論上就完全被COM電壓的變化量消除了。
[0049]按照這個思想設(shè)計GOA驅(qū)動電路。該驅(qū)動電路的核心GOA單元如圖6所示。
[0050]GOA單元的輸出用于共同驅(qū)動?xùn)艠O和公共電極。其主要由觸發(fā)器602及一些外圍電路構(gòu)成。該觸發(fā)器包括輸入端1、時鐘端2、復(fù)位端3、低電平輸入端4和觸發(fā)輸出端5。
[0051]為了能夠使公共電極驅(qū)動與柵極驅(qū)動共用該觸發(fā)器，該GOA單元還包括第一選擇輸入電路603。其包括并聯(lián)的兩個反相截止的二極管。二極管的陽極分別與第η-l和第η+2柵線G[n-1]和G[n+2]輸出連接，二極管的陰極作為輸出與輸入端I連接，以選擇第n_l和第η+2柵線G[n-1]和G[n+2]中的電平信號或邊沿信號作為觸發(fā)器602的激勵輸入。
[0052]如圖6所示，該GOA單元還包括第三選擇輸入電路604。其同樣也可由并聯(lián)的兩個反相截止的二極管構(gòu)成。其中，與上類似，二極管的陽極分別與第η+1和第η+4柵線輸出G[n+1]和G[n+4]連接，二極管的陰極作為輸出與復(fù)位端3連接，以選擇第η+1和第η+4柵線G[n+1]和G[n+4]上的電平信號或者邊沿信號作為觸發(fā)器602的復(fù)位信號。
[0053]在本發(fā)明中，并如圖6所示，第η-l和第η+2柵線G[n-1]和G[n+2]中的電平信號或邊沿信號為低電平信號或下降沿信號，第η+1和第η+4柵線G[n+1]和G[n+4]上的電平信號或者邊沿信號為高電平信號或上升沿信號。
[0054]在圖6中，該二極管均采用由TFT管如T9-T12構(gòu)成的二極管等效電路，其中，TFT管的柵極與源極連接作為陽極，漏極作為陰極。當(dāng)然，本發(fā)明不限于此，還可以采用例如MOS管等來進(jìn)行等效設(shè)計。
[0055]本發(fā)明的GOA單元包括第二選擇輸入電路601。第二選擇輸入電路601的輸出與觸發(fā)器的時鐘端2連接，并包括四個相同周期異步工作的時鐘脈沖輸入ClkA，ClkB, ClkC,ClkD、以及公共電極高電平輸入Com_2和柵極高電平輸入Vgh，用以在不同的時序下將公共電極高電平輸入Com_2和柵極高電平輸入Vgh分別選通至觸發(fā)器602的時鐘端2，從而進(jìn)一步將觸發(fā)輸出端5上的電壓上拉，形成第η級柵極掃描脈沖輸出的高電平或者第n+3級公共電極脈沖的高電平。
[0056]具體地說，在一個實施例中，第二選擇輸入電路601可包括四個TFT晶體管，其中，兩個TFT晶體管T5，T6的源漏極相連，兩個柵極分別由第二時鐘脈沖輸入ClkB和第三時鐘脈沖輸入Clk?？刂?，用以接入柵極高電平輸入。而另兩個TFT晶體管T7，T8的源漏極相連，兩個柵極分別由第一時鐘脈沖輸入ClkA和第四時鐘脈沖輸入Clk11控制，用以接入公共電極高電平輸入。
[0057]優(yōu)選地是，四個相同周期異步工作的時鐘脈沖輸入ClkA，ClkB，Clkc, ClkD在相位上依次相差四分之一工作周期。這樣，輸出的柵線脈沖寬度和公共電極線脈沖寬度均為時鐘脈沖寬度的二分之一。
[0058]此外，GOA單元還包括第四選擇輸入電路605，其輸出與低電平輸入端4連接，用以在第η+1和第η+4柵線G [η+1]和G [η+4]的控制下將柵極低電平輸入或者公共電極低電平輸入分別選通至觸發(fā)器602的低電平輸入端4以將其上的電壓下拉，形成第η級柵極掃描脈沖輸出的低電平或者第n+3級公共電極脈沖的低電平。
[0059]在一個實施例中,第四選擇輸入電路605優(yōu)選包括兩個TFT晶體管T13, T14,其中柵極分別與第η+1和第η+4柵線的輸出G[n+1]和G[n+4]連接，源極分別對應(yīng)與柵極低電平輸入Vss和公共電極低電平輸入Com_l連接。
[0060]GOA單元的選擇輸出電路606，其輸入連接在觸發(fā)輸出端5上，用以在四個相同周期異步工作的時鐘脈沖中的兩個脈沖時序下選擇輸出柵極驅(qū)動信號或者輸出公共電極驅(qū)動信號。這兩個脈沖時序相差四分之三工作周期，因此柵極驅(qū)動信號比公共電極驅(qū)動信號早出現(xiàn)三個柵線脈沖寬度的時間。
[0061]如圖6所示，第η級GOA單元電路輸出的公共電極驅(qū)動信號C[n+3]與第n+3柵線G[n+3]上的信號同步。
[0062]在一個實施例中，選擇輸出電路606優(yōu)選包括兩個TFT晶體管T15，T16，其中兩個柵極分別由第三時鐘脈沖輸入Clk。和第一時鐘脈沖輸入ClkA控制，兩個源極共同連接到觸發(fā)輸出端5,以在不同時序下分別輸出第η柵線輸出G[n]和第n+3公共電極線輸出C[n+3]。
[0063]如圖7所示，為根據(jù)本發(fā)明的原理構(gòu)造的驅(qū)動電路級聯(lián)后產(chǎn)生的脈沖時序圖。
[0064]在圖中可以看出，四個相同周期異步工作的時鐘脈沖相位上相差四分之一工作周期。在柵線Gatel上出現(xiàn)脈沖的時候，Coml上也出現(xiàn)了脈沖，從而實現(xiàn)了柵極驅(qū)動和公共電極驅(qū)動的同步工作。
[0065]根據(jù)本發(fā)明的一方面，還提供了一種顯示面板驅(qū)動電路，其包括若干個如上所述的GOA單元，其中，GOA單元按照以下方式級聯(lián):
[0066]第η-l柵線輸出G[n_l]和第η+2柵線輸出G[n+2]分別作為本級GOA單兀的觸發(fā)信號，第η+1柵線輸出G[n+1]和第η+4柵線輸出G[n+4]分別作為本級GOA單兀的復(fù)位信號，四條時鐘線分別與本級GOA單元的第二選擇輸入電路上的時鐘脈沖輸入ClkA，ClkB，Clkc, Clk11連接，以提供周期相同但具有相位差的時鐘信號，并在不同時鐘脈沖下將柵極高電平輸入和公共電極高電平輸入分別選通以輸出相應(yīng)的上拉電壓；
[0067]其中，本級GOA單元的輸出為第η柵線輸出G[η]和第n+3公共電極線輸出C[n+3]。[0068]本發(fā)明還提供了一種其上形成有如上所述的驅(qū)動電路的陣列基板，其包括:
[0069]橫向并行的柵線和公共電極線；
[0070]縱向并行的時鐘輸入線、柵極高低電平輸入線、公共電極高低電平輸入線，其中，柵線與公共電極線的輸出在級聯(lián)位置上相差3個，或者說，時序上相差四分之三個工作周期。
[0071]雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬【技術(shù)領(lǐng)域】內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種用于共同驅(qū)動?xùn)艠O和公共電極的GOA單元，其特征在于，包括: 觸發(fā)器(602)，其包括輸入端(I)、時鐘端(2)、復(fù)位端(3)、低電平輸入端(4)和觸發(fā)輸出端(5)； 第一選擇輸入電路(603)，包括并聯(lián)的兩個反相截止的二極管(T9，Tltl),所述二極管的陽極分別與第η-l和第η+2柵線輸出連接，所述二極管的陰極作為輸出與所述輸入端(I)連接，以選擇第η-l和第η+2柵線中的電平信號或邊沿信號作為所述觸發(fā)器(602)的激勵輸A ； 第二選擇輸入電路(601)，其輸出與所述時鐘端(2)連接，并包括四個相同周期異步工作的時鐘脈沖輸入(ClkA，ClkB，Clkc, ClkD)、以及公共電極高電平輸入(Com_2)和柵極高電平輸入(Vgh)，用以在不同的時序下將公共電極高電平輸入(Com_2 )和柵極高電平輸入(Vgh)分別選通至所述觸發(fā)器(602)的時鐘端(2)以將觸發(fā)輸出端(5)上的電壓上拉； 第三選擇輸入電路(604)，包括并聯(lián)的兩個反相截止的二極管(Tn，T12),所述二極管的陽極分別與第η+1和第η+4柵線輸出連接，所述二極管的陰極作為輸出與所述復(fù)位端(3)連接，以選擇第η+1和第η+4柵線上的電平信號或者邊沿信號作為所述觸發(fā)器(602)的復(fù)位信號; 第四選擇輸入電路(605)，其輸出與所述低電平輸入端(4)連接，用以在所述第η+1和第η+4柵線的控制下將柵極低電平輸入或者公共電極低電平輸入分別選通至所述觸發(fā)器(602)的低電平輸入端(4)以將其上的電壓下拉； 選擇輸出電路(606)，其輸入連接在所述觸發(fā)輸出端(5)上，用以在四個相同周期異步工作的時鐘脈沖中的兩個脈沖時序下選擇輸出柵極驅(qū)動信號或者輸出公共電極驅(qū)動信號。
2.如權(quán)利要求1所述的GOA單元，其特征在于，所述反相截止的二極管(T9，Tltl)為由MOS管或TFT管構(gòu)成的二極管等效電路，其中，MOS管或TFT管柵極與源極連接作為所述陽極，漏極作為所述陰極。
3.如權(quán)利要求1所述的GOA單元，其特征在于，第η-l和第η+2柵線中的電平信號或邊沿信號為低電平信號或下降沿信號，第η+1和第η+4柵線上的電平信號或者邊沿信號為高電平信號或上升沿信號。
4.如權(quán)利要求1所述的GOA單元，其特征在于，四個相同周期異步工作的時鐘脈沖輸入(ClkA，ClkB，Clkc, ClkD)在相位上依次相差四分之一工作周期。
5.如權(quán)利要求1-4中任一項所述的GOA單元，其特征在于，所述GOA單元電路輸出的公共電極驅(qū)動信號與第n+3柵線上的信號同步。
6.如權(quán)利要求5所述的GOA單元，其特征在于，所述第二選擇輸入電路(601)包括四個TFT晶體管，其中，兩個TFT晶體管源漏極相連，兩個柵極分別由第二時鐘脈沖輸入(ClkB)和第三時鐘脈沖輸入(Clk。)控制，用以接入柵極高電平輸入； 另兩個TFT晶體管源漏極相連，兩個柵極分別由第一時鐘脈沖輸入(ClkA)和第四時鐘脈沖輸入(Clk11)控制，用以接入公共電極高電平輸入。
7.如權(quán)利要求5所述的GOA單元，其特征在于，所述第四選擇輸入電路(605)包括兩個TFT晶體管，其中柵極分別與第η+1和第η+4柵線的輸出連接，源極分別對應(yīng)與柵極低電平輸入(Vss)和公共電極低電平輸入(Com_l)連接。
8.如權(quán)利要求5所述的GOA單元，其特征在于，所述選擇輸出電路(606)包括兩個TFT晶體管，其中兩個柵極分別由第三時鐘脈沖輸入(Clk。)和第一時鐘脈沖輸入(ClkA)控制，兩個源極共同連接到觸發(fā)輸出端(5)，以在不同時序下分別輸出第η柵線輸出和第n+3公共電極線輸出，其中，這兩個脈沖時序相差四分之三工作周期。
9.一種驅(qū)動電路，其特征在于，包括若干如權(quán)利要求1-8中任一項所述的GOA單元，其中，所述GOA單元按照以下方式級聯(lián): 第η-l柵線輸出和第η+2柵線輸出分別作為本級GOA單兀的觸發(fā)信號，第η+1柵線輸出和第η+4柵線輸出分別作為本級GOA單元的復(fù)位信號，四條時鐘線分別與本級GOA單元的第二選擇輸入電路上的時鐘脈沖輸入(ClkA，ClkB，Clkc, ClkD)連接，以提供周期相同但具有相位差的時鐘信號，并在不同時鐘脈沖下將柵極高電平輸入和公共電極高電平輸入分別選通以輸出相應(yīng)的上拉電壓； 其中，本級GOA單元的輸出為第η柵線輸出和第n+3公共電極線輸出。
10.一種其上形成有如權(quán)利要求9所述的驅(qū)動電路的陣列，包括: 橫向并行的柵線和公共電極線； 縱向并行的時鐘輸入 線、柵極高低電平輸入線、公共電極高低電平輸入線，其中，柵線與公共電極線的輸出在級聯(lián)位置上相差3個級，或時序上相差四分之三個工作周期。
【文檔編號】G09G3/36GK103928005SQ201410040824
【公開日】2014年7月16日 申請日期:2014年1月27日 優(yōu)先權(quán)日:2014年1月27日
【發(fā)明者】徐向陽 申請人:深圳市華星光電技術(shù)有限公司