專利名稱：一種像素電路、顯示裝置及其驅(qū)動方法
技術(shù)領(lǐng)域：
本申請涉及顯示器件技術(shù)領(lǐng)域，尤其涉及一種像素電路、顯示裝置及其顯示裝置的驅(qū)動方法。
背景技術(shù)：
有機(jī)發(fā)光二極管(0LED Organic Light-Emitting Diode)顯示因具有高亮度、高發(fā)光效率、寬視角和低功耗等優(yōu)點(diǎn)，近年來被人們廣泛研究，并迅速應(yīng)用到新一代的顯示當(dāng)中。OLED顯示的驅(qū)動方式可以為無源矩陣驅(qū)動(PMOLED :Passive Matrix 0LED)和有源矩陣驅(qū)動(AMOLED=Active Matrix 0LED)兩種。無源矩陣驅(qū)動雖然成本低廉，但是存在交叉串?dāng)_現(xiàn)象不能實(shí)現(xiàn)高分辨率的顯示，且無源矩陣驅(qū)動電流大，降低了 OLED的使用壽命。相比之下，有源矩陣OLED驅(qū)動方式在每個像素上設(shè)置數(shù)目不同的晶體管作為電流源，避免了 交叉串?dāng)_，所需的驅(qū)動電流較小，功耗較低，使OLED的壽命增加，可以實(shí)現(xiàn)高分辨的顯示。傳統(tǒng)的AMOLED像素電路是簡單的兩TFT結(jié)構(gòu)，如圖I所示，該像素電路包括開關(guān)晶體管T2、電容Cs、驅(qū)動晶體管Tl和發(fā)光件0LED。開關(guān)晶體管T2響應(yīng)來自第一掃描控制線VSCAN[η]的控制信號采樣來自數(shù)據(jù)線VDATA [m]的數(shù)據(jù)信號。該電容Cs在T2關(guān)斷后保存所采樣的數(shù)據(jù)信號電壓。該驅(qū)動晶體管Tl在給定的發(fā)光期間根據(jù)該電容Cs所保留的輸入電壓來供應(yīng)輸出電流。發(fā)光件OLED通過來自驅(qū)動晶體管Tl的輸出電流來發(fā)出其亮度與數(shù)據(jù)信號相稱的光。根據(jù)晶體管的電壓電流公式，驅(qū)動晶體管Tl流過的電流可以表示為
_4] “二咢rss-rj2 ⑴
mei-f其中，Ids為漏極流向源極的漏極電流，μ n為TFT器件的有效遷移率，Cm為TFT器件單位面積的柵電容，W、L分別為TFT器件的有效溝道寬度和溝道長度，Vgs為TFT器件的柵源電壓，Vth為TFT器件的閾值電壓。這種電路雖然結(jié)構(gòu)簡單，但是不能補(bǔ)償TFT閾值電壓漂移的問題。當(dāng)Vth發(fā)生漂移時，根據(jù)公式(I)驅(qū)動電流Ids就會改變，并且面板上不同的像素因偏置電壓的不同漂移情況也不一樣，這樣就會造成面板顯示的不均勻性。因此，就目前來說，為了解決TFT的Vth漂移帶來的問題，不管AMOLED像素電路采用的工藝是多晶硅(Poly-Si)技術(shù)，非晶硅(a-Si)技術(shù)還是氧化物半導(dǎo)體技術(shù)，其在構(gòu)成像素電路時都需要提供閾值電壓補(bǔ)償機(jī)制。目前出現(xiàn)了很多提供補(bǔ)償?shù)南袼仉娐?，這些電路可以分為兩類電流驅(qū)動型像素電路和電壓驅(qū)動型像素電路。電流驅(qū)動型像素電路主要采用電流鏡或者電流源將數(shù)據(jù)電流按一定比例復(fù)制為驅(qū)動電流的方式來點(diǎn)亮發(fā)光件。由于OLED是電流型器件，因此采用電流驅(qū)動型電路可以很精確的補(bǔ)償閾值電壓的漂移和遷移率的不同。但是在實(shí)際應(yīng)用時，由于數(shù)據(jù)線上的寄生電容效應(yīng)，數(shù)據(jù)電流的建立需要較長的時間，這個問題在小電流的情況下更加突出，嚴(yán)重影響了電路的驅(qū)動速度。電壓驅(qū)動型像素電路相對于電流驅(qū)動型像素電路有很快的充放電速度，可以滿足大面積、高分辨顯示的需要。但是，許多電壓驅(qū)動型像素電路在補(bǔ)償閾值電壓的漂移時，引入了多條掃描線，這使得電路對外部的驅(qū)動IC要求較高。圖2為能夠?yàn)閂th漂移提供補(bǔ)償?shù)南袼仉娐?，圖3為圖2所示像素電路相關(guān)時序圖。如圖2所示，除了一條數(shù)據(jù)線(VDATA[m])和一條柵極掃描線(VSCAN2 [η])外，此電路還增加了兩條柵極掃描線(VSCAN1 [η]和VSCAN3 [η])，這就增加了外圍柵極驅(qū)動電路的成本，并且，電路在一個行時間中要完成預(yù)充電和閾值提取兩項(xiàng)功能，這在高分辨率或高幀頻顯示裝置中，會隨著像素行時間的減少，使得閾值提取的精度受到限制；此外，電路第一晶體管(Tl)處于常開狀態(tài)，且柵極電壓比較高(大于電源電壓VDD)，其Vth的漂移也會對最終驅(qū)動電流造成很大影響?？紤]以上因素，一個既能精確補(bǔ)償TFT的Vth漂移，又不增加外圍柵極驅(qū)動電路的數(shù)目而且能夠用于高分辨率或者高幀頻顯示的像素驅(qū)動電路將會有很明顯的優(yōu)勢。

發(fā)明內(nèi)容
本申請?zhí)峁┮环N像素電路及其顯示裝置，在盡量不增加外圍柵極驅(qū)動模塊數(shù)目的 前提下能夠精確補(bǔ)償像素電路的閾值電壓漂移，并且每行像素驅(qū)動過程中盡可能少占用數(shù)據(jù)線，以用于高分辨率或高幀頻顯示中。根據(jù)本申請的第一方面，提供一種像素電路，包括編程模塊，用于在第一掃描控制線的控制下從數(shù)據(jù)線接收視頻信號，并傳遞給電容模塊；閾值電壓提取模塊，用于在第一電源線的控制下提取驅(qū)動模塊的閾值電壓信息并將其存儲到電容模塊中；電容模塊，用于存儲閾值電壓信息以及接收編程模塊的視頻信號并將兩者疊加形成驅(qū)動電壓，提供給驅(qū)動模塊；驅(qū)動模塊，用于接收電容模塊提供的驅(qū)動電壓，并在第二電源線的控制下產(chǎn)生驅(qū)動電流以使發(fā)光件發(fā)光。根據(jù)本申請的第二方面，提供一種顯示裝置，包括面板，所述面板包括由多個像素構(gòu)成的二維像素陣列，以及與多個像素相連的第一方向的多條柵極掃描線和第二方向的多條數(shù)據(jù)線，其中，所述像素為如上所述的像素電路；數(shù)據(jù)驅(qū)動電路，用于給所述數(shù)據(jù)線提供視頻信號；柵極驅(qū)動電路，用于給所述柵極掃描線提供驅(qū)動信號；布置在第一方向的提供控制信號和驅(qū)動電壓的第一電源線和第二電源線。根據(jù)本申請的第三方面，還提供一種驅(qū)動方法，所述驅(qū)動方法為分組驅(qū)動，用于驅(qū)動顯示裝置，所述顯示裝置包括數(shù)據(jù)驅(qū)動電路、柵極驅(qū)動電路、具有由多個像素構(gòu)成的二維像素陣列的面板、以及分別與每組像素相連的第一電源線和第二電源線，所述面板還包括與多個像素相連的第一方向的多條柵極掃描線和第二方向的多條數(shù)據(jù)線，所述像素采用如上所述的像素電路，所述數(shù)據(jù)驅(qū)動電路用于給所述數(shù)據(jù)線提供視頻信號，所述柵極驅(qū)動電路用于給所述柵極掃描線提供驅(qū)動信號；所述分組驅(qū)動首先將所述顯示裝置中的二維像素陣列在所述第一方向上分為K組，K為自然數(shù)，每一組有Ν/Κ行像素，N為所述柵極掃描線的總條數(shù)，Ν/Κ為整數(shù)，每一組像素分別共用所述第一電源線和第二電源線，而不同的組則分別采用不同的第一電源線和第二電源線。對于面板中的某一組，其組內(nèi)所有像素的驅(qū)動過程是同步的，包括初始化階段，第二晶體管和第三晶體管由第一電源線保持在導(dǎo)通狀態(tài)，并且使驅(qū)動晶體管柵極連接到參考電位，與此同時，第二電源線變?yōu)榈碗娖讲⑼ㄟ^驅(qū)動晶體管將此低電平傳遞到驅(qū)動晶體管的源極；閾值提取階段，第二電源線變?yōu)楦唠娖?，開始通過驅(qū)動晶體管給其源極充電，直至驅(qū)動晶體管截止，第一電源線保持為高電平；編程階段，第二晶體管和第三晶體管由第一電源線保持在截止?fàn)顟B(tài)，第二電源線的信號變?yōu)槭拱l(fā)光元件不導(dǎo)通的電平值，并且組內(nèi)所有第一晶體管由第一掃描控制線按照所述第一方向依次保持在導(dǎo)通狀態(tài)，與此同時，傳播到數(shù)據(jù)線上的數(shù)據(jù)被寫入第一電容元件，然后第一晶體管又被依次保持在不導(dǎo)通狀態(tài)；發(fā)光階段，第一電源線和第一掃描控制線的信號都為低電平，第二電源線變?yōu)楦唠娖?，并作為電壓源給驅(qū)動晶體管提供驅(qū)動電流。本申請的有益效果是由于閾值提取和視頻信號編程由不同的控制線控制，不相互依賴，所以可以有充分的時間進(jìn)行閾值提取操作，以實(shí)現(xiàn)更高的補(bǔ)償精確性。此外，本發(fā)明采用集中補(bǔ)償?shù)尿?qū)動方法，這種方法一方面可以通過分組來減少編程階段所占的幀時間，使發(fā)光件的發(fā)光時間增長，從而使本發(fā)明可以應(yīng)用于高分辨率顯示和高幀頻的顯示設(shè)備中；另一方面因?yàn)榧醒a(bǔ)償采用的是全局控制線，可以大大減少外圍柵極驅(qū)動電路模塊數(shù)目，可以降低成本，提高成品率。



圖I示例性的描述了無補(bǔ)償兩TFT像素電路；圖2示例性的描述了有補(bǔ)償?shù)碾妷盒拖袼仉娐?；圖3示例性的描述了圖2所示電路的驅(qū)動時序圖；圖4示例性的描述了本申請實(shí)施例一的顯示裝置結(jié)構(gòu)圖；圖5示例性的描述了本申請實(shí)施例一的像素電路結(jié)構(gòu)圖；圖6示例性的描述了圖5所示的像素電路時序圖；圖7示例性的描述了本申請實(shí)施例二的像素電路結(jié)構(gòu)圖；圖8示例性的描述了本申請實(shí)施例三的像素電路結(jié)構(gòu)圖；圖9示例性的描述了本申請實(shí)施例四的像素電路結(jié)構(gòu)圖；圖10示例性的描述了圖9所示的像素電路時序圖；圖11示例性的描述了圖9所示的像素電路采用并行驅(qū)動方式的時序圖；圖12示例性的描述了本申請實(shí)施例五的像素電路結(jié)構(gòu)具體實(shí)施例方式下面通過具體實(shí)施方式
結(jié)合附圖對本申請作進(jìn)一步詳細(xì)說明。實(shí)施例一圖4顯示的是本申請實(shí)施例一的顯示裝置的結(jié)構(gòu)圖。如圖4所示，顯示裝置包括像素陣列41、柵極驅(qū)動電路42、數(shù)據(jù)驅(qū)動電路43 ·、布置在第一方向的提供控制信號和驅(qū)動電壓的第一電源線VCOMP和第二電源線VDD等。其中，像素陣列41包括由柵極驅(qū)動電路42控制的掃描控制線VSCAN[1]、…、VSCAN[N]，由數(shù)據(jù)驅(qū)動電路43控制的數(shù)據(jù)線VDATA[I]、VDATA[2]、···, VDATA[M]，以及布置在掃描控制線和數(shù)據(jù)線之間交叉部分的像素電路Pixel [I] [I]……Pixel [N] [Μ](即該像素陣列為N行、M列，其中N、M均為正整數(shù))。一般地，像素陣列41中的同一行像素電路均連接到同一條掃描控制線，像素陣列中的同一列像素則連接到同一條數(shù)據(jù)線。數(shù)據(jù)驅(qū)動電路43用于將視頻信號通過數(shù)據(jù)線傳輸?shù)綄?yīng)的像素單元內(nèi)以實(shí)現(xiàn)圖像灰度。柵極驅(qū)動電路42用于產(chǎn)生掃描信號，并通過掃描控制線對像素陣列逐行掃描。第一電源線VCOMP和第二電源線VDD在采用不同的驅(qū)動方法時其與像素陣列41的連接方法也不同，此處則是作為全局線與每個像素相連接，而其他的一些連接關(guān)系則在相應(yīng)的像素電路結(jié)構(gòu)實(shí)施例給予闡述。盡管像素陣列是以NXM矩陣形式布置，但是為了圖示簡化，圖4所示的像素陣列只以2X3矩陣形式布置。首先對一些術(shù)語進(jìn)行說明。晶體管可以是場效應(yīng)晶體管(FET)或者雙極型晶體管(BJT)。當(dāng)晶體管為雙極型晶體管時，其控制極是指雙極型晶體管的基極，第一、二電流導(dǎo)通極分別指雙極型晶體管的集電極和發(fā)射極。當(dāng)晶體管為場效應(yīng)晶體管時，其控制極是指場效應(yīng)晶體管的柵極，第一、二電流導(dǎo)通極分別指場效應(yīng)晶體管的漏極和源極。顯示裝置中的晶體管通常為薄膜晶體管(TFT)，此時，晶體管的控制極是薄膜晶體管的柵極，第一、二電流導(dǎo)通極分別指薄膜晶體管的漏極和源極。圖5描述的是本申請實(shí)施例一的像素電路結(jié)構(gòu)，包括編程模塊51、閾值電壓提取 模塊53、驅(qū)動模塊54、電容模塊52以及發(fā)光件。實(shí)施例中以發(fā)光件為有機(jī)發(fā)光二極管OLED為例進(jìn)行說明。編程模塊51用于在第一掃描控制線VSCAN[n]的控制下從數(shù)據(jù)線VDATA[m]接收視頻信號，并傳遞給電容模塊52 ;閾值電壓提取模塊53用于在第一電源線VCOMP的控制下提取驅(qū)動模塊54的閾值電壓信息并將其存儲到電容模塊52中；電容模塊52用于存儲閾值電壓提取模塊53的閾值電壓信息以及接收編程模塊51的視頻信號并將兩者疊加形成驅(qū)動電壓，提供給驅(qū)動模塊54 ;驅(qū)動模塊54，用于接收電容模塊52提供的驅(qū)動電壓，并在第二電源線VDD的控制下產(chǎn)生驅(qū)動電流以使發(fā)光件發(fā)光。具體實(shí)現(xiàn)時，編程模塊51包括第一晶體管Tl,電容模塊52包括第一電容兀件Cl和第二電容元件C2，驅(qū)動模塊54包括驅(qū)動晶體管TD，閾值電壓提取模塊53包括第二晶體管T2和第三晶體管T3，發(fā)光件此處以O(shè)LED為例。另外，像素電路還包括參考電位Vref。本實(shí)施例的電路中第一晶體管Tl、第二晶體管T2、第三晶體管T3和驅(qū)動晶體管TD為N溝道薄膜晶體管，晶體管的控制極對應(yīng)為TFT的柵極，第一電流導(dǎo)通極和第二電流導(dǎo)通極是可以互換的，即，第一電流導(dǎo)通極可以是源極也可以是漏極，對應(yīng)地，第二電流導(dǎo)通極可以是漏極也可以是源極；其他實(shí)施例中晶體管也可以為P溝道薄膜晶體管，此時電路需要做適當(dāng)改變以符合P溝道薄膜晶體管的電路連接。實(shí)施例一中各元器件之間的連接關(guān)系為第一晶體管Tl的柵極耦合到第一掃描控制線VSCAN[n]上，第一電流導(dǎo)通極連接到數(shù)據(jù)線VDATA[m]，第二電流導(dǎo)通極連接到電容模塊當(dāng)中的第一電容元件Cl的第一端子，連接點(diǎn)為C點(diǎn)，用于在給定的有效時間內(nèi)導(dǎo)通以對數(shù)據(jù)線上的視頻信號進(jìn)行采樣；第二晶體管T2的柵極連接到第一電源線VC0MP，第一電流導(dǎo)通極連接到參考電位Vref，第二電流導(dǎo)通極連接到驅(qū)動晶體管TD的柵極，連接點(diǎn)為A點(diǎn)，其作用是將參考電位Vref上的電壓傳遞到驅(qū)動晶體管TD的柵極。第三晶體管T3柵極連接到第一電源線VC0MP，第一電流導(dǎo)通極連接到驅(qū)動晶體管TD的源極，連接點(diǎn)為B點(diǎn)，第二電流導(dǎo)通極連接到C點(diǎn)，其作用是將驅(qū)動晶體管TD源極(第一電流導(dǎo)通極)的電壓傳遞到C點(diǎn)。驅(qū)動晶體管TD柵極連接到A點(diǎn)，漏極連接到第二電源線VDD，源極連接到OLED的陽極，即B點(diǎn)。第一電容元件Cl第二端子連接到A點(diǎn)，第一端子連接到C點(diǎn)，用于存儲驅(qū)動晶體管TD的閾值電壓信息以及將視頻信號耦合到驅(qū)動晶體管TD的柵極。第二電容元件C2第一端子連接到C點(diǎn)，第二端子連接到參考電位Vref，用于在OLED發(fā)光階段存儲驅(qū)動電壓。OLED的陽極連接到B點(diǎn)，陰極接地，用于接收驅(qū)動晶體管TD的電流，以產(chǎn)生與視頻信號相關(guān)的灰度信息。圖6顯示的是圖5所示像素電路的時序圖。下面將參考圖6來具體描述圖5所示像素電路的操作。需要注意的是，本實(shí)施例圖5中所示的像素電路可以采用集中補(bǔ)償和分組驅(qū)動的方法進(jìn)行驅(qū)動。其中，分組驅(qū)動方式首先將整個面板按第一方向分為K組，每一組有N/K行像素(N為柵極掃描線的總條數(shù)，K, N為自然數(shù)且N/K為整數(shù)，當(dāng)K=I時,整個面板作為一組)，且組內(nèi)所有像素分別共用第一電源線VCOMP和第二電源線VDD，而不同的組則分別采用不同的第一電源線VCOMPi和第二電源線VDDi，i為自然數(shù)且I彡i彡K。在圖6中，為了圖示簡化，只畫出十行像素的驅(qū)動過程，即此處假設(shè)N=10，并且將像素按行分成兩組，即假設(shè)K=2。此處，第一組像素包含一根第一電源線VCOMPl、一根第二電源線VDDl和五行像素矩陣及其相應(yīng)的第一掃描控制線VSCANl VSCAN5 ;第二組像素包含一根第一電源線VC0MP2、一根第二電源線VDD2和五行像素矩陣及其相應(yīng)的第一掃描控制線VSCAN6 VSCAN10。每一組的第一電源線VCOMPi和第二電源線VDDi與組內(nèi)所有像素相連接。以第一組的像素矩·陣為例來闡述其驅(qū)動過程，當(dāng)?shù)谝唤M的發(fā)光件被驅(qū)動時，整個過程可以分為四個步驟初始化(tl到t2)、閾值提取(t2到t3)、編程(t3到t4)和發(fā)光(t4以后)。初始化(tl到t2):在初始化階段，第一電源線VCOMPl信號為高電平，使T2，T3處于導(dǎo)通狀態(tài)。從而A點(diǎn)電位變?yōu)閂ref, Vref為可使驅(qū)動晶體管TD處于導(dǎo)通狀態(tài)的某一合適的高電平。同時第二電源線VDDl變?yōu)榈碗娖絍DDL，并通過驅(qū)動晶體管TD將B點(diǎn)電位拉低。初始化的作用就是給驅(qū)動晶體管TD的源極一個初始的低電位。閾值提取(t2到t3):在初始化結(jié)束后，第一電源線VCOMPl信號繼續(xù)維持高電平，使晶體管T2、T3仍處于導(dǎo)通狀態(tài)，A點(diǎn)電位繼續(xù)保持為Vref，與此同時第二電源線VDDl電平由低變高，值為VDDH，并開始對B點(diǎn)電容充電，使B點(diǎn)電位上升，驅(qū)動晶體管TD的柵源電壓隨著B點(diǎn)電位的上升而逐漸降低，直至驅(qū)動晶體管TD截止。此時VesD=VA-VB=VTH，即B點(diǎn)電位為Vref-Vra，其中Vesil為驅(qū)動晶體管TD的柵源電壓，Vth為驅(qū)動晶體管TD的閾值電壓。Vref-Vra電平小于OLED的閾值電壓，以保證OLED在這個過程中不會導(dǎo)通。此時由于T3管處于導(dǎo)通狀態(tài)，因此，C點(diǎn)與B點(diǎn)是連通的，其電位相同，第一電容Cl兩側(cè)形成電位差為Va-Vc=Vref - (Vref-VTH) =Vth(2)由(2)可以看出，在閾值提取階段結(jié)束時，驅(qū)動晶體管TD的閾值電壓被提取并存儲在第一電容件Cl上。值得注意的是，初始化和閾值提取階段是針對本組像素矩陣上所有像素進(jìn)行的，即在閾值提取階段以后，本組內(nèi)所有像素驅(qū)動晶體管TD的閾值電壓都被保存在相應(yīng)的第一電容元件Cl中。編程(t3到t4):編程過程是在組內(nèi)逐行進(jìn)行的。在編程階段，第一電源線VCOMPl的信號變?yōu)榈碗娖?，晶體管T2和T3處于截止?fàn)顟B(tài)，此時A點(diǎn)不再接于恒壓源，而處于懸浮態(tài)，B點(diǎn)和C點(diǎn)也不再連通。第二電源線VDDl降低為VDDL’，VDDL’為某一合適的電平值，使得在編程階段OLED不會導(dǎo)通。另一方面，第一掃描控制線VSCANl VSCAN5在柵極驅(qū)動電路的控制下順次輸出高電平脈沖，高電平時間為一個行時間，依次使每行的第一晶體管Tl管處于導(dǎo)通狀態(tài)，與此同時數(shù)據(jù)線VDATA[m]上的視頻信號Vdata也依次經(jīng)第一晶體管Tl傳送到C點(diǎn)，使C點(diǎn)電位變?yōu)閂data,由于A點(diǎn)處于懸浮狀態(tài)，因此C點(diǎn)的電位變化會通過第一電容元件Cl耦合到A點(diǎn)。數(shù)據(jù)寫入后，A點(diǎn)電位變?yōu)閂A=Vref+ [Vdata- (Vref-Via) ] =VDATA+VTH(3)由(3)可以看出，在編程階段結(jié)束時，驅(qū)動晶體管TD的柵極信號包含了視頻信號和閾值電壓信息。發(fā)光階段(t4以后)在編程結(jié)束后，第一電源線VCOMPl和第一掃描控制線VSCAN[n]線都處于低電平，使晶體管T2、T3和Tl都處于截止?fàn)顟B(tài)。第二電源線VDDl重新變?yōu)楦唠娖絍DDH’，驅(qū)動晶體管TD開始導(dǎo)通，B點(diǎn)電位由Vref-Vra變?yōu)閂MD。Voled為發(fā)光件OLED上對應(yīng)的電壓。此時，流過OLED的電流為Ioled= (W/2L) μ nC0X (VDATA+VTH-V0LED-VTH)2二 (W/2L) μ nC0X (Vdata-Voled) 2 (4)在公式(4)中，W、L分別是驅(qū)動晶體管TD的有效溝道寬和長，μ 和Cm分別為TFT管的遷移率和本征電容。由式(4)可以看出流過OLED的電流不隨驅(qū)動晶體管的Vth的改變 而改變，而只與數(shù)據(jù)電壓和OLED上的電壓降有關(guān)，這兩部分電壓都是提前預(yù)知的，則能夠解決因閾值電壓漂移而使OLED產(chǎn)生亮度不均勻的問題。像素矩陣中其它組的驅(qū)動過程與此相同，但是需要注意的是，相鄰組的編程過程是連續(xù)的。因?yàn)闁艠O驅(qū)動電路會依次輸出高電平脈沖到第一掃描控制線VSCAN[n]上，而在某一組的最后一行編程結(jié)束時，其相鄰的下一組第一行的掃描控制線會輸出高電平脈沖，這就要求相鄰的下一組要在此時間之前完成閾值提取。如圖6所示，在t4時刻，第一組的像素編程完畢，接下來需要給第二組的第一行像素即VSCAN6線所控制的行進(jìn)行編程，這就要求在t4時刻之前，第二組的像素要完成初始化和閾值提取過程，圖6中，第二組像素在t5時刻就開始進(jìn)行初始化操作，到t4時刻，正好完成本組的閾值提取步驟。這樣做就可以與傳統(tǒng)的TFT LCD中采用的柵極驅(qū)動電路及數(shù)據(jù)驅(qū)動電路模塊相兼容。本實(shí)施例的電路結(jié)構(gòu)簡單，只需4個晶體管，這樣可以增加像素的開口率，從而減小OLED的電流密度，提高OLED的使用壽命，閾值提取和視頻信號編程可以由不同控制線(VCOMPi和VSCAN[n])控制，不相互依賴，因此能夠有充分的時間進(jìn)行閾值提取操作，以實(shí)現(xiàn)更高的補(bǔ)償精確性。與很多電壓型驅(qū)動電路相比，本實(shí)施例的又一個優(yōu)點(diǎn)是可以采用集中補(bǔ)償?shù)尿?qū)動方式，這種方式一方面可以在面板上分別實(shí)現(xiàn)第一電源線VCOMP和第二電源線VDD的共享(即采用全局控制線)，從而省去2N個外圍柵驅(qū)動電路，可以降低成本，提高成品率；另一方面可以通過分組的方式來減少每一組的編程時間，使發(fā)光件的發(fā)光時間增長。我們假設(shè)一個行時間為A，一幀時間為tf，則在一幀時間中發(fā)光時間所占的比重為TE = l-^^ti + t()!tf = l-iNl)^D {5)在公式(5)中，h表示的是初始化和閾值提取所用的時間，這個時間很短可以忽略不計(jì)。由式(5)可以發(fā)現(xiàn)，當(dāng)面板分組越多(K越大)，發(fā)光時間所占據(jù)的幀比重就越大，而每一組用于編程的時間就成倍降低。分組的驅(qū)動方法使得電路在高分辨率(N比較大)及高幀頻(tf比較小)顯示裝置中得以應(yīng)用，因?yàn)樵诟叻直媛驶蚋邘l顯示裝置中，每一行的行時間減少，而采用圖2所示的像素電路就很難在短時間內(nèi)實(shí)現(xiàn)閾值的精確提取及編程。
本實(shí)施例的另一個優(yōu)點(diǎn)是可以補(bǔ)償負(fù)閾值電壓的漂移。很多電壓型驅(qū)動電路閾值提取都是通過將驅(qū)動晶體管的柵極和漏極短接成二極管的形式進(jìn)行放電，直到驅(qū)動晶體管截止的方式來提取閾值，這種方法不能提取負(fù)的閾值電壓，因?yàn)檫@個負(fù)的閾值不能存儲在Vgs里。本實(shí)施例的閾值提取方法是首先使驅(qū)動晶體管的柵極固定為恒定電位Vref ;然后通過漏極給源極充電，直至驅(qū)動晶體管TD截止；最后在驅(qū)動晶體管TD柵源形成的電壓極為驅(qū)動晶體管的閾值電壓。這種充電的方式對于正負(fù)電壓都能精確提取。在像素電路中，為了保證電路壽命，可以將驅(qū)動晶體管設(shè)置為耗盡型器件，這樣其閾值電壓就為負(fù)值。在這種情況下，傳統(tǒng)的放電式閾值提取方式就不再適用。實(shí)施例二 圖7是本申請實(shí)施例二的像素電路結(jié)構(gòu)示意圖。如圖7所示，像素電路包括閾值電壓提取模塊73、編程模塊71、驅(qū)動模塊74、電容模塊72以及發(fā)光件。其中編程模塊71、驅(qū)動模塊74以及發(fā)光件的電路結(jié)構(gòu)與本申請實(shí)施例一相同。此處不再重述。
如圖7所示的，實(shí)施例二的電容模塊包括第一電容元件Cl和第二電容元件C2。其連接關(guān)系與實(shí)施例一不同的是第二電容元件C2的第二端子連接到地線上。第二電容元件是用于在發(fā)光階段存儲驅(qū)動電壓，以保證發(fā)光亮度的穩(wěn)定性。所以第二電容元件C2的第二端子并不只限于連接到參考電位Vref和地線上，還可以接到驅(qū)動晶體管TD的源極，第二電源線VDD等，此處不再贅述。實(shí)施例二的驅(qū)動過程與實(shí)施例一相同，此處不再重述。實(shí)施例三圖8顯示的是本申請實(shí)施例三的像素電路配置。如圖8所示，像素電路包括閾值電壓提取模塊83、編程模塊81、驅(qū)動模塊84、電容模塊82以及發(fā)光件。其中各個模塊的電路連接關(guān)系與實(shí)施例一相同。本申請實(shí)施例三與實(shí)施例一的不同點(diǎn)是參考電位Vref和第二電源線VDD共用。這樣在初始化階段，只要第二電源線VDD設(shè)置一個足夠低的電位就可以給驅(qū)動晶體管TD的源極一個初始的低電平；然后在閾值提取階段，第二電源線VDD要變?yōu)楦唠娢籚DDH，此處，VDDH值不能太高以保證在閾值提取階段，OLED不導(dǎo)通。實(shí)施例三的驅(qū)動過程與實(shí)施例一相同，此處不再重述。與實(shí)施例一相比，本實(shí)施例省去了一根行線，這樣做可以增加像素的開口率，簡化布線的難度，降低制造成本。實(shí)施例四圖9顯示的是本申請實(shí)施例四的像素電路配置。如圖9所示，像素電路包括閾值電壓提取模塊93、編程模塊91、驅(qū)動模塊94、電容模塊92以及發(fā)光件。其中編程模塊91、電容模塊92、驅(qū)動模塊94以及發(fā)光件仍采用如實(shí)施例一中所描述的電路模塊的連接關(guān)系，在此不再重述。如圖9所示，實(shí)施例四的閾值電壓提取模塊包括第二晶體管T2、第三晶體管T3和第四晶體管T4。另外，像素電路中還包括第一掃描控制線VSCAN[n]、第二掃描控制線VSCAN[n-i]，(i為自然數(shù)，VSCAN[n-i]為VSCAN[η]前i行的掃描控制線)、數(shù)據(jù)線VDATA[m]、第一電源線VC0MP、第二電源線VDD和參考電位Vref。本實(shí)施例與實(shí)施例一的電路結(jié)構(gòu)區(qū)別在于多了第四晶體管T4和第二掃描控制線VSCAN[n-i];并且第一電源線VCOMP變?yōu)閽呙杩刂凭€，為VCOMP [η];第二電源線VDD為恒定電壓源，為驅(qū)動晶體管TD提供驅(qū)動電流。其中第四晶體管T4的柵極連接到第二掃描控制線VSCAN[n-i]，其第一電流導(dǎo)通極和第二電流導(dǎo)通極分別連接到驅(qū)動晶體管TD的源極和地線，用于在初始化階段由第二掃描控制線VSCAN[n-i]控制下將驅(qū)動晶體管TD的源極電位置為零。其它晶體管的連接關(guān)系不變。圖10顯示的是本申請第四實(shí)施例的時序圖。下面將參考圖10來具體詳細(xì)描述本實(shí)施例的像素電路的驅(qū)動過程。本實(shí)施例與實(shí)施例一在驅(qū)動方法上的不同點(diǎn)在于本實(shí)施例采用了傳統(tǒng)的驅(qū)動方式，即逐行進(jìn)行初始化、閾值提取、編程、發(fā)光等操作。下面我們以第η行像素為例，具體描述其驅(qū)動過程。整個過程同樣可以分為初始化、閾值提取、編程和發(fā)光四個階段。初始化階段此時，第二掃描控制線VSCAN[n_i]為高電平，第四晶體管T4處于導(dǎo)通狀態(tài)，使得驅(qū)動晶體管TD的源極電位被拉低到零。與此同時掃描控制線VC0MP[n]變?yōu)?高電平，使第二晶體管T2和第三晶體管T3處于導(dǎo)通狀態(tài)。從而A點(diǎn)電位變?yōu)閂ref，Vref為可使驅(qū)動晶體管TD處于導(dǎo)通狀態(tài)的某一合適的高電平。初始化的作用就是給驅(qū)動晶體管TD的源極一個初始的低電位。閾值提取階段在初始化結(jié)束后，掃描控制線VC0MP[n]信號繼續(xù)維持高電平，使第二晶體管T2和第三晶體管T3仍處于導(dǎo)通狀態(tài)，A點(diǎn)電位恒為Vref。而第二掃描控制線VSCAN[n-i]線變?yōu)榈碗娖剑沟谒木w管T4處于截止態(tài)，這樣B點(diǎn)電位會由于驅(qū)動晶體管TD的導(dǎo)通充電而開始上升，驅(qū)動晶體管TD的柵源電壓會隨著B點(diǎn)電位的上升而逐漸降低，直至驅(qū)動晶體管TD截止。此時VesD=VA-VB=VTH，即B點(diǎn)電位為Vref-Vra，其中Vesil為驅(qū)動晶體管TD的柵源電壓，Vth為驅(qū)動晶體管TD的閾值電壓。在這個過程中，由于第三晶體管T3管處于導(dǎo)通狀態(tài)，因此，C點(diǎn)與B點(diǎn)是連通的，其電位相同，第一電容元件Cl兩側(cè)形成電位差為Va-Vc=Vref - (Vref-VTH) =Vth(6)由(6)可以看出，在閾值提取階段結(jié)束時，驅(qū)動晶體管TD的閾值電壓被提取并存儲在第一電容兀件Cl上。編程階段此時，掃描控制線VC0MP[n]變?yōu)榈碗娖?，第二晶體管T2和第四晶體管T4處于截止?fàn)顟B(tài)，此時A點(diǎn)不再接于恒壓源，而處于懸浮態(tài)，B點(diǎn)和C點(diǎn)也不再連通。另一方面，第一掃描控制線VSCAN[n]變?yōu)楦唠娖?，使第一晶體管Tl處于導(dǎo)通狀態(tài)，導(dǎo)通時間為一個行時間，與此同時數(shù)據(jù)線VDATA[m]上的視頻信號Vdata經(jīng)第一晶體管Tl寫到C點(diǎn)，使C點(diǎn)電位變?yōu)閂data,由于A點(diǎn)處于懸浮狀態(tài)，因此C點(diǎn)的電位變化會通過第一電容元件Cl耦合到A點(diǎn)。數(shù)據(jù)寫入后，A點(diǎn)電位變?yōu)閂A=Vref+ [Vdata- (Vref-Via) ] =VDATA+VTH(7)由公式(7)可以看出，在編程階段結(jié)束時，驅(qū)動晶體管TD柵極的信號包含了視頻信號和閾值電壓信息。發(fā)光階段在這一階段，掃描控制線VCOMP [η]和第一掃描控制線VSCAN[η]都處于低電平，第二晶體管Τ2、第三晶體管Τ3和第一晶體管Tl都處于截止?fàn)顟B(tài)，驅(qū)動晶體管TD在 驅(qū)動電壓的控制下開始導(dǎo)通。B點(diǎn)電位變?yōu)閂MD。V_D為OLED上對應(yīng)的電壓。此時，流過OLED的電流為Ioled= (W/2L) μ nC0X (VDATA+VTH-V0LED-VTH)2 = (W/2L) μ nC0X (Vdata-Voled) 2 (8)
由式⑶可以看出流過OLED的電流不隨驅(qū)動晶體管的Vth改變而改變，而只與數(shù)據(jù)電壓和OLED上的電壓有關(guān)，這兩部分電壓都是提前預(yù)知的，則能夠解決因閾值電壓漂移而產(chǎn)生OLED亮度不均勻的問題。本實(shí)施例中第二掃描控制線VSCAN[n_i]與第一掃描控制線VSCAN[n]可以共用，第二掃描控制線VSCAN[n-i]比第一掃描控制線VSCAN[n]提前i個行時間。掃描控制線VCOMP [η]的信號可以由VCOMP掃描控制電路生成。
如圖9所示的像素電路的閾值提取和編程是在不同的控制線控制下實(shí)現(xiàn)的(閾值提取由掃描控制線VC0MP[n]控制，編程由第一掃描控制線VSCAN[n]控制)，因此可以采用如圖11所示的流水線的方式進(jìn)行驅(qū)動(也叫并行驅(qū)動方式)，即當(dāng)?shù)讦切邢袼剡M(jìn)行初始化及閾值提取操作時，其他行像素也在進(jìn)行相關(guān)操作，這種方法能在保證閾值提取精確性的同時，使每行像素占用數(shù)據(jù)線的時段只進(jìn)行編程操作，所以可以提高數(shù)據(jù)線的使用效率，使得電路能夠應(yīng)用于高分辨率或高幀頻顯示裝置中。此外，本實(shí)施例還可以采用共享掃描線的方法，圖11中假設(shè)掃描控制線VCOMP[η]的高電平時間為四個行時間，則第四晶體管Τ4的柵極由VSCAN[n-4]來控制，即當(dāng)?shù)趎_4行像素進(jìn)行編程(tl到t2)的同時，VSCAN[n-4]線也為第η行像素的初始化提供控制信號。而不需要增加額外的掃描控制線，像素布線的復(fù)雜程度也被降低。實(shí)施例五圖12顯示的是本申請實(shí)施例五的像素電路結(jié)構(gòu)。如圖12所示，像素電路包括閾值電壓提取模塊123、編程模塊121、驅(qū)動模塊124、電容模塊122以及發(fā)光件。其中閾值電壓提取模塊123、編程模塊121、驅(qū)動模塊124以及發(fā)光件的電路結(jié)構(gòu)與實(shí)施例四相同，此處不再重述。如圖12所示，實(shí)施例五的電容模塊122包括第一電容元件Cl和第二電容元件C2。其連接關(guān)系與實(shí)施例四不同之處在于第二電容元件C2的第二端子連接到第二電源線VDD上。第二電容元件C2是用于在發(fā)光階段存儲驅(qū)動電壓，以保證發(fā)光亮度的穩(wěn)定性。所以第二電容元件C2的第二端子并不只限于連接到參考電位Vref和第二電源線VDD上，還可以接到驅(qū)動晶體管TD的源極、地線等，此處不再贅述。實(shí)施例六本實(shí)施例提供了一種用于驅(qū)動顯示裝置的驅(qū)動方法，其中，顯示裝置可以為實(shí)施例一中提及的顯示裝置，即顯示裝置包括面板、數(shù)據(jù)驅(qū)動電路、柵極驅(qū)動電路，其中，面板包括由多個像素構(gòu)成的二維像素陣列的面板、以及與多個像素相連的第一方向的多條柵極掃描線和第二方向的多條數(shù)據(jù)線，像素可采用實(shí)施例一至實(shí)施例三中任一個實(shí)施例的像素電路，數(shù)據(jù)驅(qū)動電路用于給數(shù)據(jù)線提供視頻信號，柵極驅(qū)動電路用于給柵極掃描線提供驅(qū)動信號，顯示裝置還包括分別與每組像素相連的第一電源線和第二電源線。顯示裝置的驅(qū)動過程是首先把二維像素陣列在第一方向上分為K組，K為自然數(shù)，每一組有Ν/Κ行像素，N為柵極掃描線的總條數(shù)，Ν/Κ為整數(shù)，每一組像素分別共用第一電源線和第二電源線，而不同的組則分別采用不同的第一電源線和第二電源線。顯示裝置的每一組二維像素陣列獨(dú)立進(jìn)行初始化、閾值提取、編程以及發(fā)光操作，但相鄰組的編程過程是連續(xù)的；對于某一組的像素陣列而言，組內(nèi)所有像素同時進(jìn)行初始化和閾值提取操作，然后逐行進(jìn)行編程，最后同時發(fā)光。對于面板中任意一組像素，其驅(qū)動過程包括
初始化階段，第二晶體管和第三晶體管由第一電源線保持在導(dǎo)通狀態(tài)，并且使驅(qū)動晶體管柵極連接到參考電位，與此同時，第二電源線變?yōu)榈碗娖讲⑼ㄟ^驅(qū)動晶體管將此低電平傳遞到驅(qū)動晶體管的源極；閾值提取階段，第二電源線變?yōu)楦唠娖剑_始通過驅(qū)動晶體管給其源極充電，直至驅(qū)動晶體管截止，第一電源線保持為高電平；編程階段，第二晶體管和第三晶體管由第一電源線保持在截止?fàn)顟B(tài)，第二電源線的信號變?yōu)槭拱l(fā)光元件不導(dǎo)通的電平值，并且組內(nèi)所有第一晶體管由第一掃描控制線按照第一方向依次保持在導(dǎo)通狀態(tài)，與此同時，傳播到數(shù)據(jù)線上的數(shù)據(jù)被寫入第一電容元件，然后第一晶體管又被依次保持在不導(dǎo)通狀態(tài)；發(fā)光階段，第一電源線和第一掃描控制線的信號都為低電平，第二電源線變?yōu)楦唠娖?，并作為電壓源給驅(qū)動晶體管提供驅(qū)動電流。
具體各階段的實(shí)現(xiàn)過程可參考實(shí)施例一至三中提及的相關(guān)驅(qū)動過程，在此不作重述。在本申請各實(shí)施例中，驅(qū)動模塊的晶體管可由氧化物薄膜晶體管構(gòu)成，也可由多晶硅或非晶硅薄膜晶體管構(gòu)成。以上內(nèi)容是結(jié)合具體的實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換。
權(quán)利要求
1.一種像素電路，其特征在于，包括 編程模塊，用于在第一掃描控制線的控制下從數(shù)據(jù)線接收視頻信號，并傳遞給電容模塊； 閾值電壓提取模塊，用于在第一電源線的控制下提取驅(qū)動模塊的閾值電壓信息并將其存儲到電容模塊中； 電容模塊，用于存儲所述閾值電壓信息以及接收所述編程模塊的視頻信號并將兩者疊加形成驅(qū)動電壓，提供給驅(qū)動模塊； 驅(qū)動模塊，用于接收所述電容模塊提供的驅(qū)動電壓，并在第二電源線的控制下產(chǎn)生驅(qū)動電流以使發(fā)光件發(fā)光。
2.如權(quán)利要求I所述的像素電路，其特征在于，所述編程模塊包括第一晶體管，其第一電流導(dǎo)通極耦合到所述數(shù)據(jù)線，第二電流導(dǎo)通極耦合到所述電容模塊和所述閾值電壓提取模塊，控制極耦合到所述第一掃描控制線。
3.如權(quán)利要求I或2所述的像素電路，其特征在于，所述電容模塊包括第一電容元件和第二電容元件；所述第一電容元件的第一端子和所述第二電容的第一端子相連，并耦合到所述編程模塊和所述閾值電壓提取模塊，所述第一電容元件的第二端子耦合到所述閾值電壓提取模塊和所述驅(qū)動模塊，所述第二電容元件的第二端子耦合到地線或參考電位或第二電源線或所述驅(qū)動模塊。
4.如權(quán)利要求1-3任一項(xiàng)所述的像素電路，其特征在于，所述驅(qū)動模塊包括驅(qū)動晶體管，其第一電流導(dǎo)通極耦合到第二電源線，第二電流導(dǎo)通極耦合到所述發(fā)光件的陽極和所述閾值電壓提取模塊，控制極耦合到所述電容模塊和所述閾值電壓提取模塊。
5.如權(quán)利要求1-4任一項(xiàng)所述的像素電路，其特征在于，所述閾值電壓提取模塊包括參考電位、第二晶體管和第三晶體管；所述第二晶體管的第一電流導(dǎo)通極耦合到所述參考電位，第二電流導(dǎo)通極耦合到所述電容模塊和所述驅(qū)動模塊，控制極耦合到所述第一電源線；所述第三晶體管的第一電流導(dǎo)通極耦合到所述電容模塊和所述編程模塊，第二電流導(dǎo)通極耦合到所述發(fā)光件的陽極和所述驅(qū)動模塊，控制極耦合到第一電源線上。
6.如權(quán)利要求1-4任一項(xiàng)所述的像素電路，其特征在于，所述閾值電壓提取模塊包括第二晶體管、第三晶體管和第四晶體管；所述第二晶體管的控制極和所述第三晶體管的控制極均耦合到所述第一電源線；所述第二晶體管的第一電流導(dǎo)通極耦合到所述參考電位，第二電流導(dǎo)通極耦合到所述電容模塊和所述驅(qū)動模塊；所述第三晶體管的第一電流導(dǎo)通極耦合到所述電容模塊和所述編程模塊，第二電流導(dǎo)通極耦合到所述發(fā)光件的陽極；所述第四晶體管的控制極耦合到第二掃描控制線，第一電流導(dǎo)通極和第二電流導(dǎo)通極分別耦合到所述發(fā)光件的陽極和地線；所述第二掃描控制線與所述第一掃描控制線共用，第二掃描控制線比第一掃描控制線提前i個行時間，i為自然數(shù)。
7.如權(quán)利要求1-5任意一項(xiàng)所述的像素電路，其特征在于，所述參考電位和所述第二電源線共用；所述發(fā)光件的陽極連接到所述驅(qū)動模塊，陰極接地。
8.一種顯示裝置，其特征在于，包括 面板，所述面板包括由多個像素構(gòu)成的二維像素陣列，以及與多個像素相連的第一方向的多條柵極掃描線和第二方向的多條數(shù)據(jù)線，其中，每個像素采用如權(quán)利要求1-7任一項(xiàng)所述的像素電路；數(shù)據(jù)驅(qū)動電路，用于給所述數(shù)據(jù)線提供視頻信號； 柵極驅(qū)動電路，用于給所述柵極掃描線提供驅(qū)動信號； 布置在第一方向的提供控制信號和驅(qū)動電壓的第一電源線和第二電源線。
9.如權(quán)利要求8所述的顯示裝置，其特征在于，所述二維像素陣列在所述第一方向上分為K組,K為自然數(shù),每一組有N/K行像素,N為所述柵極掃描線的總條數(shù),N/K為整數(shù),每一組像素分別共用所述第一電 源線和第二電源線，而不同的組則分別采用不同的第一電源線和第二電源線。
10.一種驅(qū)動方法，其特征在于，所述驅(qū)動方法為分組驅(qū)動，用于驅(qū)動顯示裝置，所述顯示裝置包括數(shù)據(jù)驅(qū)動電路、柵極驅(qū)動電路、具有由多個像素構(gòu)成的二維像素陣列的面板、以及分別與每組像素相連的第一電源線和第二電源線，所述面板還包括與每個像素相連的第一方向的多條柵極掃描線和第二方向的多條數(shù)據(jù)線，所述像素采用如權(quán)利要求5所述的像素電路，所述數(shù)據(jù)驅(qū)動電路用于給所述數(shù)據(jù)線提供視頻信號，所述柵極驅(qū)動電路用于給所述柵極掃描線提供驅(qū)動信號；所述分組驅(qū)動首先將所述二維像素陣列在所述第一方向上分為K組,每一組有N/K行像素,N為所述柵極掃描線的總條數(shù),K, N為自然數(shù)且N/K為整數(shù)，每一組像素分別共用所述第一電源線和第二電源線，而不同的組則分別采用不同的第一電源線和第二電源線。對于面板中的某一組，其組內(nèi)所有像素的驅(qū)動過程是同步的，包括 初始化階段，第二晶體管和第三晶體管由第一電源線保持在導(dǎo)通狀態(tài)，并且使驅(qū)動晶體管柵極連接到參考電位，與此同時，第二電源線變?yōu)榈碗娖讲⑼ㄟ^驅(qū)動晶體管將此低電平傳遞到驅(qū)動晶體管的源極； 閾值提取階段，第二電源線變?yōu)楦唠娖?，開始通過驅(qū)動晶體管給其源極充電，直至驅(qū)動晶體管截止，第一電源線保持為高電平； 編程階段，第二晶體管和第三晶體管由第一電源線保持在截止?fàn)顟B(tài)，第二電源線的信號變?yōu)槭拱l(fā)光元件不導(dǎo)通的電平值，并且組內(nèi)所有第一晶體管由第一掃描控制線按照所述第一方向依次保持在導(dǎo)通狀態(tài)，與此同時，傳播到數(shù)據(jù)線上的數(shù)據(jù)被寫入第一電容元件，然后第一晶體管又被依次保持在不導(dǎo)通狀態(tài)； 發(fā)光階段，第一電源線和第一掃描控制線的信號都為低電平，第二電源線的信號為高電平，并作為電壓源給驅(qū)動晶體管提供驅(qū)動電流。
全文摘要
本申請公開了一種像素電路、顯示裝置及驅(qū)動方法。其中像素電路包括編程模塊，用于在第一掃描控制線的控制下從數(shù)據(jù)線接收視頻信號，并傳遞給電容模塊；閾值電壓提取模塊，用于在第一電源線的控制下提取驅(qū)動模塊的閾值電壓信息并將其存儲到電容模塊中；電容模塊，用于存儲閾值電壓信息以及接收編程模塊的視頻信號并將兩者疊加形成驅(qū)動電壓，提供給驅(qū)動模塊；驅(qū)動模塊，用于接收電容模塊提供的驅(qū)動電壓，并在第二電源線的控制下產(chǎn)生驅(qū)動電流以使發(fā)光件發(fā)光。本申請采用充電式的閾值提取方式對于正負(fù)閾值電壓都有很好的補(bǔ)償作用；并采用集中補(bǔ)償加分組驅(qū)動的方法，使得電路在不增加外圍驅(qū)動電路模塊的情況下能夠應(yīng)用于高分辨率或高幀頻顯示裝置中。
文檔編號G09G3/32GK102842283SQ20121028866
公開日2012年12月26日 申請日期2012年8月14日 優(yōu)先權(quán)日2012年8月14日
發(fā)明者張盛東, 冷傳利 申請人:北京大學(xué)深圳研究生院