專利名稱：一種數(shù)據(jù)驅(qū)動(dòng)電路及其顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置，特別涉及一種數(shù)據(jù)驅(qū)動(dòng)電路及采用該電路的顯示裝置。
背景技術(shù)：
TFT (Thin Film Transistor，薄膜晶體管)技術(shù)是現(xiàn)在平板顯示技術(shù)的主流。平板顯示技術(shù)的主要市場(chǎng)包括可移動(dòng)顯示(如手機(jī)、移動(dòng)DVD、PSP等)、筆記本/監(jiān)視器顯示、電視顯示等。在這些顯示器件的設(shè)計(jì)中，優(yōu)化顯示效果、減少顯示設(shè)備的成本、降低顯示設(shè)備功耗是最主要的目標(biāo)。全集成TFT面板設(shè)計(jì)是一種控制成本和降低功耗的重要技術(shù)， 近年來(lái)受到密切地關(guān)注。所謂全集成TFT面板設(shè)計(jì)，主要是在顯示面板的基底材料上集成柵極驅(qū)動(dòng)電路、數(shù)據(jù)驅(qū)動(dòng)電路以及其他外圍電路的設(shè)計(jì)。采用全集成TFT面板設(shè)計(jì)后，外圍驅(qū)動(dòng)芯片的數(shù)量及其壓封工序得以減少，從而TFT面板的成本得以降低。此外，質(zhì)量輕、厚度薄且外觀對(duì)稱的窄邊框面板得以實(shí)現(xiàn)，液晶模組更為緊湊，且顯示器的機(jī)械和電學(xué)可靠性增強(qiáng)。平板顯示中應(yīng)用較多的TFT技術(shù)包括有非晶硅(a-Si)、多晶硅(p_Si)以及氧化物TFT技術(shù)。非晶硅TFT的優(yōu)勢(shì)是均勻性好、成本低廉、工藝成熟；但是非晶硅TFT的遷移率較低，不適用于對(duì)速度要求較高的電路設(shè)計(jì)(例如數(shù)據(jù)驅(qū)動(dòng)電路)。多晶硅TFT的遷移率能夠滿足電路設(shè)計(jì)的要求，但是其均勻性較差、工藝復(fù)雜、成本高昂。而氧化物TFT技術(shù)不僅遷移率高、性能穩(wěn)定、均勻性好，而且工藝簡(jiǎn)單、成本低廉。氧化物TFT技術(shù)有望用于超高分辨率、3D顯示、大屏幕顯示以及以O(shè)LED為代表的新型顯示等場(chǎng)合，從而突破傳統(tǒng)硅基TFT 技術(shù)的發(fā)展限制。因此，氧化物TFT技術(shù)成為研究的熱點(diǎn)，其被認(rèn)為是下一代的TFT技術(shù)。氧化物TFT技術(shù)使得高性能的全集成TFT面板的實(shí)現(xiàn)成為可能。數(shù)據(jù)驅(qū)動(dòng)電路是全集成TFT面板設(shè)計(jì)技術(shù)中較困難的部分。集成氧化物TFT數(shù)據(jù)驅(qū)動(dòng)電路設(shè)計(jì)的挑戰(zhàn)來(lái)自于(1)現(xiàn)行的氧化物TFT —般為N型器件，難于實(shí)現(xiàn)P型TFT ； (2)氧化物TFT的遷移率較之單晶硅的遷移率小2個(gè)甚至以上數(shù)量級(jí)；(3)氧化物TFT在長(zhǎng)時(shí)間工作后可能發(fā)生器件性能的退化。因此，基于單晶硅CMOS技術(shù)發(fā)展起來(lái)的數(shù)據(jù)驅(qū)動(dòng)電路設(shè)計(jì)方案并不能直接地用于氧化物TFT的數(shù)據(jù)驅(qū)動(dòng)電路設(shè)計(jì)中。綜上所述，集成氧化物TFT數(shù)據(jù)驅(qū)動(dòng)電路的設(shè)計(jì)是一個(gè)具備較高應(yīng)用價(jià)值、亟待解決的難題。

發(fā)明內(nèi)容
本發(fā)明要解決的主要技術(shù)問(wèn)題是，提供一種采用氧化物薄膜晶體管實(shí)現(xiàn)的數(shù)據(jù)驅(qū)動(dòng)電路及顯示裝置。根據(jù)本發(fā)明的一個(gè)方面，提供一種數(shù)據(jù)驅(qū)動(dòng)電路，包括移位寄存器，用于接收移位同步信號(hào)，并產(chǎn)生數(shù)據(jù)采樣信號(hào)；采樣鎖存器，用于在移位寄存器產(chǎn)生的數(shù)據(jù)采樣信號(hào)的控制下，接收串行輸入的數(shù)字信號(hào)，將所述串行輸入的數(shù)字信號(hào)轉(zhuǎn)換成并行數(shù)字信號(hào)并進(jìn)行存儲(chǔ)；自舉鎖存器用于在鎖存使能信號(hào)的控制下，根據(jù)自舉效應(yīng)將所述采樣鎖存器中存儲(chǔ)的并行數(shù)字信號(hào)調(diào)整為與所述串行輸入的數(shù)字信號(hào)振幅相同的數(shù)字信號(hào)；數(shù)字-模擬信號(hào)轉(zhuǎn)換器，用于接收所述自舉鎖存器輸出的數(shù)字信號(hào)并將其轉(zhuǎn)換為模擬信號(hào)。進(jìn)一步地，所述自舉鎖存器包括控制模塊和自舉鎖存模塊，所述控制模塊的第一輸入端耦合到所述采樣鎖存器的輸出端，所述控制模塊的第二輸入端耦合到所述鎖存使能信號(hào)，所述控制模塊的輸出端耦合到所述鎖存模塊的輸入端，所述自舉鎖存模塊根據(jù)所述控制模塊輸出的控制信號(hào)，當(dāng)所述串行輸入的數(shù)字信號(hào)為第一電平時(shí)，所述自舉鎖存模塊輸出與所述串行輸入的數(shù)字信號(hào)振幅相同的第一電平信號(hào)；當(dāng)所述串行輸入的數(shù)字信號(hào)為第二電平時(shí)，所述自舉鎖存模塊根據(jù)自舉效應(yīng)輸出與所述串行輸入的數(shù)字信號(hào)振幅相同的第二電平信號(hào)。進(jìn)一步地，所述鎖存使能信號(hào)包括同步使能信號(hào)、第一使能信號(hào)和第二使能信號(hào)， 所述同步使能信號(hào)比所述第一使能信號(hào)超前一個(gè)相位，所述第一使能信號(hào)和所述第二使能信號(hào)存在部分交疊；所述自舉鎖存模塊包括第三晶體管和第四晶體管；所述第三晶體管的控制極耦合到所述控制模塊的輸出端，第一電流導(dǎo)通極耦合到所述第一使能信號(hào)，第二電流導(dǎo)通極耦合到所述自舉鎖存器的輸出端；所述第四晶體管的控制極耦合到所述同步使能信號(hào)，第一電流導(dǎo)通極耦合到所述自舉鎖存器的輸出端以及所述第三晶體管的第二電流導(dǎo)通極，第二電流導(dǎo)通極耦合到第一電壓源。一種實(shí)施例中，所述控制模塊包括第二晶體管和第五晶體管；所述第二晶體管的控制極耦合到所述同步使能信號(hào)，第一電流導(dǎo)通極耦合到所述第五晶體管的第二電流導(dǎo)通極以及所述第三晶體管的控制極，第二電流導(dǎo)通極耦合到所述采樣鎖存器的輸出端；所述第五晶體管的控制極耦合到所述第二使能信號(hào)，第一電流導(dǎo)通極耦合到第一電壓源。另一種實(shí)施例中，所述控制模塊包括第二晶體管、第五晶體管、耦合電容、第六晶體管、第七晶體管；所述第二晶體管的控制極耦合到所述同步使能信號(hào)，第一電流導(dǎo)通極耦合到所述第五晶體管的第二電流導(dǎo)通極以及所述第三晶體管的控制極，第二電流導(dǎo)通極耦合到所述采樣鎖存器的輸出端；所述第五晶體管的控制極耦合到所述第二使能信號(hào)，第一電流導(dǎo)通極耦合到第一電壓源；所述耦合電容的一端連接所述第一使能信號(hào)，另一端耦合到所述第六晶體管的控制極以及所述第七晶體管的第一電流導(dǎo)通極；所述第六晶體管的第一電流導(dǎo)通極耦合到第一電壓源，第二電流導(dǎo)通極耦合到所述第五晶體管的第二電流導(dǎo)通極；所述第七晶體管的控制極耦合到所述第五晶體管的第二電流導(dǎo)通極，第二電流導(dǎo)通極耦合到第一電壓源。進(jìn)一步地，所述采樣鎖存器包括第一晶體管和存儲(chǔ)電容，所述第一晶體管的控制極耦合到所述移位寄存器輸出的數(shù)據(jù)采樣信號(hào)，第一電流導(dǎo)通極耦合到串行輸入的數(shù)字信號(hào)，第二電流導(dǎo)通極耦合到所述存儲(chǔ)電容的一端，所述存儲(chǔ)電容的另一端耦合到第一電壓源。進(jìn)一步地，所述移位寄存器包括至少一個(gè)移位寄存器單元電路，第一個(gè)移位寄存器單元電路的輸入端耦合到所述移位同步信號(hào)，其余的每個(gè)移位寄存器單元電路的輸入端耦合到其對(duì)應(yīng)的上一級(jí)移位寄存器單元電路的輸出端。進(jìn)一步地，所述移位寄存器單元電路包括正反饋模塊和負(fù)反饋模塊，所述正反饋模塊用于接收輸入信號(hào)，并通過(guò)控制端驅(qū)動(dòng)移位寄存器的負(fù)載；所述負(fù)反饋用于下拉所述正反饋的控制端以及所述移位寄存器單元電路的輸出端至第一電壓源。
優(yōu)選地，所述正反饋模塊包括移位寄存單元第一晶體管、移位寄存單元第二晶體管、自舉電容；所述移位寄存單元第一晶體管的控制極與其第二電流導(dǎo)通極均耦合到移位寄存器單元電路的輸入端，其第一電流導(dǎo)通極耦合到所述移位寄存單元第二晶體管的控制極；所述移位寄存單元第二晶體管的第一電流導(dǎo)通極耦合到第一時(shí)鐘信號(hào)，第二電流導(dǎo)通極耦合到移位寄存器單元電路的輸出端；所述自舉電容的一端連接到所述移位寄存單元第二晶體管的控制極，另一端連接到移位寄存器單元電路的輸出端；所述負(fù)反饋模塊包括移位寄存單元第三晶體管、移位寄存單元第四晶體管和移位寄存單元第五晶體管；所述移位寄存單元第三晶體管的控制極耦合到第二時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合到所述移位寄存單元第二晶體管的控制極，第二電流導(dǎo)通極耦合到第一電壓源；所述移位寄存單元第四晶體管的控制極耦合到第三時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合到所述移位寄存單元第二晶體管的第二電流導(dǎo)通極，第二電流導(dǎo)通極耦合到第一電壓源；所述移位寄存單元第五晶體管的控制極耦合到所述第一時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合到移位寄存器單元電路的輸出端， 第二電流導(dǎo)通極耦合到所述移位寄存單元第一晶體管的第一電流導(dǎo)通極。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種顯示裝置，包括面板，所述面板包括由多個(gè)像素構(gòu)成的二維像素陣列，以及與每個(gè)像素相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；柵極驅(qū)動(dòng)電路，用于給所述柵極掃描線提供掃描信號(hào)；以及上述的數(shù)據(jù)驅(qū)動(dòng)電路，用于給所述數(shù)據(jù)線提供圖像信號(hào)。本發(fā)明的有益效果在于通過(guò)移位寄存器、采樣鎖存器及自舉鎖存器將輸入的串行數(shù)據(jù)傳輸?shù)綌?shù)字-模擬信號(hào)轉(zhuǎn)換器上，其中自舉鎖存器將采樣鎖存器的信號(hào)轉(zhuǎn)換為與輸入的數(shù)字信號(hào)振幅相同的數(shù)字信號(hào)，使得輸出信號(hào)的振幅相對(duì)于輸入信號(hào)無(wú)幅度損失，輸出信號(hào)的高電平即低電平均能夠達(dá)到滿幅度，得以實(shí)現(xiàn)數(shù)據(jù)驅(qū)動(dòng)電路。一種實(shí)施例中采用自舉原理來(lái)設(shè)計(jì)和實(shí)現(xiàn)了該數(shù)據(jù)驅(qū)動(dòng)電路，電路中僅采用N型TFT器件以及電容構(gòu)成，不需要P型TFT，故其適用于采用氧化物薄膜晶體管來(lái)實(shí)現(xiàn)。并且，由于得益于自舉原理，這種數(shù)據(jù)驅(qū)動(dòng)電路中的鎖存器電路不僅結(jié)構(gòu)簡(jiǎn)單，占用版圖面積小；而且相比于傳統(tǒng)的基于反相器的鎖存器電路，這種鎖存器沒(méi)有靜態(tài)功耗、電路速度快，在實(shí)現(xiàn)全集成TFT面板設(shè)計(jì)上具有顯著優(yōu)勢(shì)。這種鎖存器電路的設(shè)計(jì)，避免了 TFT的長(zhǎng)時(shí)間直流偏置，電路的穩(wěn)定性較高、 壽命較長(zhǎng)。


圖1為本發(fā)明實(shí)施例的顯示裝置的結(jié)構(gòu)；圖2為本發(fā)明實(shí)施例的TFT IXD面板的時(shí)序圖；圖3為本發(fā)明實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)電路的原理性框圖；圖4為本發(fā)明實(shí)施例的移位寄存器的原理性框圖；圖5(a)為圖4所示移位寄存器中某一移位寄存器單元電路的原理圖；圖5(b)為圖5(a)所示移位寄存器單元電路的實(shí)際電路圖；圖6為本發(fā)明實(shí)施例的兩級(jí)鎖存器的原理圖，其中圖6(a)為該兩級(jí)鎖存器的原理框圖，圖6(b)為一種實(shí)施例中圖6(a)所示兩級(jí)鎖存器中某一個(gè)鎖存器單元的電路圖，圖 6(c)為另一種實(shí)施例中圖6(a)所示鎖存器中某一個(gè)鎖存器單元的電路圖；圖7為圖6(b)所示鎖存器單元的工作時(shí)序圖8為現(xiàn)有技術(shù)中一種TFT鎖存器的原理圖，其中圖8(a)為該鎖存器的電路圖， 圖8(b)為該鎖存器中反相器的一種電路圖，圖8(c)為該鎖存器中反相器的另一種電路圖。
具體實(shí)施例方式下面通過(guò)具體實(shí)施方式
結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。如圖1所示，顯示裝置10包括面板11、柵極驅(qū)動(dòng)電路12、數(shù)據(jù)驅(qū)動(dòng)電路13。面板 11包括由多個(gè)二維像素單元14構(gòu)成的二維像素陣列、以及與每個(gè)像素單元相連的第一方向(例如橫向)的多條柵極掃描線和第二方向(例如縱向)的多條數(shù)據(jù)線。像素單元14 包括像素TFT、液晶電容Q。和存儲(chǔ)電容Cs。柵極驅(qū)動(dòng)電路12輸出柵極掃描信號(hào)，通過(guò)柵極掃描線完成對(duì)像素陣列的逐行掃描；數(shù)據(jù)驅(qū)動(dòng)電路13輸出數(shù)據(jù)信號(hào)，通過(guò)數(shù)據(jù)線傳輸?shù)綄?duì)應(yīng)的像素單元內(nèi)以實(shí)現(xiàn)圖像灰度。一些實(shí)施例中，顯示裝置10可以是液晶顯示器、有機(jī)發(fā)光顯示器、電子紙顯示器等，而對(duì)應(yīng)的面板11可以是液晶顯示面板(TFT IXD)、有機(jī)發(fā)光顯示面板(TFT 0LED)、電子紙顯示面板(E-paper)等。這里以TFT IXD面板為例做說(shuō)明，其他類型的面板依此類推。圖2所描述的是TFT IXD面板的工作時(shí)序圖。如圖2所示，在一幀時(shí)間內(nèi)，柵極驅(qū)
動(dòng)電路產(chǎn)生柵極掃描信號(hào)VeW2........Vgn-\Vgn……等；在柵極掃描信號(hào)作用下，與該
信號(hào)對(duì)應(yīng)的柵極線上的像素TFT被開啟，因此像素的電容被充電到對(duì)應(yīng)于一定灰度等級(jí)的電壓。例如，當(dāng)V/的脈沖電壓來(lái)臨時(shí)，第N條柵極線上的第J條數(shù)據(jù)線上的像素被充電到電壓VD_/ ；其中，J對(duì)應(yīng)于數(shù)據(jù)線中的某一條。根據(jù)相鄰的行、列之間像素電壓極性的不同， 顯示面板的驅(qū)動(dòng)方式可以有幀翻轉(zhuǎn)、行翻轉(zhuǎn)、列翻轉(zhuǎn)和點(diǎn)翻轉(zhuǎn)等。圖2所示意是點(diǎn)翻轉(zhuǎn)的情形，即相鄰行列像素的電壓極性相反、同一像素在前后兩幀的極性相反。本發(fā)明所揭示的數(shù)據(jù)驅(qū)動(dòng)方案能夠用于各種翻轉(zhuǎn)方式，這里只是以點(diǎn)翻轉(zhuǎn)為例以方便說(shuō)明。本發(fā)明數(shù)據(jù)驅(qū)動(dòng)電路各實(shí)施例的設(shè)計(jì)思想是首先在移位寄存器產(chǎn)生的數(shù)據(jù)采樣信號(hào)的控制下，通過(guò)采樣鎖存器將串行輸入的數(shù)字信號(hào)轉(zhuǎn)換為并行的信號(hào)，然后自舉鎖存器在數(shù)據(jù)同步使能信號(hào)控制下，將并行的信號(hào)同步地輸出到DAC，由DAC將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)以供像素陣列實(shí)現(xiàn)圖像灰度；其中，在實(shí)現(xiàn)鎖存器時(shí)，利用自舉原理來(lái)設(shè)計(jì)，而不是采用傳統(tǒng)的基于反相器的設(shè)計(jì)方法，從而顯著地降低功耗、提高速度。本發(fā)明實(shí)施例的數(shù)據(jù)驅(qū)動(dòng)電路由N型TFT器件以及電容構(gòu)成。首先對(duì)一些術(shù)語(yǔ)進(jìn)行說(shuō)明。晶體管可以是場(chǎng)效應(yīng)晶體管(FET)或者雙極型晶體管(BJT)，且晶體管具有控制極、第一電流導(dǎo)通極和第二電流導(dǎo)通極。當(dāng)晶體管為雙極型晶體管時(shí)，其控制極是指雙極型晶體管的基極，第一、二電流導(dǎo)通極分別指雙極型晶體管的集電極和發(fā)射極。當(dāng)晶體管為場(chǎng)效應(yīng)晶體管時(shí)，其控制極是指場(chǎng)效應(yīng)晶體管的柵極，第一、二電流導(dǎo)通極分別指場(chǎng)效應(yīng)晶體管的漏極和源極。顯示裝置中的晶體管通常為薄膜晶體管 (TFT)，此時(shí)，晶體管的控制極指的是薄膜晶體管的柵極，第一電流導(dǎo)通極指的是薄膜晶體管的漏極，第二電流導(dǎo)通極指的是薄膜晶體管的源極。所述第一電壓源為地電壓。所述第一電平為低電平(例如地電平)，第二電平為高電平。圖3所示為本發(fā)明數(shù)據(jù)驅(qū)動(dòng)電路的原理性框圖，包括移位寄存器(SR)、兩級(jí)鎖存器和數(shù)字-模擬信號(hào)轉(zhuǎn)換器(DAC)，其中兩級(jí)鎖存器包括采樣鎖存器(1st latch)和自舉鎖存器Qnd latch)。移位寄存器接收列同步信號(hào)Hsy，產(chǎn)生數(shù)據(jù)采樣信號(hào)；在數(shù)據(jù)采樣信號(hào)的控制下，串行的數(shù)據(jù)信號(hào)轉(zhuǎn)換成并行信號(hào)，存儲(chǔ)在采樣鎖存器中；在數(shù)據(jù)同步使能信號(hào)控制下，采樣鎖存器中存儲(chǔ)的數(shù)字信號(hào)并行且同步地轉(zhuǎn)存到自舉鎖存器；在DAC的作用下，數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，例如，以6bit的DAC為例，每六列數(shù)字信號(hào)轉(zhuǎn)化為一個(gè)模擬信號(hào)輸出；從DAC轉(zhuǎn)換得到的模擬信號(hào)被輸送到面板上，成為面板像素的編程信號(hào)。以下結(jié)合圖4-圖8給出更為具體的實(shí)施例以對(duì)本發(fā)明實(shí)施例的移位寄存器、鎖存器以及DAC進(jìn)行詳細(xì)說(shuō)明。圖4示例性地描述了本發(fā)明一種實(shí)施例中移位寄存器的框圖；該移位寄存器是由結(jié)構(gòu)相同的移位寄存器單元電路串聯(lián)構(gòu)成，每一個(gè)移位寄存器單元電路具有一個(gè)輸入端子 V1、一個(gè)輸出端子I、一個(gè)地電平端子\和三個(gè)時(shí)鐘控制信號(hào)端子νΑ、V。、VD。整個(gè)移位寄存器由四相時(shí)鐘CLKl、CLK2、CLK3、CLK4控制，共用一個(gè)地電平(即Vj，具有一個(gè)移位寄存脈沖起始信號(hào)STV (該起始信號(hào)STV對(duì)應(yīng)圖3所示的列同步信號(hào)Hsy，耦合到第一個(gè)移位寄存器單元電路的輸入)，N路移位寄存輸出信號(hào)VQ(SK[1])、V0(SE[2]), V0(SE[3])> V0(SE[4]),……、 V0(SE[n])>……，其中，N由數(shù)據(jù)線的路數(shù)以及數(shù)據(jù)驅(qū)動(dòng)電路的結(jié)構(gòu)決定?？梢岳斫?，圖4所示控制移位寄存器的四相時(shí)鐘還可以改為其它類型時(shí)鐘控制，只要可以實(shí)現(xiàn)提供時(shí)鐘控制移位寄存功能。圖5是圖4所示移位寄存器中第η個(gè)移位寄存器單元電路的原理及電路圖。對(duì)于第η個(gè)移位寄存器單元電路，其輸出為Vckskw),其輸入VI(SK[n])即是第n-1個(gè)移位寄存器單元電路的輸出％(_ <)。如圖5(a)所示，該移位寄存器單元電路包括自舉正反饋模塊51和負(fù)反饋模塊52。如圖5(b)所示，為本發(fā)明實(shí)施例的移位寄存器單元電路的實(shí)際電路，其中， 自舉正反饋模塊51包括移位寄存單元第一晶體管Tski、移位寄存單元第二晶體管TSK2和自舉電容Csks，負(fù)反饋模塊52包括移位寄存第三晶體管Tsk3、移位寄存第四晶體管Tsk4和移位寄存第五晶體管Tsr50該移位寄存器單元電路的工作過(guò)程包括移位寄存正反饋過(guò)程和移位寄存負(fù)反饋過(guò)程，具體如下。(1)移位寄存正反饋過(guò)程當(dāng)Va為低電平，V1為高電平，Ve和Vd為低電平時(shí)，Q點(diǎn)電壓Vq被預(yù)先充電到高電壓，晶體管Tse2開啟，V0為低電平；當(dāng)V1變?yōu)榈碗娖?，Va變?yōu)楦唠娖綍r(shí)，Vcj被拉到高電平，由于自舉效應(yīng)，Vq隨著Vq的增加而增加，因此，晶體管Tsk2保持著較強(qiáng)的驅(qū)動(dòng)能力。最終Vtj被拉到和Va電平相等的高電平狀態(tài)；當(dāng)Va變?yōu)榈碗娖剑琕。和Vd仍然保持為低電平時(shí)，Vtj由于Va變?yōu)榈碗娖蕉ㄟ^(guò)晶體管Tsk2也被拉低到低電平。雖然Vq隨著\、V0的變低而降低，但是Vq仍然保持為較高電位狀態(tài)。最終，V0通過(guò)晶體管Tsk2被拉低到同Va的低電平相等的低電平狀態(tài)。(2)移位寄存負(fù)反饋過(guò)程在晶體管Tsk3的作用下，Vq被拉到低電平，因此正反饋的條件不再滿足，V0不再因?yàn)閈成為高電平而上升、且不再因?yàn)閈成為低電平而下降；在晶體管Tsk4的作用下，V0被拉到低電平，因此在整幀的時(shí)間內(nèi)，Vtj上不會(huì)有噪聲電壓的累積；在晶體管Tsk5的作用下，Q點(diǎn)和由Vtj與電容Clatch交接的點(diǎn)被連接到一起，因此晶體管Tsk2的柵極-源極被短接，Va的電壓跳變不會(huì)帶來(lái)晶體管Tsk2的柵極-源極電壓的上升，從而正反饋的條件被破壞。數(shù)據(jù)驅(qū)動(dòng)電路中，移位寄存器除了如本發(fā)明實(shí)施例提供的所示電路(即圖4和圖 5所描述的電路)外，還可以替換為現(xiàn)有能夠?qū)崿F(xiàn)移位寄存功能的電路，其具體電路為本領(lǐng)域技術(shù)人員所熟知，在此不作詳細(xì)說(shuō)明。關(guān)于鎖存器，目前已有很多實(shí)現(xiàn)方案。圖8所示為現(xiàn)有的一種鎖存器方案，如圖 8(a)所示，該鎖存器分兩級(jí)，即第一級(jí)鎖存器81和第二級(jí)鎖存器82。第一級(jí)鎖存器81包括采樣管Tl、存儲(chǔ)電容Cl、兩級(jí)反相器INVl及INV2。第一級(jí)鎖存器在移位寄存器的輸出信號(hào)SR的作用下，采樣數(shù)字信號(hào)B0，并將電壓存儲(chǔ)在存儲(chǔ)電容Cl上，然后通過(guò)兩級(jí)反相器 INVl及INV2同相地輸出。第二級(jí)鎖存器82包括晶體管T2、存儲(chǔ)電容C2、兩級(jí)反相器INV3 及INV4。第二級(jí)鎖存器82在柵極同步信號(hào)LE脈沖控制下，將第一級(jí)鎖存器81獲得的電壓轉(zhuǎn)存到存儲(chǔ)電容C2上，然后通過(guò)兩級(jí)反相器INV3及INV4，輸出端口被驅(qū)動(dòng)到與輸入同相位的電壓狀態(tài)。圖8(a)所示的反相器可以由圖8(b)所示電路實(shí)現(xiàn)，或者可以由圖8 (c)所示電路實(shí)現(xiàn)。圖8(b)的反相器是由下拉TFT管Td和二極管連接形式的負(fù)載管Tui構(gòu)成。圖8(b) 的反相器的問(wèn)題在于由于負(fù)載管Tui的連接形式，實(shí)際輸出的高電平比輸入信號(hào)的高電平值低一個(gè)閾值電壓。圖8(c)的反相器是在圖8(b)的反相器的基礎(chǔ)上，加上了一個(gè)用于產(chǎn)生自舉效應(yīng)的TFT管TU2。相比于圖8(b)的反相器，圖8(c)的反相器的輸出高電平能夠達(dá)到滿幅度、無(wú)閾值電壓損失。然而，不論采用哪種反相器，圖8所示的鎖存器存在如下一些問(wèn)題(I)TFT數(shù)量太多，占用的版圖面積較大。(2)這幾種反相器的輸出電平從原理上均無(wú)法達(dá)到滿幅度(Vh或。雖然采用自舉反相器以后，高電平從理論上能夠達(dá)到滿幅度Vh，但是低電平仍然不能夠完全達(dá)到\ (通常指地電平)。(3)反相器中輸出高電平的時(shí)候，無(wú)靜態(tài)功耗；而輸出為低電平的時(shí)候，仍然存在靜態(tài)功耗。(4)兩級(jí)級(jí)聯(lián)的反相器結(jié)構(gòu)中，至少有兩個(gè)TFT處于較長(zhǎng)時(shí)間的直流偏壓。因此這些TFT器件在較長(zhǎng)的工作時(shí)間后可能發(fā)生性能退化。(5)該電路在邏輯上有冗余的部分，例如，第一級(jí)鎖存器中電平邏輯的恢復(fù)并非必要；又如，第一級(jí)和第二級(jí)鎖存器所需要?jiǎng)幼鞯臅r(shí)間從邏輯上而言并不需要長(zhǎng)時(shí)間工作，只需要在脈沖時(shí)間內(nèi)發(fā)生翻轉(zhuǎn)即可。也就是說(shuō)，用靜態(tài)的電路來(lái)設(shè)計(jì)這個(gè)電路并不是最優(yōu)設(shè)計(jì)。因此，圖8所示現(xiàn)有技術(shù)的鎖存器的設(shè)計(jì)，是基于反相器邏輯的，這種設(shè)計(jì)方法不適用于集成TFT電路的場(chǎng)合。圖6示意性地描述了本發(fā)明一種實(shí)施例的兩級(jí)鎖存器的實(shí)現(xiàn)。如圖6(a)所示為本發(fā)明實(shí)施例的兩級(jí)鎖存器，分為采樣鎖存器61和自舉鎖存器62。采樣鎖存器61接收串行輸入的數(shù)字信號(hào)V1，在移位寄存器的輸出信號(hào)ν_κ[1])、νΜΚ[2])、……、ν<^κ[η])等的作用下， 該串行輸入的數(shù)字信號(hào)V1被并行地分時(shí)采樣并鎖存在采樣鎖存器61中；自舉鎖存器62接
收并行輸入的采樣信號(hào)VS1、VS2........Vsn，在鎖存同步信號(hào)LE的控制下，該并行輸入采樣
信號(hào)被同步地傳遞到輸出端Vu、Vl2.......Vta上。此外，采樣鎖存和自舉鎖存器公用地電平信號(hào)八，而各個(gè)自舉鎖存器公用兩條信號(hào)線，這兩條信號(hào)線相同且其中一條信號(hào)線比另一條信號(hào)線滯后。為使圖6(a)結(jié)構(gòu)清晰，公用的地電平信號(hào)八和這兩條信號(hào)線均未在圖 6(a)中示出。一種實(shí)施例中，公用的兩條信號(hào)線分別由移位寄存器的第一列輸出Vcks^和第二列輸出提供，這是為了不增加信號(hào)線的數(shù)量以便于管理各信號(hào)線?？梢岳斫猓?此時(shí)采樣鎖存器61可以從移位寄存器第三列輸出即VQ(SK[3])開始進(jìn)行采樣，而自舉鎖存器
62接收的采樣信號(hào)為VS1、Vs2........Vsn_2，其輸出端相應(yīng)地為Vu、Vl2.......VLn_2 ；其他實(shí)
施例中，如不擔(dān)心增加信號(hào)線帶來(lái)的管理問(wèn)題，也可以由外圍提供兩條信號(hào)線。圖6(b)是一種實(shí)施例中圖6(a)所示兩級(jí)鎖存器的某一個(gè)鎖存器單元的電路圖， 此處以第η個(gè)鎖存器單元為例，第η個(gè)鎖存器單元包括第η列上的采樣鎖存器以及與該采樣鎖存器相對(duì)應(yīng)的自舉鎖存器，如圖6(a)上由虛線橢圓框選中者63所示。如圖6(b)所示，采樣鎖存器61包括鎖存器第一晶體管Tu、鎖存器電容Qs ；自舉鎖存器包括鎖存器第二晶體管ιγ2、鎖存器第三晶體管Tu、鎖存器第四晶體管ιγ4和鎖存器第五晶體管ιγ5。采樣鎖存器的輸入耦合到串行輸入信號(hào)V1、移位寄存器的輸出信號(hào)Vckskm)和地電平八上。采樣鎖存器61的輸出耦合到自舉鎖存器62的輸入，并形成節(jié)點(diǎn)Α。自舉鎖存器的輸入端還耦合到鎖存同步信號(hào)LE、移位寄存器的第一個(gè)輸出信號(hào)ν_κ[1])(以下稱第一移位寄存器信號(hào))、移位寄存器的第二個(gè)輸出信號(hào)ν_κ[2])(以下稱第二移位寄存器信號(hào))和地電平信號(hào)\。如前述，采用第一移位寄存器信號(hào)Vcksrm和第二移位寄存器信號(hào)是為了不增加信號(hào)線的數(shù)量以便于管理各信號(hào)線，其他實(shí)施例中還可將二者替換為實(shí)現(xiàn)相同功能的信號(hào)線。圖7是圖6(b)所示鎖存器單元的工作時(shí)序圖，這里自舉鎖存器公用的兩條信號(hào)線以第一移位寄存器信號(hào)和第二移位寄存器信號(hào)為例進(jìn)行說(shuō)明；如前述，這兩條信號(hào)線還可以是由外圍提供的具有與第一移位寄存器信號(hào)νΜΚ[1])和第二移位寄存器信號(hào)相同功能的信號(hào)線。其中，鎖存同步信號(hào)LE的脈沖信號(hào)先于第一移位寄存器信號(hào) V<KSK[1])，第一移位寄存器信號(hào)V<ksk[1])和第二移位寄存器信號(hào)Vcksi^)的脈沖信號(hào)存在交疊， 鎖存器的輸出信號(hào)在第一移位寄存器的信號(hào)跳變?yōu)楦唠娖降臅r(shí)刻跳變?yōu)橛行фi存電壓。如圖7所示，鎖存器單元的工作分為以下4個(gè)階段(1)第一階段(tl)該階段分時(shí)采樣輸入電壓V1，并將信號(hào)電壓存儲(chǔ)在電容Qs上的過(guò)程，因此，可以認(rèn)為是一個(gè)“預(yù)充電”階段。在第一階段，第η級(jí)移位寄存器輸出信號(hào)Vckskw)為高電平時(shí)，鎖存同步信號(hào)LE、第一移位寄存器信號(hào)、㈣⑴)、第二移位寄存器信號(hào)Vckskm)均為低電平。因此，鎖存器第一晶體管Tu被打開，鎖存器第二晶體管IY2、鎖存器第三晶體管IY3、鎖存器第四晶體管IY4和鎖存器第五晶體管IY5為關(guān)閉狀態(tài)。因此，根據(jù)V1的電壓狀態(tài)，電容Qs被充電或者放電。從而，數(shù)據(jù)線上的電壓V1被采樣鎖存到電容Qs上。為保證數(shù)據(jù)線上的電壓V1以較快速度、較高幅度地將Qs充電到高電位，移位寄存器輸出信號(hào)VQ(SK[n])的高電平Vhs —般滿足VHS > V1(1)在第一級(jí)鎖存的結(jié)束時(shí)刻，存儲(chǔ)電容Qs上的電壓等于V1,因此存儲(chǔ)電容Qs上存儲(chǔ)的電荷量Ql為Q1 = CsX (VI-VL)(2)
(2)第二階段(t2)該階段又稱為“電荷再分配”階段，是根據(jù)分時(shí)采樣所得的存儲(chǔ)電容上電壓，通過(guò) “電荷再分配”的機(jī)制，對(duì)自舉鎖存器電路中的驅(qū)動(dòng)晶體管的柵-源極實(shí)現(xiàn)電壓編程的過(guò)程。在第二階段，鎖存同步信號(hào)LE為高電平，第η級(jí)移位寄存器輸出信號(hào)VQ(SK[n])、第一移位寄存器信號(hào)和第二移位寄存器信號(hào)Vckskm)均為低電平。因此，鎖存器第二晶體管IY2和鎖存器第四晶體管IY4被打開，鎖存器第一晶體管Tu和鎖存器第五晶體管IY5為關(guān)閉狀態(tài)。由于第四晶體管IY4被打開，鎖存器第三晶體管IY3的源極電位被拉到地電平\。 鎖存器第三晶體管IY3的柵極電位取決于“電荷再分配”的結(jié)果。因此，鎖存器第三晶體管 IY3被開啟或者被關(guān)閉取決于“電荷再分配”的結(jié)果。鎖存器第三晶體管IY3的柵極電位可以根據(jù)電荷守恒原理計(jì)算?！半姾稍俜峙洹焙?， 存儲(chǔ)電容Qs和第三晶體管IY3的柵極電容(Cm)上總存儲(chǔ)電荷為Q2，其滿足(式中Vb為B 點(diǎn)電壓)Q2 = (CLS+CTL3) X (Vb-Vl)(3)根據(jù)電荷守恒定律，Ql = Q2，因此，可以計(jì)算出B點(diǎn)的電壓Vb和Tu的柵極-源極上的電壓V㈣

權(quán)利要求
1.一種數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，包括移位寄存器，用于接收移位同步信號(hào)，并產(chǎn)生數(shù)據(jù)采樣信號(hào)；采樣鎖存器，用于在移位寄存器產(chǎn)生的數(shù)據(jù)采樣信號(hào)的控制下，接收串行輸入的數(shù)字信號(hào)，將所述串行輸入的數(shù)字信號(hào)轉(zhuǎn)換成并行數(shù)字信號(hào)并進(jìn)行存儲(chǔ)；自舉鎖存器，用于在鎖存使能信號(hào)的控制下，根據(jù)自舉效應(yīng)將所述采樣鎖存器中存儲(chǔ)的并行數(shù)字信號(hào)轉(zhuǎn)換為與所述串行輸入的數(shù)字信號(hào)振幅相同的數(shù)字信號(hào)；數(shù)字-模擬信號(hào)轉(zhuǎn)換器，用于接收所述自舉鎖存器輸出的數(shù)字信號(hào)并將其轉(zhuǎn)換為模擬信號(hào)。
2.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述自舉鎖存器包括控制模塊和自舉鎖存模塊，所述控制模塊的第一輸入端耦合到所述采樣鎖存器的輸出端，所述控制模塊的第二輸入端耦合到所述鎖存使能信號(hào)，所述控制模塊的輸出端耦合到所述鎖存模塊的輸入端，所述自舉鎖存模塊根據(jù)所述控制模塊輸出的控制信號(hào)，當(dāng)所述串行輸入的數(shù)字信號(hào)為第一電平時(shí)，所述自舉鎖存模塊輸出與所述串行輸入的數(shù)字信號(hào)振幅相同的第一電平信號(hào)；當(dāng)所述串行輸入的數(shù)字信號(hào)為第二電平時(shí)，所述自舉鎖存模塊根據(jù)自舉效應(yīng)輸出與所述串行輸入的數(shù)字信號(hào)振幅相同的第二電平信號(hào)。
3.如權(quán)利要求2所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述鎖存使能信號(hào)包括同步使能信號(hào)、第一使能信號(hào)和第二使能信號(hào)，所述同步使能信號(hào)超前于所述第一使能信號(hào)，所述第一使能信號(hào)和所述第二使能信號(hào)存在部分交疊；所述自舉鎖存模塊包括第三晶體管和第四晶體管；所述第三晶體管的控制極耦合到所述控制模塊的輸出端，第一電流導(dǎo)通極耦合到所述第一使能信號(hào)，第二電流導(dǎo)通極耦合到所述自舉鎖存器的輸出端；所述第四晶體管的控制極耦合到所述同步使能信號(hào)，第一電流導(dǎo)通極耦合到所述自舉鎖存器的輸出端以及所述第三晶體管的第二電流導(dǎo)通極，第二電流導(dǎo)通極耦合到第一電壓源。
4.如權(quán)利要求3所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述控制模塊包括第二晶體管和第五晶體管；所述第二晶體管的控制極耦合到所述同步使能信號(hào)，第一電流導(dǎo)通極耦合到所述第五晶體管的第二電流導(dǎo)通極以及所述第三晶體管的控制極，第二電流導(dǎo)通極耦合到所述采樣鎖存器的輸出端；所述第五晶體管的控制極耦合到所述第二使能信號(hào)，第一電流導(dǎo)通極耦合到第一電壓源。
5.如權(quán)利要求3所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述控制模塊包括第二晶體管、第五晶體管、耦合電容、第六晶體管、第七晶體管；所述第二晶體管的控制極耦合到所述同步使能信號(hào)，第一電流導(dǎo)通極耦合到所述第五晶體管的第二電流導(dǎo)通極以及所述第三晶體管的控制極，第二電流導(dǎo)通極耦合到所述采樣鎖存器的輸出端；所述第五晶體管的控制極耦合到所述第二使能信號(hào)，第一電流導(dǎo)通極耦合到第一電壓源；所述耦合電容的一端連接所述第一使能信號(hào)，另一端耦合到所述第六晶體管的控制極以及所述第七晶體管的第一電流導(dǎo)通極；所述第六晶體管的第一電流導(dǎo)通極耦合到第一電壓源，第二電流導(dǎo)通極耦合到所述第五晶體管的第二電流導(dǎo)通極；所述第七晶體管的控制極耦合到所述第五晶體管的第二電流導(dǎo)通極，第二電流導(dǎo)通極耦合到第一電壓源。
6.如權(quán)利要求1-5任一項(xiàng)所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述采樣鎖存器包括第一晶體管和存儲(chǔ)電容，所述第一晶體管的控制極耦合到所述移位寄存器輸出的數(shù)據(jù)采樣信號(hào)，第一電流導(dǎo)通極耦合到串行輸入的數(shù)字信號(hào)，第二電流導(dǎo)通極耦合到所述存儲(chǔ)電容的一端，所述存儲(chǔ)電容的另一端耦合到第一電壓源。
7.如權(quán)利要求1-6任一項(xiàng)所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述移位寄存器包括至少一個(gè)移位寄存器單元電路，第一個(gè)移位寄存器單元電路的輸入端耦合到所述移位同步信號(hào)，其余的每個(gè)移位寄存器單元電路的輸入端耦合到其對(duì)應(yīng)的上一級(jí)移位寄存器單元電路的輸出端。
8.如權(quán)利要求7所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述移位寄存器單元電路包括正反饋模塊和負(fù)反饋模塊，所述正反饋模塊用于接收輸入信號(hào)，并通過(guò)控制端驅(qū)動(dòng)移位寄存器的負(fù)載；所述負(fù)反饋用于下拉所述正反饋的控制端以及所述移位寄存器單元電路的輸出端至第一電壓源。
9.如權(quán)利要求8所述的數(shù)據(jù)驅(qū)動(dòng)電路，其特征在于，所述正反饋模塊包括移位寄存單元第一晶體管、移位寄存單元第二晶體管、自舉電容；所述移位寄存單元第一晶體管的控制極與其第二電流導(dǎo)通極均耦合到移位寄存器單元電路的輸入端，其第一電流導(dǎo)通極耦合到所述移位寄存單元第二晶體管的控制極；所述移位寄存單元第二晶體管的第一電流導(dǎo)通極耦合到第一時(shí)鐘信號(hào)，第二電流導(dǎo)通極耦合到移位寄存器單元電路的輸出端；所述自舉電容的一端連接到所述移位寄存單元第二晶體管的控制極，另一端連接到移位寄存器單元電路的輸出端；所述負(fù)反饋模塊包括移位寄存單元第三晶體管、移位寄存單元第四晶體管和移位寄存單元第五晶體管；所述移位寄存單元第三晶體管的控制極耦合到第二時(shí)鐘信號(hào)， 第一電流導(dǎo)通極耦合到所述移位寄存單元第二晶體管的控制極，第二電流導(dǎo)通極耦合到第一電壓源；所述移位寄存單元第四晶體管的控制極耦合到第三時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合到所述移位寄存單元第二晶體管的第二電流導(dǎo)通極，第二電流導(dǎo)通極耦合到第一電壓源；所述移位寄存單元第五晶體管的控制極耦合到所述第一時(shí)鐘信號(hào)，第一電流導(dǎo)通極耦合到移位寄存器單元電路的輸出端，第二電流導(dǎo)通極耦合到所述移位寄存單元第一晶體管的第一電流導(dǎo)通極。
10.一種顯示裝置，包括面板，所述面板包括由多個(gè)像素構(gòu)成的二維像素陣列，以及與每個(gè)像素相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；柵極驅(qū)動(dòng)電路， 用于給所述柵極掃描線提供掃描信號(hào)；其特征在于還包括如權(quán)利要求1-9任一項(xiàng)所述的數(shù)據(jù)驅(qū)動(dòng)電路，用于給所述數(shù)據(jù)線提供圖像信號(hào)。
全文摘要
本發(fā)明公開了一種采用氧化物薄膜晶體管實(shí)現(xiàn)的數(shù)據(jù)驅(qū)動(dòng)電路及顯示裝置，數(shù)據(jù)驅(qū)動(dòng)電路包括移位寄存器，用于接收移位同步信號(hào)并產(chǎn)生數(shù)據(jù)采樣信號(hào)；采樣鎖存器，用于在移位寄存器產(chǎn)生的數(shù)據(jù)采樣信號(hào)的控制下，接收串行輸入的數(shù)字信號(hào)，將所述串行輸入的數(shù)字信號(hào)轉(zhuǎn)換成并行數(shù)字信號(hào)并進(jìn)行存儲(chǔ)；自舉鎖存器用于在鎖存使能信號(hào)的控制下，根據(jù)自舉效應(yīng)將并行數(shù)字信號(hào)轉(zhuǎn)換為與串行輸入的數(shù)字信號(hào)相對(duì)應(yīng)的數(shù)字信號(hào)；數(shù)字-模擬信號(hào)轉(zhuǎn)換器，用于接收自舉鎖存器輸出的數(shù)字信號(hào)并將其轉(zhuǎn)換為模擬信號(hào)。本發(fā)明的鎖存器電路沒(méi)有用到反相器，高電平以及低電平均能夠達(dá)到滿幅度；并且單元電路中器件數(shù)量少，電路簡(jiǎn)單，節(jié)省版圖面積。
文檔編號(hào)G09G3/20GK102456316SQ20111042083
公開日2012年5月16日 申請(qǐng)日期2011年12月15日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者劉曉明, 廖聰維, 張盛東, 陳韜 申請(qǐng)人:北京大學(xué)深圳研究生院