專利名稱：立體圖像顯示器的制作方法
立體圖像顯示器
本申請要求2010年12月7日提交的韓國專利申請No. 10-2010-0124501的優(yōu)先權(quán)，這里通過參考將其并入本文，就如同在此全部闡述一樣。技術(shù)領(lǐng)域
本發(fā)明的實施方式涉及一種能夠?qū)崿F(xiàn)二維平面圖像(下文稱“2D圖像”)和三維立體圖像(下文稱“3D圖像”)顯示的立體圖像顯示器。
背景技術(shù)：
立體圖像顯示器利用立體技術(shù)或自動立體技術(shù)實現(xiàn)3D圖像。
立體技術(shù)利用用戶左眼和右眼之間的具有較強立體效果的視差圖像，其可以包括眼鏡型方法和非眼鏡型方法。在眼鏡型方法中，左、右眼之間的視差圖像通過左、右視差圖像偏振方向的改變或以時分方式被顯示在直視型顯示器或投影儀上，因此，利用偏振眼鏡或液晶快門眼鏡實現(xiàn)立體圖像。在非眼鏡型方法中，通常將諸如視差屏障和雙凸透鏡之類的用于分開左、右視差圖像的光軸的光學部件安裝在顯示屏的前面或后面，并由此實現(xiàn)立體圖像。
圖1示出了將立體圖像顯示器實現(xiàn)為液晶顯示器的例子。如圖1所示，眼鏡型立體圖像顯示器利用設(shè)置在顯示面板3上的圖案化延遲器5的偏振特性和用戶佩戴的偏振眼鏡6的偏振特性實現(xiàn)立體圖像。顯示面板3分配左眼圖像L和右眼圖像R到相鄰的顯示行并顯示左、右眼圖像L和R。圖案化延遲器5彼此不同地改變左眼圖像L和右眼圖像R的偏振特性并使左眼圖像L的偏振和右眼圖像R的偏振分開。偏振眼鏡6的左眼濾波器透射左眼圖像L的偏振而攔截右眼圖像R的偏振。偏振眼鏡6的右眼濾波器透射右眼圖像R的偏振而攔截左眼圖像L的偏振。在圖1中，附圖標記1表示向顯示面板3提供光的背光單元， 而附圖標記2和4指的是分別附接到顯示面板3的上基板和下基板的偏振膜。
在圖1所示的立體圖像顯示器中，3D圖像的可見度由于在垂直視角的位置產(chǎn)生的串擾而降低。用戶左眼必須只透射左眼圖像L的光而用戶右眼必須只透射右眼圖像R的光，以便用戶充分感受到3D圖像的立體感。然而，現(xiàn)有技術(shù)的立體圖像顯示器中存在一個期間，在該期間，左眼圖像的光和右眼圖像的光都入射到用戶的左眼和右眼的每一個上。這將導致左/右眼串擾，其中用戶通過其左眼或右眼能同時看到左眼圖像的光和右眼圖像的光。
當用戶不觀看顯示面板3前面的3D圖像而向下或向上觀看3D圖像時，左眼圖案化延遲器fe和右眼圖案化延遲器釙的每一個在一垂直視角處都透射左眼圖像的光和右眼圖像的光，該垂直視角以等于或大于預(yù)定角的角度大于正視角。這將導致串擾。因此，現(xiàn)有技術(shù)的立體圖像顯示器具有能夠在不產(chǎn)生串擾的情況下顯示3D圖像的非常窄的垂直視角。
因此，如圖2所示，日本已公開專利No. 2002-185983公開了一種通過在圖案化延遲器5上形成黑條BS來拓寬立體圖像顯示器的垂直視角的方法。當用戶在離立體圖像顯CN 102547320 A示器預(yù)定距離D的位置觀看立體圖像顯示器時，理論上不產(chǎn)生串擾的垂直視角α取決于顯示面板3的黑矩陣BM的尺寸，圖案化延遲器5的黑條BS的尺寸，以及顯示面板3與圖案化延遲器5之間的距離S。垂直視角α隨著黑矩陣BM的尺寸和黑條BS的尺寸的增加以及隨著顯示面板3與圖案化延遲器5之間的距離S的減小而拓寬。另一方面，日本已公開專利No. 2002-185983公開的立體圖像顯示器與顯示面板3的黑矩陣BM互相影響，從而產(chǎn)生莫爾條紋。此外，日本已公開專利No. 2002-185983由于圖案化延遲器5的黑條BS而以極大降低的亮度顯示2D圖像。
如圖3所示，本申請人已經(jīng)提出了一種面板結(jié)構(gòu)和驅(qū)動方法，其中將顯示面板的每一個紅(R)、綠(G)和藍(B)子像素PIX分成兩個分隔單元10和20，并利用美國申請 No. 12/536,031 (2009年8月5日)中的有源黑條來控制分隔單元10和20中的每一個，在此通過參考將該美國申請的全文并入。換句話說，每一個子像素PIX被劃分成主像素部分 10和次像素部分20。主像素部分10包括位于數(shù)據(jù)線Dl與第η條柵極線&ι交叉處的薄膜晶體管(TFT)Tl，和連接到TFT Tl的第一液晶單元CLcl，其中η為自然數(shù)。次像素部分 20包括位于數(shù)據(jù)線Dl與第(η+1)條柵極線&ι+1交叉處的TFT Τ2，和連接到TFT Τ2的第二液晶單元CLc2。次像素部分20以2D模式寫入2D圖像數(shù)據(jù)時用作像素并且在以3D模式寫入黑數(shù)據(jù)時用作有源黑條。
美國申請No. 12/536,031公開的立體圖像顯示器能夠解決日本已公開專利 No. 2002-185983中出現(xiàn)的立體圖像顯示器的問題。美國申請No. 12/536，031公開的立體圖像顯示器通過將每一個子像素Pix劃分成兩個部分并將2D圖像數(shù)據(jù)以2D模式寫入每一個劃分后的像素PIX，可以防止2D圖像的亮度降低。此外，其通過拓寬3D模式中的垂直視角可以提高2D和3D圖像的可見度。因此，其與現(xiàn)有的立體圖像顯示器相比可以實現(xiàn)更優(yōu)秀的顯示質(zhì)量。
柵極驅(qū)動電路包括電平移位器和移位寄存器。移位寄存器可通過板內(nèi)選通(GIP) 工藝直接形成在顯示面板的基板上。電平移位器被開發(fā)出來專門用于2D模式。然而，當2D 和3D模式中的柵極驅(qū)動電路的輸出彼此不同時，不可能只利用現(xiàn)有的專門用于2D模式的電平移位器來運行柵極驅(qū)動電路。發(fā)明內(nèi)容
本發(fā)明的多個實施方式提供一種立體圖像顯示器，其包括能夠?qū)崿F(xiàn)2D圖像和3D 圖像并利用電平移位器以2D和3D模式驅(qū)動柵極驅(qū)動電路的有源黑條。
根據(jù)一方面，本發(fā)明提供一種立體圖像顯示器，包括顯示面板，所述顯示面板包括數(shù)據(jù)線、與所述數(shù)據(jù)線交叉的柵極線、響應(yīng)于來自所述柵極線的柵極脈沖而導通的薄膜晶體管(TFT)、以及多個像素，所述多個像素的每一個包括多個子像素；數(shù)據(jù)驅(qū)動電路，所述數(shù)據(jù)驅(qū)動電路將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)電壓并向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；柵極驅(qū)動電路，所述柵極驅(qū)動電路被構(gòu)造成向所述柵極線順序地提供與所述數(shù)據(jù)電壓同步的柵極脈沖；以及時序控制器，所述時序控制器被構(gòu)造成從外部主機系統(tǒng)接收時序信號、2D圖像數(shù)據(jù)和3D圖像數(shù)據(jù)，向所述數(shù)據(jù)驅(qū)動電路提供所述數(shù)字視頻數(shù)據(jù)，并控制所述數(shù)據(jù)驅(qū)動電路的運行時序和所述柵極驅(qū)動電路的運行時序。
每個子像素包括主像素部分，所述主像素部分被構(gòu)造成在2D模式中響應(yīng)于來自第η條柵極線的第η柵極脈沖而表現(xiàn)2D圖像數(shù)據(jù)的灰度級，并且在3D模式中響應(yīng)于第η 柵極脈沖而表現(xiàn)3D圖像數(shù)據(jù)的灰度級，其中η為自然數(shù)；以及次像素部分，所述次像素部分被構(gòu)造成在3D模式中響應(yīng)于來自第(η+1)條柵極線的第(η+1)柵極脈沖而對預(yù)先充入的電壓進行放電，并表現(xiàn)黑色灰度級。
所述柵極驅(qū)動電路響應(yīng)于從所述時序控制器或主機系統(tǒng)接收的選擇信號而在2D 模式中輸出第η柵極脈沖，并且在3D模式中輸出第η柵極脈沖和第(η+1)柵極脈沖。


所包括的附圖用來提供對本發(fā)明的進一步理解并且被結(jié)合到本申請中且構(gòu)成本申請的一部分。附圖例示了本發(fā)明的實施方式并且與說明書一起來解釋本發(fā)明的原理。在附圖中
圖1示出了眼鏡型立體圖像顯示器；
圖2示出了立體圖像顯示器，其中在圖案化延遲器中形成黑條；
圖3示出了實現(xiàn)有源黑矩陣的方法；
圖4是示出了根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器的顯示面板、圖案化延遲器和偏振眼鏡的分解立體圖5是示出了圖4所示的顯示面板的驅(qū)動電路的框圖6是示出了圖4所示的顯示面板的一些像素的等效電路圖7示出了 3D模式中的第一和第二分隔單元的運行；
圖8示出了 2D模式中的第一和第二分隔單元的運行；
圖9是示出了圖4所示的電平移位器的電路圖10是示出了圖9所示的第一邏輯電路單元的電路圖11是示出了圖9所示的第二邏輯電路單元的電路圖12是示出了圖4所示的移位寄存器的級(stage)的電路圖13是波形圖，其示出了輸入到圖12所示的移位寄存器的級的時鐘的輸出波形、 Q節(jié)點電壓、QB節(jié)點電壓以及柵極脈沖；
圖14是示出了根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器中的2D模式驅(qū)動信號的時序圖15是示出了根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器中的3D模式驅(qū)動信號的時序圖；以及
圖16是示出了在根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器中將柵極脈沖提供到所有柵極線之后產(chǎn)生的復位脈沖的時序圖。
具體實施方式
以下將參照附圖更充分地描述本發(fā)明，附圖中示出了本發(fā)明的示例性實施方式。 然而，本發(fā)明可以采用許多不同的形式實現(xiàn)，而不應(yīng)當被解釋為限于這里所闡述的實施方式。整個說明書中用相似的附圖標記指代相同的元件或部分。在下面的描述中，如果判定對與本發(fā)明相關(guān)的已知功能或配置的詳細描述會使本發(fā)明的主題不清楚，那么將省略該詳細描述。
圖4和5示出了根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器。
如圖4和圖5所示，根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器包括顯示面板 100，圖案化延遲器30，偏振眼鏡40，顯示面板驅(qū)動電路，等等。
顯示面板100以2D模式顯示2D圖像數(shù)據(jù)并以3D模式顯示3D圖像數(shù)據(jù)。顯示面板100可以以諸如液晶顯示器(LCD)，場致發(fā)射顯示器(FED)，等離子體顯示面板(PDP)，包括無機電致發(fā)光元件和有機發(fā)光二極管(OLED)元件的電致發(fā)光裝置(EL)，以及電泳顯示器(EPD)等的平板顯示元件來實現(xiàn)。在自發(fā)射顯示元件中可以省略偏振膜和背光單元。下文中，利用液晶顯示器的顯示面板作為例子來描述顯示面板100。也可使用其它類型的顯示面板。
顯示面板100包括薄膜晶體管(TFT)陣列基板，濾色器陣列基板，以及這兩個基板之間的液晶層。顯示面板100包括基于數(shù)據(jù)線與柵極線的交叉結(jié)構(gòu)以矩陣形式布置的像素。圖6中所示的包括有源黑條的像素陣列形成在顯示面板100上。顯示面板100的TFT 陣列基板包括數(shù)據(jù)線，與數(shù)據(jù)線交叉的柵極線，分別形成在數(shù)據(jù)線與柵極線交叉處的多個 TFT，液晶單元的像素電極，連接到像素電極的存儲電容器Cvst，等等。像素的液晶由連接到TFT的像素電極與公共電極之間的電場驅(qū)動。顯示面板100的濾色器陣列基板包括黑矩陣，濾色器，公共電極，等等。偏振膜16a和16b分別附接到TFT陣列基板和濾色器陣列基板。用于設(shè)置液晶的預(yù)傾斜角的取向?qū)臃謩e形成在TFT陣列基板和濾色器陣列基板上。
根據(jù)本發(fā)明實施方式的立體圖像顯示器可以以諸如扭曲向列(TN)模式和垂直對準(VA)模式的垂直電場驅(qū)動方式或者以諸如面內(nèi)切換(IPS)模式和邊緣場切換(FFS)模式的水平電場驅(qū)動模式來實現(xiàn)。根據(jù)本發(fā)明實施方式的立體圖像顯示器可以以包括背光型液晶顯示器，透反射型液晶顯示器和反射型液晶顯示器的任何類型的液晶顯示器來實現(xiàn)。 背光單元在背光型液晶顯示器和透反射型液晶顯示器中是必須的。背光單元可以以直下型背光單元或邊緣型背光單元實現(xiàn)。
圖案化延遲器30附接到顯示面板100的上偏振膜16a并設(shè)置為與顯示面板100 的屏幕相對。圖案化延遲器30包括第一延遲器和第二延遲器。圖案化延遲器30的第一延遲器設(shè)置為與顯示面板100的其上顯示左眼圖像的像素相對，將來自于這些像素的光轉(zhuǎn)換成第一偏振光(例如，圓偏振或線性偏振光)，并使該第一偏振光通過。圖案化延遲器30的第二延遲器設(shè)置為與顯示面板100的其上顯示右眼圖像的像素相對，將來自于這些像素的光轉(zhuǎn)換成第二偏振光(例如，圓偏振或線性偏振光)，并使該第二偏振光通過。第一偏振光的光軸和第二偏振光的光軸可彼此垂直。分隔的黑條不必形成在圖案化延遲器30上。這是因為顯示面板100的每個像素都被空間上分成兩部分并且這兩部分中的一部分用作有源黑條。
偏振眼鏡40的左眼濾波器具有與圖案化延遲器30的第一延遲器相同的光吸收軸，并且偏振眼鏡40的右眼濾波器具有與圖案化延遲器30的第二延遲器相同的光吸收軸。 例如，左圓偏振濾波器可被選擇作為偏振眼鏡40的左眼濾波器，并且右圓偏振濾波器可被選擇作為偏振眼鏡40的右眼濾波器。因此，用戶使用偏振眼鏡40來觀看3D圖像，并且不用佩戴偏振眼鏡40來觀看2D圖像。
顯示面板驅(qū)動電路包括數(shù)據(jù)驅(qū)動電路，柵極驅(qū)動電路，時序控制器110，主機系統(tǒng) 200，模塊電源電路150，等等。
數(shù)據(jù)驅(qū)動電路包括多個源極驅(qū)動器集成電路(IC) 140。源極驅(qū)動器IC 140在時序控制器110的控制下鎖存從時序控制器110接收的數(shù)字視頻數(shù)據(jù)。源極驅(qū)動器IC 140將鎖存的數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換成正、負模擬伽馬參考電壓GMAl-GMAn并產(chǎn)生正、負數(shù)據(jù)電壓。然后源極驅(qū)動器IC 140提供正、負數(shù)據(jù)電壓到顯示面板100的數(shù)據(jù)線。源極驅(qū)動器IC 140 可以通過玻上芯片(COG)工藝或帶式自動接合(TAB)工藝連接到顯示面板100的數(shù)據(jù)線。
柵極驅(qū)動電路包括電平移位器120和多個移位寄存器130并在時序控制器110的控制下順序地施加柵極脈沖到顯示面板100的柵極線。
電平移位器120將從時序控制器110接收的柵極移位時鐘GCLK劃分成多個N相位時鐘并輸出所述N相位時鐘，其中N是等于或大于2的正整數(shù)。下文中，作為例子，將電平移位器120輸出的時鐘作為6相位時鐘，但是并不限于此。
電平移位器120將從時序控制器110接收的柵極起始脈沖GST，柵極移位時鐘GLCK，以及η個時鐘的晶體管-晶體管邏輯(TTL)邏輯電平電壓進行電平移位 (left-shift)，將其移位到柵極高電壓VGH和柵極低電壓VGL。柵極高電壓VGH和柵極低電壓VGL被設(shè)置為移位寄存器130的操作電壓和顯示面板100的像素陣列的TFT的操作電壓。
電平移位器120對柵極起始脈沖GST的電壓進行電平移位并輸出第一起始脈沖 VSTl。電平移位器120響應(yīng)于從主機系統(tǒng)200或時序控制器110接收的選擇信號SEL選擇性地輸出第二起始脈沖VST2。選擇信號SEL在2D模式中在第一邏輯電平(例如，低邏輯電平)處產(chǎn)生，并且在3D模式中在第二邏輯電平(例如，高邏輯電平)處產(chǎn)生。電平移位器 120在產(chǎn)生具有第一邏輯電平的選擇信號SEL的2D模式中產(chǎn)生第一起始脈沖VSTl。在產(chǎn)生具有第二邏輯電平的選擇信號SEL的3D模式中，電平移位器120輸出第一起始脈沖VST1， 并且在預(yù)定時間過去之后輸出第二起始脈沖VST2。
電平移位器120在每個時鐘CLK1-CLK6的下降沿減小柵極高電壓VGH以便減小液晶單元的電壓Δνρ。電平移位器120響應(yīng)于從時序控制器110接收的偶數(shù)/奇數(shù)時鐘Ε/0 來輸出偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGH0，其中偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGHO的電壓電平彼此相反。
電平移位器120響應(yīng)于柵極起始脈沖GST和柵極移位時鐘GLCK產(chǎn)生復位脈沖 RST0復位脈沖RST是用于同時放電在移位寄存器130的所有級(stage)處的Q節(jié)點的控制信號。
在2D模式中，電平移位器120輸出第一起始脈沖VSTl，時鐘CLK1-CLK6，偶數(shù)柵極高電壓VGHE，奇數(shù)柵極高電壓VGH0，以及復位脈沖RST。在3D模式中，電平移位器120輸出第一起始脈沖VST1，第二起始脈沖VST2，時鐘CLK1-CLK6，偶數(shù)柵極高電壓VGHE，奇數(shù)柵極高電壓VGH0，以及復位脈沖RST。根據(jù)從時序控制器110或主機系統(tǒng)200接收的選擇信號 SEL的邏輯電平，確定電平移位器120是否輸出第二起始脈沖VST2。
每個移位寄存器130包括多個級，它們是彼此級聯(lián)的。移位寄存器130通過板內(nèi)選通(GIP)工藝與像素陣列一起直接形成在顯示面板100的TFT陣列基板上。移位寄存器 130順序地施加柵極脈沖到柵極線。如圖5所示，移位寄存器130可以設(shè)置在像素陣列的兩側(cè)之外或一側(cè)之外。當移位寄存器130被分離地設(shè)置在像素陣列的兩側(cè)之外時，移位寄存器130從一個電平移位器120同時接收信號VST1，VST2，CLK1-CLK6，VGHE和VGHO并進行操作。
在2D模式中，移位寄存器130響應(yīng)于時鐘CLK1-CLK6順序地移位從電平移位器 120接收的第一起始脈沖VST1，并施加移位后的第一起始脈沖VSTl到第η條柵極線。在3D 模式中，移位寄存器130根據(jù)時鐘CLK1-CLK6的時序來移位從電平移位器120接收的第一起始脈沖VSTl并施加柵極脈沖到第η條柵極線。此外，在3D模式中，移位寄存器130根據(jù)時鐘CLK1-CLK6的時序來移位從電平移位器120接收的第二起始脈沖VST2并施加柵極脈沖到第(η+1)條柵極線。
時序控制器110重新排列從主機系統(tǒng)200接收的數(shù)字視頻數(shù)據(jù)并提供重新排列后的數(shù)字視頻數(shù)據(jù)到源極驅(qū)動器IC 140。時序控制器110從主機系統(tǒng)200接收諸如垂直同步信號Vsync，水平同步信號Hsync，數(shù)據(jù)使能信號DE和點時鐘CLK的時序信號。時序控制器 110基于時序信號產(chǎn)生用于控制電平移位器120的運行時序的柵極時序控制信號和用于控制源極驅(qū)動器IC 140的運行時序的源極時序控制信號。時序控制器110響應(yīng)于從主機系統(tǒng)200接收的2D或3D模式信號而在2D模式中控制電平移位器120或在3D模式中控制電平移位器120。
柵極時序控制信號包括柵極起始脈沖GST，調(diào)制時序移位時鐘MCLK，柵極移位時鐘GLCK，偶數(shù)/奇數(shù)時鐘E/0，選擇信號SEL，等等。選擇信號SEL可從時序控制器110或主機系統(tǒng)200產(chǎn)生。柵極起始脈沖GST由電平移位器120進行電平移位并被轉(zhuǎn)換成第一和第二起始脈沖VSTl和VST2。此外，柵極起始脈沖GST被輸入到移位寄存器130的第一級并控制第一柵極脈沖的輸出時序。調(diào)制時序移位時鐘MCLK控制從電平移位器120輸出的時鐘 CLK1-CLK6的柵極高電壓調(diào)制時序。電平移位器120對柵極移位時鐘GLCK進行劃分并電平移位。此外，柵極移位時鐘GLCK被轉(zhuǎn)換成時鐘CLK1-CLK6并被輸入到移位寄存器130的多個級，從而控制第一和第二起始脈沖VSTl和VST2的移位時序。偶數(shù)/奇數(shù)時鐘E/0控制偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGHO的電壓電平反轉(zhuǎn)時序。選擇信號SEL控制電平移位器120是否輸出第二起始脈沖VST2。
源極時序控制信號包括源極起始脈沖SSP，源極采樣時鐘SSC，極性控制信號P0L， 源極輸出使能信號S0E，等等。源極起始脈沖SSP控制源極驅(qū)動器IC 140的數(shù)據(jù)采樣起始時機。源極采樣時鐘SSC控制源極驅(qū)動器IC 140的數(shù)據(jù)采樣時序。極性控制信號POL控制從數(shù)據(jù)驅(qū)動電路輸出的數(shù)據(jù)電壓的極性。源極輸出使能信號SOE控制數(shù)據(jù)驅(qū)動電路的輸出時序。如果基于迷你低壓差分信號(LVDQ接口標準傳送待輸入到數(shù)據(jù)驅(qū)動電路的數(shù)字視頻數(shù)據(jù)，則可以省略源極起始脈沖SSP和源極采樣時鐘SSC。
主機系統(tǒng)200包括諸如縮放器的圖形處理電路和電源電路。圖形處理電路依照顯示面板100的分辨率來內(nèi)插從廣播接收電路或外部視頻源接收的RGB視頻數(shù)據(jù)的分辨率， 并對RGB視頻數(shù)據(jù)執(zhí)行信號內(nèi)插處理。電源電路產(chǎn)生待提供到模塊電源電路150的輸入電源Vin。主機系統(tǒng)200通過諸如LVDS接口和最小化傳輸差分信令(TMDQ接口之類的接口提供2D圖像數(shù)據(jù)或3D圖像數(shù)據(jù)到時序控制器110，并且提供時序信號Vsync，Hsync，DE和 CLK到時序控制器110。主機系統(tǒng)200可以提供用于指示2D模式和3D模式的模式信號到時序控制器110。此外，主機系統(tǒng)200可以與傳送到時序控制器110的3D圖像信號同步地傳送選擇信號SEL到電平移位器120。
模塊電源電路150利用DC-DC轉(zhuǎn)換器、調(diào)節(jié)器等接收輸入電源Vin，并將輸入電源Vin轉(zhuǎn)換成用于驅(qū)動顯示面板驅(qū)動電路的邏輯電源電壓Vcc，以及顯示面板100的驅(qū)動電壓 VGH, VGL, Vcom和GMAl_GMAn。邏輯電源電壓Vcc大約為3. 3V并被輸入作為顯示面板驅(qū)動電路的電源。
產(chǎn)生的柵極高電壓VGH等于或大于大約15V，而產(chǎn)生的柵極低電壓VGL等于或小于-5V。產(chǎn)生的柵極高電壓VGH可為大約觀乂。如圖12所示，柵極低電壓VGL可包括輸入到移位寄存器130的級的第一和第二柵極低電壓VGLl和VGL2。第二柵極低電壓VGL2可設(shè)置為低于第一柵極低電壓VGLl。可根據(jù)其上施加了移位寄存器130的級內(nèi)部的第一 QB節(jié)點的電壓作為柵極電壓的TFT的DC柵極偏置應(yīng)力和其上施加了第二 QB節(jié)點的電壓作為柵極電壓的TFT的DC柵極偏置應(yīng)力之差，來確定第一和第二柵極低電壓VGLl和VGL2以及確定第一柵極低電壓VGLl與第二柵極低電壓VGL2之差。
公共電壓Vcom大約為7V-9V并被提供到顯示面板100的公共電極，如圖6和圖10 所示。如圖6和圖10中所示，公共電壓Vcom可包括提供到同時屬于主像素部分PIXA和次像素部分PIXB的第一公共電極4的第一公共電壓Vcoml和提供到次像素部分PIXB的第二公共電極6的第二公共電壓Vcom2?？筛鶕?jù)用于補償主像素部分PIXA的液晶單元Clcll的 AVp電壓與次像素部分PIXB的液晶單元Clcl2的AVp電壓之差的電壓來確定第一和第二公共電壓Vcoml和Vcom2之差。例如，在圖6所示的像素結(jié)構(gòu)中，次像素部分PIXB的TFT寄生電容大于主像素部分PIXA的TFT寄生電容。因此，次像素部分PIXB的AVp電壓ΔνΡ2 可大于主像素部分PIXA的八Vp電壓AVpl。第二公共電壓Vcom2可設(shè)置成大于第一公共電壓Vcoml大約1V-2V，以便補償主像素部分PIXA的八Vp電壓AVpl和次像素部分PIXB 的AVp電壓ΔνΡ2之差。
電壓劃分電路劃分正/負伽馬參考電壓GMAl-GMAn并將它們輸入源極驅(qū)動器IC 140。正/負伽馬參考電壓GMAl-GMAn包括大于公共電壓Vcom的正伽馬參考電壓和小于公共電壓Vcom的負伽馬參考電壓。
圖6是示出了圖4所示的顯示面板100的一些像素的等效電路圖。
如圖6所示，顯示面板100的像素陣列包括形成在數(shù)據(jù)線Dm，Dm+1與柵極線&1， &1+1的交叉處的多個像素。每個像素包括紅色子像素，綠色子像素和藍色子像素。每個子像素被劃分成主像素部分PIXA和次像素部分PIXB。
主像素部分PIXA包括第一TFT T11，連接到第一TFT Tll的第一液晶單元Clc 11， 存儲電容器(未示出)，等等。第一液晶單元Clc 11包括其上提供有數(shù)據(jù)電壓的像素電極 2和其上提供有第一公共電壓Vcoml的第一公共電極4。
如圖7所示，在3D模式中，主像素部分PIXA被充電到3D圖像的左眼圖像或右眼圖像的數(shù)據(jù)電壓，從而顯示3D圖像數(shù)據(jù)。如圖8所示，在2D模式中，主像素部分PIXA被充電到2D圖像的數(shù)據(jù)電壓，從而顯示2D圖像數(shù)據(jù)。第一 TFT Tll響應(yīng)于來自第η條柵極線的柵極脈沖而導通。因此，第一 TFT Tll響應(yīng)于來自第η條柵極線的柵極脈沖而向第一液晶單元Clc 11的像素電極2提供來自數(shù)據(jù)線Dm的數(shù)據(jù)電壓VDATA。第一 TFT Tll的柵極連接到第η條柵極線&1，第一 TFT Tll的漏極連接到數(shù)據(jù)線Dm，并且第一 TFT Tll的源極連接到第一液晶單元Clc 11的像素電極2。
次像素部分PIXB包括第二 TFT T12，第三TFT T13，連接到第三TFT T13的第二液晶單元Clc 12，存儲電容器(未示出)，等等。如圖7所示，在3D模式中，次像素部分PIXB表現(xiàn)黑色灰度級，因為像素電極2的電壓被放電到第二公共電壓Vcom2。如圖8所示，在2D 模式中，次像素部分PIXB被充電到2D圖像的數(shù)據(jù)電壓，從而顯示2D圖像數(shù)據(jù)。
第二TFT T12響應(yīng)于來自第η條柵極線的柵極脈沖而導通。因此，第二TFT Τ12 響應(yīng)于來自第η條柵極線的柵極脈沖而向第二液晶單元Clc 12的像素電極2提供來自數(shù)據(jù)線Dm的數(shù)據(jù)電壓VDATA。第二 TFT Τ12的柵極連接到第η條柵極線&1，第二 TFT Τ12 的漏極連接到數(shù)據(jù)線Dm，并且第二 TFT T12的源極連接到第三TFT T13的漏極。
在3D模式中，第三TFT T13響應(yīng)于來自第(n+1)條柵極線&1+1的柵極脈沖而導通。因此，第三TFT T13響應(yīng)于來自第(n+1)條柵極線&ι+1的柵極脈沖允許電流流過第二液晶單元Clc 12的像素電極2與其上提供有第二公共電壓Vcom2的第二公共電極6之間， 從而在它們之間產(chǎn)生電流通路。結(jié)果，第二液晶單元Clc 12的電壓被放電到第二公共電壓 Vcom20
在3D模式中，第二液晶單元Clc 12的像素電極2的電壓與第一公共電極4的電壓基本上等電位。因此，第二液晶單元Clc 12以正常的黑模式被驅(qū)動，并且第二液晶單元Clc 12表現(xiàn)黑色灰度級。第三TFT T13的柵極連接到第(n+1)條柵極線&ι+1，第三TFT T13的漏極連接到第二 TFT T12的源極，并且第三TFT T13的源極連接到第二公共電極6。
在圖6中，附圖標記“91”表示移位寄存器130的第η級，其輸出柵極脈沖到第η 條柵極線&1，并且附圖標記“92”表示移位寄存器130的第(n+1)級，其輸出柵極脈沖到 (n+1)條柵極線&1+1。在2D和3D模式中，移位寄存器130的第η級91響應(yīng)于第一起始脈沖VSTl和第η時鐘CLKn而提供柵極脈沖到第η條柵極線&1。作為從第(η_4)級輸入的起始脈沖的進位信號可被輸入第η級91的起始信號輸入端子。在2D模式中，第二起始脈沖VST2并不輸入到第(n+1)級92，并且來自第(n_4)級的進位信號并不輸入到第(n+1) 級92。因此，第(n+1)級92在2D模式中并不輸出柵極脈沖。另一方面，在3D模式中，第 (n+1)級92響應(yīng)于第二起始脈沖VST2和第(n+1)時鐘CLKn+Ι而提供柵極脈沖到第(n+1) 條柵極線&1+1。作為從第(n-3)級輸入的起始脈沖的進位信號可被輸入第(n+1)級92的起始信號輸入端子。
圖9是詳細示出電平移位器120的電路圖。
如圖9所示，電平移位器120包括第一邏輯電路單元301，第二邏輯電路單元302， 第三邏輯電路單元304，等等。
第一邏輯電路單元301接收柵極起始脈沖GST，調(diào)制時序移位時鐘MCLK，柵極移位時鐘GLCK，選擇信號SEL，柵極高電壓VGH，和柵極低電壓VGL。因此，在2D模式中，第一邏輯電路單元301輸出第一起始脈沖VSTl和復位脈沖RST，第一起始脈沖VSTl和復位脈沖RST 均在柵極高電壓VGH和柵極低電壓VGL之間擺動。此外，在3D模式中，第一邏輯電路單元 301輸出第一起始脈沖VSTl，第二起始脈沖VST2和復位脈沖RST，并且第一起始脈沖VSTl， 第二起始脈沖VST2和復位脈沖RST均在柵極高電壓VGH和柵極低電壓VGL之間擺動。第一邏輯電路單元301輸出的信號VST1，VST2和RST通過第一緩存陣列303被提供到移位寄存器130。
第二邏輯電路單元302接收調(diào)制時序移位時鐘MCLK，柵極移位時鐘GLCK，柵極高電壓VGH和柵極低電壓VGL。因此，在2D和3D模式中，第二邏輯電路單元302輸出時鐘 CLK1-CLK6，時鐘CLK1-CLK6的每一個都在柵極高電壓VGH和柵極低電壓VGL之間擺動，并且在時鐘CLK1-CLK6的每一個的下降沿都減小柵極高電壓VGH。從第二邏輯電路單元302 輸出的時鐘CLK1-CLK6通過第二緩存陣列305被提供到移位寄存器130。
第三邏輯電路單元304接收偶數(shù)/奇數(shù)時鐘E/0并輸出切換控制信號，該切換控制信號用于反轉(zhuǎn)在柵極高電壓VGH和柵極低電壓VGL之間的偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGH0。第三緩存陣列305接收柵極高電壓VGH，柵極低電壓VGL以及由第三邏輯電路單元304輸出的開關(guān)控制信號，并輸出偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGH0， 其中偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGHO均在柵極高電壓VGH和柵極低電壓VGL 之間擺動。當柵極高電壓VGH的偶數(shù)柵極高電壓VGHE被提供到移位寄存器130時，將柵極低電壓VGL的奇數(shù)柵極高電壓VGHO被提供到移位寄存器130。此外，當柵極低電壓VGL的偶數(shù)柵極高電壓VGHE被提供到移位寄存器130時，將柵極高電壓VGH的奇數(shù)柵極高電壓 VGHO被提供到移位寄存器130。第三緩存陣列305響應(yīng)于從第三邏輯電路單元304接收的切換控制信號來反轉(zhuǎn)偶數(shù)柵極高電壓電平VGHE和奇數(shù)柵極高電壓電平VGH0。
偶數(shù)柵極高電壓VGHE和奇數(shù)柵極高電壓VGHO周期性地反轉(zhuǎn)施加到移位寄存器 130的每一級的第一 QB節(jié)點QBl和第二 QB節(jié)點QB2的電壓，從而利用第一 QB節(jié)點QBl和第二 QB節(jié)點QB2的電壓來減輕接收柵極電壓的TFT的DC柵極偏置應(yīng)力。
圖10是詳細示出了電平移位器120的第一邏輯電路單元301的電路圖。
如圖10所示，第一邏輯電路單元301包括第一與(AND)門401，第二與門402，多個D觸發(fā)器404，第三與門405，等等。
第一與門401對柵極起始脈沖GST和柵極移位時鐘GLCK執(zhí)行與運算，并輸出上述與運算的結(jié)果作為復位脈沖RST。如圖12所示，復位脈沖RST同時輸入到移位寄存器130 的所有級并同時放電每一級的Q節(jié)點。圖16示出了由柵極起始脈沖GST和柵極位移時鐘 GLCK之間的與運算結(jié)果產(chǎn)生的復位脈沖RST。
第二與門402對柵極起始脈沖GST和由逆變器403反轉(zhuǎn)的柵極移位時鐘GLCK執(zhí)行與運算，并輸出上述與運算的結(jié)果作為第一起始脈沖VSTl。第一起始脈沖VSTl輸入到移位寄存器130的第一級并控制第一柵極脈沖的輸出時序。圖14示出了在2D模式中產(chǎn)生的第一起始脈沖VST1，而圖15示出了在3D模式中產(chǎn)生的第二起始脈沖VST2。
多個D觸發(fā)器404是級聯(lián)的并且構(gòu)成用于將第二與門402的輸出延遲預(yù)定時間的延遲器電路。在圖10中，級聯(lián)的D觸發(fā)器404響應(yīng)于三個連續(xù)的輸出柵極移位時鐘GSC在大約三個水平周期期間延遲由第二與門402輸出的第一起始脈沖VST1。
第三與門405對由包括多個D觸發(fā)器404的延遲器電路延遲的第一起始脈沖VSTl 和選擇信號SEL執(zhí)行與運算，并輸出上述與運算的結(jié)果作為3D模式中的第二起始脈沖 VST2。如圖15所示，當在3D模式中產(chǎn)生高邏輯電平的選擇信號SEL時，第三與門405產(chǎn)生從第一起始脈沖VSTl開始延遲了預(yù)定時間的第二起始脈沖VST2。另一方面，如圖14所示， 第三與門405保持2D模式中的低邏輯電平輸出，其中選擇信號SEL的輸出被保持在低邏輯電平。
圖11是詳細示出了電平移位器120的第二邏輯電路單元302的電路圖。
如圖11所示，第二邏輯電路單元302包括用于調(diào)制時鐘CLK-CLK6的每一個的電壓的多個調(diào)制電路。多個調(diào)制電路的每一個包括控制邏輯單元501，第一到第三晶體管Q1-Q3，等等。第一和第三晶體管Ql和Q3可由η型金屬氧化物半導體場效應(yīng)晶體管(MOSFET)實現(xiàn)，而第二晶體管Q2可由ρ型MOSFET實現(xiàn)。
控制邏輯電路501接收柵極移位時鐘GLCK和調(diào)制時序移位時鐘MCLK，并且與柵極移位時鐘GLCK的上升沿同步地導通第一晶體管Q1，從而升高(rise)輸入到移位寄存器 130中的時鐘CLKn的電壓電平。如圖14和圖15所示，在控制邏輯電路單元501的控制下， 時鐘CLKn在大約三個水平周期期間保持在柵極高電壓。隨后，控制邏輯電路單元501與柵極移位時鐘GLCK的下降沿同步地導通第三晶體管Q3，并將時鐘CLKn的電壓調(diào)整為小于柵極高電壓VGH并大于柵極低電壓VGL的電壓。隨后，控制邏輯單元501與調(diào)制時序移位時鐘MCLK的下降沿同步地導通第二晶體管Q2并將時鐘CLKn的電壓電平降低(fall)到柵極低電壓VGL。
在控制邏輯單元501的控制下，第一晶體管Ql在柵極移位時鐘GLCK的上升沿被導通，并且在大約三個水平周期期間保持導通狀態(tài)，從而輸出時鐘CLKn的電壓作為柵極高電壓VGH。第一晶體管Ql的柵極連接到控制邏輯單元501的第一輸出端子，柵極高電壓VGH 被提供到第一晶體管Ql的源極，并且第一晶體管Ql的漏極連接到第二邏輯電路單元302 的輸出端子。
在控制邏輯單元501的控制下，第二晶體管Q2在調(diào)制時序移位時鐘MCLK的下降沿被導通，并降低時鐘CLKn的電壓電平到柵極低電壓VGL。第二晶體管Q2的柵極連接到控制邏輯單元501的第二輸出端子，柵極低電壓VGL被提供到第二晶體管Q2的源極，并且第二晶體管Q2的漏極連接到第二邏輯電路單元302的輸出端子。
在控制邏輯單元501的控制下，第三晶體管Q3在柵極移位時鐘GLCK的下降沿被導通，并減小(reduce)時鐘CLKn的柵極高電壓VGH。第三晶體管Q3的柵極連接到控制邏輯單元501的第三輸出端子，柵極低電壓VGL通過電阻R被提供到第三晶體管Q3的源極， 并且第三晶體管Q3的漏極連接到第二邏輯電路單元302的輸出端子。電阻R在第三晶體管Q3導通時降低柵極高電壓VGH的電平，并且減小從第二邏輯電路單元302輸出的柵極高電壓VGH。
根據(jù)本發(fā)明實施方式的移位寄存器130可以被不同地實現(xiàn)。
圖12是詳細示出了移位寄存器130的一個示例級的電路圖。圖13是波形圖，其示出了輸入到圖12所示的級的時鐘的輸出波形，Q節(jié)點電壓，QB節(jié)點電壓，以及柵極脈沖。 根據(jù)本發(fā)明實施方式的移位寄存器130可以具有不同于圖12所示電路構(gòu)造的各種電路構(gòu)造。
移位寄存器130包括多個級聯(lián)的級。
CLK1-CLK6中的一個或兩個(其中每個時鐘都被移位了預(yù)定相位差并且在柵極高電壓VGH和柵極低電壓VGL之間擺動)被輸入到移位寄存器130的多個級。圖12示出了級被配置為響應(yīng)于第η時鐘CLKn而輸出提供到第η條柵極線&ι的柵極脈沖。
如圖12和圖13所示，第一和第二起始脈沖VSTl和VST2或者從第(n_l)級輸出的第(n-1)進位信號被輸入到第η級的起始端子。復位脈沖RST和第(η+;3)進位信號CAR(n+3) 被輸入到第η級的復位端子。諸如柵極高電壓VGH，偶數(shù)柵極高電壓VGHE，奇數(shù)柵極高電壓 VGH0,以及第一和第二柵極低電壓VGLl和VGL2之類的驅(qū)動電壓被提供到第η級。
第η級連接到顯示面板100的第η條柵極線&1。第η級包括用于輸出提供到第η 條柵極線的柵極脈沖的第一輸出端子和用于輸出第η進位信號CAfoi的第二輸出端子。第n級還包括用于控制連接到第一輸出端子的上拉晶體管Τ6Β和連接到第二輸出端子的上拉晶體管Τ6Α的Q節(jié)點Q ；用于控制連接到第一輸出端子的下拉晶體管T7C和T7D的第一 QB節(jié)點QBl ；用于控制連接到第二輸出端子的下拉晶體管Τ7Α和Τ7Β的第二 QB節(jié)點QB2 ； 以及開關(guān)電路 Tl, Τ2, T3A-T3F, T4A-T4C 和 T5A-T5D。
第一 TFT Tl響應(yīng)于從第(η-3)級輸出的第(η_3)進位信號CAR(n_3)而提供柵極高電壓VGH到Q節(jié)點Q。第(η-3)進位信號CAR(n_3)被提供到第一 TFT Tl的柵極，柵極高電壓VGH被提供到第一 TFT Tl的漏極，并且第一 TFT Tl的源極連接到Q節(jié)點Q。
第二 TFT T2響應(yīng)于第一和第二起始脈沖VSTl和VST2對Q節(jié)點Q的電壓進行放電。第一和第二起始脈沖VSTl和VST2被提供到第二 TFT T2的柵極，第二 TFT T2的漏極連接到Q節(jié)點Q，并且柵極低電壓VGL被提供到第二 TFT T2的源極。
3A，3B和3C TFT T3A，T3B, T3C在Q節(jié)點Q的電壓被放電到小于柵極高電壓VGH 的電壓期間提供偶數(shù)柵極高電壓VGHE到第二 QB節(jié)點QB2。3A TFT T3A的柵極連接到在 TFT BB的源極與3C TFT T3C的漏極之間的節(jié)點。偶數(shù)柵極高電壓VGHE被提供到3A TFT T3A的漏極，并且3A TFT T3A的源極連接到第二 QB節(jié)點QB2。偶數(shù)柵極高電壓VGHE被提供到;3B TFT T3B的柵極和漏極。3B TFT T3B的源極連接到3A TFT T3A的柵極和3C TFT T3C的漏極。3C TFT T3C的柵極連接到Q節(jié)點Q，并且第一柵極低電壓VGLl被提供到3C TFT T3C的源極。
3D，3E和3F TFT T3D，T3E，T3F在Q節(jié)點Q的電壓被放電到小于柵極高電壓VGH 的電壓期間提供奇數(shù)柵極高電壓VGHO到第一 QB節(jié)點QB1。3DTFT T3D的柵極連接到在3E TFT T3E的源極與3F TFT T3F的漏極之間的節(jié)點。奇數(shù)柵極高電壓VGHO被提供到3D TFT T3D的漏極，并且3D TFT T3D的源極連接到第一 QB節(jié)點QBl。奇數(shù)柵極高電壓VGHO被提供到3E TFT T3E的柵極和漏極。3E TFT T3E的源極連接到3D TFT T3D的柵極和3F TFT T3F的漏極。3F TFT T3F的柵極連接到Q節(jié)點Q，并且第一柵極低電壓VGLl被提供到3F TFT T3F的源極。
4A TFT T4A響應(yīng)于從第(n+3)級輸出的復位脈沖RST和第(n+3)進位信號 CAR(n+3)而對Q節(jié)點Q的電壓進行放電。復位脈沖RST和第(n+3)進位信號CAR (n+3)被提供到4A TFT T4A的柵極，4A TFT T4A的漏極連接到Q節(jié)點Q，并且第一柵極低電壓VGLl 被提供到4A TFT T4A的源極。4B TFT T4B響應(yīng)于第二 QB節(jié)點QB2的電壓而對Q節(jié)點Q的電壓進行放電。4B TFT T4B的柵極連接到第二 QB節(jié)點QB2，4B TFT 4B的漏極連接到Q節(jié)點Q，并且第一柵極低電壓VGLl被提供到4B TFT T4B的源極。4C TFTT4C響應(yīng)于第一 QB節(jié)點QBl的電壓而對Q節(jié)點Q的電壓進行放電。4C TFTT4C的柵極連接到第一 QB節(jié)點QBl， 4C TFT T4C的漏極連接到Q節(jié)點Q，并且第一柵極低電壓VGLl被提供到4C TFT T4C的源極。
5A TFT T5A響應(yīng)于Q節(jié)點Q的電壓而對第二 QB節(jié)點QB2的電壓進行放電。5A TFT T5A的柵極連接到Q節(jié)點Q，5A TFT T5A的漏極連接到第二 QB節(jié)點QB2，并且第一柵極低電壓VGLl被提供到5A TFT T5A的源極。5BTFT T5B響應(yīng)于從第(n_3)級輸出的第(n_3)進位信號CAR (η-3)而對第二 QB節(jié)點QB2的電壓進行放電。第(η_3)進位信號CAR(n_3)被提供到5B TFT T5B的柵極，5B TFT T5B的漏極連接到第二 QB節(jié)點QB2，并且第一柵極低電壓VGLl被提供到5B TFT T5B的源極。
5C TFT T5C響應(yīng)于Q節(jié)點Q的電壓而對第一 QB節(jié)點QBl的電壓進行放電。5C TFT T5C的柵極連接到Q節(jié)點Q，5C TFT T5C的漏極連接到第一 QB節(jié)點QBl，并且第一柵極低電壓VGLl被提供到5C TFT T5C的源極。5DTFT T5D響應(yīng)于從第(n_3)級輸出的第(n_3)進位信號CAR(n-3)的電壓而對第一 QB節(jié)點QBl的電壓進行放電。第(n_3)進位信號CAR(n_3) 被提供到5D TFT T5D的柵極，5D TFT T5D的漏極連接到第一 QB節(jié)點QBl，并且第一柵極低電壓VGLl被提供到5D TFT T5D的源極。
6A TFT T6A是用于在Q節(jié)點Q被充電且第η時鐘CLKn被輸入時輸出第η進位信號CAfoi的上拉晶體管。6Α TFT Τ6Α的柵極連接到Q節(jié)點Q，第η時鐘CLKn被提供到6Α TFT Τ6Α的漏極，并且6Α TFT Τ6Α的源極連接到第η級的第二輸出端子。
6Β TFT Τ6Β是用于在Q節(jié)點Q被充電且第η時鐘CLKn被輸入時輸出提供到第η 條柵極線&ι的柵極脈沖的上拉晶體管。6Β TFT Τ6Β的柵極連接到Q節(jié)點Q，第η時鐘CLKn 被提供到6Β TFT Τ6Β的漏極，并且6Β TFT Τ6Β的源極連接到第η級的第一輸出端子。
7Α TFT Τ7Α在第二 QB節(jié)點QB2被充電時導通，并且對第η級的第二輸出端子的電壓進行放電，從而降低第η進位信號CAfoi的電壓電平。7Α TFTT7A的柵極連接到第二 QB 節(jié)點QB2，7A TFT T7A的漏極連接到第η級的第二輸出端子，并且第一柵極低電壓VGLl被提供到7Α TFT Τ7Α的源極。7Β TFTT7B在第一 QB節(jié)點QBl被充電時導通，并且對第η級的第二輸出端子的電壓進行放電，從而降低第η進位信號CAfoi的電壓電平。7Β TFT Τ7Β的柵極連接到第一 QB節(jié)點QBl，7B TFT Τ7Β的漏極連接到第η級的第二輸出端子，并且第一柵極低電壓VGLl被提供到7Β TFT Τ7Β的源極。
7C TFT T7C在第二 QB節(jié)點QB2被充電時導通，并且對第η級的第一輸出端子的電壓進行放電，從而降低提供到第η條柵極線的柵極脈沖的電壓電平。7C TFT T7C的柵極連接到第二 QB節(jié)點QB2，7C TFT T7C的漏極連接到第η級的第一輸出端子，并且第二柵極低電壓VGL2被提供到7C TFT T7C的源極。7D TFT T7D在第一 QB節(jié)點QBl被充電時導通， 并且對第η級的第一輸出端子的電壓進行放電，從而降低提供到第η條柵極線的柵極脈沖的電壓電平。7D TFT T7D的柵極連接到第一 QB節(jié)點QB1，7D TFT T7D的漏極連接到第η 級的第一輸出端子，并且第二柵極低電壓VGL2被提供到7D TFTT7D的源極。
圖14是示出了在根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器中的2D模式驅(qū)動信號的時序圖。圖15是示出了在根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器中的3D模式驅(qū)動信號的時序圖。圖16是示出了在根據(jù)本發(fā)明示例性實施方式的立體圖像顯示器中， 在提供柵極脈沖到所有柵極線之后產(chǎn)生的復位脈沖的時序圖。在圖14到16中，“TC0N”表示時序控制器110，而“LS”表示電平移位器120。
如上所述，根據(jù)本發(fā)明實施方式的包括有源黑條的立體圖像顯示器利用響應(yīng)于從時序控制器或主機系統(tǒng)接收的選擇信號選擇性地輸出第二起始脈沖的電平移位器，可減少實現(xiàn)2D或3D圖像所需要的電平移位運算的次數(shù)。
盡管已經(jīng)參考本發(fā)明的多個示例性實施方式描述了實施方式，但是應(yīng)當理解所屬領(lǐng)域的技術(shù)人員能夠設(shè)計出落入本申請說明書原理范圍之內(nèi)的多種其它修改和實施方式。 更具體地，在本申請說明書、附圖和權(quán)利要求書的范圍之內(nèi)，對于組成部件和/或主題組合布置的布置方式可以進行各種變型和修改。除了組成部件和/或布置方式的變型和修改之外，替代使用對于所屬領(lǐng)域的技術(shù)人員來說也將是顯而易見的。
權(quán)利要求
1.一種立體圖像顯示器，包括顯示面板，所述顯示面板包括數(shù)據(jù)線、與所述數(shù)據(jù)線交叉的柵極線、響應(yīng)于來自所述柵極線的柵極脈沖而導通的薄膜晶體管、以及多個像素，所述多個像素的每一個包括多個子像素；數(shù)據(jù)驅(qū)動電路，所述數(shù)據(jù)驅(qū)動電路被構(gòu)造成將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)電壓并向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；柵極驅(qū)動電路，所述柵極驅(qū)動電路被構(gòu)造成向所述柵極線順序地提供與所述數(shù)據(jù)電壓同步的柵極脈沖；以及時序控制器，所述時序控制器被構(gòu)造成從外部主機系統(tǒng)接收時序信號、2D圖像數(shù)據(jù)和 3D圖像數(shù)據(jù)，向所述數(shù)據(jù)驅(qū)動電路提供所述數(shù)字視頻數(shù)據(jù)，并控制所述數(shù)據(jù)驅(qū)動電路的運行時序和所述柵極驅(qū)動電路的運行時序，其中每個子像素包括主像素部分，所述主像素部分被構(gòu)造成在2D模式中響應(yīng)于來自第η條柵極線的第η柵極脈沖而表現(xiàn)2D圖像數(shù)據(jù)的灰度級，并且在3D模式中響應(yīng)于第η柵極脈沖而表現(xiàn)3D圖像數(shù)據(jù)的灰度級，其中η為自然數(shù)；以及次像素部分，所述次像素部分被構(gòu)造成在3D模式中響應(yīng)于來自第(η+1)條柵極線的第 (η+1)柵極脈沖而對預(yù)先充入的電壓進行放電，并表現(xiàn)黑色灰度級，其中所述柵極驅(qū)動電路響應(yīng)于從所述時序控制器或主機系統(tǒng)接收的選擇信號而在2D 模式中輸出第η柵極脈沖，并且在3D模式中輸出第η柵極脈沖和第(η+1)柵極脈沖。
2.根據(jù)權(quán)利要求1所述的立體圖像顯示器，其中所述次像素部分在2D模式中響應(yīng)于第 η柵極脈沖而表現(xiàn)2D圖像數(shù)據(jù)的灰度級。
3.根據(jù)權(quán)利要求1所述的立體圖像顯示器，其中所述柵極驅(qū)動電路包括電平移位器，所述電平移位器被構(gòu)造成從所述時序控制器接收柵極起始脈沖、柵極移位時鐘、調(diào)制時序移位時鐘以及偶數(shù)/奇數(shù)時鐘，從所述時序控制器或主機系統(tǒng)接收所述選擇信號，在2D和3D模式中響應(yīng)于所述柵極起始脈沖而輸出第一起始脈沖，在2D和3D模式中響應(yīng)于所述柵極移位時鐘而輸出多個時鐘，并且在3D模式中響應(yīng)于所述選擇信號而與所述第一起始脈沖和所述多個時鐘一起輸出第二起始脈沖，所述第二起始脈沖相比所述第一起始脈沖延遲了預(yù)定時間；以及移位寄存器，所述移位寄存器被構(gòu)造成在2D模式中響應(yīng)于從所述電平移位器接收的所述第一起始脈沖和所述多個時鐘而輸出第η柵極脈沖，在3D模式中響應(yīng)于所述第一起始脈沖和所述多個時鐘而輸出第η柵極脈沖，并且在3D模式中響應(yīng)于所述第二起始脈沖和所述多個時鐘而輸出第(η+1)柵極脈沖。
4.根據(jù)權(quán)利要求3所述的立體圖像顯示器，其中所述電平移位器響應(yīng)于所述偶數(shù)/奇數(shù)時鐘而反轉(zhuǎn)偶數(shù)柵極高電壓電平和奇數(shù)柵極高電壓電平，所述偶數(shù)柵極高電壓電平和奇數(shù)柵極高電壓電平被輸入到所述移位寄存器。
5.根據(jù)權(quán)利要求4所述的立體圖像顯示器，其中所述移位寄存器對第一QB節(jié)點進行充電以將輸出柵極脈沖的輸出端子的電壓減小到所述偶數(shù)柵極高電壓電平，并且對第二 QB 節(jié)點進行充電以將輸出柵極脈沖的輸出端子的電壓減小到所述奇數(shù)柵極高電壓電平，其中當所述偶數(shù)柵極高電壓電平是柵極高電壓時，所述奇數(shù)柵極高電壓電平是低于柵極高電壓的柵極低電壓，其中當所述偶數(shù)柵極高電壓電平是柵極低電壓時，所述奇數(shù)柵極高電壓電平是柵極高電壓。
6.根據(jù)權(quán)利要求3所述的立體圖像顯示器，其中所述電平移位器在2D和3D模式中對所述柵極起始脈沖和所述柵極移位時鐘執(zhí)行與運算以輸出復位脈沖。
7.根據(jù)權(quán)利要求6所述的立體圖像顯示器，其中所述移位寄存器響應(yīng)于所述復位脈沖而對Q節(jié)點的電壓進行放電以增大輸出柵極脈沖的輸出端子的電壓。
8.根據(jù)權(quán)利要求3所述的立體圖像顯示器，其中所述電平移位器包括第一邏輯電路單元，所述第一邏輯電路單元被構(gòu)造成接收所述柵極起始脈沖、所述柵極移位時鐘、所述調(diào)制時序移位時鐘、所述選擇信號、柵極高電壓以及低于所述柵極高電壓的柵極低電壓；在2D模式中輸出所述第一起始脈沖和復位脈沖，其中所述第一起始脈沖和所述復位脈沖均在所述柵極高電壓和所述柵極低電壓之間擺動；并且在3D模式中輸出所述第一起始脈沖、所述第二起始脈沖和所述復位脈沖，其中所述第一起始脈沖、所述第二起始脈沖和所述復位脈沖均在所述柵極高電壓和所述柵極低電壓之間擺動；第二邏輯電路單元，所述第二邏輯電路單元被構(gòu)造成接收所述柵極移位時鐘、所述調(diào)制時序移位時鐘、所述柵極高電壓和所述柵極低電壓；在2D和3D模式中輸出所述多個時鐘，其中所述多個時鐘的每一個都在所述柵極高電壓和所述柵極低電壓之間擺動；并且在所述多個時鐘的每一個的下降沿減小所述柵極高電壓；以及第三邏輯電路單元，所述第三邏輯電路單元被構(gòu)造成接收所述偶數(shù)/奇數(shù)時鐘并且反轉(zhuǎn)偶數(shù)柵極高電壓電平和奇數(shù)柵極高電壓電平。
9.根據(jù)權(quán)利要求8所述的立體圖像顯示器，其中所述移位寄存器對第一QB節(jié)點進行充電以將輸出柵極脈沖的輸出端子的電壓減小到所述偶數(shù)柵極高電壓電平，并且對第二 QB 節(jié)點進行充電以將輸出柵極脈沖的輸出端子的電壓減小到所述奇數(shù)柵極高電壓電平，其中當所述偶數(shù)柵極高電壓電平是柵極高電壓時，所述奇數(shù)柵極高電壓電平是低于柵極高電壓的柵極低電壓，其中當所述偶數(shù)柵極高電壓電平是柵極低電壓時，所述奇數(shù)柵極高電壓電平是柵極高電壓。
10.根據(jù)權(quán)利要求1所述的立體圖像顯示器，還包括圖案化延遲器，所述圖案化延遲器包括第一延遲器和第二延遲器，所述第一延遲器和第二延遲器均附接到所述顯示面板，其中所述第一延遲器將3D圖像的左眼圖像的光轉(zhuǎn)換成第一偏振光并使所述第一偏振光通過，所述第二延遲器將3D圖像的右眼圖像的光轉(zhuǎn)換成第二偏振光并使所述第二偏振光通過；以及偏振眼鏡，所述偏振眼鏡包括使所述第一偏振光通過的左眼濾波器和使所述第二偏振光通過的右眼濾波器。
全文摘要
公開一種立體圖像顯示器，包括顯示面板，所述顯示面板包括數(shù)據(jù)線、與所述數(shù)據(jù)線交叉的柵極線、響應(yīng)于來自所述柵極線的柵極脈沖而導通的薄膜晶體管(TFT)、以及多個像素，所述多個像素的每一個包括多個子像素；數(shù)據(jù)驅(qū)動電路，所述數(shù)據(jù)驅(qū)動電路將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換成數(shù)據(jù)電壓并向所述數(shù)據(jù)線提供所述數(shù)據(jù)電壓；柵極驅(qū)動電路，所述柵極驅(qū)動電路被構(gòu)造成向所述柵極線順序地提供與所述數(shù)據(jù)電壓同步的柵極脈沖；以及時序控制器，所述時序控制器被構(gòu)造成從外部主機系統(tǒng)接收時序信號、2D圖像數(shù)據(jù)和3D圖像數(shù)據(jù)，向所述數(shù)據(jù)驅(qū)動電路提供所述數(shù)字視頻數(shù)據(jù)，并控制所述數(shù)據(jù)驅(qū)動電路的運行時序和所述柵極驅(qū)動電路的運行時序。
文檔編號G09G3/36GK102547320SQ201110195769
公開日2012年7月4日 申請日期2011年7月6日 優(yōu)先權(quán)日2010年12月7日
發(fā)明者樸株成, 白承皓 申請人:樂金顯示有限公司