專利名稱：基于內(nèi)部顯示端口接口恢復(fù)像素時(shí)鐘的方法和使用該方法的顯示設(shè)備的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及基于iDP(內(nèi)部顯示端口)接口來(lái)恢復(fù)像素時(shí)鐘的方法和使用該方法的顯示設(shè)備。
背景技術(shù)：
液晶顯示器由于其諸如重量輕、外形薄和低功耗驅(qū)動(dòng)之類的特性而應(yīng)用范圍日益擴(kuò)展。液晶顯示器用作諸如筆記本PC的便攜式計(jì)算機(jī)、辦公自動(dòng)化設(shè)備、音頻/視頻設(shè)備、 室內(nèi)及室外廣告顯示設(shè)備等。液晶顯示器控制向液晶單元施加的電場(chǎng)以調(diào)整從背光單元提供的光，由此顯示圖像。為了滿足用戶對(duì)高分辨率顯示性能的需要，液晶顯示器不斷地以高信道傳輸帶寬和高視頻數(shù)據(jù)幀刷新率實(shí)現(xiàn)具有高圖像質(zhì)量的圖像。目前，在電視機(jī)系統(tǒng)中，在生成要顯示于液晶顯示面板上的視頻數(shù)據(jù)的片上系統(tǒng)(“S0C”)與對(duì)液晶顯示面板的驅(qū)動(dòng)電路的工作定時(shí)進(jìn)行控制的定時(shí)控制器之間的視頻數(shù)據(jù)傳輸使用LVDS(低電壓差分信令)接口。LVDS 接口的優(yōu)點(diǎn)是具有低功耗并且受到由于使用低電壓擺動(dòng)電平和差分信號(hào)對(duì)而導(dǎo)致的外部噪聲的影響較小，但由于數(shù)據(jù)傳輸速率的限制而不適于傳輸高分辨率視頻數(shù)據(jù)。圖1是例示在現(xiàn)有技術(shù)中SoC板6與面板控制板4經(jīng)由LVDS接口彼此連接的一個(gè)例子的圖。參照?qǐng)D1，以120Hz的幀刷新率和1920X1800的FHD(全高清)分辨率來(lái)傳輸 30bpp (每像素比特)視頻數(shù)據(jù)的四端口 LVDS接口經(jīng)由兩端口連接器和線纜8a以及與之不同的兩端口連接器和線纜8b將SoC板6連接至面板控制板4。包括LVDS發(fā)送電路的SoC 安裝在SoC板6上，而包括LVDS接收電路的定時(shí)控制器2安裝在面板控制板4上。定時(shí)控制器2經(jīng)由迷你LVDS接口向源驅(qū)動(dòng)IC(集成電路)發(fā)送視頻數(shù)據(jù)。用于以120Hz的幀刷新率發(fā)送FHD 30bpp視頻數(shù)據(jù)所需的像素時(shí)鐘按LVDS規(guī)范以差分信號(hào)對(duì)的形式從SoC發(fā)送到定時(shí)控制器2。像素時(shí)鐘PXLCLK的頻率由式1給出。PXLCLK = (HA+HB) X (VA+VB) X f (1)這里，HA代表水平活動(dòng)期時(shí)段(horizontal active period)，并表示要在顯示面板的一個(gè)水平線上顯示的像素?cái)?shù)據(jù)的數(shù)量。HB代表水平空白期間隔(horizontal blank interval)，并表示通過(guò)將相鄰HA之間沒(méi)有像素?cái)?shù)據(jù)的時(shí)段轉(zhuǎn)換為像素?cái)?shù)量而得到的值。 VA代表垂直活動(dòng)時(shí)段(vertical active period)，并表示要在顯示面板的一個(gè)垂直線上顯示的像素?cái)?shù)據(jù)的數(shù)量。VB代表垂直空白間隔(vertical blank interval)，并表示通過(guò)將相鄰VA之間沒(méi)有像素?cái)?shù)據(jù)的時(shí)段轉(zhuǎn)換為像素?cái)?shù)量而得到的值。此外，f表示幀刷新率。當(dāng)像素時(shí)鐘的頻率為297MHz時(shí)，在FHD 120Hz的情況下HB和VB分別為280和 45。如果使用式1計(jì)算像素時(shí)鐘PXLCLK的頻率，則用于發(fā)送FHD分辨率的視頻數(shù)據(jù)所需的像素時(shí)鐘PXLCLK的頻率為^7MHz。LVDS接口具有低傳輸速率，因此在74. 25MHz速率的情況下使用四個(gè)端口并行地傳輸視頻數(shù)據(jù)。單個(gè)LVDS端口包括30bpp的六個(gè)差分信號(hào)對(duì)，其中的五對(duì)用于發(fā)送視頻數(shù)據(jù)，而余下的一對(duì)用于傳輸像素時(shí)鐘PXLCLK。以120Hz的幀刷新率發(fā)送30bpp視頻數(shù)據(jù)所需的最少數(shù)量的對(duì)是M個(gè)，并且線的數(shù)量是48 (最少數(shù)量的對(duì)的兩倍)。由于存在專用于像素時(shí)鐘的線，因此還需要四對(duì)時(shí)鐘傳輸線。因此，考慮到LVDS的低傳輸速率，用于發(fā)送視頻數(shù)據(jù)和像素時(shí)鐘所需的線的數(shù)量隨著顯示面板的分辨率變高而呈幾何級(jí)數(shù)增長(zhǎng)。為L(zhǎng)VDS接口提供的大量傳輸線對(duì)顯示設(shè)備的制造成本有直接影響，減少了設(shè)計(jì) PCB(印刷電路板)版圖的自由度，并增大了 EMI (電磁干擾)。此外，由于高頻時(shí)鐘信號(hào)被直接提供給PCB，因此PCB上的EMI增大。與之形成對(duì)比，LVDS接口的優(yōu)點(diǎn)是，由于像素時(shí)鐘PXLCLK從發(fā)送電路Tx直接發(fā)送到接收電路Rx，因此接收電路Rx不需要恢復(fù)時(shí)鐘信號(hào) PXLCLK。因此，如果以式2和圖2中所示的期望像素時(shí)鐘PXLCLK的頻率從發(fā)送電路Tx發(fā)送視頻數(shù)據(jù)且接收電路Rx被設(shè)計(jì)成允許該頻率，則LVDS接口能夠通過(guò)應(yīng)用定義好的HB值和定義好的VB值而不使用數(shù)據(jù)速率調(diào)節(jié)(data rate throttleing :“DRT”)功能，來(lái)根據(jù)所有的分辨率發(fā)送連續(xù)像素時(shí)鐘。Bff = PXLCLK X CD (2)這里，Bff表示數(shù)據(jù)的信道傳輸帶寬，⑶表示顏色深度(color depth)。已經(jīng)用作現(xiàn)有LVDS接口的替代物(countermeasure)的iDP接口支持通道(lane) 上的3. 24Gbps的串行數(shù)據(jù)鏈路速率，因此能夠以較少的通道計(jì)數(shù)(lane count)來(lái)發(fā)送高顏色深度、高分辨率和高幀刷新率的視頻數(shù)據(jù)。iDP接口并不按照與DP接口相同的方式而單獨(dú)使用時(shí)鐘傳輸線，因此接收電路Rx需要執(zhí)行CDR(時(shí)鐘和數(shù)據(jù)恢復(fù))處理以恢復(fù)時(shí)鐘信號(hào)。為此，iDP接口使用將接收的時(shí)鐘乘以M/N而得到的8比特M/N PLL(鎖相環(huán))而在接收電路Rx中恢復(fù)像素時(shí)鐘。這里，N設(shè)為48，M為正整數(shù)。然而，由于尚未建立在接收電路Rx中恢復(fù)像素時(shí)鐘的系統(tǒng)性方法，因此難以應(yīng)用iDP接口。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供了一種基于iDP接口來(lái)恢復(fù)像素時(shí)鐘的方法和使用該方法的顯示設(shè)備，該方法能夠在iDP接口中系統(tǒng)地恢復(fù)像素時(shí)鐘。根據(jù)本發(fā)明的一個(gè)實(shí)施方式，提供了一種基于iDP接口來(lái)恢復(fù)像素時(shí)鐘的方法， 該方法包括以下步驟在Mvrd -(V^VB)中，從χ的素因子中選擇最接近VA或
HA的素因子，并選擇通過(guò)從所選擇的素因子中減去VA而得到的值作為VB，其中HA表示水平活動(dòng)時(shí)段，HB表示水平空白間隔，VA表示垂直活動(dòng)時(shí)段，VB表示垂直空白間隔；固定所選擇的VB值，并在Mvid為整數(shù)值的條件下選擇一個(gè)幀周期內(nèi)的總HB以及通道的數(shù)量；通過(guò)將經(jīng)由這些通道接收的數(shù)據(jù)的鏈路符號(hào)時(shí)鐘的頻率乘以乘數(shù)Mvid/48來(lái)恢復(fù)像素時(shí)鐘。根據(jù)本發(fā)明的一個(gè)實(shí)施方式，提供了一種顯示設(shè)備，該顯示設(shè)備包括iDP發(fā)送電路；iDP接收電路，其配置為通過(guò)將從所述iDP發(fā)送電路發(fā)出的數(shù)據(jù)的主鏈路符號(hào)時(shí)鐘的頻率乘以乘數(shù)Mvid/48來(lái)恢復(fù)像素時(shí)鐘；連接在所述iDP發(fā)送電路與所述iDP接收電路之間的N(其中N為等于或大于2的正整數(shù))個(gè)通道；SoC(片上系統(tǒng))，其配置為生成數(shù)據(jù)并經(jīng)由所述iDP發(fā)送電路發(fā)送所述數(shù)據(jù)；以及定時(shí)控制器，其配置為利用所述像素時(shí)鐘對(duì)經(jīng)由所述iDP接收電路接收的數(shù)據(jù)進(jìn)行采樣。所述iDP接收電路從X的素因子中選擇最接近VA或HA的素因子，選擇通過(guò)從所選擇的素因子中減去VA而得到的值作為VB，并在Mvrd-(擬+朋二(以+沙)中勖“為
整數(shù)值的條件下選擇一個(gè)幀周期內(nèi)的總HB以及通道的數(shù)量，其中HA表示水平活動(dòng)時(shí)段，HB 表示水平空白間隔，VA表示垂直活動(dòng)時(shí)段，VB表示垂直空白間隔；存儲(chǔ)VB、總HB、通道的數(shù)量的信息、數(shù)據(jù)的分辨率以及幀刷新率；以及根據(jù)所接收的數(shù)據(jù)的分辨率、所述幀刷新率和所述通道的數(shù)量來(lái)選擇用于恢復(fù)所述像素時(shí)鐘的Mvid。


附圖被包括進(jìn)來(lái)以提供對(duì)本發(fā)明的進(jìn)一步理解，并且被并入而構(gòu)成了本說(shuō)明書(shū)的一部分，附圖例示了本發(fā)明的實(shí)施方式，并與說(shuō)明書(shū)一起用于解釋本發(fā)明的原理。在附圖中圖1是例示在SoC板與面板控制板之間的LVDS接口連接的一個(gè)例子的圖；圖2是例示該LVDS接口中的像素時(shí)鐘與數(shù)據(jù)傳輸帶寬之間的關(guān)系的曲線；圖3是例示根據(jù)本發(fā)明的一個(gè)實(shí)施方式的iDP發(fā)送電路和iDP接收電路的圖；圖4是例示在iDP接口中經(jīng)由主鏈路通道而發(fā)送的3. 24Gbps鏈路符號(hào)時(shí)鐘的一個(gè)例子的波形圖；圖5是例示在iDP接收電路中恢復(fù)的像素時(shí)鐘的圖；圖 6 例示了 HA、HB、VA 和 VB ；圖7是例示56250的素因子(prime factor)的表；圖8是例示2560 X 1080分辨率和120Hz幀刷新率下的iDP接口參數(shù)的表；圖9是例示112500的素因子的表；圖10是例示觀125的素因子的表；圖11是例示FHD分辨率(1920X1080)和60Hz幀刷新率下的iDP接口參數(shù)的表；圖12是例示FHD分辨率(1920X1080)和120Hz幀刷新率下的iDP接口參數(shù)的表；圖13是例示FHD分辨率(1920X1080)和MOHz幀刷新率下的iDP接口參數(shù)的表；圖14是例示2560 X 1080分辨率和240Hz幀刷新率下的iDP接口參數(shù)的表；圖15是例示通過(guò)由iDP接口標(biāo)準(zhǔn)支持的DRT功能改變后的HB時(shí)段的圖；圖16是例示根據(jù)通道數(shù)量而彼此不同的VB-ID分組配置的圖；圖17是例示根據(jù)通道數(shù)量而彼此不同的MSA分組配置的圖；圖18是例示根據(jù)本發(fā)明的一個(gè)實(shí)施方式的用于恢復(fù)像素時(shí)鐘的方法所需參數(shù)的設(shè)置過(guò)程的流程圖；圖19是例示根據(jù)本發(fā)明的一個(gè)實(shí)施方式的顯示設(shè)備的框圖；圖20是例示圖19中所示的SoC與定時(shí)控制器之間的一個(gè)電路配置示例的圖；以及圖21是例示圖19中所示的SoC與定時(shí)控制器之間的另一個(gè)電路配置示例的圖。
具體實(shí)施例方式
下面，將參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)現(xiàn)方式。在說(shuō)明書(shū)中通篇用類似的附圖標(biāo)記指代類似的元素。在以下說(shuō)明中，當(dāng)確定對(duì)與本發(fā)明有關(guān)的公知功能或配置的詳細(xì)說(shuō)明會(huì)不必要地混淆本發(fā)明的要點(diǎn)時(shí)，將省略對(duì)它們的詳細(xì)說(shuō)明。參照?qǐng)D3，iDP接口包括連接在iDP發(fā)送電路(TX) 10和iDP接收電路(RX) 20之間的多個(gè)通道31。各個(gè)通道31包括用于傳輸差分信號(hào)對(duì)的一對(duì)線。此外，iDP接口包括 HPD(熱插拔檢測(cè))傳輸線32。iDP發(fā)送電路10是源裝置(source device)，并檢測(cè)經(jīng)由 HPD傳輸線32而接收的HPD信號(hào)。在從HPD信號(hào)的上升沿起該HPD信號(hào)維持在高邏輯電平的時(shí)段期間，iDP發(fā)送電路10經(jīng)由主鏈路通道31發(fā)送通過(guò)ANSI 8B/10B編碼方案編碼的主鏈路數(shù)據(jù)。iDP接收電路20是接收裝置(sink device)，并接收經(jīng)由主鏈路通道31發(fā)出的Mvid值，并使用M/N PLL 21恢復(fù)像素時(shí)鐘PXLCLK。此外，iDP接收電路20在待機(jī)模式向iDP發(fā)送電路10發(fā)送具有低邏輯電平的HPD信號(hào)，并鎖定在待機(jī)模式從M/N PLL 21輸出的數(shù)據(jù)符號(hào)的像素時(shí)鐘和相位。根據(jù)本發(fā)明的一個(gè)實(shí)施方式的iDP接收電路20基于以下(1)至(8)來(lái)恢復(fù)像素時(shí)鐘 PXLCLK。(1)各個(gè)通道31發(fā)送與通過(guò)將總HB除以通道計(jì)數(shù)(或者通道數(shù)量Lane。_t)而得到的值相對(duì)應(yīng)的HB，該總HB是通過(guò)將一個(gè)幀周期期間的HB求和而獲得的。以下，與通過(guò)將總HB除以通道計(jì)數(shù)而得到的值相對(duì)應(yīng)的水平空白間隔被稱為“HB”。(2)通過(guò)針對(duì)所有的分辨率和幀刷新率來(lái)優(yōu)化iDP標(biāo)準(zhǔn)的DRT功能而找到滿足整數(shù) Mvid 值(M/N PLL 的 M 值)的 HB 禾口 VB。以整數(shù)或簡(jiǎn)單小數(shù)形式發(fā)送HB，。最小HB，和VB應(yīng)滿足iDP接收電路20的最小工作條件。(5)為了獲得整數(shù)的Mvid值，基于幀刷新率，HA+HB或VA+VB應(yīng)為素因子112或 500,56或250、或28或125中的一種。(6)固定HB或固定VB要滿足式5、6、9和10。(7)要預(yù)先設(shè)置能夠以相應(yīng)鏈路速率發(fā)送至最大值的最大HB，以防止當(dāng)通過(guò)固定 VB獲得HB時(shí)的許多重復(fù)。(8)以上獲得的Mvid值是等于或小于255的整數(shù)。下面，將詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。iDP接收電路20的M/N PLL 21針對(duì)如圖5所示的Mvid來(lái)恢復(fù)離散像素時(shí)鐘 PXLCLK。在本發(fā)明的一個(gè)實(shí)施方式中，使用DRT功能獲得變量HB、VB和Mvid值，并使用這些值以給定分辨率并經(jīng)由最少數(shù)量的通道來(lái)發(fā)送當(dāng)前使用的所有顏色深度的視頻數(shù)據(jù)。在iDP發(fā)送電路10與iDP接收電路20之間不存在用于發(fā)送時(shí)鐘的線。因此，iDP 接收電路20的M/N PLL 21通過(guò)將經(jīng)由主鏈路通道31接收的主鏈路數(shù)據(jù)的鏈路符號(hào)時(shí)鐘 (以下在一些情況下簡(jiǎn)稱為“LSCLK”)乘以乘法比率Mvid/48來(lái)恢復(fù)像素時(shí)鐘PXLCLK。鏈路符號(hào)時(shí)鐘的串行比特率為3. 24Gbps/通道，而其頻率fVSM為324MHz/sec。Mvid值是介于0和255之間的整數(shù)(其可以獲得為8比特)，并滿足式3和4。在FHD 120Hz (HA = 1920，VA = 1080)的例子中，當(dāng) HB 為 280 且 VA 為 45 時(shí)，根據(jù)式3，像素時(shí)鐘PXLCLK的頻率為^7MHz且為3ΜΜΗζ。此時(shí)，Mvid值根據(jù)式4而變?yōu)?4，從而滿足所有的條件。然而，如果分辨率為2560 X 1080且?guī)⑿侣蕿?20Hz，則像素時(shí)鐘PXLCLK的頻率為384. 3MHz,Mvid值為56. 8，因此不能使用iDP接口。在該情況下，為了滿足Mvid值變?yōu)檎麛?shù)的條件，通過(guò)利用DRT功能適當(dāng)調(diào)整HB和VB而得到的像素時(shí)鐘 PXLCLK被賦予式3。然而，每當(dāng)分辨率和幀刷新率發(fā)生改變時(shí)，直到Mvid值變?yōu)檎麛?shù)才能找到HB和VB的組合。因此，本發(fā)明提出了一種系統(tǒng)地找到iDP接口中的HB和VB的最優(yōu)組合的方法。
權(quán)利要求
1.一種基于iDP接口來(lái)恢復(fù)像素時(shí)鐘的方法，該方法包括以下步驟在…—(lL ‘ ‘ (1 1 ‘ ‘7>>)中，從X的素因子中選擇最接近VA或HA的素因子，并選擇通過(guò)從所選擇的素因子中減去VA而得到的值作為VB，其中HA表示水平活動(dòng)時(shí)段，HB表示水平空白間隔，VA表示垂直活動(dòng)時(shí)段，VB表示垂直空白間隔；固定所選擇的VB值，并在Mvid為整數(shù)值的條件下選擇一個(gè)幀周期內(nèi)的總HB以及通道的數(shù)量；以及通過(guò)將經(jīng)由所述通道接收的數(shù)據(jù)的鏈路符號(hào)時(shí)鐘的頻率乘以乘數(shù)Mvid/48來(lái)恢復(fù)像素時(shí)鐘。
2.根據(jù)權(quán)利要求1所述的方法，其中，(HA+HB)和(VA+VB)中的至少一個(gè)是素因子。
3.根據(jù)權(quán)利要求1所述的方法，其中，如果所選擇的素因子由factoHx)表示，則VB和 HB 滿足 VB = factor (χ) -VA (factor (χ) > VA)和 HB = factor (χ) -HA (factor (χ) > HA)。
4.根據(jù)權(quán)利要求1所述的方法，其中，如果將可以通過(guò)數(shù)據(jù)速率調(diào)節(jié)DRT來(lái)改變的HB 由HB’表示，所述通道的數(shù)量由Laneraunt表示，并且所述總HB由HBttrtal表示，則HBttrtal由 HBtotal = HB' X Laneraunt 給出。
5.根據(jù)權(quán)利要求4所述的方法，該方法進(jìn)一步包括以下步驟在HB期間接收VB-ID分組，其中，如果該VB-ID分組中的符號(hào)的數(shù)量由VB-IDsymbtjl表示，所接收數(shù)據(jù)的顏色深度由 CD表示，HB'X CD則所述符號(hào)的數(shù)量滿足^8——O
6.根據(jù)權(quán)利要求1所述的方法，該方法進(jìn)一步包括以下步驟在VB期間接收MSA分組， 其中，如果該MSA分組中的符號(hào)的數(shù)量由MSAsymtol表示，所接收數(shù)據(jù)的顏色深度由⑶表示，VBXCD則所述符號(hào)的數(shù)量滿足~--O
7.一種顯示設(shè)備，該顯示設(shè)備包括 iDP發(fā)送電路；iDP接收電路，其被配置為通過(guò)將從所述iDP發(fā)送電路發(fā)出的數(shù)據(jù)的主鏈路符號(hào)時(shí)鐘的頻率乘以乘數(shù)Mvid/48來(lái)恢復(fù)像素時(shí)鐘；連接在所述iDP發(fā)送電路與所述iDP接收電路之間的N個(gè)通道，其中N為等于或大于 2的正整數(shù)；片上系統(tǒng)SoC，其被配置為生成數(shù)據(jù)并經(jīng)由所述iDP發(fā)送電路發(fā)送所述數(shù)據(jù)；以及定時(shí)控制器，其被配置為利用所述像素時(shí)鐘對(duì)經(jīng)由所述iDP接收電路所接收的數(shù)據(jù)進(jìn)行采樣，其中，所述iDP接收電路在AMJ - (lL ‘ ‘ (‘ 1 ‘ ‘7i)中，從χ的素因子中選擇最接近VA或HA的素因子，選擇通過(guò)從所選擇的素因子中減去VA而得到的值作為VB，并在Mvid為整數(shù)值的條件下選擇一個(gè)幀周期內(nèi)的總HB以及通道的數(shù)量，其中HA表示水平活動(dòng)時(shí)段，HB表示水平空白間隔，VA 表示垂直活動(dòng)時(shí)段，VB表示垂直空白間隔；存儲(chǔ)VB、總HB、通道的數(shù)量的信息、數(shù)據(jù)的分辨率以及幀刷新率；以及根據(jù)所接收數(shù)據(jù)的分辨率、所述幀刷新率和所述通道的數(shù)量來(lái)選擇用于恢復(fù)所述像素時(shí)鐘的Mvid。
8.根據(jù)權(quán)利要求7所述的顯示設(shè)備，其中，(HA+HB)和(VA+VB)中的至少一個(gè)是素因子。
9.根據(jù)權(quán)利要求7所述的顯示設(shè)備，其中，如果所選擇的素因子由factoHx)表示，則 VB 和 HB 滿足 VB = factor (χ) -VA (factor (χ) > VA)和 HBfactor (χ) -HA (factor (χ) > HA)。
10.根據(jù)權(quán)利要求7所述的顯示設(shè)備，其中，如果將可以通過(guò)數(shù)據(jù)速率調(diào)節(jié)DRT來(lái)改變的HB由HB，表示，所述通道的數(shù)量由Laneraunt表示，并且所述總HB由HBtotal表示，則HBt。tal 由 HBttrtal = HB' X Laneramt 給出。
11.根據(jù)權(quán)利要求10所述的顯示設(shè)備，其中，所述iDP接收電路在HB期間接收VB-ID 分組，并且其中，如果該VB-ID分組中的符號(hào)的數(shù)量由VB-IDsymbtjl表示，所接收數(shù)據(jù)的顏色深度由HB'XCDCD表示，則所述符號(hào)的數(shù)量滿足WVA^M < -8-ο
12.根據(jù)權(quán)利要求7所述的顯示設(shè)備，其中，所述iDP接收電路在VB期間接收MSA分組，并且其中，如果該MSA分組中的符號(hào)的數(shù)量由MSAsymtol表示，所接收數(shù)據(jù)的顏色深度由⑶表VBXCD示，則所述符號(hào)的數(shù)量滿足MM^mw < ~-~O
13.根據(jù)權(quán)利要求7所述的顯示設(shè)備，該顯示設(shè)備進(jìn)一步包括 顯示面板，其被配置為顯示所述數(shù)據(jù)；數(shù)據(jù)驅(qū)動(dòng)電路，其被配置為在所述定時(shí)控制器的控制下向所述顯示面板的數(shù)據(jù)線提供數(shù)據(jù)電壓；以及掃描驅(qū)動(dòng)電路，其被配置為在所述定時(shí)控制器的控制下向所述顯示面板的掃描線順序地提供掃描脈沖。
14.根據(jù)權(quán)利要求13所述的顯示設(shè)備，其中，所述顯示面板是液晶顯示器LCD、場(chǎng)發(fā)射顯示器FED、等離子體顯示面板PDP、電致發(fā)光EL設(shè)備和電泳顯示器EPD中任意一種的顯示面板。
全文摘要
本發(fā)明提供了一種基于內(nèi)部顯示端口接口來(lái)恢復(fù)像素時(shí)鐘的方法和使用該方法的顯示設(shè)備，該方法包括以下步驟在中，從X的素因子中選擇最接近VA或HA的素因子，并選擇通過(guò)從所選擇的素因子中減去VA而得到的值作為VB，其中HA表示水平活動(dòng)時(shí)段，HB表示水平空白間隔，VA表示垂直活動(dòng)時(shí)段，VB表示垂直空白間隔；固定所選擇的VB值，并在Mvid為整數(shù)值的條件下選擇一個(gè)幀周期內(nèi)的總HB以及通道數(shù)量；通過(guò)將經(jīng)由這些通道接收的數(shù)據(jù)的鏈路符號(hào)時(shí)鐘的頻率乘以乘數(shù)Mvid/48來(lái)恢復(fù)像素時(shí)鐘。
文檔編號(hào)G09G3/20GK102290024SQ20111016396
公開(kāi)日2011年12月21日 申請(qǐng)日期2011年6月17日 優(yōu)先權(quán)日2010年6月18日
發(fā)明者樸東遠(yuǎn), 李青晧, 金成勛, 金成源 申請(qǐng)人:樂(lè)金顯示有限公司