專利名稱：電平轉(zhuǎn)換電路、信號驅(qū)動電路、顯示裝置和電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及輸出比輸入信號的振幅大的信號的電平轉(zhuǎn)換電路以及具有該電平轉(zhuǎn) 換電路的信號驅(qū)動電路、顯示裝置和電子裝置。
背景技術(shù)：
近年來，通常將能夠形成N溝道金屬氧化物半導(dǎo)體(下文中可簡稱為“M0S”)晶體 管和P溝道MOS晶體管的互補金屬氧化物半導(dǎo)體工藝用于制造集成電路的工藝。使用CMOS 工藝制造的MOS電路允許N溝道MOS晶體管和P溝道MOS晶體管互補地操作。由于直通電 流不在電源和地之間流動，所以這種CMOS電路能夠?qū)崿F(xiàn)低功耗。存在一些僅能夠形成N溝道MOS晶體管或P溝道MOS晶體管的工藝。例如，在許 多情況下，諸如氧化物半導(dǎo)體工藝、微硅(μ-Si)工藝和非晶硅(A-Si)工藝之類的工藝僅 能夠形成N溝道MOS晶體管，而諸如有機薄膜晶體管(TFT)工藝之類的工藝僅能夠形成P 溝道MOS晶體管。并且，諸如單晶硅工藝和低溫多晶硅工藝之類的工藝通常能夠形成N溝 道MOS晶體管和P溝道MOS晶體管，但為了降低與費用相關(guān)的步驟數(shù)目有時可能采用這些 工藝僅形成N溝道MOS晶體管或P溝道MOS晶體管。因此，如在例如日本未審查專利申請 公開公報2005-149624 (JP2005-149624A)中所披露，在這些情況下，通過單溝道的MOS晶體 管構(gòu)成(即，通過相同傳導(dǎo)類型的MOS晶體管構(gòu)成)電路。例如，JP2005-149624A提出了使用單溝道的MOS晶體管的轉(zhuǎn)換電阻電路。所披露 的電路以互補的方式操作在電源和地之間串聯(lián)的兩個單溝道的MOS晶體管，以防止直通電 流流動，由此實現(xiàn)了功耗的降低?！愣?，鑒于穩(wěn)定操作，期望在諸如信號處理電路之類的電路中應(yīng)用具有恰當 或良好形狀的波形的輸入信號。例如，輸入具有穩(wěn)定的高電平電壓和穩(wěn)定的低電平電壓的 波形能使電路呈現(xiàn)期望的功能而不會導(dǎo)致故障或錯誤。因而，當系統(tǒng)配置有多級電路時，期 望前級中的電路輸出恰當或良好形狀的波形。當通過單溝道的MOS晶體管構(gòu)成電路時，電路內(nèi)部的節(jié)點可能成為易受噪聲影響 的浮動狀態(tài)。因而，例如，電路外部的信號可能通過寄生電容等傳播到浮動節(jié)點，可導(dǎo)致該 節(jié)點的波形(內(nèi)部波形)失真。因此，可能在電路中出現(xiàn)故障。即使在電路本身中不出現(xiàn) 故障，該電路的輸出波形可能失真。因此，在從導(dǎo)致故障或輸出失真波形的電路接收信號的 后級電路中，電路的操作可能變得不穩(wěn)定，例如由于惡化的輸入波形而導(dǎo)致故障或錯誤。

發(fā)明內(nèi)容
因此，期望提供能夠在實現(xiàn)恰當或良好形狀的內(nèi)部波形、恰當或良好形狀的輸出 波形或兩者的同時實現(xiàn)低功耗的電平轉(zhuǎn)換電路、信號驅(qū)動電路、顯示裝置和電子裝置。根據(jù)實施例的電平轉(zhuǎn)換電路包括第一輸出晶體管，其被驅(qū)動至導(dǎo)通以輸出源自 第一電源電壓的電壓；第二輸出晶體管，其被驅(qū)動至導(dǎo)通以輸出源自第二電源電壓的電壓； 第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第一輸入晶體管驅(qū)動至導(dǎo) 通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第二 輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二輸入晶體管驅(qū)動至導(dǎo) 通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第三 輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出端，基于第二輸入脈 沖信號將所述第三輸入晶體管驅(qū)動至導(dǎo)通以輸出第三電壓，所述第三電壓是使所述第一輸 出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第二輸入晶體管的 所述輸出端的輸出端，基于所述第二輸入脈沖信號將所述第四輸入晶體管驅(qū)動至導(dǎo)通以輸 出第四電壓，所述第四電壓是使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第一自舉電 路，其放大所述第一電壓的振幅，將所放大的第一電壓提供到所述第一輸出晶體管；及第一 電壓補償電路，其基于第三輸入脈沖信號使電壓變化，所述電壓變化的方向與所述第一電 壓中由于所述第一輸入晶體管中的寄生電容在所述第一輸入脈沖信號的結(jié)束時刻所引起 的電壓波動的方向相反。根據(jù)實施例的電平轉(zhuǎn)換電路包括第一晶體管，其具有連接至第一信號供應(yīng)器的 柵極，所述第一信號供應(yīng)器提供源自第一輸入信號的信號；第二晶體管，其具有被提供有第 二輸入信號的柵極、連接至所述第一晶體管的源極的漏極和連接至第一電源的源極；第三 晶體管，其具有連接至第二信號供應(yīng)器的柵極，所述第二信號供應(yīng)器提供源自所述第二輸 入信號的信號；第四晶體管，其具有被提供有所述第一輸入信號的柵極、連接至所述第三晶 體管的源極的漏極和連接至所述第一電源的源極；第五晶體管，其具有連接至第二電源的 漏極和連接至第三信號提供器的柵極，所述第三信號提供器提供源自所述第三晶體管的所 述源極所輸出信號的信號；第六晶體管，其具有連接至所述第一晶體管的所述源極的柵極、 連接至所述第五晶體管的源極的漏極和連接至所述第一電源的源極；第一電容元件，其具 有被提供有與所述第二輸入信號同步的第三輸入信號的第一端和連接至所述第三晶體管 的所述源極的第二端；第二電容元件，其在所述第三晶體管的所述源極和所述第一電源之 間；及第三電容元件，其在所述第五晶體管的所述柵極和所述源極之間。所述第五晶體管的 所述源極輸出等于或大于所述第一輸入信號至所述第三輸入信號的振幅的信號。根據(jù)實施例的電平轉(zhuǎn)換電路包括第一輸入電路，其被提供有第一輸入信號和第 二輸入信號；第二輸入電路，其被提供有所述第一輸入信號和所述第二輸入信號；第一電 容元件，其具有被提供有與所述第一輸入信號同步的第三信號的第一端和連接至所述第二 輸入電路的輸出端的第二端；第二電容元件，其在所述第二輸入電路的所述輸出端和電源 之間；及輸出電路，其基于所述第一輸入電路的輸出電壓和所述第二輸入電路的輸出電壓 產(chǎn)生振幅大于所述第一輸入信號至所述第三輸入信號的輸出信號。通過所述第三輸入信號 與所述第一電容元件和所述第二電容元件的組合補償在所述第二輸入電路的輸出中由所 述第二輸入信號所導(dǎo)致的振幅波動。如在此所使用的，詞語“補償”是指在與所述第二輸入信號所導(dǎo)致的振幅波動的方向相反的方向上應(yīng)用振幅變化。在這里，相反方向上的所述振幅 變化的量不必與由所述第二輸入信號所導(dǎo)致的所述振幅波動的量相同。相反方向上的所述振 幅變化的所述量可等于、小于或大于由所述第二輸入信號所導(dǎo)致的所述振幅波動的所述量。根據(jù)實施例的信號驅(qū)動電路包括移位寄存器電路，其基于提供的控制信號產(chǎn)生 脈沖信號，以向多個信號線以時分(time-divisional)方式依次輸出所產(chǎn)生的脈沖信號； 及電平轉(zhuǎn)換電路，其基于一個或多個所述脈沖信號產(chǎn)生驅(qū)動信號，以向多個驅(qū)動信號線中 的一個驅(qū)動信號線輸出所產(chǎn)生的驅(qū)動信號，所述驅(qū)動信號的電壓振幅等于或大于為所述驅(qū) 動信號的基礎(chǔ)的所述脈沖信號的電壓振幅。所述電平轉(zhuǎn)換電路包括第一輸出晶體管，其被 驅(qū)動至導(dǎo)通以輸出源自第一電源電壓的電壓；第二輸出晶體管，其被驅(qū)動至導(dǎo)通以輸出源 自第二電源電壓的電壓；第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第 一輸入晶體管驅(qū)動至導(dǎo)通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的 驅(qū)動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二 輸入晶體管驅(qū)動至導(dǎo)通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū) 動電壓的基礎(chǔ)；第三輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出 端，基于第二輸入脈沖信號將所述第三輸入晶體管驅(qū)動至導(dǎo)通以輸出第三電壓，所述第三 電壓是使所述第一輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所 述第二輸入晶體管的所述輸出端的輸出端，基于所述第二輸入脈沖信號將所述第四輸入晶 體管驅(qū)動至導(dǎo)通以輸出第四電壓，所述第四電壓是使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓 的基礎(chǔ)；第一自舉電路，其放大所述第一電壓的振幅，將所放大的第一電壓提供到所述第一 輸出晶體管；及第一電壓補償電路，其基于第三輸入脈沖信號使電壓變化，所述電壓變化的 方向與所述第一電壓中由于所述第一輸入晶體管中的寄生電容在所述第一輸入脈沖信號 的結(jié)束時刻所引起的電壓波動的方向相反。根據(jù)實施例的顯示裝置包括顯示部件；及具有電平轉(zhuǎn)換電路的顯示控制部件， 所述電平轉(zhuǎn)換電路輸出大于所提供的一個或多個信號的振幅的控制信號，所述顯示控制部 件基于所述控制信號驅(qū)動所述顯示部件。所述電平轉(zhuǎn)換電路包括第一輸出晶體管，其被驅(qū) 動至導(dǎo)通以輸出源自第一電源電壓的電壓；第二輸出晶體管，其被驅(qū)動至導(dǎo)通以輸出源自 第二電源電壓的電壓；第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第一 輸入晶體管驅(qū)動至導(dǎo)通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū) 動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二輸 入晶體管驅(qū)動至導(dǎo)通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū)動 電壓的基礎(chǔ)；第三輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出端， 基于第二輸入脈沖信號將所述第三輸入晶體管驅(qū)動至導(dǎo)通以輸出第三電壓，所述第三電壓 是使所述第一輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第 二輸入晶體管的所述輸出端的輸出端，基于所述第二輸入脈沖信號將所述第四輸入晶體管 驅(qū)動至導(dǎo)通以輸出第四電壓，所述第四電壓是使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基 礎(chǔ)；第一自舉電路，其放大所述第一電壓的振幅，將所放大的第一電壓提供到所述第一輸出 晶體管；及第一電壓補償電路，其基于第三輸入脈沖信號使電壓變化，所述電壓變化的方向 與所述第一電壓中由于所述第一輸入晶體管中的寄生電容在所述第一輸入脈沖信號的結(jié) 束時刻所引起的電壓波動的方向相反。
根據(jù)實施例的電子裝置包括顯示部件；處理部件，其執(zhí)行預(yù)定處理；及顯示控制 部件，其具有電平轉(zhuǎn)換電路，所述電平轉(zhuǎn)換電路輸出大于所述處理部件所提供的一個或多 個信號的振幅的控制信號，所述顯示控制部件基于所述控制信號驅(qū)動所述顯示部件。所述 電平轉(zhuǎn)換電路包括第一輸出晶體管，其被驅(qū)動至導(dǎo)通以輸出源自第一電源電壓的電壓； 第二輸出晶體管，其被驅(qū)動至導(dǎo)通以輸出源自第二電源電壓的電壓；第一輸入晶體管，其具 有輸出端，基于第一輸入脈沖信號將所述第一輸入晶體管驅(qū)動至導(dǎo)通以輸出第一電壓，所 述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸 出端，基于所述第一輸入脈沖信號將所述第二輸入晶體管驅(qū)動至導(dǎo)通以輸出第二電壓，所 述第二電壓是使所述第二輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第三輸入晶體管，其具有連 接至所述第一輸入晶體管的所述輸出端的輸出端，基于第二輸入脈沖信號將所述第三輸入 晶體管驅(qū)動至導(dǎo)通以輸出第三電壓，所述第三電壓是使所述第一輸出晶體管截止的驅(qū)動電 壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第二輸入晶體管的所述輸出端的輸出端，基 于所述第二輸入脈沖信號將所述第四輸入晶體管驅(qū)動至導(dǎo)通以輸出第四電壓，所述第四電 壓是使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第一自舉電路，其放大所述第一電壓 的振幅，將所放大的第一電壓提供到所述第一輸出晶體管；及第一電壓補償電路，其基于第 三輸入脈沖信號使電壓變化，所述電壓變化的方向與所述第一電壓中由于所述第一輸入晶 體管中的寄生電容在所述第一輸入脈沖信號的結(jié)束時刻所引起的電壓波動的方向相反。如 在這里所使用的，詞語“電子裝置”是指任何期望提供恰當或良好形狀的波形的裝置。所述 電子裝置可以是例如但不限制為電視裝置、數(shù)碼相機、包括臺式個人計算機和便攜式個人 計算機的計算機、包括手機的手持終端裝置、攝像機及其它適當?shù)难b置。在根據(jù)上述實施例的所述電平轉(zhuǎn)換電路、所述信號驅(qū)動電路、所述顯示裝置和所 述電子裝置中，在所述第一輸入脈沖信號開始的時刻通過所述電平轉(zhuǎn)換電路的輸出電壓的 轉(zhuǎn)變執(zhí)行設(shè)定操作，在所述第二輸入脈沖信號開始的時刻通過所述輸出電壓的另一轉(zhuǎn)變執(zhí) 行復(fù)位操作以將其返回。換句話說，基于所謂的SR(設(shè)定/復(fù)位)鎖存功能進行操作。在 所述設(shè)定操作中，響應(yīng)于所述第一輸入脈沖信號的開始導(dǎo)通所述第一輸入晶體管，并將所 述第一輸入晶體管的所述輸出電壓設(shè)定為所述第一電壓。通過所述第一自舉電路放大所述 第一電壓，從所述電平轉(zhuǎn)換電路的輸出輸出與所述第一輸入脈沖信號的電壓相比具有經(jīng)放 大電壓的輸出。此后，當所述第一輸入脈沖信號結(jié)束時，所述第一輸入晶體管截止，由此所 述第一輸入晶體管的輸出變成浮動狀態(tài)。在這里，通過所述第一輸入晶體管中的所述寄生 電容，將所述第一輸入脈沖信號結(jié)束時的所述電壓轉(zhuǎn)變傳輸?shù)剿龅谝惠斎刖w管的所述 輸出，由此導(dǎo)致所述電壓波動。此時，當提供所述第三輸入脈沖信號時，通過所述第一電壓 補償電路將所述第三輸入脈沖信號傳輸?shù)剿龅谝惠斎刖w管的所述輸出，由此在與所述 電壓波動的所述方向相反的方向上形成所述電壓變化。由此，補償了由所述第一輸入脈沖 信號的結(jié)束所導(dǎo)致的所述電壓波動。所以，所述電平轉(zhuǎn)換電路的所述輸出也保持了所述輸 出電壓。較佳地，所述第一電壓補償電路包括第一電壓補償電容，其具有被提供有所述第 三輸入脈沖信號的第一端及連接至所述第一輸入晶體管的所述輸出端和所述第三輸入晶 體管的所述輸出端的第二端；及第二電壓補償電容，其具有連接至所述第一輸入晶體管的 所述輸出端和所述第三晶體管的所述輸出端的第一端及被提供有所述第二電源電壓的第
10二端。較佳地，所述第一電壓補償電容和所述第二電壓補償電容中的每一電壓補償電容均 使用晶體管的柵極氧化膜電容構(gòu)成。較佳地，所述第三輸入脈沖信號的結(jié)束時刻與所述第一輸入脈沖信號的所述結(jié)束 時刻相一致或在其之后。較佳地，通過反相所述第一輸入脈沖信號或通過反相所述第一輸 入脈沖信號并延遲所反相的第一輸入脈沖信號的相位產(chǎn)生所述第三輸入脈沖信號。較佳地，所述電平轉(zhuǎn)換電路還包括第二電壓補償電路，所述第二電壓補償電路基 于第四輸入脈沖信號使電壓變化，所述電壓變化的方向與所述第四電壓中由于所述第四輸 入晶體管中的寄生電容在所述第二輸入脈沖信號的結(jié)束時刻所引起的電壓波動的方向相 反。尤其是，所述第二電壓補償電路可應(yīng)用到所述復(fù)位操作中。在所述復(fù)位操作中，響 應(yīng)于所述第二輸入脈沖信號的開始導(dǎo)通所述第四輸入晶體管，所述第四輸入晶體管的所述 輸出電壓設(shè)定成所述第四電壓，響應(yīng)于此，復(fù)位所述電平轉(zhuǎn)換電路的所述輸出電壓。此后， 當所述第二輸入脈信號結(jié)束時，所述第四輸入晶體管截止，借此所述第二輸入晶體管的輸 出變成浮動狀態(tài)。在這里，通過所述第四晶體管中的所述寄生電容將所述第二輸入脈沖信 號的結(jié)束時的所述電壓轉(zhuǎn)變傳輸至所述第四輸入晶體管的所述輸出，由此導(dǎo)致電壓波動。 此時，當提供所述第四輸入脈沖信號時，通過所述第二電壓補償電路將所述第四輸入脈沖 信號傳輸至所述第四輸入晶體管的所述輸出，由此產(chǎn)生與所述電壓波動的所述方向相反的 所述電壓變化。于是，補償了所述第二輸入脈沖信號的結(jié)束所導(dǎo)致的電壓波動。因此，所述 電平轉(zhuǎn)換電路的所述輸出也保持了所述輸出電壓。較佳地，所述第一自舉電路包括在所述第一輸出晶體管的控制端和所述輸出端之 間的第一自舉電容。較佳地，所述第一自舉電路還包括具有控制端的第一自舉晶體管，所述 第三電源電壓提供到所述第一自舉晶體管的所述控制端，所述第一自舉晶體管在導(dǎo)通狀態(tài) 下向所述第一輸出晶體管提供所述第一輸入晶體管的輸出電壓或所述第三輸入晶體管的 輸出電壓。根據(jù)上述實施例的所述電平轉(zhuǎn)換電路，所述信號驅(qū)動電路、所述顯示裝置和所述 電子裝置，提供所述第三輸入脈沖信號，并設(shè)有所述第一電壓補償電路。因此，能夠?qū)崿F(xiàn)恰 當或良好形狀的內(nèi)部波形、恰當或良好形狀的輸出波形或兩者的同時實現(xiàn)低功耗。能夠理解，前面的總體說明和后面的詳細說明均是示范性的，旨在對所保護的發(fā) 明進行說明。


所包含的附圖是為更好地理解本發(fā)明，并構(gòu)成說明書的一部分。附圖與說明書一 起說明了本發(fā)明的實施例并用于解釋本發(fā)明的原理。圖1是示出根據(jù)本發(fā)明的第一實施例的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖2是示出圖1中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖3是示出根據(jù)對比示例的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖4是示出圖3中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖5是示出根據(jù)第一實施例的第三變形的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖6是示出根據(jù)第一實施例的第四變形的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。
圖7是示出根據(jù)第一實施例的第五變形的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖8是示出圖7中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖9是示出根據(jù)第一實施例的第六變形的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖10是示出圖9中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖11是示出N溝道MOS晶體管的靜態(tài)特性的示例的特性圖。圖12是示出根據(jù)第一實施例的第七變形的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖13是示出圖12中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖14是示出根據(jù)第二實施例的電平轉(zhuǎn)換器的操作示例的時序波形圖。圖15示出圖14中所示電平轉(zhuǎn)換器的詳細操作的時序波形圖。圖16示出圖1中所示電平轉(zhuǎn)換器的詳細操作的時序波形圖。圖17示出圖3中所示電平轉(zhuǎn)換器的詳細操作的時序波形圖。圖18是示出根據(jù)本發(fā)明的第三實施例的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖19是示出圖18中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖20是示出根據(jù)第三實施例的變形的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖21是示出圖20中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖22是示出根據(jù)本發(fā)明的第四實施例的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖23是示出圖22中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖M是示出根據(jù)本發(fā)明的第五實施例的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖25是示出圖M中所示電平轉(zhuǎn)換器的操作示例的時序波形圖。圖沈是示出根據(jù)應(yīng)用示例的顯示裝置的結(jié)構(gòu)示例的框圖。圖27是示出圖沈中所示像素的結(jié)構(gòu)示例的電路圖。圖觀是示出根據(jù)第一應(yīng)用示例的掃描線驅(qū)動電路的結(jié)構(gòu)示例的框圖。圖四是示出圖觀中所示的掃描線驅(qū)動電路的操作示例的時序波形圖。圖30是示出根據(jù)第二應(yīng)用示例的掃描線驅(qū)動電路的結(jié)構(gòu)示例的框圖。圖31是示出圖30中所示的掃描線驅(qū)動電路的操作示例的時序波形圖。圖32是示出根據(jù)第三應(yīng)用示例的掃描線驅(qū)動電路的結(jié)構(gòu)示例的框圖。圖33是示出圖32中所示的掃描線驅(qū)動電路的操作示例的時序波形圖。圖34是示出根據(jù)第四應(yīng)用示例的掃描線驅(qū)動電路的結(jié)構(gòu)示例的框圖。圖35是示出圖34中所示的掃描線驅(qū)動電路的操作示例的時序波形圖。圖36是示出圖34中所示的電平轉(zhuǎn)換器的結(jié)構(gòu)示例的電路圖。圖37是示出根據(jù)第五應(yīng)用示例的掃描線驅(qū)動電路的結(jié)構(gòu)示例的框圖。圖38是示出圖37中所示的掃描線驅(qū)動電路的操作示例的時序波形圖。圖39是示出第一運用示例的外形的立體圖。圖40A是示出第二運用示例的外形的前視圖，圖40B是示出第二運用示例的外形 的后視圖。圖41是示出第三運用示例的外形的立體圖。圖42是示出第四運用示例的外形的立體圖。圖43A是第五運用示例的打開狀態(tài)下的前視圖，圖4 是打開狀態(tài)下的側(cè)視圖，圖 43C是關(guān)閉狀態(tài)下的前視圖，圖43D是左側(cè)視圖，圖43E是右側(cè)視圖，圖43F是俯視圖，圖43G是仰視圖。
具體實施例方式此后，將參照附圖詳細說明本發(fā)明的一些實施例。以如下順序給出說明。1.第一實施例2.第二實施例3.第三實施例4.第四實施例5.第五實施例6.應(yīng)用示例(應(yīng)用到顯示裝置)7.運用示例(應(yīng)用到電子裝置)1.第一實施例結(jié)構(gòu)示例圖1示出本發(fā)明的第一實施例的電平轉(zhuǎn)換器的結(jié)構(gòu)示例。作為由單溝道的MOS晶 體管構(gòu)成的電路的一個實施例，第一實施例描述了電平轉(zhuǎn)換器10，電平轉(zhuǎn)換器10使用N溝 道MOS晶體管并基于所提供的信號輸出大于該輸入信號的振幅的信號。電平轉(zhuǎn)換器10設(shè) 有MOS晶體管11至17和電容元件21至25。MOS晶體管11包括連接至輸入端R的柵極、連接至電源PVDDl的漏極和連接至節(jié) 點A的源極。MOS晶體管11在柵極和源極之間具有未圖示的寄生電容。MOS晶體管12包 括連接至輸入端S的柵極、連接至節(jié)點A的漏極和連接至電源PVSS的源極。MOS晶體管13 包括連接至輸入端S的柵極、連接至電源PVDDl的漏極和連接至節(jié)點B的源極。MOS晶體 管13在柵極和源極之間具有未圖示的寄生電容。MOS晶體管14包括連接至輸入端R的柵 極、連接至節(jié)點B的漏極和連接至電源PVSS的源極。MOS晶體管15包括漏極、源極和連接 至電源PVDDl的柵極，MOS晶體管15的漏極和源極中的一方連接至節(jié)點B而另一方連接至 節(jié)點C。MOS晶體管16包括連接至節(jié)點C的柵極、連接至電壓為VDD2的電源PVDD2的漏極 和連接至輸出端Out的源極，電壓VDD2高于電源PVDDl的電壓VDDl。MOS晶體管17包括 連接至節(jié)點A的柵極、連接至輸出端Out的漏極和連接至電源PVSS的源極。MOS晶體管11 至17中每一晶體管均是由N溝道MOS晶體管構(gòu)成。電容元件21在MOS晶體管16的柵極和源極之間。電容元件21構(gòu)成自舉部件B 1。自舉部件B 1用于執(zhí)行自舉操作，下面將更詳細說明。更具體地，電容元件21允許MOS 晶體管16的柵極(即，節(jié)點C)的電壓高于電壓VDD2，以便當電平轉(zhuǎn)換器10的輸出電壓處 于高電平時允許將電源PVDD2的電壓VDD2作為電壓電平輸出。電容元件22在輸入端釙和節(jié)點B之間。電容元件23在節(jié)點B和電源PVSS之間。 電容元件22和23構(gòu)成電壓補償部件B2。如下面將更加詳細說明的，當節(jié)點B在浮動狀態(tài) 時，電壓補償部件B2用作僅以與電容元件22和電容元件23的電容值之比相對應(yīng)的振幅量 將從Sb端輸入的反相設(shè)定信號VSb傳輸?shù)焦?jié)點B。該電容比設(shè)定成如下值，即在該值下，如 下面所說明的，反相設(shè)定信號VSb抵消由設(shè)定信號VS的下降所導(dǎo)致的出現(xiàn)在節(jié)點B中的電 壓變化(電壓波動)。電容元件M在輸入端Rb和節(jié)點A之間。電容元件25在節(jié)點A和電源PVSS之間。
13電容元件M和25構(gòu)成電壓補償部件B3。如下面將更加詳細說明的，當節(jié)點A在浮動狀態(tài) 時，電壓補償部件B3用作僅以與電容元件M和電容元件25的電容值之比相對應(yīng)的振幅量 將從Rb端輸入的反相復(fù)位信號VRb傳輸?shù)焦?jié)點A。該電容比設(shè)定成如下值，即在該值下，如 下面所說明的，反相復(fù)位信號VRb抵消由復(fù)位信號VR的下降所導(dǎo)致的出現(xiàn)在節(jié)點A中的電 壓變化(電壓波動)。輸入端S被提供有設(shè)定信號VS，輸入端R被提供有復(fù)位信號VR。輸入端Sb被提供 有反相設(shè)定信號VSb，輸入端Rb被提供有反相復(fù)位信號VRb。在該實施例中，這些信號的高 電平電壓VIH與電源PVDDl的電壓VDDl相同，這些信號的低電平電壓VIL與電源電壓PVSS 的電壓VSS相同。電源PVDDl向電平轉(zhuǎn)換器10中除輸出部件(即，MOS晶體管16和17)之外的部 件提供功率，電源PVDD2向這些輸出部件提供功率。電源PVDD2用于設(shè)定電平轉(zhuǎn)換器10的 輸出信號VOut的高電平電壓，及驅(qū)動在后級中連接的電路。使用上述結(jié)構(gòu)，電平轉(zhuǎn)換器10基于輸入信號操作，輸出振幅(電壓VDD2-電壓 VSS)比輸入信號的振幅(電壓VDDl-電壓VSQ大的信號。更具體地，如下所述，電平轉(zhuǎn) 換器10操作以在從設(shè)定信號VS的上升到復(fù)位信號VR的上升的時間周期期間輸出電壓 VDD2 (即，高電平)，而除此之外則操作以輸出電壓VSS (即，低電平)。在這里，MOS晶體管16和MOS晶體管17分別對應(yīng)于“第一輸出晶體管”和“第二輸 出晶體管”的說明性示例。MOS晶體管13和MOS晶體管12分別對應(yīng)于“第一輸入晶體管” 和“第二輸入晶體管”的說明性示例。MOS晶體管14和MOS晶體管11分別對應(yīng)于“第三輸 入晶體管”和“第四輸入晶體管”的說明性示例(這些示例是說明性的而非限制性的)。自舉部件B 1對應(yīng)于“第一自舉電路”的說明性示例。MOS晶體管15和電容元件 21分別對應(yīng)于“第一自舉晶體管”和“第一自舉電容”的說明性示例(這些示例是說明性的 而非限制性的)。電壓補償部件B2對應(yīng)于“第一電壓補償電路”的說明性示例。電容元件22和電 容元件23分別對應(yīng)于“第一電壓補償電容”和“第二電壓補償電容”的說明性示例。電壓 補償部件B3對應(yīng)于“第二電壓補償電路”的說明性示例(這些示例是說明性的而非限制性 的)。電源PVDD2的電壓VDD2對應(yīng)于“第一電源電壓”的說明性示例。電源PVSS的電 壓VVSS對應(yīng)于“第二電源電壓”的說明性示例。電源PVDDl的電壓VDDl對應(yīng)于“第三電源 電壓”的說明性示例(這些示例是說明性的而非限制性的)。設(shè)定信號VS和復(fù)位信號VR分別對應(yīng)于“第一輸入脈沖信號”和“第二輸入脈沖信 號”的說明性示例。反相設(shè)定信號VSb和反相復(fù)位信號VRb分別對應(yīng)于“第三輸入脈沖信 號”和“第四輸入脈沖信號”的說明性示例(這些示例是說明性的而非限制性的)。操作和效果操作概要首先，將說明根據(jù)第一實施例的電平轉(zhuǎn)換器10的操作和效果。圖2示出電平轉(zhuǎn)換器10的操作的時序波形圖，其中，(A)示出設(shè)定信號VS的波形， (B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，(D)示出反相復(fù)位信號 VRb的波形，(E)示出節(jié)點A的電壓VA的波形，(F)示出節(jié)點B的電壓VB的波形，(G)示出節(jié)點C的電壓VC的波形，(H)示出輸出信號VOut的波形。首先，設(shè)定信號VS上升(圖2的(A))以執(zhí)行自舉操作，節(jié)點C的電壓VC(圖2的 (G))上升或升高至比電壓VDD2高的電位，輸出信號VOut處于電壓VDD2 (即，處于高電平) (圖2的(H))。當設(shè)定信號VS下降時(圖2的(A))，相應(yīng)地節(jié)點C的電壓VC出現(xiàn)電壓變化 (電壓波動)，但由于反相設(shè)定信號VSb的緊接著的上升而在反方向上出現(xiàn)電壓變化，并由 此抵消這些電壓變化(圖2的(G))。由此，輸出信號VOut保持在電壓VDD2(圖2的(H))。接著，復(fù)位信號VR的上升(圖2的(B))使節(jié)點C的電壓VC降至電壓VSS(圖2的 (G))，節(jié)點A的電壓VA增加(圖2的(E))，輸出信號VOut處于電壓VSS (即，低電平)(圖2 的(H))。當復(fù)位信號VR下降時(圖2的⑶)，相應(yīng)地節(jié)點A的電壓VA出現(xiàn)電壓變化(電 壓波動)，但由于反相復(fù)位信號VRb的緊接著的上升而在反方向上出現(xiàn)電壓變化，并由此抵 消這些電壓變化(圖2的(E))。由此，輸出信號VOut保持在電壓VSS(圖2的(H))。詳細操作將參照圖1和圖2詳細說明電平轉(zhuǎn)換器10的操作。首先，當設(shè)定信號VS從電壓VSS上升到電壓VDDl時(圖2的(A))，MOS晶體管 12導(dǎo)通，節(jié)點A的電壓VA降低至電壓VSS (圖2的(E))。此時，MOS晶體管13導(dǎo)通，節(jié)點B 的電壓VB上升至僅比電壓VDDl低如下量的電壓(VDDl-Vth (13))，該量對應(yīng)于MOS晶體管 13的閾值電壓Vth(13)(圖2的(F))。由此，MOS晶體管17截止且MOS晶體管16導(dǎo)通，使 得輸出信號VOut的電壓上升。此時，電荷對電容元件21充電，電容元件21兩端之間的電 壓差變成大于MOS晶體管16的閾值電壓Vth (16)。當輸出信號VOut進一步上升時，由于電 容元件21兩端之間的電壓差保持(即，自舉操作)，節(jié)點C的電壓VC同時上升，則MOS晶體 管15截止。節(jié)點C的電壓VC最終上升到電壓VOboot，電壓VOboot高于MOS晶體管16的 閾值電壓Vth (16)和電壓VDD2的電壓和(VDD2+Vth(16))(圖2的(G))。因此，輸出信號 VOut上升到電壓VDD2 (圖2的(H))。由下面的表達式⑴表示上述自舉操作中MOS晶體管16的自舉增益(iboot Gboot= (Cg+C21)/(Cg+C21+CC) 表達式(1)其中，Cg是MOS晶體管16的柵極電容，C21是電容元件21的電容值，CC是節(jié)點C 上除Cg和C21之外的電容。自舉操作隨著自舉增益(iboot變大則更加可靠地操作。為了 增加自舉增益(iboot，優(yōu)選地，柵極電容Cg和電容元件21的電容C21的和充分大于節(jié)點C 的電容CC。并且，在這個實施例中配置MOS晶體管15，MOS晶體管15在自舉操作時截止。 因此，與未配置MOS晶體管15的情況相比，未連接電容元件23的電容C23、MOS晶體管13 的源極電容Cs、M0S晶體管14的漏極電容Cd和節(jié)點B的電容。因此，能夠降低表達式(1) 中的電容CC，并由此增加自舉增益(iboot。此后，當設(shè)定信號VS從電壓VDDl降低至電壓VSS (圖2的(A))時，MOS晶體管12 截止，節(jié)點A轉(zhuǎn)變成浮動狀態(tài)，使得節(jié)點A的電壓VA保持在之前的電壓(S卩，電壓VSQ (圖 2的(E))。此時，MOS晶體管13也截止，節(jié)點B轉(zhuǎn)變成浮動狀態(tài)，使得節(jié)點B的電壓VB也 試圖保持之前的電壓(即，VDDl-Vth (13))。然而，由于MOS晶體管13的柵極和源極之間的 寄生電容，節(jié)點B的電壓VB隨著設(shè)定信號VS的電壓降低而稍微降低(圖2的(F))。由此， 節(jié)點C的電壓VC也稍微降低(圖2的(G))，輸出信號VOut的電壓也開始稍微降低(圖2 的(H))。
然而，緊接著，反相設(shè)定信號VSb從電壓VSS上升到電壓VDDl(圖2的(C))。通過 電容元件22將電壓的這種上升傳輸?shù)焦?jié)點B，因而節(jié)點B的電壓VB稍微上升，以抵消節(jié)點 B的之前的電壓降低的對應(yīng)量(圖2的(F))。由此，同樣地抵消了節(jié)點C的電壓VC的電壓 降低的量(圖2的(G))，輸出信號VOut保持在電壓VDD2(圖2的(H))。然后，當復(fù)位信號VR從電壓VSS上升至電壓VDDl時(圖2的⑶)，M0S晶體管14 導(dǎo)通以使節(jié)點B的電壓VB降低至電壓VSS(圖2的(F))，M0S晶體管15導(dǎo)通以同樣使節(jié)點 C的電壓VC降低至電壓VSS (圖2的⑷))。此時，MOS晶體管11導(dǎo)通，節(jié)點A的電壓VA上 升至僅比電壓VDDl低如下量的電壓(VDD I-Vth(Il))，該量對應(yīng)于MOS晶體管11的閾值電 壓Vth(Il)(圖2的(E))。因此，MOS晶體管17導(dǎo)通，MOS晶體管16截止，由此使輸出信號 VOut降低至電壓VSS(圖2的(H))。此后，當復(fù)位信號VR從電壓VDDl降低至電壓VSS時(圖2的(B))，M0S晶體管14 截止，節(jié)點B和C均轉(zhuǎn)變成浮動狀態(tài)，使得節(jié)點B的電壓VB和節(jié)點C的電壓VC中每一個電 壓均保持在之前的電壓(即，電壓VSS)(圖2的(F)和(G))。此時，MOS晶體管11也截止， 節(jié)點A轉(zhuǎn)變成浮動狀態(tài)，使得節(jié)點A的電壓VA也試圖保持之前的電壓(即，VDDl-Vth (11))。 然而，由于MOS晶體管11的柵極和源極之間的寄生電容，節(jié)點A的電壓VA隨著復(fù)位信號VR 的電壓降低而稍微降低(圖2的(E))。此時，在由于節(jié)點A的電壓VA轉(zhuǎn)變成小于MOS晶 體管17的閾值電壓Vth(17)而MOS晶體管17不再足以保持導(dǎo)通狀態(tài)的情況下，輸出信號 VOut可能依賴于電平轉(zhuǎn)換器10的輸出端Out中的負載狀態(tài)而稍微上升(圖2的(H))。然而，緊接著，反相復(fù)位信號VRb從電壓VSS上升到電壓VDDl (圖2的(D))。通 過電容元件M將電壓的這種上升傳輸?shù)焦?jié)點A，因而節(jié)點A的電壓VA稍微上升，以抵消節(jié) 點A的之前的電壓降低的對應(yīng)量(圖2的(E))。由此，輸出信號VOut保持在電壓VSS(圖 2 的(H))。因此，在電平轉(zhuǎn)換器10中，通過緊接著輸入的反相設(shè)定信號VSb的上升抵消了在 輸入設(shè)定信號VS的下降中出現(xiàn)的節(jié)點B的電壓VB、節(jié)點C的電壓VC和輸出信號VOut的電 壓變化(圖2的(F)至(H))。同樣，通過緊接著輸入的反相復(fù)位信號VRb的上升抵消了在 輸入復(fù)位信號VR的下降中出現(xiàn)的節(jié)點A的電壓VA和輸出信號VOut的電壓變化(圖2的 (E)和(H))。通過反相設(shè)定信號VSb、反相復(fù)位信號VRb和電容元件22至25實現(xiàn)了上述抵消操 作。在下文中，將詳細說明反相設(shè)定信號VSb和反相復(fù)位信號VRb的時序及電容元件22至 25的電容值。反相設(shè)定信號VSb和反相復(fù)位信號VRb的時序首先，將說明反相設(shè)定信號VSb和反相復(fù)位信號VRb的時序。參照圖2，反相設(shè)定信號VSb的上升時刻設(shè)定成就在設(shè)定信號VS的降落之后。在 這里，由于當反相設(shè)定信號VSb上升時設(shè)定信號VS處于電壓VSS，所以MOS晶體管13處于 截止狀態(tài)，節(jié)點B處于浮動狀態(tài)。因而，通過電容元件22將反相設(shè)定信號VSb的上升傳輸 至節(jié)點B，節(jié)點B的電壓VB出現(xiàn)電壓變化。因此，在節(jié)點B的電壓VB中，由反相設(shè)定信號 VSb所導(dǎo)致的在反方向上的電壓變化就在由設(shè)定信號VS的下降所導(dǎo)致的電壓變化之后出 現(xiàn)，以抵消這些電壓變化(圖2的(F))。這能夠最大程度地抑制電平轉(zhuǎn)換器10的內(nèi)部波形 和輸出波形的惡化。
另外，在從設(shè)定信號VS的下降到反相設(shè)定信號VSb的上升的時間周期期間，在節(jié) 點B的電壓VB、節(jié)點C的電壓VC和輸出信號VOut上出現(xiàn)電壓變化(圖2的(F)至(H))。 因此，優(yōu)選地，反相設(shè)定信號VSb的上升與設(shè)定信號VS的下降是同時的或是就在其之后。例如，如果反相設(shè)定信號VSb的上升的時刻設(shè)定成就在設(shè)定信號VS的下降之前， 則當反相設(shè)定信號VSb上升時設(shè)定信號VS仍處于電壓VDD。因此，MOS晶體管13處于導(dǎo)通 狀態(tài)，節(jié)點B處于低阻抗狀態(tài)。結(jié)果，即使當反相設(shè)定信號VSb上升時，在節(jié)點B的電壓VB 上也幾乎不出現(xiàn)該信號。因此，僅保持由設(shè)定信號VS的下降所導(dǎo)致的電壓變化，由此使電 平轉(zhuǎn)換器10的內(nèi)部波形和輸出波形惡化。對于反相復(fù)位信號VRb的上升的時序也是如此。也就是說，參照附圖2，反相復(fù)位 信號VRb上升的時刻設(shè)定成就在復(fù)位信號VR下降之后。在這里，由于在反相復(fù)位信號VRb 上升時復(fù)位信號VR處于電壓VSS，所以MOS晶體管11處于截止狀態(tài)，節(jié)點A處于浮動狀態(tài)。 因此，通過電容元件M將反相復(fù)位信號VRb的上升傳輸?shù)焦?jié)點A，在節(jié)點A的電壓VA上出 現(xiàn)電壓變化。結(jié)果，在節(jié)點A的電壓VA中，由于反相復(fù)位信號VRb所導(dǎo)致的在反方向上的 電壓變化就在由復(fù)位信號VR的下降所導(dǎo)致的電壓變化之后出現(xiàn)，以抵消這些電壓變化(圖 2的(E))。這能夠最大程度地抑制電平轉(zhuǎn)換器10的內(nèi)部波形和輸出波形的惡化。另外，在從復(fù)位信號VR的下降到反相復(fù)位信號VRb上升的時間周期期間，在節(jié)點 A的電壓VA和輸出信號VOut上出現(xiàn)電壓變化(圖2的(E)和(H))。因此，優(yōu)選地，反相復(fù) 位信號VRb的上升與復(fù)位信號VR的下降是同時的或是就在其之后。例如，如果反相復(fù)位信號VRb的上升的時刻設(shè)定成就在復(fù)位信號VR的下降之前， 則當反相復(fù)位信號VRb上升時復(fù)位信號VR仍處于電壓VDD。因此，MOS晶體管11處于導(dǎo)通 狀態(tài)，節(jié)點A處于低阻抗狀態(tài)。結(jié)果，即使當反相復(fù)位信號VRb上升時，在節(jié)點A的電壓VA 上也幾乎不出現(xiàn)該信號。因此，僅保持由復(fù)位信號VR的下降所導(dǎo)致的電壓變化。由此，使 電平轉(zhuǎn)換器10的內(nèi)部波形和輸出波形惡化。由于上述原因，期望反相設(shè)定信號VSb的上升的時刻與設(shè)定信號VS的下降是同時 的或在其之后(即，同時發(fā)生或跟隨其后)，優(yōu)選地，反相設(shè)定信號VSb的上升的時刻就在 設(shè)定信號VS的下降之后。并且，期望反相復(fù)位信號VRb的上升的時刻與復(fù)位信號VR的下 降是同時的或在其之后(即，同時發(fā)生或跟隨其后)，優(yōu)選地，反相復(fù)位信號VRb的上升的 時刻就在設(shè)定信號VS的下降之后。為實現(xiàn)此目的，優(yōu)選地，例如，使用反相器等將設(shè)定信號 VS反相，以產(chǎn)生反相設(shè)定信號VSb。類似地，優(yōu)選地，例如，使用反相器等將復(fù)位信號VR反 相，以產(chǎn)生反相復(fù)位信號VRb。電容元件22至25的電容值下面說明電容元件22至25的電容值。如上文已說明，反相設(shè)定信號VSb的上升操作以抵消由于設(shè)定信號VS的下降所導(dǎo) 致的節(jié)點B的電壓VB的變化。這意味著通過電容元件22出現(xiàn)在節(jié)點B上的由反相設(shè)定信 號VSb的上升所導(dǎo)致的電壓變化的量期望設(shè)定成幾乎等于由設(shè)定信號VS的下降所導(dǎo)致的 節(jié)點B的電壓變化的量。對于設(shè)定由反相設(shè)定信號VSb的上升所導(dǎo)致的節(jié)點B的電壓變化 量的方式，例如，可使用電容元件22和23的電容比。由下面的表達式(2)表示反相設(shè)定信號VSb對節(jié)點B的電壓VB的傳輸量TS TS = C22/(C22+C23) 表達式 O)
其中，C22是電容元件22的電容值，C23是電容元件23的電容值。也就是說，由電 容元件22和23的電容比確定傳輸量TS。因此，執(zhí)行下面的內(nèi)容通過如下方式獲得傳輸 量TS，S卩，使將反相設(shè)定信號VSb的振幅(S卩，電壓VDDl-電壓VSS)與傳輸量TS相乘而獲 得的量與由設(shè)定信號VS所導(dǎo)致的節(jié)點B的電壓變化量相等；及基于所獲得的傳輸量TS和 表達式( 確定電容元件22和23的電容值。這些電容元件22和23的使用能夠借助由反 相設(shè)定信號VSb的上升所導(dǎo)致的節(jié)點B的電壓變化量抵消由設(shè)定信號VS的下降所導(dǎo)致的 節(jié)點B的電壓變化量。注意，表達式O)中省略了諸如MOS晶體管上的寄生電容之類的寄生電容。也就 是說，為了精確地建立表達式O)，優(yōu)選地，電容C22和C23應(yīng)當充分大于這些寄生電容?；?者，也可適當考慮這些寄生電容來確定表達式O)中的電容C22和C23。對于電容元件M和25的電容值也是如此。也就是說，例如，對于設(shè)定由反相復(fù)位 信號VRb的上升所導(dǎo)致的節(jié)點A的電壓變化量的方式，例如，可使用電容元件M和25的電 容比。由下面的表達式(3)表示反相復(fù)位信號VRb對節(jié)點A的電壓VA的傳輸量TR TR = C24/ (C24+C25) 表達式(3)其中，CM是電容元件M的電容值，C25是電容元件25的電容值。也就是說，由電 容元件M和25的電容比確定傳輸量TR。因此，執(zhí)行下面的內(nèi)容通過如下方式獲得傳輸 量TR，S卩，使將反相復(fù)位信號VRb的振幅(S卩，電壓VDDl-電壓VSS)與傳輸量TR相乘而獲 得的量與由復(fù)位信號VR所導(dǎo)致的節(jié)點A的電壓變化量相等；及基于所獲得的傳輸量TR和 表達式C3)確定電容元件M和25的電容值。這些電容元件M和25的使用能夠借助由反 相復(fù)位信號VRb的上升所導(dǎo)致的節(jié)點A的電壓變化量抵消由復(fù)位信號VR的下降所導(dǎo)致的 節(jié)點A的電壓變化量。注意，表達式(3)中省略了諸如MOS晶體管上的寄生電容之類的寄生電容。也就 是說，為了精確地建立表達式(3)，優(yōu)選地，電容CM和C25應(yīng)當充分大于這些寄生電容?；?者，也可適當考慮這些寄生電容來確定表達式(3)中的電容CM和C25。因此，電容元件22至25的電容值的適當設(shè)定能夠抵消由設(shè)定信號VS的下降和復(fù) 位信號VR的下降所導(dǎo)致的內(nèi)部波形的電壓變化。而且，在電源PVDDl和電源PVSS之間及電源PVDD2和電源PVSS之間串聯(lián)連接的 MOS晶體管以互補的方式工作。也就是說，在MOS晶體管11和12的組合、晶體管13和14 的組合以及晶體管16和17的組合的每一組合中，當MOS晶體管中的一方處于導(dǎo)通狀態(tài)時 另一方處于截止狀態(tài)，MOS晶體管中的兩個MOS晶體管不同時轉(zhuǎn)變成導(dǎo)通狀態(tài)。因此，由于 不流動靜態(tài)直通電流，所以能夠?qū)崿F(xiàn)低功耗?？剐孤冬F(xiàn)在，將說明對電容元件21中所充電電荷的抗泄露。通過在輸出信號VOut處于高電平時將節(jié)點C的電壓VC設(shè)定成高于電壓VDD2與 MOS晶體管16的閾值電壓Vth(16)的電壓和(VDD2+Vth(16))，將對電容元件21中所充電 電荷的抗泄露增加相應(yīng)的量。在下文中，將對其做出說明。圖16示出輸出信號VOut上升至高電平時電平轉(zhuǎn)換器10的操作的時序波形圖，其 中㈧示出節(jié)點C上的電壓VC的波形，⑶示出輸出信號VOut的波形。圖16示出節(jié)點C的電壓VC隨時間推移而降低的情況下的操作，例如，節(jié)點C的電壓VC的降低是基于如下假 定，即電容元件21中所充電電荷通過MOS晶體管15泄露。為了便于說明，在圖16中重點
強調(diào)其泄露量。電平轉(zhuǎn)換器10能夠在輸出信號VOut處于高電平時保持電壓VDD2。也就是說，如 圖16的(A)所示，盡管電壓VC通過自舉操作從電壓VSS上升至高電平之后由于泄露而逐 漸降低，但節(jié)點C的電壓VC總大于電壓(VDD2+Vth(16))。因此，如圖16的⑶所示，輸出 信號VOut能夠在整個超越周期內(nèi)保持電壓VDD2。這是因為當反相設(shè)定信號VSb上升時(圖2的(C))節(jié)點C的電壓VC也上升或抬 升(圖2的(G))。也就是說，在電平轉(zhuǎn)換器10中，節(jié)點C的電壓VC設(shè)定成相對高的電平， 使得即使當泄露使電壓VC降落時，電壓VC降低至電壓(VDD2+Vth(16))也需要較長的時 間。因此，改善了抗泄露。對于當輸出信號VOut處于低電平時的情況也是如此。也就是說，在電平轉(zhuǎn)換 器10中，如圖2所示，在反相復(fù)位信號VRb的上升中，節(jié)點A的電壓VA設(shè)定成高于電壓 (VDDl+Vth(ID)0此時，在圖1中，例如處于浮動狀態(tài)的節(jié)點A中的電荷通過MOS晶體管12 泄露時，節(jié)點A的電壓VA隨時間推移而逐漸降低。然而，節(jié)點A的電壓VA設(shè)定成相對高， 使得即使當泄露使電壓VA降落時，電壓VA降低至MOS晶體管17的閾值電壓Vth (17)也需 要較長的時間。因此，改善了抗泄露。對比示例現(xiàn)在，將說明根據(jù)對比示例的電平轉(zhuǎn)換器10R。對比示例與上述第一實施例的不 同在于不輸入反相設(shè)定信號和反相復(fù)位信號。也就是說，在上述第一實施例中，使用反相 設(shè)定信號VSb抵消由設(shè)定信號VS所導(dǎo)致的節(jié)點B上的電壓變化，使用反相復(fù)位信號VRb抵 消由復(fù)位信號VR所導(dǎo)致的節(jié)點A上的電壓變化。然而，在這個對比示例中，不抵消這些電 壓。注意，使用相同的附圖標記來表示與上述第一實施例的電平轉(zhuǎn)換器10中的元件相同或 等同的元件，不對其做詳細的說明。圖3示出根據(jù)對比示例的電平轉(zhuǎn)換器IOR的結(jié)構(gòu)示例。在根據(jù)上述第一實施例的 電平轉(zhuǎn)換器10中，配置電容元件22至25，然而，在根據(jù)對比示例的電平轉(zhuǎn)換器IOR中，不配 置或省略電容元件22至25。對比示例中的其它結(jié)構(gòu)與圖1中所示的上述第一實施例的結(jié) 構(gòu)相類似。圖4示出電平轉(zhuǎn)換器IOR的操作的時序波形圖，其中，(A)示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出節(jié)點A上的電壓VA的波形，(D)示出節(jié)點B上的 電壓VB的波形，(E)示出節(jié)點C上的電壓VC的波形，(F)示出輸出信號VOut的波形。在電平轉(zhuǎn)換器IOR中，在設(shè)定信號VS上升且輸出信號VOut上升至高電平之后設(shè) 定信號VS下降時，通過MOS晶體管13的柵極和源極之間的寄生電容將設(shè)定信號VS的下降 傳輸?shù)焦?jié)點B。因此，節(jié)點B的電壓VB從之前的電壓(VDD1-Vth(13))稍微降低，此后仍保 持該低電壓(圖4的⑶中的波形L2)。由此，在節(jié)點C的電壓VC稍微降低之后，節(jié)點C的 電壓VC也保持稍微降低后的電壓(圖4的(E)中的波形L2)，同樣地，在輸出信號VOut的 電壓稍微降低之后，輸出信號VOut的電壓也隨之保持稍微降低后的電壓(圖4的(F)中的 波形L2)。此后，在復(fù)位信號VR上升且輸出信號VOut降低至低電平之后復(fù)位信號VR下降時(圖4的(B))，通過MOS晶體管11的柵極和源極之間的寄生電容將復(fù)位信號VR的下降傳 輸?shù)焦?jié)點A。因此，節(jié)點A上的電壓VA從之前的電壓(VDDl-Vth(Il))稍微降低，此后仍保 持該低電壓(圖4的(C)中的波形L2)。由此，在由于節(jié)點A的電壓VA轉(zhuǎn)變成低于MOS晶 體管17的閾值電壓Vth (17)而MOS晶體管17不再足以保持導(dǎo)通狀態(tài)的情況下，輸出信號 VOut依賴電平轉(zhuǎn)換器IOR的輸出端Out上的負載狀態(tài)而稍微上升(圖4的(F)中的波形 L2)。由于上述原因，在電平轉(zhuǎn)換器IOR中，當所輸入的設(shè)定信號VS下降時，在節(jié)點B的 電壓VB、節(jié)點C的電壓VC和輸出信號VOut上出現(xiàn)電壓變化，且隨之保持這些狀態(tài)。并且， 當所輸入的復(fù)位信號VR下降時，在節(jié)點A的電壓VA和輸出信號VOut上出現(xiàn)電壓變化，且 隨之保持這些狀態(tài)。在其每個波形L2中，在高電平電壓和低電平電壓之間出現(xiàn)變化，例如， 振幅在中間過程降低。因此，在其每個波形L2中，與基于理想操作的波形Ll相比，波形的 品質(zhì)惡化。因而，在電平轉(zhuǎn)換器IOR中，由于內(nèi)部信號的波形的惡化而降低了噪聲容限，可 能會導(dǎo)致故障或錯誤。并且，在電平轉(zhuǎn)換器IOR中，輸出信號的波形的惡化可能會在后級連 接的電路中導(dǎo)致故障或錯誤。相對比的是，在根據(jù)第一實施例的電平轉(zhuǎn)換器10中，在所輸入的設(shè)定信號VS下降 時發(fā)生的節(jié)點B的電壓VB、節(jié)點C的電壓VC和輸出信號VOut上的電壓變化通過緊接著輸 入的反相設(shè)定信號VSb的上升來抵消。并且，在所輸入的復(fù)位信號VR下降時發(fā)生的節(jié)點A 的電壓VA和輸出信號VOut上的電壓變化通過緊接著輸入的反相復(fù)位信號VRb的上升來抵 消。因而，電平轉(zhuǎn)換器10能夠使內(nèi)部信號的波形具有恰當或良好形狀的波形，以防止故障 或錯誤，實現(xiàn)穩(wěn)定操作。并且，電平轉(zhuǎn)換器10能夠使輸出信號的波形具有恰當或良好形狀 的波形，以防止在后級連接的電路中的故障或錯誤?，F(xiàn)在，將說明抗泄露。如上所述，電平轉(zhuǎn)換器IOR并不具有通過反相設(shè)定信號VSb 改變節(jié)點C的電壓VC的功能。因此，如下所述，電平轉(zhuǎn)換器IOR的抗泄露性低。圖17示出輸出信號VOut上升至高電平時電平轉(zhuǎn)換器IOR中的操作的時序波形 圖，其中，㈧示出節(jié)點C的電壓VC的波形，⑶示出輸出信號VOut的波形。如圖17的㈧所示，在節(jié)點C的電壓VC通過自舉操作從電壓VSS上升至高 電平之后，由于泄露而逐漸降低。然后，在某個時候，節(jié)點C的電壓VC降低至低于電壓 (VDD2+Vth(16))。對于輸出信號VOut，如圖17的(B)所示其電壓電平就從那時起相應(yīng)地逐 漸降低，輸出振幅逐漸降低。對于輸出信號VOut處于低電平時的情況也是如此。也就是說，在電平轉(zhuǎn)換器IOR 中，如圖4所示，復(fù)位信號VR下降時，節(jié)點A的電壓VA稍微降低，此后保持該稍微下降的電 壓(圖4的(C))。此時，在圖3中，當處于浮動狀態(tài)的節(jié)點A中的電荷例如通過MOS晶體 管12泄露時，節(jié)點A的電壓VA隨時間推移逐漸降低。此時，在由于節(jié)點A的電壓VA轉(zhuǎn)變 成低于MOS晶體管17的閾值電壓Vth (17)而MOS晶體管17不再足以保持導(dǎo)通狀態(tài)的情況 下，輸出信號VOut可能依賴電平轉(zhuǎn)換器IOR的輸出端Out上的負載狀態(tài)而從電壓VSS稍微 上升，同樣輸出振幅可能降低。由于這些原因，在根據(jù)對比示例的電平轉(zhuǎn)換器IOR中，當節(jié)點C和A中的電荷泄露 時，輸出信號VOut的振幅可能隨時間推移而降低。因此，電平轉(zhuǎn)換器IOR可能會在后級連 接的電路中導(dǎo)致故障或錯誤。也就是說，根據(jù)對比示例的電平轉(zhuǎn)換器IOR抗泄露性低。
相比之下，與根據(jù)對比示例的電平轉(zhuǎn)換器IOR相比，根據(jù)第一實施例的電平轉(zhuǎn)換 器10抗泄露性高，輸出振幅不會降低。因此，不會在后級連接的電路中發(fā)生故障或錯誤。結(jié)論因此，根據(jù)所述第一實施例，配置電容元件22至25，通過電容元件22將反相設(shè)定 信號傳輸?shù)焦?jié)點B，通過電容元件M將反相復(fù)位信號傳輸?shù)焦?jié)點A。于是，抵消了由于設(shè)定 信號和復(fù)位信號所導(dǎo)致的內(nèi)部信號和輸出信號的電壓變化。因此，能夠?qū)崿F(xiàn)恰當或良好形 狀的內(nèi)部波形和恰當或良好形狀的輸出波形。并且，在電源PVDDl和電源PVSS之間及電源PVDD2和電源PVSS之間串聯(lián)連接的 MOS晶體管以互補的方式工作。因而，不流動靜態(tài)直通電流。因此，能夠?qū)崿F(xiàn)低功耗。再者，使輸出部件執(zhí)行自舉操作。因此，能夠輸出振幅比輸入信號的振幅大的信號。第一變形在所述第一實施例中，反相設(shè)定信號VSb和反相復(fù)位信號VRb的高電平電壓VIH 設(shè)定成電壓VDDl，其低電平電壓VIL設(shè)定成電壓VSS，但并未將其限制為此。其高電平電壓 VIH和低電平電壓VIL例如均可設(shè)定成代替電壓VDDl和VSS的可選擇電壓。在這個變形 中，如在上述第一實施例中所述，使用表達式( 和( 確定電容元件22至25的電容值， 以抵消由于設(shè)定信號和復(fù)位信號所導(dǎo)致的內(nèi)部信號和輸出信號的電壓變化。根據(jù)這種結(jié)構(gòu)，例如在制造電路之后，能夠調(diào)整反相設(shè)定信號VSb和反相復(fù)位信 號VRb的高電平電壓VIH和低電平電壓VIL，以改變內(nèi)部信號和輸出信號的電壓變化量。也 能夠?qū)崿F(xiàn)如下結(jié)構(gòu)，即總是監(jiān)視電平轉(zhuǎn)換器的輸出波形并控制反相設(shè)定信號VSb和反相復(fù) 位信號VRb的高電平電壓VIH和低電平電壓VIL，使得不出現(xiàn)波形的惡化。第二變形在上述第一實施例中，反相設(shè)定信號VSb是通過使設(shè)定信號VS反相而獲得的信 號，但并未將其限制為此。反相設(shè)定信號VSb可以是任何信號，只要該信號滿足如下條件 反相設(shè)定信號VSb的上升與設(shè)定信號VS的下降是同時的或在其之后；及反相設(shè)定信號VSb 的下降處于設(shè)定信號VS為高電平的周期內(nèi)。相似地，在上述第一實施例中，反相復(fù)位信號 VRb是通過使復(fù)位信號VR反相而獲得的信號，但并未將其限制為此。反相復(fù)位信號VRb可 以是任何信號，只要該信號滿足如下條件反相復(fù)位信號VRb的上升與復(fù)位信號VR的下降 是同時的或在其之后；及反相復(fù)位信號VRb的下降處于復(fù)位信號VR為高電平的周期內(nèi)。因 而，沒有必要必須通過分別將設(shè)定信號VS和復(fù)位信號VR反相來產(chǎn)生反相設(shè)定信號VSb和 反相復(fù)位信號VRb，例如可使用滿足所述條件的現(xiàn)有可選擇信號。因此，能夠增加選擇反相 設(shè)定信號VSb和反相復(fù)位信號VRb的自由度。第三變形在所述第一實施例中，利用電容元件22至25實現(xiàn)用于將反相設(shè)定信號VSb和反 相復(fù)位信號VRb傳輸?shù)诫娐分械碾娙?，但并未將其限制為此。例如，可使用MOS晶體管配置 替代電容元件22至25的電容。圖5示出根據(jù)第三變形的電平轉(zhuǎn)換器IOA的結(jié)構(gòu)示例，其 使用MOS晶體管作為電容。該第三變形的電平轉(zhuǎn)換器IOA利用MOS晶體管2 至25a的柵 極氧化膜電容來配置電容。通常，MOS晶體管的寄生電容隨著利用MOS晶體管的電容因過程變化而變化。如
21圖5所示的使用MOS晶體管的電容的配置使MOS晶體管的寄生電容和利用MOS晶體管的電 容類似變化。因此，對特性的影響較小。也就是說，使用圖5所示的結(jié)構(gòu)能夠提高耐過程變 化的能力。第四變形在上述第一實施例中，使用單柵極MOS晶體管，但并未將其限制為此。例如，也可 使用代替單柵極MOS晶體管的雙柵極MOS晶體管或三柵極MOS晶體管。圖6示出了根據(jù)第 四變形的電平轉(zhuǎn)換器IOB的結(jié)構(gòu)示例，其使用雙柵極MOS晶體管。在根據(jù)該變形的電平轉(zhuǎn) 換器IOB中，由雙柵極MOS晶體管代替第一實施例的電平轉(zhuǎn)換器10中的MOS晶體管11至 15。由此，能夠減小MOS晶體管的截止狀態(tài)下的泄露電流，實現(xiàn)低功耗。第五變形在上述第一實施例中，使用MOS晶體管15以允許在自舉操作時電絕緣節(jié)點B和節(jié) 點C，但并未將其限制為此。例如，如圖7所示，可不配置MOS晶體管15。由此，能夠使用降 低數(shù)目的元件實現(xiàn)電平轉(zhuǎn)換器。圖8示出了電平轉(zhuǎn)換器IOC的操作的時序波形圖，其中，㈧示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，(D)示出反相復(fù)位信 號VRb的波形。而且，(E)示出節(jié)點A上的電壓VA的波形，(F)示出節(jié)點B上的電壓VB的 波形，(G)示出輸出信號VOut的波形。在根據(jù)第五變形的電平轉(zhuǎn)換器IOC中，設(shè)定信號VS 的上升使輸出信號VOut處于電壓VDD2 (高電平)，即使當如在根據(jù)上述第一實施例的電平 轉(zhuǎn)換器10中設(shè)定信號VS已下降時，也基本上保持輸出信號VOut的電壓電平。此后，復(fù)位 信號VR的上升使輸出信號VOut處于電壓VSS (低電平)，即使當復(fù)位信號VR已下降時，也 基本上保持輸出信號VOut的電壓電平。在根據(jù)第五變形的電平轉(zhuǎn)換器IOC中，取消了 MOS晶體管15。因而，增加了 MOS晶 體管13和14的電容負載，運行速度可能稍微變慢。因此，優(yōu)選地，但非需要，應(yīng)將電平轉(zhuǎn)換 器IOC應(yīng)用到不需要高速運行的場合。因而，電平轉(zhuǎn)換器IOC是由降低數(shù)目的元件構(gòu)成。因 此，能夠?qū)崿F(xiàn)減小電路的尺寸。第六變形在上述第一實施例中，為了改善節(jié)點A和節(jié)點B的波形的惡化而配置電容元件22 至25。例如，還可進一步增加元件。圖9示出了根據(jù)第六變形的電平轉(zhuǎn)換器IOD的結(jié)構(gòu)示 例，其中，將MOS晶體管新加入到節(jié)點A和節(jié)點B。根據(jù)第六變形的電平轉(zhuǎn)換器IOD設(shè)有MOS 晶體管18和MOS晶體管19。MOS晶體管18包括連接至節(jié)點A的柵極、連接至節(jié)點B的漏 極和連接至電源PVSS的源極。MOS晶體管19包括連接至節(jié)點B的柵極、連接至節(jié)點A的漏 極和連接至電源PVSS的源極。在如圖3所示的根據(jù)比較示例的電平轉(zhuǎn)換器IOR中，如上所述，通過MOS晶體管13 的柵極和源極之間的寄生電容將設(shè)定信號VS傳輸?shù)焦?jié)點B，通過MOS晶體管11的柵極和源 極之間的寄生電容將復(fù)位信號VR傳輸?shù)焦?jié)點A，據(jù)此，節(jié)點A和節(jié)點B上的波形惡化。同 時，類似的現(xiàn)象可能出現(xiàn)在MOS晶體管12和14中。也就是說，通過MOS晶體管12的漏極 和柵極之間的寄生電容將設(shè)定信號VS傳輸?shù)焦?jié)點A，通過MOS晶體管14的漏極和柵極之間 的寄生電容將復(fù)位信號VR傳輸?shù)焦?jié)點B，可改變節(jié)點A和節(jié)點B上的電壓。如下所述，即使在圖1所示的根據(jù)第一實施例的電平轉(zhuǎn)換器10中，通過MOS晶體管12和MOS晶體管14中每一晶體管的漏極和柵極之間的寄生電容，電壓變化也同樣可能 出現(xiàn)在節(jié)點A和節(jié)點B中的每個節(jié)點上。在考慮到MOS晶體管12和14中每一晶體管的漏極和柵極之間的寄生電容的情況 下，圖10示出根據(jù)第一實施例的電平轉(zhuǎn)換器10的操作的時序波形圖，其中，(A)示出設(shè)定 信號VS的波形，⑶示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，⑶示出 反相復(fù)位信號V·的波形。而且，(E)示出節(jié)點A上電壓VA的波形，(F)示出節(jié)點B上的電 壓VB的波形，(G)示出節(jié)點C上的電壓VC的波形，(H)示出輸出信號VOut的波形。在根據(jù)第一實施例的電平轉(zhuǎn)換器10中，在設(shè)定信號VS上升且輸出信號VOut上升 至高電平之后，設(shè)定信號VS下降(圖10的(A))時，可通過MOS晶體管12的漏極和柵極之 間的寄生電容將設(shè)定信號VS的下降傳輸?shù)焦?jié)點A。因而，節(jié)點A的電壓VA從之前的電壓 VSS稍微降低，此后仍保持該稍微降低的電壓(圖10的(E)中的波形L3)。也就是說，由如 上所述的緊接著輸入的反相設(shè)定信號VSb的上升抵消節(jié)點B的電壓VB (圖10的(F))，但是 不抵消節(jié)點A的電壓VA而因此維持其狀態(tài)。此后，在復(fù)位信號VR上升且輸出信號VOut下降至低電平之后，復(fù)位信號VR下降 (圖10的(B))時，可通過MOS晶體管14的漏極和柵極之間的寄生電容將復(fù)位信號VR的下 降傳輸?shù)焦?jié)點B。因而，節(jié)點B的電壓VB從之前的電壓VSS稍微降低，此后仍保持該稍微降 低的電壓(圖10的(F)中的波形L3)。也就是說，由如上所述的緊接著輸入的反相復(fù)位信 號VRb的上升抵消節(jié)點A的電壓VA (圖10的(E))，但是不抵消節(jié)點B的電壓VB而因此維 持其狀態(tài)。節(jié)點A上的電壓變化(圖10的(E)中的波形L3)和節(jié)點B上的電壓變化(圖10 的(F)中的波形U)均是如下電壓變化，即該電壓變化增加了其內(nèi)部波形的振幅。因而，保 證了噪聲容限，且未降低電路的穩(wěn)定性。而且，其電壓變化并未影響輸出信號VOut的波形。另一方面，節(jié)點A的電壓VA和節(jié)點B的電壓VB下降至低于電壓VSS意味著當 MOS晶體管16和17截止時，其柵極和源極之間的電壓Vgs變成負值。因而，在截止狀態(tài)下 漏極和源極之間會出現(xiàn)漏電流。圖11表示普通N溝道MOS晶體管的靜態(tài)特性(Ids-Vgs特性)。在柵極-源極電 壓Vgs為正值的區(qū)域中，漏極-源極電流Ids以指數(shù)方式增加，特別是，當柵極-源極電壓 超過閾值電壓Vth時MOS晶體管導(dǎo)通。另一方面，在柵極-源極電壓Vgs為負值的區(qū)域中， 隨著柵極-源極電壓Vgs降低得越多，漏極-源極電流Ids易于通過泄露電流增加越大。參照圖9，在電源PVDD2和電源PVSS之間串聯(lián)連接的MOS晶體管16和17如上所 述互補地工作。也就是說，MOS晶體管16和17中的一方處于導(dǎo)通狀態(tài)時MOS晶體管16和 17中的另一方處于截止狀態(tài)。因而，當處于截止狀態(tài)的MOS晶體管的漏極和源極之間存在 泄露電流時，與泄露電流對應(yīng)的量的直通電流在電源PVDD2和電源PVSS之間流動，由此增 加了功耗。因而，注意到節(jié)點A上的電壓和節(jié)點B(節(jié)點C)上的電壓中的一個電壓處于高電 平時，節(jié)點A上的電壓和節(jié)點B(節(jié)點C)上的電壓中的另一個電壓處于低電平，根據(jù)第六變 形的電平轉(zhuǎn)換器IOD利用MOS晶體管18和19以在節(jié)點A的電壓VA處于高電平時將節(jié)點 B的電壓VB (節(jié)點C的電壓VC)設(shè)定成電壓VSS，在節(jié)點B的電壓VB (節(jié)點C的電壓VC)處 于高電平時將節(jié)點A的電壓VA設(shè)定成電壓VSS(圖10中的特性L4)。由此，能夠防止由于泄露電流所導(dǎo)致的功耗的增加。第七變形在上述第一實施例中，N溝道MOS晶體管用作MOS晶體管，但并未將其限制為此。 例如，代替N溝道MOS晶體管的P溝道MOS晶體管可用作MOS晶體管。圖12示出根據(jù)第七變形的電平轉(zhuǎn)換器IOE的結(jié)構(gòu)示例。電平轉(zhuǎn)換器IOE具有如 下結(jié)構(gòu)，即直接使用PMOS晶體管代替根據(jù)第一實施例的電平轉(zhuǎn)換器10的NMOS晶體管，因 此輸入-輸出信號波形和內(nèi)部信號波形的電壓軸反轉(zhuǎn)。電平轉(zhuǎn)換器IOE與根據(jù)第一實施例 的電平轉(zhuǎn)換器10相似地操作。MOS晶體管31包括連接至輸入端R的柵極、連接至電源PVSS 1的漏極和連接至節(jié) 點A的源極。MOS晶體管31在柵極和源極之間具有未圖示的寄生電容。MOS晶體管32包 括連接至輸入端S的柵極、連接至節(jié)點A的漏極和連接至電源PVDD的源極。MOS晶體管33 包括連接至輸入端S的柵極、連接至電源PVSSl的漏極和連接至節(jié)點B的源極。MOS晶體管 33在柵極和源極之間具有未圖示的寄生電容。MOS晶體管34包括連接至輸入端R的柵極、 連接至節(jié)點B的漏極和連接至電源PVDD的源極。MOS晶體管35包括漏極、源極和連接至電 源PVSSl的柵極，其中，漏極和源極中的一方連接至節(jié)點B而另一方連接至節(jié)點C。MOS晶 體管36包括連接至節(jié)點C的柵極、連接至電源PVSS2的漏極和連接至輸出端Out的源極， 電源PVSS2的電壓VSS2低于電源PVSS 1的電壓VSSl。MOS晶體管107包括連接至節(jié)點A 的柵極、連接至輸出端Out的漏極和連接至電源PVDD的源極。電容元件41在MOS晶體管36的柵極和源極之間。電容元件42在輸入端Sb和節(jié) 點B之間。電容元件43在節(jié)點B和電源PVDD之間。電容元件44在輸入端Rb和節(jié)點A之 間。電容元件45在節(jié)點A和電源PVDD之間。電源PVSS 1向電平轉(zhuǎn)換器IOE的除輸出部件(S卩，MOS晶體管36和37)之外的部 件提供功率，電源PVSS2向這些輸出部件提供功率。電源PVSS2用于對電平轉(zhuǎn)換器IOE的 輸出信號VOut設(shè)定低電平電壓，及驅(qū)動在后級中連接的電路。圖13示出電平轉(zhuǎn)換器IOE的操作的時序波形圖，其中，(A)示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，(D)示出反相復(fù)位信 號VRb的波形。而且，(E)示出節(jié)點A上電壓VA的波形，(F)示出節(jié)點B上的電壓VB的波 形，(G)示出節(jié)點C上的電壓VC的波形，(H)示出輸出信號VOut的波形。首先，設(shè)定信號VS下降(圖13的(A))以執(zhí)行自舉操作，節(jié)點C的電壓VC下降至 比電壓VSS2低的電位(圖13的(G))，輸出信號VOut處于電壓VSS2 (即，處于低電平)(圖 13的(H))。當設(shè)定信號VS上升時(圖13的(A))，相應(yīng)地在節(jié)點B的電壓VB和節(jié)點C的 電壓VC中出現(xiàn)電壓變化，但由于反相設(shè)定信號VSb的緊接著的下降而在反方向上出現(xiàn)電壓 變化，由此抵消這些電壓變化(圖13的(G))。由此，輸出信號VOut保持在電壓VSS2(圖 13的⑶)。接著，復(fù)位信號VR的下降(圖13的(B))使節(jié)點C的電壓VC上升(圖13的(G))， 節(jié)點A的電壓VA降低(圖13的(E))，輸出信號VOut處于電壓VDD (即，處于高電平)(圖 13的(H))。當復(fù)位信號VR上升時，相應(yīng)地在節(jié)點A的電壓VA中出現(xiàn)電壓變化，但由于反 相復(fù)位信號VRb的緊接著的下降而在反方向上出現(xiàn)電壓變化，由此抵消這些電壓變化(圖 13的(E))。由此，輸出信號VOut保持在電壓VDD (圖13的(H))。
因而，以與上述第一實施例類似的方式，根據(jù)第七變形，設(shè)置電容元件42至45，通 過電容元件42將反相設(shè)定信號VSb傳輸?shù)焦?jié)點B，通過電容元件44將反相復(fù)位信號VRb傳 輸?shù)焦?jié)點A。因此，抵消了由于設(shè)定信號VS和復(fù)位信號VR而在內(nèi)部信號和輸出信號中所導(dǎo) 致的電壓變化。因此，能夠防止故障或錯誤，實現(xiàn)穩(wěn)定操作。2.第二實施例此后，將說明根據(jù)第二實施例的電平轉(zhuǎn)換器。在第二實施例中，由反相設(shè)定信號和 反相復(fù)位信號所實現(xiàn)的內(nèi)部波形的電壓變化量大于所述第一實施例中的電壓變化量。也就 是說，在第二實施例中，例如，修改圖1所示的根據(jù)上述第一實施例的電平轉(zhuǎn)換器10中的電 容元件22和23的電容比以及電容元件M和25的電容比以構(gòu)成電平轉(zhuǎn)換器20。設(shè)定電 容元件22和23的電容比，使得表達式O)中表示的傳輸量TS大于第一實施例中的傳輸量 TS。并且，設(shè)定電容元件對和25的電容比，使得表達式(3)中表示的傳輸量TR大于第一 實施例中的傳輸量TR。其它結(jié)構(gòu)與圖1所示的上述第一實施例的結(jié)構(gòu)相類似。因此，參照 圖1對根據(jù)該實施例的電平轉(zhuǎn)換器20的電路結(jié)構(gòu)進行說明，不再詳述。操作和效果圖14示出電平轉(zhuǎn)換器20的操作的時序波形圖，其中，㈧示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，(D)示出反相復(fù)位信 號VRb的波形。而且，(E)示出節(jié)點A上電壓VA的波形，(F)示出節(jié)點B上的電壓VB的波 形，(G)示出節(jié)點C上的電壓VC的波形，(H)示出輸出信號VOut的波形。在電平轉(zhuǎn)換器20中，在設(shè)定信號VS上升且輸出信號VOut上升至高電平之后，設(shè) 定信號VS下降(圖14的(A))時，可通過MOS晶體管13的柵極和源極之間的寄生電容將 設(shè)定信號VS的下降傳輸?shù)焦?jié)點B。因而，節(jié)點B的電壓VB從之前的電壓(VDDl-Vth (13)) 稍微降低(圖14的(F))，這使節(jié)點C的電壓VC也從之前的電壓VOboot稍微降低(圖14 的(G))。當反相設(shè)定信號VSb此后立即上升(圖14的(C))時，通過電容元件22將電壓的 這種上升傳輸?shù)焦?jié)點B，因而節(jié)點B的電壓VB上升以抵消之前的電壓降低的對應(yīng)量，并進一 步稍微上升(圖14的(F))。類似地，節(jié)點C的電壓VC上升以抵消之前的電壓降低的對應(yīng) 量，并進一步稍微上升(圖14的(G)中的波形L6)。因此，輸出信號VOut基本上保持電壓 VDD2 (圖 14 的(H))。此后，在復(fù)位信號VR上升且輸出信號VOut下降至低電平之后，復(fù)位信號VR下降 (圖14的(B))時，可通過MOS晶體管11的柵極和源極之間的寄生電容將復(fù)位信號VR的下 降傳輸?shù)焦?jié)點A。因而，節(jié)點A的電壓VA從之前的電壓(VDD I-Vth(Il))稍微降低(圖14 的(E))。當反相復(fù)位信號VRb此后立即上升(圖14的(D))時，通過電容元件M將電壓的 這種上升傳輸?shù)焦?jié)點A，因而節(jié)點A的電壓VA上升以抵消之前的電壓降低的對應(yīng)量，并進一 步稍微上升(圖14的(E)中的波形L6)。因此，輸出信號VOut基本上保持電壓VSS(圖14 的(H))。現(xiàn)在，將說明電容元件21中所充電電荷的抗泄露。圖15示出當輸出信號VOut上升至高電平時電平轉(zhuǎn)換器20中的操作的時序波形 圖，其中，㈧示出節(jié)點C上的電壓VC的波形，⑶示出輸出信號VOut的波形。如圖15的㈧中所示，盡管節(jié)點C的電壓VC在通過自舉操作從電壓VSS上升至 高電平之后由泄露逐漸地降低，但電壓VC總是超過電壓(VDD2+Vth(16))。由此，如圖15的(B)所示，輸出信號VOut能夠在整個超越周期內(nèi)保持電壓VDD2。這是因為當反相設(shè)定信號VSb上升時(圖14的(C))節(jié)點C的電壓VC也上升或 抬升(圖14的(G))。也就是說，在電平轉(zhuǎn)換器20中，節(jié)點C的電壓VC設(shè)定成相對高的電 平，使得即使當泄露使電壓VC降落時，電壓VC降低至電壓(VDD2+Vth(16))也需要較長的 時間。因此，改善了抗泄露。對于輸出信號VOut處于低電平時的情況也是如此。也就是說，在電平轉(zhuǎn)換器 20中，如圖14所示，在反相復(fù)位信號VRb的上升中，節(jié)點A的電壓VA設(shè)定成高于電壓 (VDDl+Vth(ID)0此時，在圖1中，例如處于浮動狀態(tài)的節(jié)點A中的電荷通過MOS晶體管12 泄露，節(jié)點A的電壓VA隨時間推移而逐漸降低。然而，節(jié)點A的電壓VA設(shè)定成相對高，使 得即使當泄露使電壓VA降落時，電壓VA降低至MOS晶體管17的閾值電壓Vth (17)也需要 較長的時間。因此，改善了抗泄露。因而，在根據(jù)第二實施例的電平轉(zhuǎn)換器20中，在反相設(shè)定信號VSb的上升中節(jié)點C 的電壓VC的上升量大于根據(jù)第一實施例的電平轉(zhuǎn)換器10的上升量。由此，即使當泄露使 電壓VC降落時，電壓VC降低至電壓(VDD2+Vth(16))所需的時間也更長。結(jié)果，能夠進一 步提高抗泄露性。結(jié)論根據(jù)第二實施例，由反相設(shè)定信號和反相復(fù)位信號所實現(xiàn)的內(nèi)部波形的電壓變化 量變得更大。因此，能夠提高抗泄露性。第二實施例實現(xiàn)的其它效果與上述第一實施例的 效果相類似。3.第三實施例此后，將說明根據(jù)第三實施例的電平轉(zhuǎn)換器。在第三實施例中，不僅在輸出部件上 執(zhí)行自舉操作，而且在輸入部件上執(zhí)行自舉操作。注意，使用相同的附圖標記來表示與上述 實施例及變形的電平轉(zhuǎn)換器中的元件相同或等同的元件，不對其做詳細的說明。結(jié)構(gòu)示例圖18示出根據(jù)第三實施例的電平轉(zhuǎn)換器30的結(jié)構(gòu)示例。電平轉(zhuǎn)換器30設(shè)有MOS 晶體管51和52以及電容元件53和M。MOS晶體管51包括漏極、源極和連接至電源PVDDl的柵極，其中漏極和源極中的 一方連接至輸入端R而漏極和源極中的另一方通過節(jié)點Rl連接至MOS晶體管11的柵極。 MOS晶體管52包括漏極、源極和連接至電源PVDDl的柵極，其中漏極和源極中的一方連接至 輸入端S而漏極和源極中的另一方通過節(jié)點Sl連接至MOS晶體管13的柵極。電容元件53在MOS晶體管11的柵極和源極之間。電容元件53用于執(zhí)行自舉操 作。更具體地，電容元件53用作使MOS晶體管11的柵極(S卩，節(jié)點Rl)的電壓VRl高于電 壓VDD1，以便當復(fù)位信號VR處于高電平時使MOS晶體管11的源極的電壓輸出電源PVDDl 的電壓VDD1。電容元件M在肌5晶體管13的柵極和源極之間。如同電容元件53，電容元件M 用于執(zhí)行自舉操作。更具體地，電容元件M用作使MOS晶體管13的柵極(S卩，節(jié)點Si)的 電壓VSl高于電壓VDDl，以便當設(shè)定信號VS處于高電平時使MOS晶體管13的源極的電壓 輸出電源PVDDl的電壓VDDl。操作和效果
圖19示出電平轉(zhuǎn)換器30的操作的時序波形圖，其中，㈧示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，(D)示出反相復(fù)位信 號VRb的波形。而且，(E)示出節(jié)點Sl上電壓VS 1的波形，(F)示出節(jié)點Rl上的電壓VRl 的波形，(G)示出節(jié)點A上的電壓VA的波形，(H)示出節(jié)點B上的電壓VB的波形，(I)示出 節(jié)點C上的電壓VC的波形，(J)示出輸出信號VOut的波形。首先，當設(shè)定信號VS從電壓VSS上升至電壓VDDl (圖19的(A))時，MOS晶體管 12導(dǎo)通，節(jié)點A的電壓VA下降至電壓VSS(圖19的(G))。此時，MOS晶體管13導(dǎo)通，節(jié)點 B的電壓VB上升。此時，電荷對電容元件M充電，電容元件M的兩端之間的電壓差變成 大于MOS晶體管13的閾值電壓Vth (13)。即使在MOS晶體管52截止之后節(jié)點B的電壓VB 也持續(xù)上升，同時節(jié)點Sl的電壓VSl也上升，這是因為保持了電容元件M的兩端之間的電 壓差(即，輸入部件中的自舉操作)。節(jié)點Sl的電壓VSl最終上升至高于電壓VDDl和MOS 晶體管13的閾值電壓Vth(13)的電壓和(VDD1+Vth(13))的電壓VSboot (圖19的(E))，節(jié) 點B的電壓VB上升至電壓VDDl (圖19的(H))。此后，節(jié)點C的電壓VC通過輸出部件的 自舉操作也上升至電壓VOboot (圖19的(I))，因而輸出信號VOut上升至電壓VDD2(圖19 的(J))。此后，當設(shè)定信號VS從電壓VDDl下降至電壓VSS(圖19的(A))時，MOS晶體管 52導(dǎo)通，節(jié)點Sl的電壓VSl下降至電壓VSS (圖19的(E) )，MOS晶體管13截止。此時，通 過電容元件討和MOS晶體管13的柵極和源極之間的寄生電容，節(jié)點B的電壓VB和節(jié)點C 的電壓VC上出現(xiàn)電壓變化，但是由于緊接著的反相設(shè)定信號VSb的上升而所導(dǎo)致的電壓變 化在反方向上出現(xiàn)，由此抵消這些電壓變化(圖19的(H)和(I))。因此，輸出信號VOut保 持在電壓VDD2(圖19的(J))。然后，當復(fù)位信號VR從電壓VSS上升至電壓VDDl (圖19的(B))時，MOS晶體管 14導(dǎo)通，節(jié)點B的電壓VB下降至電壓VSS (圖19的(H))，節(jié)點C的電壓VC也相應(yīng)地下降 至電壓VSS (圖19的(I))。此時，MOS晶體管11導(dǎo)通，節(jié)點A的電壓VA上升。此時，電 荷對電容元件53充電，電容元件53的兩端之間的電壓差變成大于MOS晶體管11的閾值 電壓Vth(Il)。即使在MOS晶體管51截止之后節(jié)點A的電壓VA也持續(xù)上升，同時節(jié)點Rl 的電壓VRl也上升，這是因為保持了電容元件53的兩端之間的電壓差(即，輸入部件中的 自舉操作)。節(jié)點Rl的電壓VRl最終上升至高于電壓VDDl和MOS晶體管11的閾值電壓 Vth(Il)的電壓和(VDD1+Vth(ll))的電壓VRboot (圖19的(F))，節(jié)點A的電壓VA上升至 電壓VDDl (圖19的(G))。由此，輸出信號VOut下降至電壓VSS(圖19的(J))。此后，當復(fù)位信號VR從電壓VDDl下降至電壓VSS(圖19的(B))時，MOS晶體管 51導(dǎo)通，節(jié)點Rl的電壓VRl下降至電壓VSS(圖19的(F))，M0S晶體管11截止。此時，通 過電容元件53和MOS晶體管11的柵極和源極之間的寄生電容，節(jié)點A的電壓VA上出現(xiàn) 電壓變化，但是由于緊接著的反相復(fù)位信號VRb的上升而所導(dǎo)致的電壓變化在反方向上出 現(xiàn)，由此抵消這些電壓變化(圖19的(G))。因此，輸出信號VOut保持在電壓VSS (圖19的 (J))。結(jié)論因而，根據(jù)上述第三實施例，也在輸入部件中執(zhí)行自舉操作。這能夠增加節(jié)點A和 節(jié)點B上的內(nèi)部波形的振幅，由此使電路穩(wěn)定地操作。第三實施例所實現(xiàn)的其它效果與上述第一實施例的效果相類似。第三實施例的變形在上述第三實施例中，MOS晶體管51和52的每一晶體管的柵極均連接至電源 PVDD1，但并未將其限制為此。例如，可新設(shè)置電源PVDD3，其電壓VDD3比電源PVDDl的電壓 VDDl低，如圖20所示，MOS晶體管51和52的每一晶體管的柵極可連接至電源PVDD3。而 且，四個輸入信號的高電平電壓VIH中的每一高電平電壓均可設(shè)定成電壓VDD3，其低電平 電壓VIL可設(shè)定成電壓VSS。圖21示出根據(jù)第三實施例的變形的電平轉(zhuǎn)換器30A的操作的時序波形圖。在上 述第三實施例中，包括設(shè)定信號VS、反相設(shè)定信號VSb、復(fù)位信號VR和反相復(fù)位信號VRb的 四個輸入信號中的每一輸入信號的高電平電壓是電壓VDD1。在圖21所示的這個變形中，四 個輸入信號中的每一輸入信號的高電平電壓VIH是低于電壓VDDl的電壓VDD3。這個變形 中的其它操作與上述操作相同。在根據(jù)第三實施例的變形的電平轉(zhuǎn)換器30A中，即使當四個輸入信號的高電平電 壓VIH降低時，通過輸入部件中的自舉操作也保持了節(jié)點A和B上的電壓振幅(VDDl-VSS)。 因此，能夠在保持電路的操作的穩(wěn)定性的同時降低提供四個輸入信號的前級電路的功耗。4.第四實施例此后，將說明根據(jù)第四實施例的電平轉(zhuǎn)換器。在第四實施例中，采用如下結(jié)構(gòu)，即， 除輸出部件之外，功率是由輸入信號提供。注意，使用相同的附圖標記來表示與上述實施例 及變形的電平轉(zhuǎn)換器中的元件相同或等同的元件，不對其做詳細的說明。結(jié)構(gòu)示例圖22示出根據(jù)第四實施例的電平轉(zhuǎn)換器40的結(jié)構(gòu)示例。電平轉(zhuǎn)換器40與圖7 所示的根據(jù)第一實施例的變形的電平轉(zhuǎn)換器IOC的不同在于，為取消電源PVDD1，MOS晶體 管11的漏極連接到代替電源PVDDl的MOS晶體管11的柵極，MOS晶體管13的漏極連接到 代替電源PVDDl的MOS晶體管13的柵極。其它結(jié)構(gòu)與圖7所示的上述第一實施例的變形 的結(jié)構(gòu)相類似。包括設(shè)定信號VS、復(fù)位信號VR、反相設(shè)定信號VSb和反相復(fù)位信號VRb的四個輸 入信號的高電平電壓VIH彼此相同，其低電平電壓VIL是電壓VSS。對于這種結(jié)構(gòu)，電平轉(zhuǎn)換器40的功率是由提供設(shè)定信號VS和復(fù)位信號VR的前級 中的電路通過這些輸入信號提供。也就是說，電平轉(zhuǎn)換器40操作，使得設(shè)定信號VS和復(fù)位 信號VR處于高電平，則其電壓VIH作為功率提供。操作和效果圖23示出電平轉(zhuǎn)換器40的操作的時序波形圖，其中，(A)示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形，(D)示出反相復(fù)位信 號VRb的波形。而且，(E)示出節(jié)點A上的電壓VA的波形，(F)示出節(jié)點B上的電壓VB的 波形，(G)示出輸出信號VOut的波形。首先，當設(shè)定信號VS從電壓VSS上升至電壓VIH (圖23的(A))時，MOS晶體管12 導(dǎo)通，節(jié)點A的電壓VA下降至電壓VSS (圖23的(E))。此時，MOS晶體管13導(dǎo)通，通過設(shè) 定信號VS提供功率，節(jié)點B的電壓VB通過自舉操作上升至電壓VOboot (圖23的(F))，輸 出信號VOut上升至電壓VDD2(圖23的(G))。
28
此后，當設(shè)定信號VS下降(圖23的(A))時，在節(jié)點B的電壓VB上相應(yīng)地出現(xiàn) 電壓變化，但是由于緊接著的反相設(shè)定信號VSb的上升而所導(dǎo)致的電壓變化在反方向上出 現(xiàn)，由此抵消這些電壓變化(圖23的(F))。因此，輸出信號VOut保持在電壓VDD2(圖23 的(G))。然后，當復(fù)位信號VR從電壓VSS上升至電壓VIH(圖23的(B))時，MOS晶體管14 導(dǎo)通，節(jié)點B的電壓B下降至電壓VSS (圖23的(F))。此時，MOS晶體管11導(dǎo)通，通過復(fù) 位信號VR提供功率，節(jié)點A的電壓VA上升至僅比電壓VIH低對應(yīng)于MOS晶體管11的閾值 電壓Vth(Il)的量的電壓(VIH-Vth(Il))。由此，輸出信號VOut降低至電壓VSS (圖23的 (G))。此后，當復(fù)位信號VR下降(圖23的(B))時，在節(jié)點A的電壓VA上相應(yīng)地出現(xiàn) 電壓變化，但是由于緊接著的反相復(fù)位信號VRb的上升而所導(dǎo)致的電壓變化在反方向上出 現(xiàn)，由此抵消這些電壓變化(圖23的(E))。因此，輸出信號VOut保持在電壓VSS(圖23的 (G))。因而，根據(jù)上述第四實施例，除了輸出部件之外，功率是從輸入信號提供。這能夠 取消其電源布線，使電路布局的尺寸緊湊。第四實施例所實現(xiàn)的其它效果與上述第一實施 例的效果相類似。5.第五實施例此后，將說明根據(jù)第五實施例的電平轉(zhuǎn)換器。第五實施例簡化了用于抵消由設(shè)定 信號和復(fù)位信號所導(dǎo)致的內(nèi)部信號和輸出信號的電壓變化的設(shè)計圖。也就是說，在上述第 一實施例中，設(shè)置電容元件22至25，通過電容元件22將反相設(shè)定信號傳輸?shù)焦?jié)點B，通過 電容元件M將反相復(fù)位信號傳輸?shù)焦?jié)點A。在第五實施例中，僅設(shè)置電容元件22和23，通 過電容元件22將反相設(shè)定信號傳輸?shù)焦?jié)點B。注意，使用相同的附圖標記來表示與上述實 施例及變形的電平轉(zhuǎn)換器中的元件相同或等同的元件，不對其做詳細的說明。結(jié)構(gòu)示例圖M示出根據(jù)第五實施例的電平轉(zhuǎn)換器50的結(jié)構(gòu)示例。根據(jù)第五實施例的電平 轉(zhuǎn)換器50與圖1所示的根據(jù)第一實施例的電平轉(zhuǎn)換器10的不同在于，取消了電容元件24 和25。其它結(jié)構(gòu)與圖1所示的第一實施例的結(jié)構(gòu)相類似。操作和效果圖25示出電平轉(zhuǎn)換器50的操作的時序波形圖，其中，(A)示出設(shè)定信號VS的波 形，(B)示出復(fù)位信號VR的波形，(C)示出反相設(shè)定信號VSb的波形。而且，(D)示出節(jié)點 A上的電壓VA的波形，(E)示出節(jié)點B上的電壓VB的波形，(F)示出節(jié)點C上的電壓VC的 波形，(G)示出輸出信號VOut的波形。首先，設(shè)定信號VS上升以執(zhí)行自舉操作(圖25的(A))，節(jié)點C的電壓VC上升至 比電壓VDD2更高的電位(圖25的(F))，輸出信號VOut輸出電壓VDD2 (圖25的(G))。當 設(shè)定信號VS下降時(圖25的(A))，在節(jié)點B的電壓VB和節(jié)點C的電壓VC上均相應(yīng)地出 現(xiàn)電壓變化，但是由于緊接著的反相設(shè)定信號VSb的上升而所導(dǎo)致的電壓變化在其反方向 上出現(xiàn)，由此抵消這些電壓變化(圖25的(E)和(F))。因此，輸出信號VOut保持在電壓 VDD2 (圖 25 的(G))。然后，復(fù)位信號VR的上升(圖25的(B))使節(jié)點C的電壓VC降低至電壓VSS (圖25的(F))，節(jié)點A的電壓VA上升(圖25的⑶)，輸出信號VOut輸出電壓VSS(圖25的 (G))。當復(fù)位信號VR下降時，在節(jié)點A的電壓VA上相應(yīng)地出現(xiàn)電壓變化(圖25的(D))， 但是只要這個電壓大于MOS晶體管17的閾值電壓Vth (17)，MOS晶體管17能夠繼續(xù)保持在 導(dǎo)通狀態(tài)。因此，輸出信號VOut保持在電壓VSS (圖25的(G))。結(jié)論因而，根據(jù)上述第五實施例，取消了電容元件M和25，在對用于抵消由設(shè)定信號 和復(fù)位信號所導(dǎo)致的內(nèi)部信號和輸出信號的電壓變化的方案中僅設(shè)置電容元件22和23。 因此，能夠在實現(xiàn)穩(wěn)定操作的同時減少組件的數(shù)量。6.顯示裝置的應(yīng)用示例此后，將說明上述實施例和變形中所描述的電平轉(zhuǎn)換器的應(yīng)用示例。例如，可將根 據(jù)實施例和變形中的電平轉(zhuǎn)換器用于基于小振幅信號產(chǎn)生大振幅信號的應(yīng)用中。特別是， 根據(jù)實施例和變形的電平轉(zhuǎn)換器優(yōu)選地但非限制用于使用單溝道MOS晶體管實現(xiàn)結(jié)構(gòu)的 應(yīng)用中。在下面，將參照在顯示裝置中，或特別在顯示裝置的掃描線驅(qū)動電路中使用任一上 述電平轉(zhuǎn)換器的示例來說明應(yīng)用示例?？傮w結(jié)構(gòu)圖沈示出應(yīng)用有根據(jù)實施例和變形的任一電平轉(zhuǎn)換器的顯示裝置1的結(jié)構(gòu)示例。 顯示裝置1設(shè)有顯示面板60和驅(qū)動電路70。顯示面板60顯示面板60包括像素陣列部分63，多個像素61在像素陣列部分63中以矩陣形式 布置。基于從外部輸入的圖像信號70A和同步信號70B，顯示面板60可通過有源矩陣驅(qū)動 方法執(zhí)行像素顯示。在應(yīng)用示例中，像素61中的每一個像素是由紅色像素61R、綠色像素 61G和藍色像素61B構(gòu)成，但是并未將顏色的數(shù)量和顏色的類型限制為此。注意，在下面，在 適當?shù)那闆r下，像素61R、61G和6IB可統(tǒng)稱為像素61。像素陣列部分63包括N個以行布置的掃描線WSL、N個以列布置的信號線DTL和 N個沿著掃描線WSL以行布置的電源線DSL。掃描線WSL、信號線DTL和電源線DSL的一端 分別連接至下面將更詳細說明的驅(qū)動電路70。像素61R、61G和61B以行和列布置(即，以 矩陣形式布置)在與掃描線WSL和信號線DTL的交叉點相對應(yīng)的位置上。注意，在下面，在 適當?shù)那闆r下，表示相應(yīng)的N個掃描線WSL的詞語“掃描線WSL(I)至WSL(N)，，可用于指N 個掃描線WSL。圖27示出像素61的內(nèi)部結(jié)構(gòu)的示例。像素61中設(shè)有有機電致發(fā)光(在下文中 將簡稱為“EL”)元件62和像素電路64。有機EL元件62是發(fā)光元件，其以對應(yīng)于所提供的驅(qū)動電流的亮度發(fā)出光。由將 在下面說明的驅(qū)動電路64提供驅(qū)動電流。像素電路64設(shè)有寫入晶體管Trl、驅(qū)動晶體管Tr2和電容元件Cpix，因而具有稱 為所謂的“2TrlC”的電路結(jié)構(gòu)。例如，寫入晶體管Trl和驅(qū)動晶體管Tr2均可由N溝道MOS 薄膜晶體管(TFT)構(gòu)成。在像素電路64中，寫入晶體管Trl包括連接至掃描線WSL的柵極、連接至信號線 DTL的源極和連接至驅(qū)動晶體管Tr2的柵極并連接至電容元件Cpix的第一端的漏極。驅(qū)動 晶體管Tr2的漏極連接至電源線DSL，源極連接至電容元件Cpix的第二端并連接至有機EL元件62的陽極。有機EL元件62的陰極設(shè)定成固定電位。這里，有機EL元件62的陰極連 接至接地線GND以將陰極設(shè)定成地(設(shè)定成地電位)。有機EL元件62的陰極可充當有機 EL元件62中的每一有機EL元件的公共電極。例如，有機EL元件62的陰極可連續(xù)形成在 顯示面板60的整個顯示區(qū)域中，因而可以是類似于平板的電極。驅(qū)動電路70驅(qū)動電路70驅(qū)動(執(zhí)行顯示驅(qū)動)像素陣列部分63 (顯示面板60)。更具體地， 驅(qū)動電路70依次選擇像素陣列部分63中的多個像素61，并基于圖像信號70A向所選擇的 像素61寫入信號電壓，以對多個像素61執(zhí)行顯示驅(qū)動。如圖沈所示，驅(qū)動電路70設(shè)有圖 像信號處理電路71、時序產(chǎn)生電路72、掃描線驅(qū)動電路73、信號線驅(qū)動電路74和電源線驅(qū) 動電路75。圖像信號處理電路71對從外部輸入的數(shù)字圖像信號70A執(zhí)行預(yù)定修正，并將修正 的圖像信號71A輸出到信號線驅(qū)動電路74。預(yù)定修正可以是伽馬修正、過驅(qū)動修正或其它 合適的修正。時序產(chǎn)生電路72基于從外部輸入的同步信號70B產(chǎn)生控制信號72A，并輸出所產(chǎn) 生的控制信號72A以控制掃描線驅(qū)動電路73、信號線驅(qū)動電路74和電源線驅(qū)動電路75中 的每一驅(qū)動電路，以便它們以合作或聯(lián)鎖的方式操作。根據(jù)控制信號72A或與其同步地，掃描線驅(qū)動電路73依次地將選擇脈沖施加到 多個掃描線WSL，以依次地選擇多個像素61。更具體地，為產(chǎn)生上述選擇脈沖，掃描線驅(qū)動 電路73選擇性地輸出在將寫入晶體管Trl設(shè)定為導(dǎo)通狀態(tài)時施加的電壓Von ；及在將寫 入晶體管Trl設(shè)定為截止狀態(tài)時施加的電壓Voff。這里，電壓Von具有等于或高于寫入晶 體管Trl的導(dǎo)通電壓的值(常數(shù)值)，電壓Voff具有低于寫入晶體管Trl的導(dǎo)通電壓的值 (常數(shù)值)。根據(jù)控制信號72A或與其同步地，信號線驅(qū)動電路74產(chǎn)生與從圖像信號處理電路 71輸入的圖像信號相對應(yīng)的模擬圖像信號(亮度信號)，并將所產(chǎn)生的模擬信號施加到每 個信號線DTL。更具體地，信號線驅(qū)動電路74將基于圖像信號70A的模擬信號電壓Vsig施 加到每個信號線DTL，以對由掃描線驅(qū)動電路73所選擇的像素61 (選擇目標)執(zhí)行圖像信 號的寫入。如這里所使用的，詞語“圖像信號的寫入”是指施加與驅(qū)動晶體管Tr2的柵極和 源極之間的信號電壓Vsig相對應(yīng)的預(yù)定電壓。而且，信號線驅(qū)動電路74輸出電壓Vofs，電 壓Vofs用于在有機EL元件62熄滅時修正驅(qū)動晶體管Tr2的閾值電壓Vth的變化。根據(jù)控制信號72A或與其同步地，電源線驅(qū)動電路75將控制脈沖依次地施加到多 個電源線DSL，以執(zhí)行每個有機EL元件62的發(fā)光操作和熄滅操作的控制。更具體地，為產(chǎn) 生上述控制脈沖，電源線驅(qū)動電路75選擇性地輸出在每個有機EL元件62發(fā)光時施加的 電壓VCC ；及在每個有機EL元件62發(fā)光之前以如下方式配備像素電路64時所施加的電壓 Vini,即使得每個有機EL元件62以期望的亮度發(fā)光?？傮w操作將簡要說明使用根據(jù)任一實施例和變形中的電平轉(zhuǎn)換器的顯示裝置1中的顯示 操作。參照圖沈和27，在顯示裝置1中，驅(qū)動電路70基于圖像信號70A和同步信號70B 對顯示面板60 (或像素陣列部件63)中的每個像素61(或像素61R、61G和61B)執(zhí)行顯示驅(qū)動。更具體地，首先，圖像信號處理電路71基于圖像信號70A執(zhí)行諸如伽馬修正和過驅(qū) 動修正之類的修正，然后輸出修正的圖像信號71A。時序產(chǎn)生電路72基于同步信號70B產(chǎn) 生控制信號72A，然后輸出所產(chǎn)生的控制信號72A。與控制信號72A同步地，掃描線驅(qū)動電 路73產(chǎn)生包括電壓Von(常數(shù)值)和電壓Voff (常數(shù)值)的選擇脈沖，然后依次將所產(chǎn)生 的選擇脈沖施加到N個掃描線WSL。與控制信號72A同步地，信號線驅(qū)動電路74產(chǎn)生模擬 圖像信號，并將所產(chǎn)生的模擬圖像信號施加到每個信號線DTL，模擬圖像信號包括對應(yīng)于 修正的圖像信號71A的電壓Vsig ；及電壓Vofs (常數(shù)值)。與控制信號72A同步地，電源線 驅(qū)動電路75產(chǎn)生包括電壓VCC(常數(shù)值)和電壓Vini (常數(shù)值)的控制脈沖，并將所產(chǎn)生 的控制脈沖依次施加到N個電源線DSL。在由掃描線WSL(水平像素線)的選擇脈沖選擇的多個像素61中，為每個像素61 修正驅(qū)動晶體管Tr2的閾值電壓Vth的變化，此后，寫入信號線DTL的模擬圖像信號，電源 線DSL的控制脈沖使驅(qū)動電路流入有機EL元件62。有機EL元件62根據(jù)驅(qū)動電流發(fā)光。 因而，在顯示面板60中執(zhí)行基于圖像信號70A的圖像顯示。第一應(yīng)用示例首先，將說明根據(jù)實施例和變形中所述的任一電平轉(zhuǎn)換器的第一應(yīng)用示例的掃描 線驅(qū)動電路。結(jié)構(gòu)示例圖28示出根據(jù)實施例和變形中所示的任一電平轉(zhuǎn)換器的第一應(yīng)用示例的掃描線 驅(qū)動電路73A的結(jié)構(gòu)示例。掃描線驅(qū)動電路73A設(shè)有移位寄存器80、N個反相器90、N個反 相器91和N個電平轉(zhuǎn)換器10。移位寄存器80能夠基于輸入的時鐘信號CKl和時鐘信號CK2以時分方式連續(xù)產(chǎn) 生2N個脈沖信號，并能夠?qū)⑺a(chǎn)生的2N個脈沖信號以其所產(chǎn)生的次序作為輸出信號Q(I) 至GK2N)輸出。時鐘信號CKl和CK2是包含在時序產(chǎn)生電路72所產(chǎn)生及輸出的控制信號 72A中的信號的示例。并且，如下面將更詳細地說明的，時鐘脈沖交替地出現(xiàn)在時鐘信號
CKl和CK2中。注意，在下面，在合適的情況下輸出信號Q(I)至GK2N)可以統(tǒng)稱為輸出信號 Q0每個反相器90是如下電路處理作為輸入的移位寄存器80的奇數(shù)輸出信號 (K2k-1)(其中，k是等于或小于N的自然數(shù))；反相奇數(shù)輸出信號Q ；及將經(jīng)反相的奇數(shù)輸 出信號Q作為輸出信號QM2k-l)輸出。每個反相器91是如下電路處理作為輸入的移位 寄存器80的偶數(shù)輸出信號QQk)；反相偶數(shù)輸出信號Q ；及將經(jīng)反相的偶數(shù)輸出信號Q作為 輸出信號QM2k)輸出。注意，在下面，在合適的情況下輸出信號Qb(I)至QM2N)可統(tǒng)稱為 輸出信號Qb。每個電平轉(zhuǎn)換器10對應(yīng)于根據(jù)上述實施例和變形的任一電平轉(zhuǎn)換器。第η個電 平轉(zhuǎn)換器10 (η)包括輸入端S，移位寄存器80的輸出信號Q Οη-1)提供到輸入端S ；輸入 端Sb，反相器90 (η)的輸出信號QM2n-l)提供到輸入端Sb，輸入到反相器90 (η)的輸入是 提供到輸入端S的信號；輸入端R，移位寄存器80的輸出信號Q On)提供到輸入端R ；及輸 入端Rb，反相器91 (η)的輸出信號QM2n)提供到輸入端Rb，輸入到反相器91 (η)的輸入是 提供到輸入端R的信號，從輸出端Out輸出比這些輸入信號的振幅大的信號。N個電平轉(zhuǎn) 換器的輸出分別連接至圖26所示的像素陣列部分63中的N個掃描線WSL( S卩，WSL(I)至WSL(N))。電平轉(zhuǎn)換器10將電壓VWSL(即，VffSL(I)至VWSL(N))施加到掃描線WSL(即， WSL(I)至WSL(N))，以時分方式依次驅(qū)動掃描線WSL(即，WSL(I) MffSL(N)).也就是說，電 壓VWSL的高電平電壓對應(yīng)于用于導(dǎo)通圖27中的寫入晶體管Trl的電壓Von，電壓VWSL的 低電平電壓對應(yīng)于用于關(guān)閉圖27中的寫入晶體管Trl的電壓Voff。在第一應(yīng)用示例中，在從施加在輸入端S的信號(S卩，設(shè)定信號VS)的上升到施加 在輸入端R的信號(即，復(fù)位信號VR)的下降的時間周期期間，電平轉(zhuǎn)換器10將處于高電 平的電壓輸出到輸出端Out，例如可將根據(jù)上述實施例和變形的利用N溝道MOS晶體管的電 平轉(zhuǎn)換器中的電平轉(zhuǎn)換器用于電平轉(zhuǎn)換器10。操作示例圖四示出掃描線驅(qū)動電路73A的操作的時序波形圖，其中，(A)示出時鐘信號CKl 的波形，⑶示出時鐘信號CK2的波形，(C)示出移位寄存器80的輸出信號Q的波形，⑶ 示出反相器90和91的輸出信號Qb的波形，(E)示出掃描線WSL的電壓VWSL的波形。為 了便于說明，僅在圖四中示出了與三個特定的電平轉(zhuǎn)換器ΙΟ(η-Ι)至10(n+l)相關(guān)的移位 寄存器80的輸出信號Q及反相器90和91的輸出信號Qb。也就是說，對于移位寄存器80 的輸出信號Q，僅示出了輸出信號GK2n-3)至ζΚ2η+2)的波形，而對于反相器90和91的輸 出信號Qb，僅示出了輸出信號QM2n-3)至QM2n+2)的波形。如圖四的(A)和⑶所示，時鐘脈沖交替地出現(xiàn)在時鐘信號CKl和CK2中?；?時鐘信號CKl和CK2，移位寄存器80 —個接一個地依次獲取時鐘脈沖，產(chǎn)生及輸出輸出信號 Q(I)至QON)(圖四的(C))。反相器90和91中每個反相器將從移位寄存器80提供的輸 出信號Q反相，并將所反相的輸出信號Q作為輸出信號Qb輸出(圖四的(D))。此時，在反相器90和91中的每個反相器中，與輸入波形相比，輸出信號Qb的波形 由于反相器90和91中的每個反相器中的電路延遲的原因而被延遲。例如，第η個反相器 90 (η)的輸出信號QM2n-l)的上升就在移位寄存器80的輸出信號Q Qn-I)的下降之后發(fā) 生(圖四的時序Tl)。相似地，例如，第η個反相器91 (η)的輸出信號QM2n)的上升就在 移位寄存器80的輸出信號QOn)的下降之后發(fā)生(圖四的時序T2)。基于從移位寄存器80與反相器90和91提供的信號，每個電平轉(zhuǎn)換器10均產(chǎn)生 比所提供的信號的振幅大的信號，且均將所產(chǎn)生的信號作為電壓VWSL施加到掃描線WSL。 更具體地，如圖觀所示，例如，通過利用移位寄存器80的輸出信號(K2n-1)作為設(shè)定信號 VS、利用反相器90(n)的輸出信號QM2n-l)作為反相設(shè)定信號VSb、利用移位寄存器80的 輸出信號(K2n)作為復(fù)位信號VR及利用反相器91 (η)的輸出信號QM2n)作為反相復(fù)位信 號VRb，第η個電平轉(zhuǎn)換器lO(n)執(zhí)行任一上述實施例和變形中所描述的操作。首先，當移位寄存器80的輸出信號(Κ2η_1)(設(shè)定信號VS)從電壓VSS上升至電壓 VDDl時(圖四的(C))，第η個電平轉(zhuǎn)換器10 (η)使掃描線WSL的電壓VWSL(η)從電壓VSS 上升至電壓￥002(圖四的(E))。此后，移位寄存器80的輸出信號ζΚ2η-1)從電壓VDDl下 降至電壓VSS (圖四的(C))，接著反相器90 (η)的輸出信號QM2n-l)(反相設(shè)定信號VSb) 立即從電壓VSS上升至電壓VDDl (圖四的(D))。該時序關(guān)系(圖四中的時序Tl)使得通 過反相設(shè)定信號VSb的上升抵消由于設(shè)定電壓VS的下降所導(dǎo)致的電平轉(zhuǎn)換器lO(n)的內(nèi) 部波形的電壓變化，由此，如在上述實施例及變形中所述，電壓VWSL(η)保持電壓VDD2(圖 四的(E))。注意，在圖四中省略了如圖2等所示的從設(shè)定信號VS的下降到反相設(shè)定信號
33VSb的上升的時間周期期間輸出信號VOut的電壓的微小變化。然后，當移位寄存器80的輸出信號(K2n)(復(fù)位信號VR)從電壓VSS上升至電壓 VDDl時(圖四的(C))，第η個電平轉(zhuǎn)換器10 (η)使掃描線WSL的電壓VWSL (η)從電壓VDD2 下降至電壓VSS(圖四的(E))。此后，移位寄存器80的輸出信號ζΚ2η)從電壓VDDl下降 至電壓VSS (圖四的(C))，接著反相器91 (η)的輸出信號Qb (2n)(反相復(fù)位信號VRb)立即 從電壓VSS上升至電壓VDDl (圖四的(D))。該時序關(guān)系(圖四中的時序Τ2)使得通過反 相復(fù)位信號VRb的上升抵消由于復(fù)位信號VR的下降所導(dǎo)致的電平轉(zhuǎn)換器lO(n)的內(nèi)部波 形的電壓變化，由此，如在上述實施例及變形中所述，電壓VWSL(η)保持電壓VSS(圖四的 (E))。注意，在圖四中省略了如圖2等所示的從復(fù)位信號VR的下降到反相復(fù)位信號VRb 的上升的時間周期期間輸出信號VOut的電壓的微小變化。在第一應(yīng)用示例中，掃描線驅(qū)動電路73Α使用保持高電平電壓和低電平電壓的恰 當或良好形狀的波形來驅(qū)動掃描線WSL。在圖27中的像素61中，這保證了 當掃描線WSL 的電壓VWSL處于高電平時，即使當從信號線DTL提供的信號電壓Vsig為高電壓，寫入晶體 管Trl也能夠?qū)ㄒ钥煽康貙⑿盘栯妷篤sig傳輸?shù)津?qū)動晶體管Tr2的柵極。因此，能夠執(zhí) 行圖像信號的更可靠的寫入。并且，當掃描線WSL的電壓VWSL處于低電平時，能夠確保寫 入晶體管Trl可靠地截止，以使信號線DTL的電壓不被傳輸?shù)津?qū)動晶體管Tr2的柵極。第二應(yīng)用示例現(xiàn)在，將說明根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第二應(yīng)用示例的掃描 線驅(qū)動電路。第二應(yīng)用示例與第一應(yīng)用示例的不同在于對向每個電平轉(zhuǎn)換器提供復(fù)位信 號VR和反相復(fù)位信號VRb的方式做了變形。也就是說，在這個應(yīng)用示例中，時鐘信號CK2用 作復(fù)位信號VR，由通過使時鐘信號CK2反相而獲得的反相信號用作反相復(fù)位信號VRb。注 意，使用相同的附圖標記來表示與根據(jù)上述應(yīng)用示例的掃描線驅(qū)動電路中的元件相同或等 同的元件，不對其做詳細的說明。結(jié)構(gòu)示例圖30示出根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第二應(yīng)用示例的掃描線 驅(qū)動電路73B的結(jié)構(gòu)示例。在掃描線驅(qū)動電路73B中，施加到電平轉(zhuǎn)換器10的輸入端R且 施加到反相器91的輸入的信號是時鐘信號CK2。這個應(yīng)用示例中的其它結(jié)構(gòu)與圖觀中所 示的上述第一應(yīng)用示例中的結(jié)構(gòu)相類似。對于這種結(jié)構(gòu)，時鐘信號Ck2作為復(fù)位信號VR施 加到每個電平轉(zhuǎn)換器10的輸入端R，作為時鐘信號CK2的反相信號的反相時鐘信號CK2b作 為反相復(fù)位信號VRb施加到每個電平轉(zhuǎn)換器10的輸入端Rb。如這里所使用的，詞語“反相 時鐘信號CK2b”是指反相器91⑴至91 (N)的輸出信號CK2b (1)至CK2b (N)。注意，每個電平轉(zhuǎn)換器10設(shè)有圖30中的單個反相器91。然而，電平轉(zhuǎn)換器10可 共享單個反相器91，可將信號從此反相器91提供到N個電平轉(zhuǎn)換器10。操作示例圖31示出掃描線驅(qū)動電路73B的操作的時序波形圖，其中，(A)示出時鐘信號CKl 的波形，(B)示出時鐘信號CK2的波形，(C)示出反相時鐘信號CK2b的波形，(D)示出移位 寄存器80的奇數(shù)輸出信號Q Qk-I)的波形，(E)示出反相器90的奇數(shù)輸出信號(K2k-1)的 波形，(F)示出掃描線WSL的電壓VWSL的波形。注意，鑒于反相器91的輸出信號CK2b(l) 至CK2b(N)彼此相同，對于反相時鐘信號CK2b，僅示出其中一個波形。
基于時鐘信號CKl和CK2，移位寄存器80 —個接一個地依次獲取時鐘脈沖，產(chǎn)生 及輸出輸出信號Q(I)至(K2N)(圖31的(D))。另外，在圖31的⑶中僅示出與三個特定 的電平轉(zhuǎn)換器ΙΟ(η-Ι)至10(n+l)相關(guān)的移位寄存器80的輸出信號Q。因而，在圖31中 僅示出三個分別與奇數(shù)輸出信號GK2k-l)相對應(yīng)的輸出信號GK2n-3) ,Q(2n-1)和ζΚ2η+1) 的波形。反相器90分別將移位寄存器80的輸出信號(K2k-1)反相，并將所反相的輸出信 號GK2k-l)作為輸出信號GK2k-l)輸出(圖31的(E))。此時，在反相器90中，與其輸入波形相比，輸出信號QM2k_l)的波形由于反相器 90中電路延遲的原因而被延遲了。例如，第η個反相器90 (η)的輸出信號QM2n_l)的上升 就在移位寄存器80的輸出信號QOn-I)的下降之后發(fā)生(圖31的時序T3)。每個反相器91將時鐘信號CK2反相，并將所反相的時鐘信號CK2作為反相時鐘信 號CK2b輸出(圖31的(C))。此時，在反相器91中，與其輸入波形相比，輸出信號CK2b的 波形由于反相器91中電路延遲的原因而被延遲了。例如，第η個反相器91 (η)的輸出信號 CK2b的上升就在時鐘信號CK2的下降之后發(fā)生(圖31的時序T4)?；趶囊莆患拇嫫?0與反相器90和91提供的信號，每個電平轉(zhuǎn)換器10均產(chǎn)生 比所提供的信號的振幅大的信號，且均將所產(chǎn)生的信號作為電壓VWSL施加到掃描線WSL。 更具體地，如圖30所示，例如，通過利用移位寄存器80的輸出信號(K2n-1)作為設(shè)定信號 VS、利用反相器90 (η)的輸出信號QM2n-l)作為反相設(shè)定信號VSb、利用時鐘信號CK2作 為復(fù)位信號VR及利用反相時鐘信號CK2b作為反相復(fù)位信號VRb，第η個電平轉(zhuǎn)換器10 (η) 執(zhí)行任一上述實施例和變形中所描述的操作。在第二應(yīng)用示例中，基于時鐘信號CK2，利用在電平轉(zhuǎn)換器中使用的時鐘信號CK2 以產(chǎn)生復(fù)位信號VR和反相復(fù)位信號VRb。因此，能夠使電路的尺寸緊湊。并且，在第二應(yīng)用示例中，規(guī)律、不斷地提供復(fù)位信號VR和反相復(fù)位信號VRb。因 此，電路能夠獲得更穩(wěn)定的操作。第二應(yīng)用示例所實現(xiàn)的其他效果與上述第一應(yīng)用示例的效果相類似。第三應(yīng)用示例現(xiàn)在，將說明根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第三應(yīng)用示例的掃描 線驅(qū)動電路。第三應(yīng)用示例與上述應(yīng)用示例的不同在于從掃描線驅(qū)動電路的外部向每個 電平轉(zhuǎn)換器提供復(fù)位信號VR和反相復(fù)位信號VRb。注意，使用相同的附圖標記來表示與根 據(jù)上述應(yīng)用示例的的掃描線驅(qū)動電路中的元件相同或等同的元件，不對其做詳細的說明。結(jié)構(gòu)示例圖32示出根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第三應(yīng)用示例的掃描線 驅(qū)動電路73C的結(jié)構(gòu)示例。掃描線驅(qū)動電路73C與圖觀中所示的根據(jù)第一應(yīng)用示例的掃 描線驅(qū)動電路73A的不同在于將從外部提供的復(fù)位控制信號RST提供到每個電平轉(zhuǎn)換器 10的輸入端R，將從外部提供的反相復(fù)位控制信號RSTb提供到每個電平轉(zhuǎn)換器10的輸入 端Rb，并取消反相器91。復(fù)位控制信號RST是如下信號，即該信號的脈沖信號出現(xiàn)在時鐘信號CKl和CK2 的脈沖信號之間。反相復(fù)位控制信號RSTb是如下信號，即該信號的波形是通過使復(fù)位控制 信號RST反相而獲得，其脈沖信號的極性與復(fù)位控制信號RST中出現(xiàn)的脈沖信號的極性相 反。
而且，掃描線驅(qū)動電壓73C設(shè)有用于輸出輸出信號Q(I)至Q(N)的移位寄存器81， 以代替用于輸出輸出信號Q(I)至(K2N)的移位寄存器80。如同在移位寄存器80中，移位 寄存器81是如下電路，即該電路基于輸入的時鐘信號CKl和CK2以時分方式依次產(chǎn)生N個 脈沖信號，然后將所產(chǎn)生的N個脈沖信號以其所產(chǎn)生的次序作為輸出信號Q(I)至Q(N)輸
出ο根據(jù)這些變形，以如下方式也對電平轉(zhuǎn)換器10的輸入進行變形。在第η個電平轉(zhuǎn) 換器10 (η)中，移位寄存器81的輸出信號Q (η)提供到輸入端S，反相器90 (η)的輸出信號 Qb (η)提供到輸入端Sb，提供到輸入端S的信號輸入到反相器90 (η)。而且，在第η個電平 轉(zhuǎn)換器10 (η)中，復(fù)位控制信號RST提供到輸入端R，反相復(fù)位控制信號RSTb提供到輸入端 Rb。其它結(jié)構(gòu)與圖28所示的上述第一應(yīng)用示例的結(jié)構(gòu)相類似。操作示例圖33示出掃描線驅(qū)動電路73C的操作的時序波形圖，其中，(A)示出時鐘信號CKl 的波形，⑶示出時鐘信號CK2的波形，(C)示出復(fù)位控制信號RST的波形，⑶示出反相復(fù) 位控制信號RSTb的波形，(E)示出移位寄存器81的輸出信號Q的波形，(F)示出反相器90 的輸出信號Qb的波形，(G)示出掃描線WSL的電壓VWSL的波形?；跁r鐘信號CKl和CK2，移位寄存器81 —個接一個地依次獲取時鐘脈沖，產(chǎn)生及 輸出輸出信號Q(I)至Q(N)(圖33的(E))。反相器90分別將移位寄存器81的輸出信號Q 反相，并將所反相的輸出信號Q作為輸出信號Qb輸出(圖33的(F))。此時，在反相器90中，與其輸入波形相比，輸出信號Qb的波形由于反相器90中電 路延遲的原因而被延遲了。例如，第η個反相器90 (η)的輸出信號Qb (η)的上升就在移位 寄存器81的輸出信號Q (η)的下降之后發(fā)生(圖33的時序Τ5)。如圖33的(C)所示，從外部提供的復(fù)位控制信號RST的電壓僅在時鐘信號CKl和 CK2都處于低電平時的時間周期部分中處于高電平。如圖33的⑶所示，從外部提供的反 相復(fù)位控制信號RSTb是通過使復(fù)位控制信號RST反相獲得的。反相復(fù)位控制信號可以是 由可選擇的方式產(chǎn)生的任何信號，只要該信號滿足如下條件反相復(fù)位控制信號RSTb的上 升與復(fù)位控制信號RST的下降是同時的或就在其之后(圖33的時序Τ6)。例如，反相復(fù)位 控制信號RSTb可以是由反相器基于復(fù)位控制信號RST產(chǎn)生的信號、與復(fù)位控制信號RST分 開產(chǎn)生的信號或其它恰當?shù)男盘?。基于從移位寄存?1與反相器90提供的信號、復(fù)位控制信號RST及反相復(fù)位控 制信號RSTb，每個電平轉(zhuǎn)換器10均產(chǎn)生比所提供的信號的振幅大的信號，且均將所產(chǎn)生的 信號作為電壓VWSL施加到掃描線WSL。更具體地，如圖32所示，例如，通過利用移位寄存器 81的輸出信號Q(n)作為設(shè)定信號VS、利用反相器90 (η)的輸出信號Qb (η)作為反相設(shè)定 信號VSb、利用復(fù)位控制信號RST作為復(fù)位信號VR及利用反相復(fù)位控制信號RSTb作為反相 復(fù)位信號VRb，第η個電平轉(zhuǎn)換器10 (η)執(zhí)行任一上述實施例和變形中所描述的操作。在第三應(yīng)用示例中，從外部供應(yīng)復(fù)位控制信號RST和反相復(fù)位控制信號RSTb。因 此，能夠自由地設(shè)定這些信號的時序，提高掃描線驅(qū)動電路73C的操作的自由度。并且，在第三應(yīng)用示例中，從第一應(yīng)用示例中去除了反相器91，并使用輸出數(shù)量減 半的移位寄存器81。因此，能夠減少掃描線驅(qū)動電路中元件的數(shù)量，實現(xiàn)更簡化的結(jié)構(gòu)。
再者，在第三應(yīng)用示例中，復(fù)位控制信號RST和反相復(fù)位控制信號RSTb的脈沖均 提供在時鐘信號CKl和CK2的脈沖信號之間，且移位寄存器81的所有輸出信號Q和這些信 號均用于操作電平轉(zhuǎn)換器10。因此，當時鐘信號CKl和CK2的頻率設(shè)定成與第一應(yīng)用示例 中的頻率相同時，能夠?qū)㈦妷篤WSL施加到所有掃描線WSL所占用的時間減半。第三應(yīng)用示例所實現(xiàn)的其他效果與上述第一應(yīng)用示例的效果相類似。第四應(yīng)用示例現(xiàn)在，將說明根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第四應(yīng)用示例的掃描 線驅(qū)動電路。第四應(yīng)用示例與上述應(yīng)用示例的不同在于如同第三應(yīng)用示例，從掃描線驅(qū)動 電路的外部向每個電平轉(zhuǎn)換器提供復(fù)位信號VR和反相復(fù)位信號VRb，而且，各個電平轉(zhuǎn)換 器的反相設(shè)定信號VSb是根據(jù)時鐘信號CKl和CK2產(chǎn)生。注意，使用相同的附圖標記來表 示與根據(jù)上述應(yīng)用示例的掃描線驅(qū)動電路中的元件相同或等同的元件，不對其做詳細的說 明。結(jié)構(gòu)示例圖34示出根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第四應(yīng)用示例的掃描線 驅(qū)動電路73D的結(jié)構(gòu)示例。掃描線驅(qū)動電路73D與圖32中所示的根據(jù)第三應(yīng)用示例的掃描 線驅(qū)動電路73C的不同在于對每個電平轉(zhuǎn)換器10的輸入端Sb進行變形，使得來自NOR (或 非)電路85的輸出信號SETb提供到輸入端Sb以取消反相器90，NOR電路85產(chǎn)生時鐘信 號CKl和時鐘信號CK2的反相邏輯OR(或)并將所產(chǎn)生的反相邏輯OR作為輸出信號SETb 輸出。其它結(jié)構(gòu)與圖32所示的上述第三應(yīng)用示例的結(jié)構(gòu)相類似。操作示例圖35示出掃描線驅(qū)動電路73D的操作的時序波形圖，其中，(A)示出時鐘信號CKl 的波形，⑶示出時鐘信號CK2的波形，(C)示出復(fù)位控制信號RST的波形，⑶示出反相復(fù) 位控制信號RSTb的波形，(E)示出NOR電路85的輸出信號SETb的波形，(F)示出移位寄存 器81的輸出信號Q的波形，(G)示出掃描線WSL的電壓VWSL的波形?；跁r鐘信號CKl和CK2，移位寄存器81 —個接一個地依次獲取時鐘脈沖，產(chǎn)生 及輸出輸出信號Q(I)至Q(N)(圖；35的(F))。NOR電路85產(chǎn)生時鐘信號CKl和時鐘信號 CK2的反相邏輯0R，并輸出輸出信號SETb (圖35的(E))。移位寄存器81的輸出信號Q的 下降和NOR電路85的輸出信號SETb的上升分別基于時鐘信號CK2的下降而發(fā)生，且原則 上同時發(fā)生(圖35的時序T7)。如已在第三應(yīng)用示例中所描述，以如下方式從外部供應(yīng)反相復(fù)位控制信號RSTb， 即使得反相復(fù)位控制信號RSTb的上升與復(fù)位控制信號RST的下降是同時的或就在其之后 (圖35的時序T8)。基于從移位寄存器81與NOR電路85提供的信號、復(fù)位控制信號RST及反相復(fù)位 控制信號RSTb，每個電平轉(zhuǎn)換器10均產(chǎn)生比所提供的信號的振幅大的信號，且均將所產(chǎn)生 的信號作為電壓VWSL施加到掃描線WSL。更具體地，如圖34所示，例如，通過利用移位寄存 器81的輸出信號Q (η)作為設(shè)定信號VS、利用NOR電路85的輸出信號SETb作為反相設(shè)定 信號VSb、利用復(fù)位控制信號RST作為復(fù)位信號VR及利用反相復(fù)位控制信號RSTb作為反相 復(fù)位信號VRb，第η個電平轉(zhuǎn)換器lO(n)執(zhí)行任一上述實施例和變形中所描述的操作。在第一至第三應(yīng)用示例中的每個應(yīng)用示例中，設(shè)定信號VS和反相設(shè)定信號VSb具有反相關(guān)系，復(fù)位信號VR和反相復(fù)位信號VRb同樣具有反相關(guān)系。相對比的是，在第四應(yīng)用 示例中，設(shè)定信號VS(圖35的(F))和反相設(shè)定信號VSb(圖35的(E))不具有反相關(guān)系， 特別是，即使在反相設(shè)定信號VSb就在設(shè)定信號VS的下降之后已經(jīng)上升，反相設(shè)定信號VSb 還持續(xù)重復(fù)周期性轉(zhuǎn)變(圖35的(E))。這意味著反相設(shè)定信號VSb的周期性波形可能傳 輸?shù)诫娖睫D(zhuǎn)換器10的內(nèi)部波形，并可能產(chǎn)生故障或錯誤。因而，在產(chǎn)生故障或錯誤的情況下，例如，可引入當電平轉(zhuǎn)換器10的輸出信號處 于低電平時中斷反相設(shè)定信號VSb的方案。圖36示出根據(jù)上述實施例和變形的任一電平轉(zhuǎn)換器的第四應(yīng)用示例的電平轉(zhuǎn)換 器110的結(jié)構(gòu)示例。電平轉(zhuǎn)換器110與圖1所示的電平轉(zhuǎn)換器10的不同在于在電平轉(zhuǎn)換 器10中的輸入端Sb和電容元件22之間新設(shè)置MOS晶體管55，基于輸出信號VOut對MOS 晶體管陽進行通-斷控制。對于這種結(jié)構(gòu)，當電平轉(zhuǎn)換器110的輸出信號VOut處于高電 平時MOS晶體管55處于導(dǎo)通狀態(tài)，使得通過電容元件22將供應(yīng)到輸入端Sb的反相設(shè)定信 號VSb傳輸?shù)焦?jié)點B，由此能夠抵消由之前的設(shè)定信號VS所導(dǎo)致的電壓變化。另一方面，當 電平轉(zhuǎn)換器110的輸出信號VOut處于低電平時MOS晶體管55處于關(guān)斷狀態(tài)，使得供應(yīng)到 輸入端Sb的反相設(shè)定信號VSb被阻斷。由此，能夠防止故障或錯誤的發(fā)生。注意，這里，在圖1所示的電平轉(zhuǎn)換器10中加入MOS晶體管55，但是并未將其限制 為此。可將參照圖36的上述方案應(yīng)用到根據(jù)實施例和變形的任一電平轉(zhuǎn)換器。在第四應(yīng)用示例中，從第三應(yīng)用示例中去除反相器90。由此，能夠減少掃描線驅(qū)動 電路中的元件數(shù)量，實現(xiàn)更簡化的結(jié)構(gòu)。第四應(yīng)用示例所實現(xiàn)的其他效果與上述第三應(yīng)用 示例的效果相類似。第五應(yīng)用示例現(xiàn)在，將說明根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第五應(yīng)用示例的掃描 線驅(qū)動電路。第五應(yīng)用示例使用移位寄存器，該移位寄存器在不同于上述應(yīng)用示例中的時 刻輸出信號。也就是說，此應(yīng)用示例使用如下移位寄存器以構(gòu)成掃描線驅(qū)動電路，即，該移 位寄存器在某個輸出中傳輸脈沖信號，然后在該某個輸出中的脈沖信號返回到低電平的時 刻在隨后的輸出中傳輸脈沖信號。注意，使用相同的附圖標記來表示與根據(jù)上述應(yīng)用示例 的掃描線驅(qū)動電路中的元件相同或等同的元件，不對其做詳細的說明。結(jié)構(gòu)示例圖37示出根據(jù)實施例和變形所描述的任一電平轉(zhuǎn)換器的第五應(yīng)用示例的掃描線 驅(qū)動電路73E的結(jié)構(gòu)示例。掃描線驅(qū)動電路73E設(shè)有移位寄存器82。移位寄存器82能夠基于所輸入的時鐘信號CK以時分方式依次產(chǎn)生3N個脈沖信 號，并將所產(chǎn)生的3N個脈沖信號以其產(chǎn)生的次序作為輸出信號Q(I)至Q(3N)輸出。時鐘 信號CK是具有占空比50%的重復(fù)波形，是包含在時序產(chǎn)生電路72所產(chǎn)生并輸出的控制信 號72A中的信號的一個示例。注意，在下文中，在適當?shù)那闆r下輸出信號Q(I)至Q(3N)可 統(tǒng)稱為輸出信號Q。根據(jù)移位寄存器82的這些變形，也對N個反相器90、N個反相器91和N個電平轉(zhuǎn) 換器10之間的連接作如下變形。每個反相器90處理作為輸入的移位寄存器82的輸出信 號Q(3k-2)(其中，k是等于或小于N的自然數(shù))、將輸出信號Q反相，并將所反相的輸出信 號Q作為輸出信號QM2k-l)輸出。每個反相器91處理作為輸入的移位寄存器82的輸出信號Q(3k)、將輸出信號Q反相，并將所反相的輸出信號Q作為輸出信號Qb(3k)輸出。注 意，在下文中，在適當?shù)那闆r下輸出信號Qb(I)至QM2N)可統(tǒng)稱為輸出信號Qb。第η個電平轉(zhuǎn)換器10 (η)包括輸入端S，移位寄存器82的輸出信號Q(3n_2)供應(yīng) 到輸入端S;輸入端Sb，反相器90 (η)的輸出信號Qb (311- 供應(yīng)到輸入端Sb，輸入到反相 器90 (η)的輸入是供應(yīng)到輸入端S的信號；輸入端R，移位寄存器82的輸出信號Q(3n)供 應(yīng)到輸入端R ；及輸入端Rb，反相器91 (η)的輸出信號Qb (3η)供應(yīng)到輸入端Rb，輸入到反 相器91 (η)的輸入是供應(yīng)到輸入端R的信號。操作示例圖38示出掃描線驅(qū)動電路73Ε的操作的時序波形圖，其中，㈧示出時鐘信號CK 的波形，⑶示出移位寄存器82的輸出信號Q的波形，(C)示出反相器90和91的輸出信號 Qb的波形，(D)示出掃描線WSL的電壓VWSL的波形。基于時鐘信號CK，移位寄存器82產(chǎn)生均具有與時鐘信號CK相同脈沖寬度的脈沖 信號，以產(chǎn)生及輸出輸出信號Q(I)至Q(3N)(圖38的(B))。在這里，移位寄存器82操作， 使得根據(jù)輸出信號Q(I)至Q(3N)中任一輸出信號連續(xù)輸出脈沖信號。例如，輸出信號Q(n) 已隨著時鐘信號CK的上升而上升時，在時鐘信號CK的隨后下降中，輸出信號Q(n+1)在輸 出信號Q(n)的下降的同時上升。在圖38的⑶中，僅示出與三個特定電平轉(zhuǎn)換器ΙΟ(η-Ι)至10(n+l)有關(guān)的移位 寄存器82的輸出信號Q。因而，例如，對于移位寄存器82的輸出信號Q，僅示出六個輸出信 號 Q(3n-5)、Q(3n-3)、Q(3n_2)、Q(3n)、Q(3n+l)和 Q(3n+3)的波形，而未示出諸如 Q (3n_4)、 Q(3n-1)和Q(3n+2)之類的信號的波形。反相器90和91的每個反相器將從移位寄存器82供應(yīng)的輸出信號Q反相，并將所 反相的輸出信號Q作為輸出信號Qb輸出(圖四的(D))。此時，與其輸入信號相比，反相 器90和91的每個反相器中的輸出信號Qb的波形由于反相器90和91的每個反相器中的 電路延遲的原因而被延遲。例如，第η個反相器90 (η)的輸出信號Qb(3n-2)的上升就在移 位寄存器82的輸出信號Q(3n-2)的下降之后出現(xiàn)(圖38的時序T9)。相類似地，例如，第 η個反相器91 (η)的輸出信號Qb (3η)的上升就在移位寄存器82的輸出信號Q (3η)的下降 之后出現(xiàn)(圖38的時序Τ10)。基于從移位寄存器82和反相器90和91提供的信號，每個電平轉(zhuǎn)換器10均產(chǎn)生 比所提供的信號的振幅大的信號，且均將所產(chǎn)生的信號作為電壓VWSL施加到掃描線WSL。 更具體地，如圖37所示，例如，通過利用移位寄存器82的輸出信號Q(3n-2)作為設(shè)定信號 VS、利用反相器90 (η)的輸出信號Qb(3n-2)作為反相設(shè)定信號VSb、利用移位寄存器82的 輸出信號Q(3n)作為復(fù)位信號VR及利用反相器91 (η)的輸出信號Qb(3n)作為反相復(fù)位信 號VRb，第η個電平轉(zhuǎn)換器lO(n)執(zhí)行任一上述實施例和變形中所描述的操作。在根據(jù)實施例和變形的電平轉(zhuǎn)換器中，當設(shè)定信號VS和復(fù)位信號VR均設(shè)定成高 電平時，可能產(chǎn)生從電源PVDDl和PVDD2流向電源PVSS的直通電流，相應(yīng)地增加了功耗。因 此，期望設(shè)定信號VS和復(fù)位信號VR即使在瞬時的情況下也不同時處于高電平。在第五應(yīng)用示例中，沒有使用移位寄存器82的輸出中三個輸出中的一個輸出，于 是不允許輸入到某個電平轉(zhuǎn)換器10的設(shè)定信號VS和復(fù)位信號VR同時處于高電平。例如， 在第η個電平轉(zhuǎn)換器10 (η)中，移位寄存器82的輸出信號Q (3η-2)中的脈沖信號用作設(shè)定信號VS，移位寄存器82的輸出信號Q(3n)用作復(fù)位信號VR。換句話說，沒有使用移位寄存 器82的輸出信號Q(3n-1)，由此使設(shè)定信號VS和復(fù)位信號VR即使是瞬時也不同時處于高 電平。在第五應(yīng)用示例中，在以連續(xù)方式根據(jù)任一輸出信號連續(xù)輸出脈沖信號的移位寄 存器中，未將連續(xù)的兩個輸出信號用于設(shè)定信號和復(fù)位信號。由此，能夠防止直通電流，實 現(xiàn)低功耗。第五應(yīng)用示例所實現(xiàn)的其他效果與上述第一應(yīng)用示例的效果相類似。7.電子裝置的運用示例現(xiàn)在，將參照圖39至43G說明根據(jù)實施例、變形和應(yīng)用示例的電平轉(zhuǎn)換器、驅(qū)動電 路和顯示裝置的電子裝置的運用示例。根據(jù)實施例、變形和應(yīng)用示例的電平轉(zhuǎn)換器、驅(qū)動電 路和顯示裝置可應(yīng)用到任何領(lǐng)域的任何電子裝置。電子裝置例如是但未限制為電視機、數(shù) 碼相機、包括臺式個人計算機和便攜式個人計算機的計算機、包括手機的手提式終端裝置、 攝相機或期望提供恰當或良好形狀波形的任何其它裝置。第一運用示例圖39示出應(yīng)用有根據(jù)上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置的 電視裝置的外形。電視裝置例如設(shè)有包括前面板511和濾色玻璃512的圖像顯示屏單元 510。圖像顯示屏單元510包括根據(jù)上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置。第二運用示例圖40A和圖40B均示出應(yīng)用有根據(jù)上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和 顯示裝置的數(shù)碼相機的外形。數(shù)碼相機例如設(shè)有用于閃光的發(fā)光單元521、顯示單元522、 菜單切換部件523和快門按鈕524。顯示單元522包括根據(jù)上述任一實施例等的電平轉(zhuǎn)換 器、驅(qū)動電路和顯示裝置。第三運用示例圖41示出應(yīng)用有根據(jù)上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置的 便攜式個人計算機的外形。便攜式個人計算機例如設(shè)有主體531、用于字符等的輸入操作的 鍵盤532和用于顯示圖像的顯示單元533。顯示單元533包括根據(jù)上述任一實施例等的電 平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置。第四運用示例圖42示出應(yīng)用有根據(jù)上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置的 攝相機的外形。攝相機例如設(shè)有主體Ml、設(shè)于主體Ml的前面用于捕捉物體圖像的透鏡 討2、拍攝開/停開關(guān)543和顯示單元M4。顯示單元544包括根據(jù)上述任一實施例等的電 平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置。第五運用示例圖43A至圖43G均示出應(yīng)用有根據(jù)上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和 顯示裝置的手機的外形。手機通過連接部分(或鉸鏈)730連接上蓋710和下蓋720，并設(shè) 有顯示器740、子顯示器750、圖片燈760和相機770。顯示器740或子顯示器750包括根據(jù) 上述任一實施例等的電平轉(zhuǎn)換器、驅(qū)動電路和顯示裝置。盡管在上面以參照實施例、變形、應(yīng)用示例和電子裝置的運用示例的方式說明本 發(fā)明，但并未將其限制為此，可以以各種方式進行修改。
在根據(jù)第二至第五實施例的每個電平轉(zhuǎn)換器中，如同在第一實施例的一個變形 中，所提供的反相設(shè)定信號VSb和所提供的反相復(fù)位信號VRb的高電平電壓VIH和低電平 電壓VIL均可設(shè)定成可選擇電壓。在根據(jù)第二至第五實施例的每個電平轉(zhuǎn)換器中，如同在第一實施例的一個變形 中，所提供的設(shè)定信號VS、復(fù)位信號VR、反相設(shè)定信號VSb和反相復(fù)位信號VRb之間的關(guān)系 滿足以下條件反相設(shè)定信號VSb的上升與設(shè)定信號VS的下降是同時的或在其之后；反相 設(shè)定信號VSb的下降處于設(shè)定信號VS為高電平的周期內(nèi)，以及反相復(fù)位信號VRb的上升與 復(fù)位信號VR的下降是同時的或在其之后；反相復(fù)位信號VRb的下降處于復(fù)位信號VR為高 電平的周期內(nèi)。在根據(jù)第二至第五實施例的每個電平轉(zhuǎn)換器中，如同在第一實施例的一個變形 中，可利用MOS晶體管的柵極氧化膜電容構(gòu)成對應(yīng)于電容元件22至25的電容。在根據(jù)第二至第五實施例的每個電平轉(zhuǎn)換器中，如同在第一實施例的一個變形 中，可使用雙柵極MOS晶體管或三柵極MOS晶體管。在根據(jù)第二至第五實施例的每個電平轉(zhuǎn)換器中，如同在第一實施例的一個變形 中，可不配備MOS晶體管15。在根據(jù)第二至第五實施例的每個電平轉(zhuǎn)換器中，如同在第一實施例的一個變形 中，可將P溝道MOS晶體管用于MOS晶體管。已根據(jù)上述示例性實施例說明了本發(fā)明，但本發(fā)明不限于此。本領(lǐng)域技術(shù)人員應(yīng) 當理解，在不脫離本發(fā)明所附權(quán)利要求限定的范圍內(nèi)可對上述實施例進行各種改變。應(yīng)根 據(jù)權(quán)利要求所采用的語言廣義地解釋權(quán)利要求的限定，而并非限制于說明書或申請的執(zhí)行 階段所述的示例，這些示例不是排他的。例如，在本文中，詞語“優(yōu)選地”等不是排他的而只 是表示“優(yōu)選地”，不局限于此。所使用的詞語第一、第二等不表示任何順序或重要性，而只 是用來區(qū)分各元件。而且，無論本公開內(nèi)容的構(gòu)成部分是否在權(quán)利要求中列出，都不奉獻給 公眾。
權(quán)利要求
1.一種電平轉(zhuǎn)換電路，其包括第一輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第一電源電壓的電壓；第二輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第二電源電壓的電壓；第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第一輸入晶體管驅(qū)動 到導(dǎo)通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二輸入晶體管 驅(qū)動到導(dǎo)通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū)動電壓的基 石出；第三輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出端，基于第 二輸入脈沖信號將所述第三輸入晶體管驅(qū)動到導(dǎo)通以輸出第三電壓，所述第三電壓是使所 述第一輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第二輸入晶體管的所述輸出端的輸出端，基于所 述第二輸入脈沖信號將所述第四輸入晶體管驅(qū)動到導(dǎo)通以輸出第四電壓，所述第四電壓是 使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第一自舉電路，其放大所述第一電壓的振幅，用于將所放大的第一電壓提供到所述第 一輸出晶體管；及第一電壓補償電路，其基于第三輸入脈沖信號產(chǎn)生電壓變化，所述電壓變化的方向與 所述第一電壓中由于所述第一輸入晶體管的寄生電容在所述第一輸入脈沖信號的結(jié)束時 刻所引起電壓波動的方向相反。
2.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其還包括第二電壓補償電路，所述第二電壓 補償電路基于第四輸入脈沖信號產(chǎn)生電壓變化，所述電壓變化的方向與電壓波動的方向相 反，所述電壓波動是由于所述第四輸入晶體管的寄生電容在所述第二輸入脈沖信號的結(jié)束 時刻在所述第四電壓中所引起。
3.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中，所述第一輸入晶體管將源自第三電源 電壓的電壓作為所述第一電壓輸出，所述第四輸入晶體管將源自所述第三電源電壓的電壓 作為所述第四電壓輸出。
4.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中，所述第一電壓補償電路包括第一電壓補償電容，其具有第一端和連接至所述第一輸入晶體管的所述輸出端及所述 第三輸入晶體管的所述輸出端的第二端，所述第三輸入脈沖信號提供到所述第一電壓補償 電容的所述第一端；及第二電壓補償電容，其具有連接至所述第一輸入晶體管的所述輸出端及所述第三輸入 晶體管的所述輸出端的第一端，還具有第二端，所述第二電源電壓提供到所述第二電壓補 償電容的所述第二端。
5.根據(jù)權(quán)利要求4所述的電平轉(zhuǎn)換電路，其中，所述第一電壓補償電容和所述第二電 壓補償電容均利用晶體管的柵極氧化膜電容構(gòu)成。
6.根據(jù)權(quán)利要求3所述的電平轉(zhuǎn)換電路，其中，所述第一自舉電路包括在所述第一輸 出晶體管的控制端和所述輸出端之間的第一自舉電容。
7.根據(jù)權(quán)利要求6所述的電平轉(zhuǎn)換電路，其中，所述第一自舉電路還包括具有控制端 的第一自舉晶體管，所述第三電源電壓提供到所述控制端，所述第一自舉晶體管在導(dǎo)通狀態(tài)下向所述第一輸出晶體管提供所述第一輸入晶體管的輸出電壓或所述第三輸入晶體管 的輸出電壓。
8.根據(jù)權(quán)利要求3所述的電平轉(zhuǎn)換電路，其還包括第二自舉電路，其放大所述第一輸入脈沖信號的振幅，將所放大的第一輸入脈沖信號 提供到所述第一輸入晶體管；及第三自舉電路，其放大所述第二輸入脈沖信號的振幅，將所放大的第二輸入脈沖信號 提供到所述第四輸入晶體管。
9.根據(jù)權(quán)利要求8所述的電平轉(zhuǎn)換電路，其中，所述第二自舉電路包括第二自舉晶體管，其在導(dǎo)通狀態(tài)下向所述第一輸入晶體管提供所述第一輸入脈沖信 號；及第二自舉電容，其在所述第一輸入晶體管的控制端和所述輸出端之間，其中，所述第三自舉電路包括第三自舉晶體管，其在導(dǎo)通狀態(tài)下向所述第四輸入晶體管提供所述第二輸入脈沖信 號；及第三自舉電容，其在所述第四輸入晶體管的控制端和所述輸出端之間。
10.根據(jù)權(quán)利要求9所述的電平轉(zhuǎn)換電路，其中，所述第三電源電壓提供到所述第二自 舉晶體管的控制端和所述第三自舉晶體管的控制端。
11.根據(jù)權(quán)利要求9所述的電平轉(zhuǎn)換電路，其中，第四電源電壓提供到所述第二自舉晶 體管的控制端和所述第三自舉晶體管的控制端。
12.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其還包括第一電壓固定晶體管，其基于所述第一輸入晶體管的輸出電壓或所述第三輸入晶體管 的輸出電壓，在所述第二電源電壓的電源線與所述第二輸入晶體管和所述第四輸入晶體管 的共同連接的輸出端之間執(zhí)行通/斷控制，所述第一電壓固定晶體管被驅(qū)動到導(dǎo)通以固定 所述第二電壓；及第二電壓固定晶體管，其基于所述第二輸入晶體管的輸出電壓或所述第四輸入晶體管 的輸出電壓，在所述第二電源電壓的電源線與所述第一輸入晶體管和所述第三輸入晶體管 的共同連接的輸出端之間執(zhí)行通/斷控制，所述第二電壓固定晶體管被驅(qū)動到導(dǎo)通以固定 所述第三電壓。
13.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中，所述第三輸入脈沖信號的結(jié)束時刻與 所述第一輸入脈沖信號的所述結(jié)束時刻相一致或在其之后。
14.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中，通過反相所述第一輸入脈沖信號或通 過反相所述第一輸入脈沖信號并延遲所反相的第一輸入脈沖信號的相位來產(chǎn)生所述第三 輸入脈沖信號。
15.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中，所述第一輸入晶體管輸出源自所述第 一輸入脈沖信號的所述第一電壓，所述第四輸入晶體管輸出源自所述第二輸入脈沖信號的 所述第四電壓。
16.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其中，所述第一輸出晶體管和所述第二輸出 晶體管與所述第一輸入晶體管至所述第四輸入晶體管是相同導(dǎo)電類型的MOS晶體管。
17.一種電平轉(zhuǎn)換電路，其包括第一晶體管，其具有連接至第一信號供應(yīng)器的柵極，所述第一信號供應(yīng)器提供源自第 一輸入信號的信號；第二晶體管，其具有被提供有第二輸入信號的柵極、連接至所述第一晶體管的源極的 漏極和連接至第一電源的源極；第三晶體管，其具有連接至第二信號供應(yīng)器的柵極，所述第二信號供應(yīng)器提供源自所 述第二輸入信號的信號；第四晶體管，其具有被提供有所述第一輸入信號的柵極、連接至所述第三晶體管的源 極的漏極和連接至所述第一電源的源極；第五晶體管，其具有連接至第二電源的漏極和連接至第三信號供應(yīng)器的柵極，所述第 三信號供應(yīng)器提供源自所述第三晶體管的所述源極所輸出信號的信號；第六晶體管，其具有連接至所述第一晶體管的所述源極的柵極、連接至所述第五晶體 管的源極的漏極和連接至所述第一電源的源極；第一電容元件，其具有被提供有與所述第二輸入信號同步的第三輸入信號的第一端和 連接至所述第三晶體管的所述源極的第二端；第二電容元件，其在所述第三晶體管的所述源極和所述第一電源之間；及 第三電容元件，其在所述第五晶體管的所述柵極和所述源極之間， 其中，從所述第五晶體管的所述源極輸出等于或大于所述第一輸入信號至第三輸入信 號的振幅的信號。
18.—種電平轉(zhuǎn)換電路，其包括第一輸入電路，其被提供有第一輸入信號和第二輸入信號； 第二輸入電路，其被提供有所述第一輸入信號和所述第二輸入信號； 第一電容元件，其具有被提供有與所述第一輸入信號同步的第三輸入信號的第一端和 連接至所述第二輸入電路的輸出端的第二端；第二電容元件，其在所述第二輸入電路的所述輸出端和電源之間；及 輸出電路，其基于所述第一輸入電路的輸出電壓和所述第二輸入電路的輸出電壓產(chǎn)生 輸出信號，所述輸出信號的振幅大于所述第一輸入信號至所述第三輸入信號的振幅，其中，通過所述第三輸入信號與所述第一電容元件和所述第二電容元件的組合補償由 于所述第二輸入信號在所述第二輸入電路的輸出中所引起的振幅波動。
19.一種信號驅(qū)動電路，其包括移位寄存器電路，其基于所提供的控制信號產(chǎn)生脈沖信號，以向多個信號線以時分方 式依次輸出所產(chǎn)生的脈沖信號；及電平轉(zhuǎn)換電路，其基于一個或多個所述脈沖信號產(chǎn)生驅(qū)動信號，以向多個驅(qū)動信號線 中的一個驅(qū)動信號線輸出所產(chǎn)生的驅(qū)動信號，所述驅(qū)動信號的電壓振幅等于或大于為所述 驅(qū)動信號的基礎(chǔ)的所述脈沖信號的電壓振幅， 其中，所述電平轉(zhuǎn)換電路包括第一輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第一電源電壓的電壓； 第二輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第二電源電壓的電壓； 第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第一輸入晶體管驅(qū)動 到導(dǎo)通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二輸入晶體管 驅(qū)動到導(dǎo)通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū)動電壓的基 石出；第三輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出端，基于第 二輸入脈沖信號將所述第三輸入晶體管驅(qū)動到導(dǎo)通以輸出第三電壓，所述第三電壓是使所 述第一輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第二輸入晶體管的所述輸出端的輸出端，基于所 述第二輸入脈沖信號將所述第四輸入晶體管驅(qū)動到導(dǎo)通以輸出第四電壓，所述第四電壓是 使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第一自舉電路，其放大所述第一電壓的振幅，用于將所放大的第一電壓提供到所述第 一輸出晶體管；及第一電壓補償電路，其基于第三輸入脈沖信號產(chǎn)生電壓變化，所述電壓變化的方向與 所述第一電壓中由于所述第一輸入晶體管的寄生電容在所述第一輸入脈沖信號的結(jié)束時 刻所引起電壓波動的方向相反。
20.一種顯示裝置，其包括 顯示部件；及顯示控制部件，其具有電平轉(zhuǎn)換電路，所述電平轉(zhuǎn)換電路輸出比所提供的一個或多個 信號的振幅大的控制信號，所述顯示控制部件基于所述控制信號驅(qū)動所述顯示部件， 其中，所述電平轉(zhuǎn)換電路包括第一輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第一電源電壓的電壓； 第二輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第二電源電壓的電壓； 第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第一輸入晶體管驅(qū)動 到導(dǎo)通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二輸入晶體管 驅(qū)動到導(dǎo)通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū)動電壓的基 石出；第三輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出端，基于第 二輸入脈沖信號將所述第三輸入晶體管驅(qū)動到導(dǎo)通以輸出第三電壓，所述第三電壓是使所 述第一輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第二輸入晶體管的所述輸出端的輸出端，基于所 述第二輸入脈沖信號將所述第四輸入晶體管驅(qū)動到導(dǎo)通以輸出第四電壓，所述第四電壓是 使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第一自舉電路，其放大所述第一電壓的振幅，用于將所放大的第一電壓提供到所述第 一輸出晶體管；及第一電壓補償電路，其基于第三輸入脈沖信號產(chǎn)生電壓變化，所述電壓變化的方向與 所述第一電壓中由于所述第一輸入晶體管的寄生電容在所述第一輸入脈沖信號的結(jié)束時 刻所引起電壓波動的方向相反。
21.一種電子裝置，其包括 顯示部件，處理部件，其執(zhí)行預(yù)定處理；及顯示控制部件，其具有電平轉(zhuǎn)換電路，所述電平轉(zhuǎn)換電路輸出比所述處理部件提供的 一個或多個信號的振幅大的控制信號，所述顯示控制部件基于所述控制信號驅(qū)動所述顯示 部件，其中，所述電平轉(zhuǎn)換電路包括第一輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第一電源電壓的電壓； 第二輸出晶體管，其被驅(qū)動到導(dǎo)通以輸出源自第二電源電壓的電壓； 第一輸入晶體管，其具有輸出端，基于第一輸入脈沖信號將所述第一輸入晶體管驅(qū)動 到導(dǎo)通以輸出第一電壓，所述第一電壓是使所述第一輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第二輸入晶體管，其具有輸出端，基于所述第一輸入脈沖信號將所述第二輸入晶體管 驅(qū)動到導(dǎo)通以輸出第二電壓，所述第二電壓是使所述第二輸出晶體管截止的驅(qū)動電壓的基 石出；第三輸入晶體管，其具有連接至所述第一輸入晶體管的所述輸出端的輸出端，基于第 二輸入脈沖信號將所述第三輸入晶體管驅(qū)動到導(dǎo)通以輸出第三電壓，所述第三電壓是使所 述第一輸出晶體管截止的驅(qū)動電壓的基礎(chǔ)；第四輸入晶體管，其具有連接至所述第二輸入晶體管的所述輸出端的輸出端，基于所 述第二輸入脈沖信號將所述第四輸入晶體管驅(qū)動到導(dǎo)通以輸出第四電壓，所述第四電壓是 使所述第二輸出晶體管導(dǎo)通的驅(qū)動電壓的基礎(chǔ)；第一自舉電路，其放大所述第一電壓的振幅，用于將所放大的第一電壓提供到所述第 一輸出晶體管；及第一電壓補償電路，其基于第三輸入脈沖信號產(chǎn)生電壓變化，所述電壓變化的方向與 所述第一電壓中由于所述第一輸入晶體管的寄生電容在所述第一輸入脈沖信號的結(jié)束時 刻所引起電壓波動的方向相反。
全文摘要
本發(fā)明涉及電平轉(zhuǎn)換電路以及具有該電平轉(zhuǎn)換電路的信號驅(qū)動電路、顯示裝置和電子裝置。該電平轉(zhuǎn)換電路包括第一輸出晶體管；第二輸出晶體管；第一輸入晶體管，基于第一輸入脈沖信號將第一輸入晶體管驅(qū)動到導(dǎo)通以輸出第一電壓；第二輸入晶體管，基于第一輸入脈沖信號將第二輸入晶體管驅(qū)動到導(dǎo)通以輸出第二電壓；第三輸入晶體管，基于第二輸入脈沖信號將第三輸入晶體管驅(qū)動到導(dǎo)通以輸出第三電壓；第四輸入晶體管，基于第二輸入脈沖信號將第四輸入晶體管驅(qū)動到導(dǎo)通以輸出第四電壓；第一自舉電路；及第一電壓補償電路，其產(chǎn)生與電壓波動的方向相反的電壓變化。根據(jù)本發(fā)明，能夠在實現(xiàn)良好形狀的內(nèi)部波形和輸出波形的同時實現(xiàn)低功耗。
文檔編號G09G3/20GK102111144SQ20101059601
公開日2011年6月29日 申請日期2010年12月20日 優(yōu)先權(quán)日2009年12月28日
發(fā)明者豐島良彥, 甚田誠一郎 申請人:索尼公司