專利名稱：柵極數(shù)組移位緩存器的制作方法
柵極數(shù)組移位緩存器
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種柵極數(shù)組移位緩存器，且特別是有關(guān)于一種具三個以上穩(wěn)定 模塊的柵極數(shù)組移位緩存器。
背景技術(shù)：
近年來，隨著科技的進(jìn)步，平面液晶顯示器逐漸普及化，其具有輕薄等優(yōu)點。目前 平面液晶顯示器驅(qū)動電路主要是由面板外連接IC來組成，但是此方法無法將產(chǎn)品的成本 降低、也無法使面板更薄型化。因此在驅(qū)動電路的制程中，便直接將柵極驅(qū)動電路制作在數(shù)組基板上，來取代由 外連接IC制作的驅(qū)動芯片。此種被稱為柵極數(shù)組驅(qū)動(Gate On Array, G0A)技術(shù)的應(yīng)用 可直接做在面板周圍，減少制作程序、降低產(chǎn)品成本且使面板更薄型化。但是現(xiàn)行柵極數(shù) 組驅(qū)動(GOA)技術(shù)的電位下拉是由兩組信號輪流進(jìn)行控制，工作周期為50%。在此種條件 下，負(fù)責(zé)下拉電位的晶體管會長時間處于正壓狀態(tài)而無法得到充分休息，如此將使得這些 晶體管的可靠度快速下降而直接造成顯示品質(zhì)的低落甚或顯示裝置的損壞。因此，如何改 善上述習(xí)用柵極數(shù)組驅(qū)動技術(shù)的缺失，提出一種制作成本低且加工容易的柵極數(shù)組移位緩 存器，系為發(fā)展本案的主要目的。

發(fā)明內(nèi)容本發(fā)明的目的就是在提供一種柵極數(shù)組移位緩存器，可應(yīng)用于平面顯示器的驅(qū)動 電路上，用以改善現(xiàn)有技術(shù)中晶體管可靠度易于降低的缺失。本發(fā)明提出一種柵極數(shù)組移位緩存器，此種柵極數(shù)組移位緩存器包含一組信號 輸入單元、一個控制晶體管以及三個以上的穩(wěn)定模塊。其中，信號輸入單元包括兩通路端， 其中一個通路端為一條接收前級輸入信號的電線、另一通路端為一條提供前級輸入信號的 電線?？刂凭w管包括兩通路端與一控制端，控制晶體管的控制端電性耦接至信號輸入單 元中用以提供前級輸入信號的通路端，且控制晶體管的其中一通路端接收第一時脈信號， 另一電性通路端則做為移位緩存器的輸出端，且控制晶體管在第一時脈信號中的第一脈沖 期間開啟。每一個穩(wěn)定模塊各自電性耦接至控制晶體管的電性控制端與移位緩存器的輸出 端，并在相對應(yīng)的操作時脈及該前級輸入信號皆被致能時將控制晶體管的控制端與移位緩 存器的輸出端穩(wěn)定至特定電位。各穩(wěn)定模塊的操作時脈的頻率與前述的第一時脈信號不 同。再者，各穩(wěn)定模塊的操作時脈的致能期間不同，且每一個穩(wěn)定模塊的操作時脈的工作周 期小于50%。在本發(fā)明的較佳實施例中，上述的信號輸入單元系可為一個晶體管，此晶體管包 括兩個通路端與一個控制端。此晶體管的控制端與自身的一個通路端相電性耦接并接收上 述的前級輸入信號；而此晶體管的另一通路端則電性耦接至控制晶體管的控制端。在本發(fā)明的較佳實施例中，上述的穩(wěn)定模塊包括第一、第二、第三、第四與第五晶 體管。第一晶體管的控制端與第一晶體管的其中一通路端電性耦接并接收一低頻時脈信號，且此第一晶體管的另一通路端電性耦接至第一電性節(jié)點。第二晶體管的控制端接收與 低頻時脈信號反相的反相低頻時脈信號，此第二晶體管的其中一電性通路端耦接至前述的 第一電性節(jié)點，而另一電性通路端則電性耦接至一預(yù)設(shè)電位。第三晶體管的控制端電性耦 接至控制晶體管的控制端，其中一個通路端耦接至前述的第一電性節(jié)點，而另一通路端則 電性耦接至前述的預(yù)設(shè)電位。第四晶體管的控制端電性耦接至前述的第一電性節(jié)點，其中 一個通路端電性耦接至控制晶體管的控制端，另一通路端則電性耦接至移位緩存器的輸出 端。第五晶體管的控制端電性耦接至前述的第一電性節(jié)點，其中一個通路端電性耦接至移 位緩存器的輸出端，另一通路端則電性耦接至前述的預(yù)設(shè)電位。在本發(fā)明的另一實施例中，上述的三個以上的穩(wěn)定模塊可包括相同構(gòu)造的電路； 而在另一實施例中，這些穩(wěn)定模塊則可以是不同電路。本發(fā)明的柵極數(shù)組移位緩存器使用多個穩(wěn)定模塊輪流作動來達(dá)成電路穩(wěn)定度提 高，且每一個穩(wěn)定模塊的操作時脈的工作周期小于50%，因此可以使得每一個穩(wěn)定模塊都 不致于長時間處于開啟狀態(tài)，降低晶體管處于正向偏壓的時間，進(jìn)而減少晶體管因偏壓而 造成操作特性變化的機(jī)率。為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例， 并配合所附圖式，作詳細(xì)說明如下。

圖1為本發(fā)明一實施例所揭示的柵極數(shù)組移位暫存電路的局部電路方塊圖。圖2為本發(fā)明一實施例所揭示的柵極數(shù)組移位緩存器的電路方塊圖。圖3(A)為根據(jù)本發(fā)明一實施例的信號輸入單元的電路圖。圖3(B)為根據(jù)本發(fā)明一實施例的穩(wěn)定模塊的電路圖。圖4為圖2與圖3(B)所示的柵極數(shù)組移位緩存器的各種時脈信號的時序圖。圖5繪示為本發(fā)明一實施例所揭示的柵極數(shù)組移位緩存器使用4組穩(wěn)定模塊的方 塊示意圖。圖6繪示為圖5所示的柵極數(shù)組移位緩存器的電路構(gòu)造示意圖。主要組件符號說明100 柵極數(shù)組移位暫存電路SR (n)、SR (η+1)柵極數(shù)組移位緩存器
ST (n-1)、ST (η)輸入脈沖信號G(n)、G(n+l)輸出脈沖信號110:信號輸入單元120、130、160、170 穩(wěn)定模塊140 控制晶體管Q (η)控制點Ρ(η)、Ρ1(η)、Ρ2(η)節(jié)點Out 輸出端CKl 時脈信號CK2、CK3、CK4、CK5 低頻時脈信號
XCK2、XCK3、XCK4、XCK5 反相低頻時脈信號VSS 低預(yù)設(shè)電位Tl、T51、T52、T53、T42、T32、T61、T62、T63、T64、T65、T66 晶體管11 la、112a、113a、114a、115a、116a、118a 晶體管柵極端11 lb、112b、113b、114b、115b、116b、118b 晶體管漏極端lllc、112c、113c、114c、115c、116c、118c 晶體管源極端
具體實施方式
以下將配合圖式說明本案為改善現(xiàn)有手段缺失所發(fā)展出來的柵極數(shù)組移位緩存 器。如圖1所繪示為柵極數(shù)組移位暫存電路的局部電路方塊圖。圖1所揭示的柵極數(shù)組移 位暫存電路100適用于各類平面顯示器(如液晶顯示器)的柵極驅(qū)動電路中，藉以依次驅(qū) 動平面顯示器的柵極線。柵極數(shù)組移位暫存電路100包括多個級聯(lián)耦接的柵極數(shù)組移位緩 存器，例如柵極數(shù)組移位緩存器SR(η)及SR(n+1)等。其中，每個柵極數(shù)組移位緩存器(如 SR(n) ^ SR(n+1))接收前極輸入脈沖信號(如ST(n_l)或ST(η))，并依序地產(chǎn)生對應(yīng)的 輸出脈沖信號(如G(n)或G(n+1))。且每個柵極數(shù)組移位緩存器所產(chǎn)生的輸出脈沖信號 被傳輸至下一級柵極數(shù)組移位緩存器，以使下一級柵極數(shù)組移位緩存器得以開始工作。接下來請參照圖2。圖2為本發(fā)明一實施例所揭示的柵極數(shù)組移位緩存器使用3 組穩(wěn)定模塊的電路方塊圖。將本實施例代入于圖1所示的柵極數(shù)組移位緩存器SR(η)來進(jìn) 行詳細(xì)說明。具體地，柵極數(shù)組移位緩存器SR(η)包括信號輸入單元110、穩(wěn)定模塊120、 130與160，以及一個控制晶體管140。其中，信號輸入單元110具有兩端，其中一端透過 導(dǎo)線而接收前級輸入信號ST(η-l)，另一端則透過導(dǎo)線而向外提供所接收的前級輸入信號 ST(n-l)至控制點Q(η)。具體地，請參照圖3(A)，信號輸入單元110包括一個晶體管Tl，其柵極(控制 端)Illa電性耦接于漏極端11 Ib并接收前級輸入信號脈沖信號ST (η-l)，而源極端Illc則 電性耦接到控制點Q(n)，以使由源極端Illc所輸出的前級輸入信號脈沖信號ST(η-l)得以 對控制點Q(n)進(jìn)行充電。請再度參照圖2，控制晶體管140的柵極端(控制端)112a電性耦接至控制點Q(n) 以根據(jù)控制點Q(n)的電位決定控制晶體管140是否可被導(dǎo)通，漏極端112b接收時脈信號 CK1，而源極端112c則電性耦接至移位緩存器的輸出端Out以產(chǎn)生輸出脈沖信號G(n)。在本實施例中，穩(wěn)定模塊120、130與160形成并聯(lián)的狀態(tài)。此處的并聯(lián)意指兩者 的電性連接狀態(tài)相同，也就是說，穩(wěn)定模塊120、130與160同樣都電性耦接至控制點Q(ri)、 移位緩存器的輸出端Out與低預(yù)設(shè)電位VSS(即后敘的特定電位)，而且穩(wěn)定模塊120、130 與160對于控制點Q(n)、移位緩存器的輸出端Out與低預(yù)設(shè)電位VSS的運用方式也相同。 具體來說，穩(wěn)定模塊120、130與160會在特定的時段(前級輸入信號ST(η-l)為禁能狀態(tài) 的時段)內(nèi)將控制點Q(n)與移位緩存器的輸出端Out穩(wěn)定至低預(yù)設(shè)電位VSS。后續(xù)將僅舉 例解釋一個穩(wěn)定模塊的電路架構(gòu)與操作方式，其它穩(wěn)定模塊則可比照適用相關(guān)內(nèi)容。請參照圖3⑶，其為根據(jù)本發(fā)明一實施例的穩(wěn)定模塊的電路圖。在本實施例中，穩(wěn) 定模塊包括晶體管T51 (即為后敘的第一晶體管)、晶體管T52(即為后敘的第二晶體管)、 晶體管Τ53(即為后敘的第三晶體管)、晶體管Τ42(即為后敘的第四晶體管)以及晶體管T32(即為后敘的第五晶體管)。晶體管Τ51的柵極端113a電性耦接并接收低頻時脈信號 CK2，其漏極端113b亦電性耦接低頻時脈信號CK2，而其源極端113c則與晶體管T52的源極 端114c電性耦接于節(jié)點P(n)。晶體管T52除了源極端114c電性耦接于節(jié)點P(n)的外，其 柵極端114a接收與低頻時脈信號CK2反相的反相低頻時脈信號XCK2，而其漏極端114b則 電性耦接至低預(yù)設(shè)電位VSS。晶體管T53的柵極端115a電性耦接至前述的控制點Q(η)，其 漏極端115b電性耦接至節(jié)點P(η)，其源極端115c則電性耦接至低預(yù)設(shè)電位VSS。晶體管 T42的柵極端116a電性耦接至節(jié)點P (η)，其漏極端116b電性耦接至前述的控制點Q (η)，其 源極端116c則電性耦接至移位緩存器的輸出端Out。晶體管T32的柵極端118a電性耦接 至節(jié)點P (η)，其漏極端118b電性耦接至移位緩存器的輸出端Out，其源極端118c則電性耦 接至低預(yù)設(shè)電位VSS。在實際運作的時候，低頻時脈信號CK2的頻率遠(yuǎn)低于前述控制晶體管140所接收 的時脈信號CK1。請參照圖4，其為圖2與圖3(B)所示的柵極數(shù)組移位緩存器的各種時脈 信號的時序圖。圖中所示者并非實際的時間比例。在一般的狀況下，時脈信號CKl的周期 大約在20微秒(μ s)附近，具體數(shù)值則需視平面顯示器的柵極線數(shù)量以及顯示畫面的幀頻 率而定；低頻時脈信號CK2的周期則大約是2秒左右，與時脈信號CKl的間有極大的差異。請同時參照圖3(B)與圖4。當(dāng)?shù)皖l時脈信號CK2被致能(在此處為高準(zhǔn)位)時， 反相低頻時脈信號XCK2會處于禁能(在此處為低準(zhǔn)位)的狀態(tài)。因此，晶體管Τ52會被截 止，而低頻時脈信號CK2則會經(jīng)過晶體管Τ51而被傳遞至節(jié)點P (η)，使得節(jié)點P (η)也處于 高準(zhǔn)位狀態(tài)。假若此時的前級輸入信號ST (η-1)為低準(zhǔn)位(表示此時不是移位緩存器SR(η) 的工作期間)，則晶體管Τ53會因為控制點Q(n)同樣處于低準(zhǔn)位而被截止，因此節(jié)點P(Ii) 會保持于高準(zhǔn)位狀態(tài)而使晶體管T42與T32處于導(dǎo)通狀態(tài)，進(jìn)而使輸出端Out透過晶體管 T32而被穩(wěn)定于低預(yù)設(shè)電位VSS，且使控制點Q(n)透過晶體管T42而被穩(wěn)定于此時的輸出 端Out的電位(也就是約略等同于低預(yù)設(shè)電位VSS)。一旦前級輸入信號ST(n-l)被拉升至高準(zhǔn)位，則移位緩存器SR(n)就必須開始驅(qū) 動相對應(yīng)的柵極線。此時由于控制點Q(n)會因為前級輸入信號ST(n-l)的關(guān)系而同樣被 拉升至高準(zhǔn)位，所以晶體管T53會導(dǎo)通并將節(jié)點P(n)的電位往下拉至低預(yù)設(shè)電位VSS。由 于節(jié)點P(n)被下拉至低預(yù)設(shè)電位VSS，因此晶體管T42與T32都被截止，而控制點Q(n)與 輸出端Out的電位就不會受到低預(yù)設(shè)電位VSS的影響而得以被往上拉升以推動后續(xù)的柵極 線。在另一方面，當(dāng)?shù)皖l時脈信號CK2為禁能狀態(tài)，則晶體管T52會因為反相低頻時脈 信號XCK2為高電位的緣故而導(dǎo)通，并將節(jié)點P (η)的電位穩(wěn)定于低預(yù)設(shè)電位VSS。在此種狀 態(tài)下，由于晶體管T42與T32都因為節(jié)點P(Ii)處于低電位的關(guān)系而被截止，所以無論前級 輸入信號ST(n-l)的電位為何都不會使此一穩(wěn)定模塊對控制點Q(η)與輸出端Out的電位 造成影響。換言之，此時將會由其它的穩(wěn)定模塊來決定是否將控制點Q(n)與輸出端Out穩(wěn) 定至低預(yù)設(shè)電位VSS。圖5為本發(fā)明另一實施例所揭示的柵極數(shù)組移位緩存器的電路方塊圖。圖5所示 的實施例大致上與圖2所示的實施例相當(dāng)，其差異點在于圖2所示的實施例僅使用了三個 穩(wěn)定模塊，而圖5所示的實施例則使用了四個穩(wěn)定模塊120、130、160與170。另外，由于必 須使用穩(wěn)定模塊來穩(wěn)定控制點Q(η)與輸出端Out的電位，因此在圖2所示的實施例中被提供至各穩(wěn)定模塊120、130與160的低頻時脈信號CK2、CK3與CK4的工作周期會使至少其中 一個穩(wěn)定模塊處于可以穩(wěn)定控制點Q(n)與輸出端Out電位狀態(tài)下；類似的，在圖5所示的 實施例中，被提供至各穩(wěn)定模塊120、130、160與170的低頻時脈信號CK2、CK3、CK4與CK5 的工作周期會使至少其中一個穩(wěn)定模塊處于可以穩(wěn)定控制點Q(n)與輸出端Out電位狀態(tài) 下。一般狀況下，這些穩(wěn)定模塊會輪流進(jìn)行穩(wěn)定控制點Q(η)與輸出端Out電位狀態(tài)的工 作。也就是說，在平面顯示裝置顯示影像的期間，這些穩(wěn)定模塊的工作周期的設(shè)計將保證有 一個穩(wěn)定模塊可以穩(wěn)定控制點Q(n)與輸出端Out的電位。舉例來說，假設(shè)所有的低頻時脈信號具有相同的周期時間，那么最簡單的方式就 是使所有低頻時脈信號的工作周期均分此周期時間，以使每一個低頻時脈信號的工作周期 小于50 %的周期時間。也就是說，如果如圖2所示般使用了三個穩(wěn)定模塊，那么低頻時脈 信號CK2、CK3與CK4的工作周期就可以各自被設(shè)定為約33% ；如果如圖5所示般使用了 四個穩(wěn)定模塊，那么低頻時脈信號CK2、CK3、CK4與CK5的工作周期就可以各自被設(shè)定為約 25%。惟，這些工作周期的相關(guān)數(shù)值并非固定，但為了盡量降低長時間的直流偏壓對晶體管 所造成的傷害，原則上還是建議使各低頻時脈信號在一個固定的時間內(nèi)有著相同的工作時 間。接下來請參照圖6，其為另一種穩(wěn)定模塊的電路圖。具體地，在本實施例中，穩(wěn)定模 塊包括晶體管T61、晶體管T62、晶體管T63、晶體管T64、晶體管T65以及晶體管T66。晶體 管T61的柵極端與其中一個通路端接收低頻時脈信號CK2，其另一個通路端與晶體管T62的 一個通路端電性耦接于節(jié)點Pl (η)。晶體管Τ62的柵極端接收與低頻時脈信號CK2反相的 反相低頻時脈信號XCK2，而另一個通路端則電性耦接至低預(yù)設(shè)電位VSS。晶體管Τ63的柵極 端電性耦接至節(jié)點Pl (η)，一個通路端接收低頻時脈信號CK2，另一個通路端與晶體管Τ64 的一個通路端電性耦接于節(jié)點Ρ2 (η)。晶體管Τ64的柵極端接收反相低頻時脈信號XCK2，另 一個通路端則電性耦接至低預(yù)設(shè)電位VSS。晶體管Τ65的柵極端電性耦接至節(jié)點Ρ2 (η)，一 個通路端電性耦接至控制點Q(n)，另一個通路端接收反相低頻時脈信號XCK2。晶體管T66 的柵極端電性耦接至節(jié)點P2 (η)，一個通路端電性耦接至數(shù)組移位緩存器的輸出端Out，另 一個通路端電性耦接至低預(yù)設(shè)電位VSS。相關(guān)的操作與圖3(B)所示者頗為類似，在此不多 加贅述。要另外說明的是，在采用三個以上的穩(wěn)定模塊的時候，每一個穩(wěn)定模塊并不需要 都包括相同的電路。這些穩(wěn)定模塊只要能夠完成相同的操作即可，至于電路設(shè)計方面可以 分別采用圖3 (B)、圖6或其它設(shè)計方式為之，并無特定限制。綜上所述，在本發(fā)明對技術(shù)進(jìn)行改良后，已可有效消除習(xí)用手段中因使用兩組穩(wěn) 定模塊的穩(wěn)定模塊所產(chǎn)生的長時間直流偏壓。因此晶體管特性將更易于保持，電路的整體 穩(wěn)定度持續(xù)時間也可以更為延長。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技 藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍 當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
一種柵極數(shù)組移位緩存器，包括一信號輸入單元，接收并提供一前級輸入信號；一控制晶體管，包括兩通路端與一控制端，該控制晶體管的控制端電性耦接至該信號輸入單元以接收該前級輸入信號，該控制晶體管的其中一通路端接收一第一時脈信號，另一通路端做為該移位緩存器的輸出端，且該控制晶體管在該第一時脈信號的一第一脈沖的期間開啟；三個以上的穩(wěn)定模塊，每一所述穩(wěn)定模塊電性耦接至該控制晶體管的控制端與該移位緩存器的輸出端，并在相對應(yīng)的操作時脈及該前級輸入信號皆被致能時將該控制晶體管的控制端與該移位緩存器的輸出端穩(wěn)定至一特定電位，每一所述穩(wěn)定模塊的操作時脈的頻率與該第一時脈信號不同，每一所述穩(wěn)定模塊的操作時脈的致能期間不同，且每一所述穩(wěn)定模塊的操作時脈的工作周期小于50％。
2.根據(jù)權(quán)利要求1所述的柵極數(shù)組移位緩存器，其特征在于，該信號輸入單元包括一 晶體管，該晶體管包括兩通路端與一控制端，該晶體管的控制端與其中一通路端相電性耦 接并接收該前級輸入信號，且該晶體管的另一通路端電性耦接至該控制晶體管的控制端。
3.根據(jù)權(quán)利要求1所述的柵極數(shù)組移位緩存器，其特征在于，每一所述穩(wěn)定模塊包括一第一晶體管，包括一控制端與兩通路端，該第一晶體管的控制端與該第一晶體管的其中一通路端相電性耦接并接收一低頻時脈信號，該第一晶體管的另一通路端電性耦接至 一第一節(jié)點；一第二晶體管，包括一控制端與兩通路端，該第二晶體管的控制端接收與該低頻時脈 信號反相的一反相低頻時脈信號，該第二晶體管的其中一通路端電性耦接至該第一節(jié)點， 該第二晶體管的另一通路端電性耦接至一預(yù)設(shè)電位；一第三晶體管，包括一控制端與兩通路端，該第三晶體管的控制端電性耦接至該控制 晶體管的控制端，該第三晶體管的其中一通路端電性耦接至該第一節(jié)點，該第三晶體管的 另一通路端電性耦接至該預(yù)設(shè)電位；一第四晶體管，包括一控制端與兩通路端，該第四晶體管的控制端電性耦接至該第一 節(jié)點，該第四晶體管的其中一通路端電性耦接至該控制晶體管的控制端，該第四晶體管的 另一通路端電性耦接至該移位緩存器的輸出端；以及一第五晶體管，包括一控制端與兩通路端，該第五晶體管的控制端電性耦接至該第一 節(jié)點，該第四晶體管的其中一通路端電性耦接至該移位緩存器的輸出端，該第四晶體管的 另一通路端電性耦接至該預(yù)設(shè)電位。
4.根據(jù)權(quán)利要求1所述的柵極數(shù)組移位緩存器，其特征在于，所述穩(wěn)定模塊包括相同 的電路。
5.根據(jù)權(quán)利要求1所述的柵極數(shù)組移位緩存器，其特征在于，所述穩(wěn)定模塊包括不同 的電路。
6.根據(jù)權(quán)利要求1所述的柵極數(shù)組移位緩存器，其特征在于，所述穩(wěn)定模塊的數(shù)量為 4，且每一所述穩(wěn)定模塊的操作時脈的工作周期為25%。
全文摘要
一種薄膜晶體管液晶顯示器的柵極數(shù)組移位緩存器，包含信號輸入單元、控制晶體管以及三個以上的穩(wěn)定模塊。信號輸入單元，接收并提供前級輸入信號?？刂凭w管的控制端電性耦接至信號輸入單元以接收前級輸入信號，并且控制晶體管根據(jù)前級輸入信號而于移位緩存器的輸出端輸出對應(yīng)的輸出信號。穩(wěn)定模塊電性耦接至控制晶體管的控制端與移位緩存器的輸出端，以穩(wěn)定控制晶體管所產(chǎn)生的對應(yīng)的輸出信號。
文檔編號G09G3/20GK101996559SQ20101052180
公開日2011年3月30日 申請日期2010年10月19日 優(yōu)先權(quán)日2010年10月19日
發(fā)明者彭中宏, 王柏凱, 黃俊豪 申請人:友達(dá)光電股份有限公司