專利名稱：：液晶顯示器及其驅(qū)動方法
技術(shù)領(lǐng)域：
：本發(fā)明的實施方式涉及一種液晶顯示器及其驅(qū)動方法。
背景技術(shù)：
：本申請要求2008年12月15日提交的韓國專利申請No.10-2008-0127456的優(yōu)先權(quán)，此處以引證的方式并入其全部內(nèi)容，就像在此進行了完整闡述一樣。有源矩陣型液晶顯示器利用薄膜晶體管(TFT)作為開關(guān)元件來顯示運動畫面。因為有源矩陣型液晶顯示器的外形薄，有源矩陣型液晶顯示器被實現(xiàn)在電視機以及例如辦公設(shè)備和計算機的便攜式設(shè)備的顯示設(shè)備中。因此，陰極射線管(CRT)正迅速被有源矩陣型液晶顯示器取代。液晶顯示器包括向液晶顯示面板的數(shù)據(jù)線提供數(shù)據(jù)電壓的多個源驅(qū)動集成電路(IC)、順序地向液晶顯示面板的選通線提供選通脈沖(即，掃描脈沖)的多個選通驅(qū)動IC、以及控制源驅(qū)動IC和選通驅(qū)動IC的定時控制器。在液晶顯示器中，數(shù)字視頻數(shù)據(jù)通過接口輸入到定時控制器。定時控制器通過例如迷你低壓差分信令(LVDS)接口的接口向源驅(qū)動IC提供數(shù)字視頻數(shù)據(jù)、用于對數(shù)字視頻數(shù)據(jù)采樣的時鐘、用于控制源驅(qū)動IC的操作的控制信號等。源驅(qū)動IC對從定時控制器串行輸入的數(shù)字視頻數(shù)據(jù)進行反序列化(deserialize)以輸出并行數(shù)據(jù)，并接著使用伽瑪補償電壓將并行數(shù)據(jù)轉(zhuǎn)換為模擬數(shù)據(jù)電壓以向數(shù)據(jù)線提供該模擬數(shù)據(jù)電壓。定時控制器以其中向源驅(qū)動IC共同地施加時鐘和數(shù)字視頻數(shù)據(jù)的多點(multi-drop)方式向源驅(qū)動IC提供必要的信號。因為源驅(qū)動IC彼此級聯(lián)，所以源驅(qū)動IC順序地對數(shù)字視頻數(shù)據(jù)采樣，接著同時輸出對應(yīng)于1條線的數(shù)據(jù)電壓。在該數(shù)據(jù)傳輸方法中，在定時控制器和源驅(qū)動IC之間必須存在多條線，例如R、G、B數(shù)據(jù)傳輸線、用于控制源驅(qū)動IC的輸出和源驅(qū)動IC的極性變化的操作定時的控制線、以及時鐘傳輸線。因為迷你LVDS接口是以彼此失相的差分信號對的形式來傳輸數(shù)字視頻數(shù)據(jù)和時鐘中的每一個，所以定時控制器和源驅(qū)動IC之間必須需要至少14條數(shù)據(jù)傳輸線以同時傳輸奇數(shù)數(shù)據(jù)和偶數(shù)數(shù)據(jù)。因此，因為必須在定時控制器和源驅(qū)動IC之間設(shè)置的印刷電路板(PCB)上形成很多數(shù)據(jù)傳輸線，所以難以減少數(shù)據(jù)傳輸線的數(shù)量。
發(fā)明內(nèi)容本發(fā)明的實施方式提供一種液晶顯示器及其驅(qū)動方法，其能夠減少定時控制器和源驅(qū)動集成電路(IC)之間的信號傳輸線的數(shù)量。在一個方面，提供了一種液晶顯示器，該液晶顯示器包括定時控制器；N個源驅(qū)動集成電路(IC)，其中N是等于或大于2的整數(shù)；N個數(shù)據(jù)總線對，其每一個以點對點的方式將所述定時控制器連接到所述N個源驅(qū)動IC中的每一個；鎖定檢查線，其將所述N個源驅(qū)動IC的第一源驅(qū)動IC連接到定時控制器，并且將所述N個源驅(qū)動IC彼此級聯(lián)；以及反饋鎖定檢查線，其將所述N個源驅(qū)動IC的最后一個源驅(qū)動IC連接到所述定時控制器。所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸前導(dǎo)信號，在該前導(dǎo)信號中具有高邏輯電平的多個位被連續(xù)地排列，接著具有低邏輯電平的多個位被連續(xù)地排列，所述定時控制器通過所述鎖定檢查線向所述第一源驅(qū)動ic傳輸指示從所述N個源驅(qū)動IC輸出的內(nèi)部時鐘脈沖的相位被鎖定的鎖定信號，通過所述反饋鎖定檢查線從最后一個源驅(qū)動IC中接收所述鎖定信號的反饋信號，并且通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸用于控制從所述N個源驅(qū)動IC中的每一個輸出的數(shù)據(jù)電壓的至少一個源控制包。在所述定時控制器串行傳輸所述源控制包之后，所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸至少一個RGB數(shù)據(jù)包。所述RGB數(shù)據(jù)包按順序連續(xù)地包括時鐘位、第一RGB數(shù)據(jù)位、內(nèi)部數(shù)據(jù)使能時鐘位、以及第二RGB數(shù)據(jù)位。所述N個源驅(qū)動IC中的每一個從所述前導(dǎo)信號中恢復(fù)第一基準(zhǔn)時鐘以輸出該第一基準(zhǔn)時鐘和相位被鎖定的第一內(nèi)部時鐘脈沖。如果從所述N個源驅(qū)動IC輸出的第一內(nèi)部時鐘脈沖的相位被鎖定，則最后一個源驅(qū)動IC通過所述反饋鎖定檢查線向所述定時控制器傳輸所述鎖定信號的反饋信號，接著所述N個源驅(qū)動IC中的每一個從所述源控制包中恢復(fù)源控制數(shù)據(jù)。所述N個源驅(qū)動IC中的每一個從包括在所述RGB數(shù)據(jù)包中的時鐘位中恢復(fù)第二基準(zhǔn)時鐘，基于該第二基準(zhǔn)時鐘和相位被鎖定的第二內(nèi)部時鐘脈沖對包括在所述RGB數(shù)據(jù)包中的RGB數(shù)據(jù)采樣，并且根據(jù)所述源控制數(shù)據(jù)將所述RGB數(shù)據(jù)轉(zhuǎn)換為正或負(fù)的數(shù)據(jù)電壓以輸出正/負(fù)數(shù)據(jù)電壓。所述源控制數(shù)據(jù)包括極性控制信號，其確定從所述N個源驅(qū)動IC中的每一個輸出并被提供到液晶顯示面板的數(shù)據(jù)線的所述正/負(fù)數(shù)據(jù)電壓的極性；以及源輸出使能信號，其控制從所述N個源驅(qū)動IC中的每一個輸出的所述正/負(fù)數(shù)據(jù)電壓的輸出定時。所述源控制數(shù)據(jù)包括所述源輸出使能信號的激活信息；所述源輸出使能信號的脈沖寬度信息；以及所述極性控制信號的激活信息。根據(jù)所述源輸出使能信號的脈沖寬度信息，通過所述源控制包和所述RGB數(shù)據(jù)包中的一個的長度與"i"的乘積來確定所述源輸出使能信號的脈沖寬度，其中i是自然數(shù)。所述前導(dǎo)信號包括第一脈沖行；以及第二脈沖行，其以比所述第一脈沖行的頻率大的頻率在所述第一脈沖行之后產(chǎn)生。所述第二脈沖行包括第三脈沖行，其每一個具有比所述第一脈沖行的頻率大的頻率；以及第四脈沖行，其在所述第三脈沖行之間產(chǎn)生，所述第四脈沖行各具有比所述第三脈沖行的頻率大的頻率。所述定時控制器產(chǎn)生至少一個第二源控制包，該第二源控制包包括以下選項信息中的至少一個用于確定所述N個源驅(qū)動IC中的每一個的輸出緩沖器的放大率的PWRC1/2選項信息、用于確定所述N個源驅(qū)動IC中的每一個的電荷共享電壓的輸出的MODE選項信息、用于確定所述源輸出使能信號的接收路徑的S0E_EN選項信息、用于確定所述極性控制信號的接收路徑的PACK—EN選項信息、用于確定所述N個源驅(qū)動IC的輸出通道的數(shù)量的CHMODE選項信息、用于向所述N個源驅(qū)動IC中的每一個給出芯片識別碼以獨立地控制所述N個源驅(qū)動IC的CID1/2選項信息、以及用于確定從所述N個源驅(qū)動IC輸出的所述正/負(fù)數(shù)據(jù)電壓的水平極性循環(huán)的H_2D0T選項信息。所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個傳輸所述第二源控制包。在所述定時控制器接收所述鎖定信號的反饋信號以及預(yù)定的測試模式使能信號中的至少一個之后，所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸所述源控制包和所述RGB數(shù)據(jù)包。該液晶顯示器還包括將所述定時控制器并行地連接到所述N個源驅(qū)動IC的控制線對。所述定時控制器通過所述控制線對向所述N個源驅(qū)動IC傳輸用于單獨識別所述N個源驅(qū)動IC的芯片識別碼、以及用于控制所述N個源驅(qū)動IC中的每一個的功能的控制數(shù)據(jù)。在另一個方面，提供了一種驅(qū)動包括定時控制器和N個源驅(qū)動集成電路(IC)的液晶顯示器的方法，其中N是等于或大于2的整數(shù)，該方法包括以下步驟從所述定時控制器中產(chǎn)生前導(dǎo)信號，在該前導(dǎo)信號中具有高邏輯電平的多個位被連續(xù)地排列，接著具有低邏輯電平的多個位被連續(xù)地排列；通過以點對點的方式將所述定時控制器連接到所述N個源驅(qū)動IC的N個數(shù)據(jù)總線對中的每一個，向所述N個源驅(qū)動IC中的每一個串行傳輸所述前導(dǎo)信號；從所述定時控制器中產(chǎn)生鎖定信號，該鎖定信號指示從所述N個源驅(qū)動IC中的每一個輸出的內(nèi)部時鐘脈沖的相位被鎖定；通過將第一源驅(qū)動IC連接到所述定時控制器并且將所述N個源驅(qū)動IC彼此級聯(lián)的鎖定檢查線，向所述N個源驅(qū)動IC的第一源驅(qū)動IC傳輸所述鎖定信號；從所述N個源驅(qū)動IC的最后一個源驅(qū)動IC中產(chǎn)生所述鎖定信號的反饋信號；通過將所述最后一個源驅(qū)動IC連接到所述定時控制器的反饋鎖定檢查線，向所述定時控制器傳輸所述鎖定信號的反饋信號；從所述定時控制器中產(chǎn)生用于控制從所述N個源驅(qū)動IC中的每一個輸出的數(shù)據(jù)電壓的至少一個源控制包；以及通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸所述源控制包。本發(fā)明的其他應(yīng)用范圍將從下文給出的詳細描述中變得明顯。然而，應(yīng)理解的是，詳細描述和具體示例盡管表示本發(fā)明的優(yōu)選實施方式，其仍僅僅是以示例給出，因為對于本領(lǐng)域技術(shù)人員來說，本發(fā)明的精神和范圍內(nèi)的各種變化和修改將從該詳細描述中變得明顯。附圖被包括在本說明書中以提供對本發(fā)明的進一步理解，并結(jié)合到本說明書中且構(gòu)成本說明書的一部分，附圖示出了本發(fā)明的實施方式，且與說明書一起用于解釋本發(fā)明的原理。附圖中圖1是示出根據(jù)本發(fā)明的實施方式的液晶顯示器的框圖；圖2示出定時控制器和源驅(qū)動集成電路(IC)之間的線；圖3和圖4是示出源驅(qū)動IC的構(gòu)造的框圖；圖5是示出選通驅(qū)動IC的構(gòu)造的框圖；圖6是分階段示出定時控制器和源驅(qū)動IC之間的信號傳輸處理的流程圖；圖7是示出時鐘分離和數(shù)據(jù)采樣單元的框圖；圖8示出能夠使源驅(qū)動IC進行調(diào)試操作的串行通信控制路徑和芯片識別碼的示例；8圖9是示出鎖相環(huán)(PLL)的框圖；圖10是示出定時控制器產(chǎn)生的階段1信號的波形圖；圖11是示出定時控制器產(chǎn)生的階段2信號的波形圖；圖12和圖13是示出定時控制器產(chǎn)生的階段3信號的波形圖；圖14示出源控制包和RGB數(shù)據(jù)包的數(shù)據(jù)映射表的示例；圖15示出虛源控制包、實源控制包、以及最后虛源控制包的數(shù)據(jù)映射表的示例；圖16示出關(guān)于實源控制包的各個位的數(shù)據(jù)描述；圖17是示出在實源控制包中由源輸出相關(guān)控制數(shù)據(jù)控制的源輸出使能信號以及由極性相關(guān)控制數(shù)據(jù)控制的極性控制信號的波形圖；圖18示出根據(jù)實源控制包的S0E_PRD確定的源輸出使能信號的脈沖寬度；圖19是示出根據(jù)實源控制包的S0E_PRD的源輸出使能信號的脈沖寬度的變化的波形圖；圖20是示出時鐘分離和數(shù)據(jù)采樣單元的輸出的波形圖；圖21A到21D是示出根據(jù)RGB數(shù)據(jù)包的比特率的變化的RGB數(shù)據(jù)包的長度轉(zhuǎn)換的截面圖；圖22和圖23是示出根據(jù)本發(fā)明的另一實施方式的階段1信號的波形圖；以及圖24示出根據(jù)本發(fā)明的實施方式的液晶顯示器用于測試模式的附加構(gòu)造。具體實施例方式下面將詳細描述本發(fā)明的實施方式，在附圖中示例出了其示例。如圖1所示，根據(jù)本發(fā)明的實施方式的液晶顯示器包括液晶顯示面板10、定時控制器TCON、多個源驅(qū)動集成電路(IC)SDIC#1到SDICft8、以及多個選通驅(qū)動ICGDIC#1到GDIC#4。液晶顯示面板10包括上玻璃基板、下玻璃基板、以及夾在上、下玻璃基板之間的液晶層。液晶顯示面板10包括以矩陣形式排列在m條數(shù)據(jù)線DL和n條選通線GL的各個交叉處的mXn個液晶單元Clc。包括數(shù)據(jù)線DL、選通線GL、薄膜晶體管(TFT)、存儲電容器Cst等的像素陣列形成在液晶顯示面板10的下玻璃基板上。由通過TFT接收數(shù)據(jù)電壓的像素電極1和接收公共電壓Vcom的公共電極2之間的電場來驅(qū)動各個液晶單元Clc。在各個TFT中，柵極連接到選通線GL，源極連接到數(shù)據(jù)線DL，漏極連接到液晶單元Clc的像素電極1。當(dāng)選通脈沖通過選通線GL提供時，TFT導(dǎo)通，由此向液晶單元Clc的像素電極1提供通過數(shù)據(jù)線DL接收的正或負(fù)模擬視頻數(shù)據(jù)電壓。黑底、濾色器、公共電極2等形成在液晶顯示面板10的上玻璃基板上。以例如扭曲向列(TN)模式和垂直對準(zhǔn)(VA)模式的垂直電驅(qū)動方式在上玻璃基板上形成公共電極2。以例如共面切換(IPS)模式和邊緣場切換(FFS)模式的水平電驅(qū)動方式在下玻璃基板上形成公共電極2和像素電極1。偏振板分別附接在液晶顯示面板10的上、下玻璃基板。用于設(shè)定預(yù)傾角的配向?qū)臃謩e形成在上、下玻璃基板上。間隔體形成在上、下玻璃基板之間以保持液晶單元Clc的單元間隙恒定。根據(jù)本發(fā)明的實施方式的液晶顯示器可通過任何液晶模式以及TN、VA、IPS、和FFS模式來實現(xiàn)。另外，根據(jù)本發(fā)明的實施方式的液晶顯示器可被實現(xiàn)為任何類型的液晶顯示器，包括背光型液晶顯示器、透射反射型液晶顯示器、以及反射型液晶顯示器。定時控制器TCON通過例如低壓差分信令(LVDS)接口和最小化傳輸差分信令(TMDS)接口的接口來接收例如垂直和水平同步信號Vsync和Hsync的外部定時信號、外部數(shù)據(jù)使能信號DE、以及點時鐘CLK，以產(chǎn)生用于控制源驅(qū)動ICSDIC#1到SDIC#8的操作定時和選通驅(qū)動ICGDIC#1到GDIC#4的操作定時的定時控制信號。定時控制信號包括用于控制選通驅(qū)動ICGDIC#1到GDIC#4的操作定時的選通定時控制信號和用于控制源驅(qū)動ICSDIC#1到SDIC#8的操作定時的源定時控制信號。定時控制器TCON以點對點的方式連接到源驅(qū)動ICSDIC#1到SDIC#8。定時控制器TCON通過多個數(shù)據(jù)總線對中的每一個向源驅(qū)動ICSDIC#1到SDIC#8中的每一個傳輸用于初始化源驅(qū)動ICSDIC#1到SDIC#8的前導(dǎo)信號、包括源定時控制信號的源控制數(shù)據(jù)、時鐘、RGB數(shù)字視頻數(shù)據(jù)等。選通定時控制信號包括選通起始脈沖GSP、選通移位時鐘GSC、選通輸出使能信號G0E等。選通起始脈沖GSP施加到第一選通驅(qū)動ICGDICftl以由此指示掃描操作的掃描起始時間，使得第一選通驅(qū)動ICGDIC#1產(chǎn)生第一選通脈沖。選通移位時鐘GSC是用于移位選通起始脈沖GSP的時鐘。選通驅(qū)動ICGDIC#1到GDIC#4中的每一個的移位寄存器在選通移位時鐘GSC的上升沿移位選通起始脈沖GSP。第二到第四選通驅(qū)動ICGDIC#2到GDIC#4接收第一選通驅(qū)動ICGDICftl的進位信號作為選通起始脈沖以開始操作。選通輸出使能信號GOE控制選通驅(qū)動ICGDIC#1到GDIC#4的輸出定時。選通驅(qū)動ICGDIC#1到GDIC#4在選通輸出使能信號GOE的低邏輯電平狀態(tài)下，即從緊鄰當(dāng)前脈沖的下降沿之后到緊鄰下一脈沖的上升沿之前的時段內(nèi)，輸出選通脈沖。選通輸出使能信號GOE的1個循環(huán)是約1個水平周期。在前導(dǎo)信號的傳輸時間和RGB數(shù)字視頻數(shù)據(jù)的傳輸時間之間的預(yù)定時間間隔，源定時控制信號通過數(shù)據(jù)總線對被傳輸?shù)皆打?qū)動ICSDIC#1到SDIC#8。源定時控制信號包括極性相關(guān)控制數(shù)據(jù)、源輸出相關(guān)控制數(shù)據(jù)等。極性相關(guān)控制數(shù)據(jù)包括用于控制源驅(qū)動ICSDIC#1到SDIC#8內(nèi)產(chǎn)生的脈沖形式的極性控制信號POL的控制信息。響應(yīng)于極性控制信號POL，源驅(qū)動ICSDIC#1到SDIC#8中的每一個的數(shù)模轉(zhuǎn)換器(DAC)將RGB數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換為正或負(fù)的模擬視頻數(shù)據(jù)電壓。源輸出相關(guān)控制數(shù)據(jù)包括用于控制源驅(qū)動ICSDIC#1到SDIC#8內(nèi)產(chǎn)生的脈沖形式的源輸出使能信號SOE的控制信息。源輸出使能信號SOE控制來自源驅(qū)動ICSDIC#1到SDIC#8的正/負(fù)模擬視頻數(shù)據(jù)電壓的輸出定時。響應(yīng)于選通定時控制信號，選通驅(qū)動ICGDICftl到GDICft4中的每一個向選通線GL順序地提供選通脈沖。源驅(qū)動ICSDIC#1到SDIC#8中的每一個根據(jù)通過數(shù)據(jù)總線對從定時控制器TCON傳輸?shù)那皩?dǎo)信號，來鎖定從嵌入在源驅(qū)動ICSDIC#1到SDIC#8內(nèi)的時鐘分離和數(shù)據(jù)采樣單元輸出的內(nèi)部時鐘脈沖的頻率和相位。接著，源驅(qū)動ICSDIC#1到SDICft8中的每一個從通過數(shù)據(jù)總線對作為數(shù)字比特流輸入的源控制包中恢復(fù)時鐘以產(chǎn)生串行時鐘。隨后，源驅(qū)動ICSDICftl到SDICft8中的每一個對極性相關(guān)控制數(shù)據(jù)和源輸出相關(guān)控制數(shù)據(jù)采樣。源驅(qū)動ICSDIC#1到SDIC#8中的每一個利用極性相關(guān)控制數(shù)據(jù)和源輸出相關(guān)控制數(shù)據(jù)輸出極10性控制信號POL和源輸出使能信號SOE。在源驅(qū)動ICSDIC#1到SDIC#8中的每一個從通過數(shù)據(jù)總線對作為數(shù)字比特流輸入的源控制包中恢復(fù)時鐘以恢復(fù)極性控制信號POL和源輸出使能信號SOE之后，源驅(qū)動ICSDIC#1到SDIC#8中的每一個從通過數(shù)據(jù)總線對作為數(shù)字比特流輸入的RGB數(shù)據(jù)包中恢復(fù)時鐘以產(chǎn)生用于數(shù)據(jù)采樣的串行時鐘。另外，源驅(qū)動ICSDICftl到SDICft8中的每一個根據(jù)串行時鐘對串行輸入的RGB數(shù)字視頻數(shù)據(jù)采樣。源驅(qū)動ICSDIC#1到SDIC#8中的每一個對順序采樣的RGB數(shù)字視頻數(shù)據(jù)進行反序列化以輸出RGB并行數(shù)據(jù)。接著，響應(yīng)于極性控制信號POL，源驅(qū)動ICSDIC#1到SDIC#8中的每一個將RGB并行數(shù)據(jù)轉(zhuǎn)換為正/負(fù)模擬視頻數(shù)據(jù)電壓，以響應(yīng)于源輸出使能信號SOE向數(shù)據(jù)線DL提供正/負(fù)模擬視頻數(shù)據(jù)電壓。圖2示出定時控制器TCON和源驅(qū)動ICSDIC#1到SDIC#8之間的線。如圖2所示，多個數(shù)據(jù)總線對DATA&CLK、第一和第二控制線對SCL/SDA1和SCL/SDA2、鎖定檢查線LCS1和LCS2等形成在定時控制器TCON和源驅(qū)動ICSDIC#1到SDIC#8之間。定時控制器TCON通過數(shù)據(jù)總線對DATA&CLK中的每一個向源驅(qū)動ICSDIC#1到SDIC#8中的每一個順序地傳輸前導(dǎo)信號、源控制包、以及RGB數(shù)據(jù)包。源控制包是包括時鐘位、極性相關(guān)控制數(shù)據(jù)位、源輸出相關(guān)控制數(shù)據(jù)位等的比特流。RGB數(shù)據(jù)包是包括時鐘位、內(nèi)部數(shù)據(jù)使能時鐘位、RGB數(shù)據(jù)位等的比特流。數(shù)據(jù)總線對DATA&CLK中的每一個將定時控制器TCON串聯(lián)連接到源驅(qū)動ICSDIC#1到SDIC#8中的每一個。即，定時控制器TCON以點對點的方式連接到源驅(qū)動ICSDIC#1到SDIC#8。源驅(qū)動ICSDIC#1到SDIC#8中的每一個恢復(fù)通過數(shù)據(jù)總線對DATA&CLK輸入的時鐘。因此，在相鄰的源驅(qū)動ICSDIC#1到SDIC#8之間不需要用于傳輸時鐘進位和RGB視頻數(shù)據(jù)的線。定時控制器TCON通過控制線對SCL/SDA1和SCL/SDA2向源驅(qū)動ICSDIC#1到SDIC#8中的每一個傳輸源驅(qū)動ICSDIC#1到SDIC#8中的每一個的芯片識別碼CID、以及用于控制源驅(qū)動ICSDIC#1到SDICft8中的每一個的功能的芯片單獨控制數(shù)據(jù)。控制線對SCL/SDA1和SCL/SDA2共同連接在定時控制器TCON和源驅(qū)動ICSDIC#1到SDIC#8之間。更具體地，如圖8所示，如果源驅(qū)動ICSDIC#1到SDIC#8被劃分為2組，并且2組分別被連接到印刷電路版(PCB)PCB1和PCB2，則位于左側(cè)的第一對控制線SCL/SDA1將定時控制器TCON并行地連接到第一到第四源驅(qū)動ICSDIC#1到SDICft4，位于右側(cè)的第二對控制線SCL/SDA2將定時控制器TCON并行地連接到第五到第八源驅(qū)動ICSDIC#5到SDIC#8。定時控制器TCON通過鎖定檢查線LCS1向第一源驅(qū)動ICSDIC#1提供鎖定信號LOCK，其確認(rèn)從源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元輸出的內(nèi)部時鐘脈沖的相位和頻率是否被穩(wěn)定地鎖定。源驅(qū)動ICSDIC#1到SDICft8通過鎖定檢查線LCS1彼此級聯(lián)。如果從第一源驅(qū)動ICSDIC#1輸出的內(nèi)部時鐘脈沖的頻率和相位被鎖定，則第一源驅(qū)動ICSDICftl向第二源驅(qū)動ICSDICft2傳輸高邏輯電平的鎖定信號L0CK。接著，在從第二源驅(qū)動ICSDICft2輸出的內(nèi)部時鐘脈沖的頻率和相位被鎖定之后，第二源驅(qū)動ICSDIC#2向第三源驅(qū)動ICSDIC#3傳輸高邏輯電平的鎖定信號L0CK。上述鎖定操作順序地進行，最終，在從最后一個源驅(qū)動ICSDICft8輸出的內(nèi)部時鐘脈沖的頻率和相位被鎖定之后，最后一個源驅(qū)動ICSDIC#8通過反饋鎖定檢查線LCS2向定時控制器TCON反饋輸入(feadback-input)高邏輯電平的鎖定信號L0CK。僅僅在定時控制器TCON接收鎖定信號11LOCK的反饋信號之后，定時控制器TCON向源驅(qū)動ICSDIC#1到SDIC#8傳輸RGB數(shù)據(jù)包。圖3是使出源驅(qū)動ICSDIC#1到SDIC#8的構(gòu)造的框圖。如圖3所示，源驅(qū)動ICSDIC#1到SDIC#8中的每一個向k條數(shù)據(jù)線Dl到Dk提供正/負(fù)模擬視頻數(shù)據(jù)電壓(其中k是小于m的正整數(shù))。源驅(qū)動ICSDIC#1到SDIC#8中的每一個包括時鐘分離和數(shù)據(jù)采樣單元21、數(shù)模轉(zhuǎn)換器(DAC)22、輸出電路23等。在階段1，時鐘分離和數(shù)據(jù)采樣單元21根據(jù)通過數(shù)據(jù)總線對DATA&CLK在低頻率下輸入的前導(dǎo)信號來鎖定內(nèi)部時鐘脈沖的相位和頻率。隨后，在階段2，時鐘分離和數(shù)據(jù)采樣單元21從通過數(shù)據(jù)總線對DATA&CLK作為比特流輸入的源控制包中恢復(fù)基準(zhǔn)時鐘，并從該基準(zhǔn)時鐘中分離極性相關(guān)控制數(shù)據(jù)，以由此基于極性相關(guān)控制數(shù)據(jù)來恢復(fù)極性控制信號POL。另外，時鐘分離和數(shù)據(jù)采樣單元21從源控制包中分離源輸出相關(guān)控制數(shù)據(jù)，以基于源輸出相關(guān)控制數(shù)據(jù)來恢復(fù)源輸出使能信號SOE。隨后，在階段3，時鐘分離和數(shù)據(jù)采樣單元21從通過數(shù)據(jù)總線對DATA&CLK輸入的RGB數(shù)據(jù)包中分離時鐘，以恢復(fù)基準(zhǔn)時鐘。另外，時鐘分離和數(shù)據(jù)采樣單元21根據(jù)基準(zhǔn)時鐘產(chǎn)生用于對RGB數(shù)字視頻數(shù)據(jù)位中的每一個采樣的串行時鐘信號。為此，時鐘分離和數(shù)據(jù)采樣單元21包括能夠輸出具有穩(wěn)定相位和穩(wěn)定頻率的內(nèi)部時鐘脈沖的鎖相電路。鎖相電路的示例包括鎖相環(huán)(PLL)和延遲鎖相環(huán)(DLL)。在本實施方式中，將描述使用PLL電路作為鎖相電路的示例。在本實施方式中，時鐘分離和數(shù)據(jù)采樣單元21可包括DLL以及PLL。圖7到圖9示出利用PLL實現(xiàn)時鐘分離和數(shù)據(jù)采樣單元21的示例。然而，時鐘分離和數(shù)據(jù)采樣單元21可利用DLL實現(xiàn)。時鐘分離和數(shù)據(jù)采樣單元21根據(jù)串行時鐘對通過數(shù)據(jù)總線對DATA&CLK串行輸入的RGB數(shù)據(jù)位中的每一個進行采樣并鎖存，接著同時輸出鎖存的RGB數(shù)據(jù)。S卩，時鐘分離和數(shù)據(jù)采樣單元21將串行數(shù)據(jù)轉(zhuǎn)換為RGB并行數(shù)據(jù)。響應(yīng)于極性控制信號POL，DAC22將來自時鐘分離和數(shù)據(jù)采樣單元21的RGB數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換為正伽瑪補償電壓GH或負(fù)伽瑪補償電壓GL，接著將正伽瑪補償電壓GH或負(fù)伽瑪補償電壓GL轉(zhuǎn)換為正或負(fù)模擬視頻數(shù)據(jù)電壓。針對上述操作，如圖4所示，DAC22包括接收正伽瑪補償電壓GH的P解碼器(PDEC)41、接收負(fù)伽瑪補償電壓GL的N解碼器(NDEC)42、以及響應(yīng)于極性控制信號POL來選擇P解碼器41的輸出和N解碼器42的輸出的復(fù)用器43。P解碼器41對從時鐘分離和數(shù)據(jù)采樣單元21輸入的RGB數(shù)字視頻數(shù)據(jù)進行解碼，以輸出對應(yīng)于RGB數(shù)字視頻數(shù)據(jù)的灰度的正伽瑪補償電壓GH。N解碼器42對從時鐘分離和數(shù)據(jù)采樣單元21輸入的RGB數(shù)字視頻數(shù)據(jù)進行解碼，以輸出對應(yīng)于RGB數(shù)字視頻數(shù)據(jù)的灰度的負(fù)伽瑪補償電壓GL。響應(yīng)于極性控制信號POL，復(fù)用器43交替地選擇正伽瑪補償電壓GH和負(fù)伽瑪補償電壓GL，并且輸出正或負(fù)模擬視頻數(shù)據(jù)電壓作為所選擇的正或負(fù)伽瑪補償電壓GH或GL。輸出電路23在源輸出使能信號SOE的高邏輯電平周期中通過輸出緩沖器向數(shù)據(jù)線Dl到Dk提供電荷共享電壓或公共電壓Vcom。輸出電路23在源輸出使能信號SOE的低邏輯電平周期中通過輸出緩沖器向數(shù)據(jù)線D1到Dk提供正/負(fù)模擬視頻數(shù)據(jù)電壓。當(dāng)接收正模擬視頻數(shù)據(jù)電壓的數(shù)據(jù)線和接收負(fù)模擬視頻數(shù)據(jù)電壓的數(shù)據(jù)線被短路時，產(chǎn)生電荷共享電壓。電荷共享電壓具有正模擬視頻數(shù)據(jù)電壓和負(fù)模擬視頻數(shù)據(jù)電壓之間的平均電壓電平。圖5是示出選通驅(qū)動ICGDIC#1到GDIC#4的構(gòu)造的框圖。如圖5所示，選通驅(qū)動ICGDIC#1到GDIC#4中的每一個包括移位寄存器50、電平轉(zhuǎn)換器52、連接在移位寄存器50和電平轉(zhuǎn)換器52之間的多個與門51、以及用于反轉(zhuǎn)選通輸出使能信號GOE的反相器53。移位寄存器50包括多個級聯(lián)的D觸發(fā)器(flip-flop)，并且響應(yīng)于選通移位時鐘GSC使用級聯(lián)的D觸發(fā)器來順序地移位選通起始脈沖GSP。各個與門51對移位寄存器50的輸出信號和選通輸出使能信號GOE的反轉(zhuǎn)信號進行與操作，以獲得輸出。反相器53反轉(zhuǎn)選通輸出使能信號G0E，并向與門51提供選通輸出使能信號GOE的反轉(zhuǎn)信號。因此，當(dāng)選通輸出使能信號GOE處于低邏輯電平狀態(tài)時，選通驅(qū)動ICGDIC#1到GDIC#4中的每一個輸出選通脈沖。電平轉(zhuǎn)換器52將與門51的輸出電壓的擺動寬度轉(zhuǎn)換到適用于驅(qū)動液晶顯示面板10的像素陣列中的TFT的擺動寬度。電平轉(zhuǎn)換器52的輸出信號被順序地提供到選通線Gl到Gk。移位寄存器50與像素陣列的TFT—起可直接形成在液晶顯示面板10的玻璃基板上。在此情況下，電平轉(zhuǎn)換器52可不在液晶顯示面板10的玻璃基板上形成，而是與定時控制器TCON、伽瑪電壓生成電路等一起形成在控制板或源PCB上。圖6是分階段示出定時控制器和源驅(qū)動ICSDIC#1到SDIC#8之間的信號傳輸處理的流程圖。如圖6所示，在步驟SI和S2，如果電源被施加到液晶顯示器，則定時控制器TCON通過數(shù)據(jù)總線對DATA&CLK中的每一個向源驅(qū)動ICSDIC#1到SDIC#8中的每一個提供階段1信號。階段1信號包括向第一源驅(qū)動ICSDICftl提供的低頻率的前導(dǎo)信號以及鎖定信號。在步驟S3到S5，第一源驅(qū)動ICSDIC#1的時鐘分離和數(shù)據(jù)采樣單元21將前導(dǎo)信號恢復(fù)為PLL基準(zhǔn)時鐘，并且當(dāng)PLL基準(zhǔn)時鐘的相位和從第一源驅(qū)動ICSDIC#1的PLL輸出的內(nèi)部時鐘脈沖的相位被鎖定時，向第二源驅(qū)動ICSDICft2傳輸高邏輯電平的鎖定信號。隨后，在步驟S6和S7，當(dāng)從第二到第八源驅(qū)動ICSDIC#2到SDIC#8的時鐘分離和數(shù)據(jù)采樣單元21輸出的內(nèi)部時鐘脈沖被順序地穩(wěn)定地鎖定時，第八源驅(qū)動ICSDIC#8向定時控制器TCON反饋輸入高邏輯電平的鎖定信號。如果定時控制器TCON從第八源驅(qū)動ICSDICft8接收高邏輯電平的鎖定信號，則定時控制器TCON決定從全部源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21輸出的內(nèi)部時鐘脈沖的相位和頻率被穩(wěn)定地鎖定。因而，在步驟S8，定時控制器TCON以點對點的方式通過數(shù)據(jù)總線對DATA&CLK向源驅(qū)動ICSDIC#1到SDIC#8提供階段2信號。階段2信號包括多個源控制包，所述多個源控制包包括極性相關(guān)控制數(shù)據(jù)位和源輸出相關(guān)控制數(shù)據(jù)位。在階段2信號之后，在步驟S10，定時控制器TC0N以點對點的方式向源驅(qū)動ICSDIC#1到SDIC#8提供階段3信號。階段3信號包括多個RGB數(shù)據(jù)包，其在1個水平周期中充入到液晶顯示面板10的1條線上的液晶單元。在階段2信號或階段3信號的輸出傳輸處理中，源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21的PLL輸出可被解鎖。S卩，從時鐘分離和數(shù)據(jù)采樣單元21的PLL輸出的內(nèi)部時鐘脈沖的相位和頻率可被解鎖。更具體地，在步驟S9和SI1，當(dāng)定時控制器TC0N接收在低邏輯電平反轉(zhuǎn)的鎖定信號的反饋信號時，定時控制器TCON決定從時鐘分離和數(shù)據(jù)采樣單元21的PLL輸出的內(nèi)部時鐘脈沖被解鎖。因而，定時控制器TCON向源驅(qū)動ICSDIC#1到SD腦傳輸階段1信號。隨后，在從源驅(qū)動ICSDIC#1到SD腦中的每一個的PLL輸出的內(nèi)部時鐘脈沖的相位和頻率被鎖定之后，定時控制器TCON再次開始進行階段2信號和階段3信號的輸出傳輸處理。圖7是示出源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21的框圖。如圖7所示，時鐘分離和數(shù)據(jù)采樣單元21包括片內(nèi)終結(jié)器(on-dieterminator，0DT)61、模擬延遲復(fù)本(analogdelayr印lica，ADR)62、時鐘分離器63、PLL64、PLL鎖定檢測器65、可調(diào)諧模擬延遲器66、反序列化器67、數(shù)字濾波器68、相位檢測器69、鎖定檢測器70、I2C控制器71、上電復(fù)位器(POR)72、與門73、以及S0E&P0L恢復(fù)單元74。0DT61包括嵌在0DT61內(nèi)的端接電阻，以通過去除經(jīng)由數(shù)據(jù)總線對DATA&CLK接收的前導(dǎo)信號、源控制包、以及RGB數(shù)據(jù)包中混合的噪聲來提高信號完整性。另外，0DT61包括嵌在0DT61內(nèi)的接收緩沖器和均衡器，以放大輸入的差分信號并將放大的差分信號轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)。ADR62將從0DT61接收的RGB數(shù)據(jù)和時鐘延遲可調(diào)諧模擬延遲器66的延遲值，以使得時鐘路徑的延遲值能夠等于數(shù)據(jù)路徑的延遲值。時鐘分離器63從被0DT61恢復(fù)的源控制包和RGB數(shù)字?jǐn)?shù)據(jù)包中分離時鐘位，以將該時鐘位恢復(fù)為PLL64的基準(zhǔn)時鐘。時鐘位包括時鐘位、虛時鐘位、內(nèi)部數(shù)據(jù)使能時鐘位等。PLL64產(chǎn)生用于對源控制包的位和RGB數(shù)據(jù)包的位采樣的時鐘。如果RGB數(shù)據(jù)包包括10位RGB數(shù)據(jù)，并且4位時鐘被指定在10位RGB數(shù)據(jù)之間，則在每1個RGB數(shù)據(jù)包，PLL64產(chǎn)生34個內(nèi)部時鐘脈沖。PLL鎖定檢測器65按照預(yù)定的數(shù)據(jù)速率檢查從PLL64輸出的內(nèi)部時鐘脈沖中的每一個的相位和頻率，以檢測內(nèi)部時鐘脈沖是否被鎖定。可調(diào)諧模擬延遲器66補償從0DT61接收的RGB數(shù)據(jù)與經(jīng)由相位檢測器69和數(shù)字濾波器68反饋輸入的恢復(fù)的時鐘之間的微小的相位差，使得數(shù)據(jù)能夠在時鐘的中心被采樣。反序列化器67包括嵌入在反序列化器67內(nèi)的多個觸發(fā)器，以響應(yīng)于從PLL64串行輸出的內(nèi)部串行時鐘來采樣和鎖存串行輸入的RGB數(shù)字視頻數(shù)據(jù)的位。接著，反序列化器67同時輸出鎖存的RGB數(shù)字視頻，以由此輸出RGB并行數(shù)據(jù)。數(shù)字濾波器68和相位檢測器69接收采樣的RGB數(shù)字視頻數(shù)據(jù)，并確定可調(diào)諧模擬延遲器66的延遲值。鎖定檢測器70比較被反序列化器67恢復(fù)的RGB并行數(shù)據(jù)和PLL鎖定檢測器65的輸出PLL_L0CK，以檢查RGB并行數(shù)據(jù)的數(shù)據(jù)使能時鐘的誤差量。如果誤差量等于或大于預(yù)定值，則物理接口(PHY)電路通過解鎖從PLL64輸出的內(nèi)部時鐘脈沖而再次完全地操作。當(dāng)從PLL64輸出的內(nèi)部時鐘脈沖被解鎖時，鎖定檢測器70產(chǎn)生低邏輯電平的輸出。在另一方面，當(dāng)從PLL64輸出的內(nèi)部時鐘脈沖被鎖定時，鎖定檢測器70產(chǎn)生高邏輯電平的輸出。與門73對從定時控制器TC0N接收的鎖定信號"LockIn"或在前一階段由源驅(qū)動ICSDIC#1到SDIC#7傳輸?shù)逆i定信號"LockIn"與鎖定檢測器70的輸出進行與操作。接著，當(dāng)鎖定信號"LockIn"和鎖定檢測器70的輸出處于高邏輯電平狀態(tài)時，與門73輸出高邏輯電平的鎖定信號"LockOut"。在下一階段，高邏輯電平的鎖定信號"LockOut"被傳輸?shù)皆打?qū)動ICSDIC#2到SDICft8，最后一個源驅(qū)動ICSDIC#8向定時控制器TCON輸入鎖定信號"LockOut"。P0R72根據(jù)先前設(shè)定的電源序列(powersequence)產(chǎn)生用于初始化時鐘分離和數(shù)據(jù)采樣單元21的復(fù)位信號RESETB，并且產(chǎn)生約50MHz的時鐘，以向包括上述電路的數(shù)字電路提供時鐘。I2C控制器71使用通過控制線對SCL/SDA作為串行數(shù)據(jù)輸入的芯片識別碼CID和芯片單獨控制數(shù)據(jù)來控制上述電路塊中的每一個的操作。如圖8所示，各具有不同的邏輯電平的芯片識別碼CID分別被給予到源驅(qū)動ICSDIC#1到SDICft8，使得源驅(qū)動ICSDIC#1到SDIC#8能夠被單獨地控制。fC控制器71可根據(jù)通過控制線對SCL/SDA的串行數(shù)據(jù)總線SDA從定時控制器TCON輸入的芯片單獨控制數(shù)據(jù)，來執(zhí)行PLL功率下降、ODT61的緩沖器功率下降、0DT61的EQ開/關(guān)操作、PLL64的電荷泵電流的控制、PLL64的VCO范圍手動選擇的控制、通過I2C通信的PLL鎖定信號推動、模擬延遲控制值的調(diào)整、鎖定檢測器70的禁止、數(shù)字濾波器68的系數(shù)的改變、數(shù)字濾波器68的系數(shù)的改變函數(shù)(changefunction)、通過I2C的物理接口(PHY)_RESETB信號推動、用當(dāng)前源驅(qū)動ICSDIC#1到SDIC#8的復(fù)位信號替換先前源驅(qū)動ICSDIC#1到SDIC#7的鎖定信號的操作、輸入圖像的垂直分辨率的設(shè)定、用于分析物理接口(PHY)_RESETB信號的產(chǎn)生原因的關(guān)于數(shù)據(jù)使能時鐘轉(zhuǎn)換的例示的存儲等。響應(yīng)于從PLL64輸出的內(nèi)部時鐘脈沖，S0E&P0L恢復(fù)單元74對來自O(shè)DT61的源控制包的極性相關(guān)控制數(shù)據(jù)采樣，以產(chǎn)生高邏輯電平(或低邏輯電平)的極性控制信號P0L。接著，S0E&P0L恢復(fù)單元74每i個水平周期(其中"i"是自然數(shù))反轉(zhuǎn)極性控制信號POL的邏輯電平。響應(yīng)于從PLL64輸出的內(nèi)部時鐘脈沖，S0E&P0L恢復(fù)單元74對來自O(shè)DT61的源控制包的源輸出相關(guān)控制數(shù)據(jù)采樣，以基于源輸出相關(guān)控制數(shù)據(jù)產(chǎn)生確定源驅(qū)動ICSDIC#1到SDIC#8的輸出定時的源輸出使能信號S0E。S0E&P0L恢復(fù)單元74從源輸出相關(guān)控制數(shù)據(jù)中檢測關(guān)于脈沖寬度的信息，并對由PLL64恢復(fù)的基準(zhǔn)時鐘REF(SCLK)進行計數(shù)，以由此確定源輸出使能信號SOE的脈沖寬度。圖9是示出PLL64的框圖。如圖9所示，PLL64包括相位比較器92、電荷泵93、環(huán)路濾波器94、脈沖-電壓轉(zhuǎn)換器95、壓控振蕩器(VC0)96、以及數(shù)字控制器97。相位比較器92將從時鐘分離器63接收的基準(zhǔn)時鐘REF_clk的相位和從時鐘分離器復(fù)本91(CSR)接收的反饋邊緣時鐘FB—clk的相位進行比較。作為比較結(jié)果，相位比較器92具有與基準(zhǔn)時鐘REF_clk和反饋邊緣時鐘FB_clk之間的相位差相對應(yīng)的脈沖寬度。當(dāng)基準(zhǔn)時鐘REF_clk的相位超前于反饋邊緣時鐘FB_clk的相位時，相位比較器92輸出正脈沖。在另一方面，當(dāng)基準(zhǔn)時鐘REF_clk的相位落后于反饋邊緣時鐘FB_clk的相位時，相位比較器92輸出負(fù)脈沖。電荷泵93根據(jù)相位比較器92的輸出脈沖的寬度和極性來控制向環(huán)路濾波器94提供的電荷量。環(huán)路濾波器94根據(jù)由電荷泵93控制的電荷量來積累或釋放電荷，并且去除向脈沖_電壓轉(zhuǎn)換器95輸入的時鐘中的包括諧波分量的高頻噪聲。脈沖-電壓轉(zhuǎn)換器95將從環(huán)路濾波器94接收的脈沖轉(zhuǎn)換為VCO96的控制電壓，并且根據(jù)從環(huán)路濾波器94接收的脈沖的寬度和極性來控制VC096的控制電壓的電平。當(dāng)1個RGB數(shù)據(jù)包的比特流包括10位RGB數(shù)據(jù)和4個時鐘位時，VCO96每1個RGB數(shù)據(jù)包產(chǎn)生34個邊緣時鐘和34個中心時鐘。另外，根據(jù)來自脈沖_電壓轉(zhuǎn)換器95的控制電壓以及根據(jù)來自數(shù)字控制器97的控制數(shù)據(jù)，VC096控制時鐘的相位延遲量。從VC096輸出的第一邊緣時鐘EG是反饋邊緣時鐘，并被輸入到時鐘分離器復(fù)本91。反饋邊緣時鐘EG[O]具有對應(yīng)于VCO96的輸出頻率的1/34的頻率。數(shù)字控制器97從時鐘分離器63接收基準(zhǔn)時鐘REF_clk，從時鐘分離器復(fù)本91接收反饋邊緣時鐘FB_clk，并且比較基準(zhǔn)時鐘REF_clk的相位和反饋邊緣時鐘FB_clk的相位。另外，數(shù)字控制器97將作為比較結(jié)果而獲得的相位差與來自POR72的50MHz時鐘信號clk_0SC的相位進行比較。數(shù)字控制器97根據(jù)相位差的比較結(jié)果來控制VC096的輸出延遲量，以選擇VCO96的振蕩區(qū)域。圖IO是示出在階段I由定時控制器TCON產(chǎn)生的信號的波形圖。如圖10所示，在階段l，定時控制器TCON產(chǎn)生鎖定信號和低頻率的前導(dǎo)信號。在低頻率的前導(dǎo)信號中，連續(xù)地排列具有高邏輯電平的多個位，接著連續(xù)地排列具有低邏輯電平的多個位。當(dāng)1個RGB數(shù)據(jù)包的比特流包括10位的RGB數(shù)據(jù)和4個時鐘位時，前導(dǎo)信號的頻率對應(yīng)于從時鐘分離和數(shù)據(jù)采樣單元21的PLL64輸出的內(nèi)部時鐘脈沖的頻率的1/34。與高邏輯電平的前導(dǎo)信號的位同步，時鐘分離和數(shù)據(jù)采樣單元21的時鐘分離器63將基準(zhǔn)時鐘REF_clk轉(zhuǎn)換到高邏輯電平，與低邏輯電平的前導(dǎo)信號的位同步，將基準(zhǔn)時鐘REF_clk轉(zhuǎn)換到低邏輯電平。源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21重復(fù)地進行將根據(jù)前導(dǎo)信號而產(chǎn)生的基準(zhǔn)時鐘REF_clk的相位和反饋邊緣時鐘FB_clk的相位進行比較并鎖定內(nèi)部時鐘脈沖的操作。如果內(nèi)部時鐘脈沖被穩(wěn)定地鎖定，則在下一階段，時鐘信號被傳輸?shù)皆打?qū)動ICSDIC#1到SDIC#8。在液晶顯示器的初始加電階段，定時控制器TCON從最后一個源驅(qū)動ICSDICft8接收鎖定信號，以確認(rèn)從時鐘分離和數(shù)據(jù)采樣單元21串行輸出的內(nèi)部時鐘脈沖的相位和頻率被鎖定。接著，在垂直同步信號Vsync的消隱周期，定時控制器TCON輸出階段2信號。如果在液晶顯示器上顯示視頻數(shù)據(jù)的期間時鐘分離和數(shù)據(jù)采樣單元21的內(nèi)部時鐘脈沖被解鎖，則定時控制器TCON從最后一個源驅(qū)動ICSDIC#8接收鎖定信號，以確認(rèn)從時鐘分離和數(shù)據(jù)采樣單元21串行輸出的內(nèi)部時鐘脈沖的相位和頻率被鎖定。接著，在垂直同步信號Vsync和水平同步信號Hsync的第一消隱周期，定時控制器TCON輸出階段2信號。圖11是示出在階段2由定時控制器TCON產(chǎn)生的信號的波形圖。如圖11所示，在階段2，定時控制器TCON在水平同步信號Hsync的1個循環(huán)(即l個水平周期)中不存在數(shù)據(jù)的消隱周期，通過數(shù)據(jù)總線對DATA&CLK向源驅(qū)動ICSDIC#1到SDIC#8中的每一個按順序連續(xù)地傳輸多個前虛源控制包Cf、至少一個實源控制包Cr、多個后虛源控制包Cb和Cl。在實源控制包Cr之前，多個前虛源控制包Cf被連續(xù)地傳輸?shù)皆打?qū)動ICSDICftl到SDIC#8，使得時鐘分離和數(shù)據(jù)采樣單元21穩(wěn)定地接收實源控制包Cr。實源控制包Cr包括用于控制源驅(qū)動ICSDIC#1到SDIC#8的極性反轉(zhuǎn)操作和數(shù)據(jù)輸出的極性相關(guān)控制數(shù)據(jù)位和源輸出相關(guān)控制數(shù)據(jù)位。實源控制包Cr之后的多個后虛源控制包Cb和Cl被連續(xù)地傳輸?shù)皆打?qū)動ICSDIC#1到SDICft8，使得時鐘分離和數(shù)據(jù)采樣單元21進行實源控制包Cr的接收確認(rèn)操作，并且穩(wěn)定地接收階段3信號。指示階段3信號在后虛源控制包Cb和Cl的最后一個虛源控制包Cl之后被傳輸?shù)奈恢当恢付ǖ阶詈笠粋€虛源控制包Cl。如圖15的數(shù)據(jù)映射表所示，前虛源控制包Cf、實源控制包Cr、后虛源控制包Cb和Cl可通過預(yù)定的位值而彼此區(qū)分。因此，時鐘分離和數(shù)據(jù)采樣單元21的S0E&P0L恢復(fù)單元74通過預(yù)定的位值將源控制包Cf、Cr、Cb、以及Cl彼此區(qū)分。因而，S0E&P0L恢復(fù)單元74可區(qū)別實源控制包Cr的極性相關(guān)控制數(shù)據(jù)和源輸出相關(guān)控制數(shù)據(jù)。源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21從源控制包Cf、Cr、Cb、以及Cl中分離時鐘以恢復(fù)基準(zhǔn)時鐘，并且比較基準(zhǔn)時鐘的相位和高頻率的內(nèi)部時鐘脈沖的相位以串行輸出用于對極性相關(guān)控制數(shù)據(jù)位和源輸出相關(guān)控制數(shù)據(jù)位采樣的內(nèi)部時鐘脈沖。另外，時鐘分離和數(shù)據(jù)采樣單元21根據(jù)被采樣的極性相關(guān)控制數(shù)據(jù)產(chǎn)生極性控制信號POL，并且根據(jù)被采樣的源輸出相關(guān)控制數(shù)據(jù)產(chǎn)生源輸出使能信號S0E。如圖ll所示，在l個水平周期中，在多個源控制包Cf、Cr、Cb、以及Cl之后，RGB數(shù)據(jù)包被傳輸，接著在RGB數(shù)據(jù)包之后，多個源控制包可被額外地傳輸。在RGB數(shù)據(jù)包之后額外地傳輸?shù)脑纯刂瓢砂ㄖ辽僖粋€實源控制包和多個虛源控制包，實源控制包可影響下一水平周期的RGB數(shù)據(jù)包。圖12和圖13是示出在階段3由定時控制器TCON產(chǎn)生的信號的波形圖。如圖12和圖13所示，在階段2信號之后，在1個水平周期中，定時控制器TC0N通過數(shù)據(jù)總線對DATA&CLK向源驅(qū)動ICSDIC#1到SDIC#8中的每一個傳輸階段3信號(即，要在液晶顯示器的1條線上顯示的多個RGB數(shù)據(jù)包)。更具體地，時鐘分離和數(shù)據(jù)采樣單元21從RGB數(shù)據(jù)包中分離時鐘CLK和內(nèi)部數(shù)據(jù)使能信號DE以恢復(fù)基準(zhǔn)時鐘。接著，時鐘分離和數(shù)據(jù)采樣單元21比較基準(zhǔn)時鐘的相位和高頻率的內(nèi)部時鐘脈沖的相位以串行輸出用于對RGB數(shù)字視頻數(shù)據(jù)的各個位采樣的內(nèi)部時鐘脈沖。如果1個RGB數(shù)據(jù)包的比特流包括10位的RGB數(shù)據(jù)和4個時鐘位，則低邏輯電平的虛時鐘DUM的位、高邏輯電平的時鐘CLK的位、位Rl到R10、位Gl到G5、低邏輯電平的虛數(shù)據(jù)使能時鐘DEDUM的位、高邏輯電平的內(nèi)部數(shù)據(jù)使能時鐘DE的位、位G6到GIO、以及位Bl到B10按照順序被連續(xù)地指定給1個RGB數(shù)據(jù)包。時鐘分離和數(shù)據(jù)采樣單元21檢測時鐘CLK和內(nèi)部數(shù)據(jù)使能時鐘DE，由此可決定在時鐘CLK和內(nèi)部數(shù)據(jù)使能時鐘DE之后串行輸入的數(shù)據(jù)作為RGB數(shù)字視頻數(shù)據(jù)。另外，時鐘分離和數(shù)據(jù)采樣單元21根據(jù)采樣時鐘對RGB數(shù)字視頻數(shù)據(jù)采樣。為了指示其中不包括RGB數(shù)字視頻數(shù)據(jù)的狀態(tài)，時鐘分離和數(shù)據(jù)采樣單元21將階段1信號和階段2信號中的每一個中的虛數(shù)據(jù)使能時鐘DEDUM和數(shù)據(jù)使能數(shù)據(jù)DE的位值設(shè)定為與階段3信號中的虛數(shù)據(jù)使能時鐘DEDUM和數(shù)據(jù)使能時鐘DE的位值不同的位值。時鐘分離和數(shù)據(jù)采樣單元21的時鐘分離器63產(chǎn)生基準(zhǔn)時鐘REF—clk，其上升沿與時鐘CLK和內(nèi)部數(shù)據(jù)使能時鐘DE同步。因為響應(yīng)于內(nèi)部數(shù)據(jù)使能時鐘DE，基準(zhǔn)時鐘REF_elk被再次轉(zhuǎn)換，所以階段3的基準(zhǔn)時鐘REF_clk的頻率可以是階段1和階段2中恢復(fù)的基準(zhǔn)時鐘REF—clk的頻率的2倍。如上所述，如果時鐘分離和數(shù)據(jù)采樣單元21的基準(zhǔn)時鐘REF_clk的頻率增加，則因為PLL64的VCO內(nèi)的級數(shù)可減少，PLL64的輸出可被進一步穩(wěn)定。更具體地，如果響應(yīng)于內(nèi)部數(shù)據(jù)使能信號DE，PLL64的基準(zhǔn)時鐘REF_clk在RGB數(shù)據(jù)包的中間轉(zhuǎn)變以將PLL64的基準(zhǔn)時鐘REF_clk的頻率增加2倍，則PLL64的VCO內(nèi)的級數(shù)可減少為1/2。如果內(nèi)部數(shù)據(jù)使能時鐘DE不使用基準(zhǔn)時鐘REF—clk作為轉(zhuǎn)變時鐘，則必需34個VCO級。在另一方面，如果內(nèi)部數(shù)據(jù)使能時鐘DE使用基準(zhǔn)時鐘REF_clk作為轉(zhuǎn)變時鐘，則必需17個VC0級。如果PLL64中的VCO級的數(shù)量增加，則從處理、電壓、以及溫度PVT的變化而引起的影響通過VCO級的數(shù)量中的增加寬度的乘積來表示。因此，因為該外部變化，PLL64的鎖定可被釋放。因而，除了時鐘CLK之外，本發(fā)明的實施方式使用內(nèi)部數(shù)據(jù)使能時鐘DE作為轉(zhuǎn)變時鐘，因此能夠增加PLL的基準(zhǔn)時鐘REF_clk的頻率。因此，能夠改善PLL64的鎖定可靠性。RGB數(shù)據(jù)包和源控制包Cf、Cr、Cb、以及Cl可通過設(shè)定彼此不同的預(yù)定位值來彼此區(qū)分。圖14示出在階段2產(chǎn)生的源控制包Cf、Cr、Cb、以及CI和在階段3產(chǎn)生的RGB數(shù)據(jù)包的數(shù)據(jù)映射表。然而，根據(jù)本發(fā)明的實施方式的數(shù)據(jù)映射表不限于圖14所示的數(shù)據(jù)映射表，而是可基于圖14所示的數(shù)據(jù)映射表進行各種修改。如圖14所示，如果R數(shù)據(jù)、G數(shù)據(jù)、以及B數(shù)據(jù)中的每一個是10位數(shù)據(jù)，則RGB數(shù)據(jù)包包括總共34位。更具體地，RGB數(shù)據(jù)包包括1位時鐘、10位R數(shù)據(jù)、5位G數(shù)據(jù)、1位虛使能時鐘DEDUM、1位數(shù)據(jù)使能時鐘DE、5位G數(shù)據(jù)[5:9]、以及10位B數(shù)據(jù)。源控制包Cf、Cr、以及Cb的數(shù)據(jù)長度(即34位)等于RGB數(shù)據(jù)包的數(shù)據(jù)長度。更具體地，源控制包Cf、Cr、以及Cb中的每一個包括1位時鐘、代替R數(shù)據(jù)和G數(shù)據(jù)的15位第一控制數(shù)據(jù)、1位虛數(shù)據(jù)使能時鐘DEDUM、1位數(shù)據(jù)使能時鐘DE、以及代替G數(shù)據(jù)[5:9]和B數(shù)據(jù)的15位第二控制數(shù)據(jù)。RGB數(shù)據(jù)包和源控制包Cf、Cr、以及Cb可通過彼此不同地設(shè)定虛數(shù)據(jù)使能時鐘DEDUM的位值和數(shù)據(jù)使能時鐘DE的位值來彼此區(qū)分。虛源控制包Cf、Cb、以及Cl和實源控制包Cr可通過由圖14的第一控制數(shù)據(jù)和第二控制數(shù)據(jù)確定的預(yù)定的位來彼此區(qū)分。圖15示出了源控制包的數(shù)據(jù)映射表的示例。然而，根據(jù)本發(fā)明的實施方式的數(shù)據(jù)映射表不限于圖15所示的數(shù)據(jù)映射表，而是可基于圖15所示的數(shù)據(jù)映射表進行各種修改。圖15示出了源控制包Cf、Cr、Cb、以及Cl的數(shù)據(jù)映射表。如圖15所示，在虛源控制包Cf、Cb、以及Cl中，高邏輯電平H、低邏輯電平L、低邏輯電平L、低邏輯電平L被分別指定到4個位CO到C3。在另一方面，在實源控制包Cr中，高邏輯電平H、高邏輯電平H、高邏輯電平H、低邏輯電平L被分別指定到到4個位CO到C3。因此，虛源控制包Cf、Cb、以及Cl和實源控制包Cr可通過C1和C2的位值來區(qū)分。指示RGB數(shù)據(jù)包的傳輸?shù)淖詈笠粋€虛源控制包Cl可通過C16和C17這2個位從虛源控制包Cf和Cb中區(qū)分。圖16示出關(guān)于實源控制包Cr的各個位的數(shù)據(jù)描述。如圖16所示，源輸出相關(guān)控制數(shù)據(jù)包括實源控制包Cr的C2位的"SOE"和C4與Cll位之間的S0E_PRD[3:0]，而極性相關(guān)控制數(shù)據(jù)包括實源控制包Cr的C14位的"P0L"。如圖17所示，如果S0E&P0L恢復(fù)單元74檢測實源控制包Cr的C2位，則S0E&P0L恢復(fù)單元74在先前確定的上升時間產(chǎn)生源輸出使能信號S0E的脈沖。另外，S0E&P0L恢復(fù)單元74檢測實源控制包Cr的C5、C7、C9和Cll位中的S0E_PRD[3:0]以將圖12和13所示的恢復(fù)的基準(zhǔn)時鐘REF(SCLK)添加到S0E_PRD[3:0]的計數(shù)值。因此，S0E&P0L恢復(fù)單元74確定源輸出使能信號S0E的下降時間。結(jié)果，S0E&P0L恢復(fù)單元74產(chǎn)生源輸出使能信號S0E，其在先前確定的上升時間和由S0E_PRD[3:0]確定的下降時間之間的預(yù)定時間段內(nèi)保持高邏輯電平，而在該預(yù)定時間段之外的時間段內(nèi)保持低邏輯電平。另外，如圖17所示，S0E&P0L恢復(fù)單元74檢測實源控制包Cr的C14位以產(chǎn)生極性控制信號P0L。接著，在S0E&P0L恢復(fù)單元74在"i"個水平周期將極性控制信號P0L保持在相同邏輯電平之后，S0E&P0L恢復(fù)單元74反轉(zhuǎn)極性控制信號P0L。例如，S0E&P0L恢復(fù)單元74檢測實源控制包Cr的C14位以產(chǎn)生極性控制信號P0L，并且在1個或2個水平周期中將極性控制信號POL保持在高邏輯電平。接著，S0E&P0L恢復(fù)單元74反轉(zhuǎn)極性控制信號POL以在1個或2個水平周期中將極性控制信號POL保持在低邏輯電平。換句話說，S0E&P0L恢復(fù)單元74可每1或2個水平周期反轉(zhuǎn)極性控制信號POL的邏輯電平。圖18示出根據(jù)實源控制包Cr的S0E_PRD[3:0]確定的源輸出使能信號SOE的脈沖寬度。如圖18所示，源輸出使能信號S0E的脈沖寬度根據(jù)實源控制包Cr的S0E_PRD[3:0]來確定。更具體地，當(dāng)S0E_PRD[3:0]的位值是"0000(或LLLL)"時，源輸出使能信號SOE可具有最小脈沖寬度。當(dāng)S0E_PRD[3:0]的位值是"llll(或HHHH)"時，源輸出使能信號SOE可具有最大脈沖寬度。源輸出使能信號SOE的脈沖寬度的最優(yōu)值可根據(jù)液晶顯示器的型號而變化。這是因為液晶單元的最優(yōu)數(shù)據(jù)的充入量可根據(jù)例如分辨率和反轉(zhuǎn)方式的面板屬性而改變，并且可通過多種原因來確定。因此，源輸出使能信號SOE的脈沖寬度必須變化，以控制液晶顯示單元的數(shù)據(jù)充入時間。源輸出使能信號S0E的脈沖寬度可通過對根據(jù)S0E—PRD[3:0]由時鐘分離和數(shù)據(jù)采樣單元21恢復(fù)的串行時鐘SCLK的循環(huán)進行計數(shù)來控制。串行時鐘SCLK的1個循環(huán)大致等于1個源控制數(shù)據(jù)包或1個RGB數(shù)據(jù)包的時間。在120Hz的幀頻下驅(qū)動的FHD(全高清)液晶顯示器的情況下，串行時鐘SCLK的1個循環(huán)是約27.2ns。在60Hz的幀頻下驅(qū)動的FHD液晶顯示器的情況下，串行時鐘SCLK的1個循環(huán)是約55.2ns。因此，如圖18和圖19所示，在120HzFHD液晶顯示器中，如果S0E—PRD[3:0]的位值是"0000"，則源輸出使能信號SOE的脈沖寬度被減小到以下的值SCLKX4=27.2nsX4=108.8ns。另外，如果S0E_PRD[3:0]的位值是"1111"，則源輸出使能信號SOE的脈沖寬度被減小到以下的值SCLKX64=27.2nsX64=1740.8ns。圖20是示出當(dāng)R數(shù)據(jù)、G數(shù)據(jù)、以及B數(shù)據(jù)中的每一個是10位數(shù)據(jù)時由時鐘分離和數(shù)據(jù)采樣單元21恢復(fù)的基準(zhǔn)時鐘REF(SCLK)以及根據(jù)基準(zhǔn)時鐘REF(SCLK)采樣的RGB數(shù)據(jù)輸出的波形圖。在根據(jù)本發(fā)明的實施方式的液晶顯示器及其驅(qū)動方法中，RGB數(shù)據(jù)包和控制數(shù)據(jù)包不限于圖10到圖16所示的數(shù)據(jù)長度，其可根據(jù)如圖21A到21D所示的輸入圖像的比特率進行長度轉(zhuǎn)換。當(dāng)R數(shù)據(jù)、G數(shù)據(jù)、以及B數(shù)據(jù)中的每一個是IO位數(shù)據(jù)時，如圖21A所示，定時控制器TCON在T小時內(nèi)產(chǎn)生1個源控制包或1個RGB數(shù)據(jù)包作為包括DUM、CLK、Rl到R10、Gl到G5、DEDUM、DE、G6到G10、以及Bl到BIO的比特流。源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21從自定時控制器TCON接收的1個源控制/RGB數(shù)據(jù)包中產(chǎn)生34個邊緣時鐘和34個中心時鐘，并且按照中心時鐘對源控制位或RGB數(shù)據(jù)位采樣。當(dāng)R數(shù)據(jù)、G數(shù)據(jù)、以及B數(shù)據(jù)中的每一個是8位數(shù)據(jù)時，如圖21B所示，定時控制器TCON在TX(28/34)小時內(nèi)產(chǎn)生1個源控制/RGB數(shù)據(jù)包作為包括DUM、CLK、R1到R8、G119到G4、DEDUM、DE、G5到G8、Bl到B8的比特流。源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21從自定時控制器TCON接收的l個源控制/RGB數(shù)據(jù)包中產(chǎn)生28個邊緣時鐘和28個中心時鐘，并且按照中心時鐘對源控制位或RGB數(shù)據(jù)位采樣。當(dāng)R數(shù)據(jù)、G數(shù)據(jù)、以及B數(shù)據(jù)中的每一個是6位數(shù)據(jù)時，如圖21C所示，定時控制器TC0N在TX(22/34)小時內(nèi)產(chǎn)生1個源控制/RGB數(shù)據(jù)包作為包括DUM、CLK、R1到R6、G1到G3、DEDUM、DE、G4到G6、Bl到B6的比特流。源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21從自定時控制器TCON接收的l個源控制/RGB數(shù)據(jù)包中產(chǎn)生22個邊緣時鐘和22個中心時鐘，并且按照中心時鐘對源控制位或RGB數(shù)據(jù)位采樣。當(dāng)R數(shù)據(jù)、G數(shù)據(jù)、以及B數(shù)據(jù)中的每一個是12位數(shù)據(jù)時，如圖21D所示，定時控制器TC0N在TX(40/34)小時內(nèi)產(chǎn)生1個源控制/RGB數(shù)據(jù)包作為包括DUM、CLK、Rl到R12、Gl到G6、DEDUM、DE、G7到G12、B1到B12的比特流。源驅(qū)動ICSDIC#1到SDIC#8中的每一個的時鐘分離和數(shù)據(jù)采樣單元21從自定時控制器TC0N接收的1個源控制/RGB數(shù)據(jù)包中產(chǎn)生40個邊緣時鐘和40個中心時鐘，并且按照中心時鐘對源控制位或RGB數(shù)據(jù)位采樣。定時控制器TC0N決定輸入數(shù)據(jù)的比特率，并可如圖21A到21D所示自動地轉(zhuǎn)換RGB/控制數(shù)據(jù)包的長度。根據(jù)本發(fā)明的另一實施方式的液晶顯示器產(chǎn)生包括多個脈沖組的前導(dǎo)信號，各個脈沖組具有與階段1信號不同的脈沖寬度和循環(huán)，因此可更安全地鎖定從時鐘分離和數(shù)據(jù)采樣單元21的PLL輸出的內(nèi)部時鐘脈沖的相位和頻率。圖22和圖23是示出根據(jù)本發(fā)明的另一實施方式的階段1信號的波形圖。如圖22和圖23所示，階段1信號包括階段1-1信號和階段1-2信號。階段1_1信號是其中以與上述的前導(dǎo)信號相同的方式，在與1個源控制/RGB數(shù)據(jù)包同時地設(shè)定階段1-1信號的1個循環(huán)的信號。階段1-2信號的頻率大于階段1-1信號的頻率，階段1-2信號的循環(huán)等于或小于階段1-1信號的循環(huán)的1/2。階段1-2信號可具有其中交替產(chǎn)生具有不同相位和不同頻率的2個脈沖組P1和P2的波形。第一脈沖組P1的頻率等于或大于以階段1-1信號的形式產(chǎn)生的脈沖行的頻率的2倍，第二脈沖組P2的頻率等于或大于第一脈沖組Pl的頻率的2倍。如圖22和圖23所示，在時鐘分離和數(shù)據(jù)采樣單元21的PLL64跟蹤頻率大于階段1-1信號的頻率的脈沖并且相位規(guī)則地變化的同時，時鐘分離和數(shù)據(jù)采樣單元21可比圖10所示的低頻率的前導(dǎo)信號更穩(wěn)定和迅速地鎖定內(nèi)部時鐘脈沖的相位和頻率。由于消費者要求LCD模塊的操作改善，LCD模塊制造商可向源驅(qū)動ICSDIC#1到SDICft8提供各種選擇，使得消費者可直接控制LCD模塊的詳細操作。為此，在相關(guān)技術(shù)中，制造商向源驅(qū)動ICSDIC#1到SDICft8提供多個選項引腳，并且當(dāng)需要時將上拉電阻或下拉電阻連接到源驅(qū)動ICSDIC#1到SDIC#8的選項引腳。另外，在相關(guān)技術(shù)中，源驅(qū)動ICSDIC#1到SDIC#8的選項操作通過向LCD模塊施加電源電壓Vcc或接地電平電壓GND來控制。然而，在相關(guān)技術(shù)中，因為多個選項引腳，源驅(qū)動ICSDIC#1到SDIC#8的芯片尺寸增加，另外因為連接到選項引腳和引線的上拉/下拉電阻，PCB大小增加。根據(jù)本發(fā)明的另一實施方式的液晶顯示器可通過在階段2的預(yù)定時段內(nèi)添加用于控制源驅(qū)動ICSDIC#1到SDIC#8的各種操作的信號來進一步減小源驅(qū)動ICSDIC#1到SDIC#8的芯片尺寸以及PCB尺寸。為此，根據(jù)本發(fā)明的另一實施方式的液晶顯示器產(chǎn)生用于控制源驅(qū)動ICSDIC#1到SDIC#8的各種操作的控制選項信息，例如PWRC1/2、MODE、S0E_EN、PACK_EN、CHMODE、CIDl/2、H_2D0T，作為單獨的源控制包。包括控制選項信息的源控制包可被插入階段2的預(yù)定時段，并可通過數(shù)據(jù)總線對被傳輸?shù)皆打?qū)動ICSDIC#1到SDIC#8。PWRC1/2是選項信息，其確定源驅(qū)動ICSDIC#1到SDIC#8的輸出緩沖器的放大率以選擇源驅(qū)動ICSDIC#1到SDIC#8的功率容量，如以下的表1所示。[表l]<table>tableseeoriginaldocumentpage21</column></row><table>MODE是選項信息，其確定在源輸出使能信號SOE的高邏輯電平周期中是否使能或禁止電荷共享電壓的輸出，如以下的表2所示。[表2]<table>tableseeoriginaldocumentpage21</column></row><table>SOE_EN是選項信息，其確定是否以嵌入到RGB數(shù)字視頻數(shù)據(jù)中的形式或通過單獨的線從源驅(qū)動ICSDIC#1到SDIC#8接收源輸出使能信號SOE，如以下的表3所示。[表3]<table>tableseeoriginaldocumentpage21</column></row><table>PACK_EN是選項信息，其確定是否以嵌入RGB數(shù)字視頻數(shù)據(jù)的形式或通過單獨的線從源驅(qū)動ICSDIC#1到SDIC#8接收待傳輸?shù)竭x通驅(qū)動ICGDIC#1到GDIC#4的極性控制信號POL和選通起始脈沖GSP，如以下的表4所示。[表4]<table>tableseeoriginaldocumentpage21</column></row><table>CHMODE是選項信息，其按照液晶顯示器的分辨率確定源驅(qū)動ICSDIC#1到SDIC#8的輸出通道的數(shù)量，如以下的表5所示。[表5]<table>tableseeoriginaldocumentpage22</column></row><table>CIDl/2是選項信息，其向源驅(qū)動ICSDIC#1到SDIC#8中的每一個給出芯片識別碼CID以獨立地控制源驅(qū)動ICSDIC#1到SDICft8，如以下的表6所示。CIDl/2的比特率可根據(jù)源驅(qū)動IC的數(shù)量來調(diào)整。另外，如上所述，源驅(qū)動ICSDIC#1到SDIC#8可通過使用定時控制器TCON和控制線對SCL/SDA的I2C通信而被單獨控制。LCD模塊制造商可在使用選項信息CIDl/2的控制方法和使用通過I2C通信的控制方法中進行選擇。[表6]<table>tableseeoriginaldocumentpage22</column></row><table>H_2DOT是選項信息，其控制從源驅(qū)動ICSDIC#1到SDIC#8輸出的正/負(fù)模擬視頻數(shù)據(jù)電壓的水平極性循環(huán)，如以下的表7所示。例如，如果H—2D0T的位值是"1(H)"，則源驅(qū)動ICSDIC#1到SDIC#8以水平2點反轉(zhuǎn)方式控制數(shù)據(jù)電壓的極性。在水平2點反轉(zhuǎn)方式中，源驅(qū)動ICSDIC#1到SDIC#8向2條相鄰的數(shù)據(jù)線輸出相同極性的數(shù)據(jù)電壓。即，數(shù)據(jù)電壓的極性以水平2點反轉(zhuǎn)方式每2條相鄰的數(shù)據(jù)線被反轉(zhuǎn)。因此，水平相鄰的液晶單元被充入的數(shù)據(jù)電壓的極性被控制為"—+-，...，+-—(或+-—，...，—+-)"。另外，如果H_2DOT的位值是"O(L)"，則源驅(qū)動ICSDIC#1到SDIC#8以水平1點反轉(zhuǎn)方式控制數(shù)據(jù)電壓的極性。在水平1點反轉(zhuǎn)方式中，源驅(qū)動ICSDIC#1到SDIC#8每1條數(shù)據(jù)線對向相鄰的數(shù)據(jù)線提供的數(shù)據(jù)電壓進行反轉(zhuǎn)。因此，水平相鄰的液晶單元被充入的數(shù)據(jù)電壓的極性被控制為"-+—，...，+—-(或+—-，...，-+—)"。[表7]<table>tableseeoriginaldocumentpage22</column></row><table>在本發(fā)明的實施方式中，定時控制器TCON必須從最后一個源驅(qū)動ICSDICft8接收高邏輯電平的反饋鎖定信號，使得定時控制器TCON進入階段2。更具體地，如果全部源驅(qū)動ICSDIC#1到SDIC#8的PLL鎖定操作未完成，則定時控制器TCON重復(fù)地僅僅產(chǎn)生階段1的前導(dǎo)信號，源驅(qū)動ICSDIC#1到SDICft8不輸出數(shù)據(jù)電壓。因此，如果定時控制器TCON不接收反饋鎖定信號，則源驅(qū)動ICSDIC#1到SDIC#8的單獨的驅(qū)動狀態(tài)不能被確認(rèn)。然而，源驅(qū)動ICSDIC#1到SDIC#8當(dāng)中的有缺陷的源驅(qū)動IC需要被確認(rèn)，另外源驅(qū)動ICSDIC#1到SDIC#8中的每一個的驅(qū)動狀態(tài)需要被確認(rèn)。根據(jù)本發(fā)明的另一實施方式的液晶顯示器提供測試模式，并且在測試模式中向定時控制器TCON輸入反饋鎖定信號以引發(fā)源驅(qū)動ICSDIC#1到SDICft8輸出數(shù)據(jù)電壓，從而確認(rèn)源驅(qū)動ICSDIC#1到SDIC#8的單獨的驅(qū)動狀態(tài)。為此，在根據(jù)本發(fā)明的另一實施方式的液晶顯示器中，如圖24所示，選擇單元SEL被額外地安裝在定時控制器TCON之內(nèi)或之外。更具體地，選擇單元SEL的第一輸入端連接到反饋鎖定檢查線LCS2，選擇單元SEL的第二輸入端連接到測試模式使能信號TEST的輸入端。選擇單元SEL可被實現(xiàn)為或門，其輸出反饋鎖定信號"LockOut"和測試模式使能信號TEST中的至少之一。即使高邏輯電平的反饋鎖定信號"LockOut"未被輸入到定時控制器TCON，如果高邏輯電平的測試模式使能信號TEST被輸入，則選擇單元SEL向定時控制器TCON的數(shù)據(jù)傳輸模塊輸入高邏輯電平的測試模式使能信號TEST。因此，即使定時控制器TCON在測試模式下不接收反饋鎖定信號，定時控制器TCON也可進入圖6的步驟S8以向源驅(qū)動ICSDIC#1到SDIC#8傳輸階段2信號和階段3信號。定時控制器TCON在測試模式下將從內(nèi)部存儲器提取的測試數(shù)據(jù)編碼為階段3的RGB數(shù)據(jù)包，并向源驅(qū)動ICSDIC#1到SDIC#8傳輸經(jīng)編碼的測試數(shù)據(jù)。操作員觀看在測試模式下在液晶顯示面板上顯示的測試數(shù)據(jù)的圖像，并可確認(rèn)源驅(qū)動ICSDIC#1到SDIC#8的單獨驅(qū)動狀態(tài)以及源驅(qū)動ICSDIC#1到SDIC#8中是否存在有缺陷的源驅(qū)動IC。如上所述，在根據(jù)本發(fā)明的實施方式的液晶顯示器及其驅(qū)動方法中，用于數(shù)據(jù)采樣的時鐘產(chǎn)生電路被嵌入在源驅(qū)動IC中的每一個之內(nèi)，源控制包和RGB數(shù)據(jù)包通過數(shù)據(jù)總線對被傳輸?shù)皆打?qū)動IC中的每一個。因而，能夠減少定時控制器和源驅(qū)動IC之間所需的數(shù)據(jù)傳輸線的數(shù)量，并且可去除源定時控制線。另外，在根據(jù)本發(fā)明的實施方式的液晶顯示器及其驅(qū)動方法中，因為控制源驅(qū)動IC的選項操作的選項信息通過數(shù)據(jù)總線對被傳輸，能夠去除源驅(qū)動IC的選項引腳、以及連接到選項引腳的電阻器和引線。通過提供測試模式，能夠確認(rèn)源驅(qū)動IC的單獨驅(qū)動狀態(tài)以及源驅(qū)動IC中是否存在有缺陷的源驅(qū)動IC。另外，在根據(jù)本發(fā)明的實施方式的液晶顯示器及其驅(qū)動方法中，控制線連接在定時控制器和源驅(qū)動IC之間，定時控制器通過控制線向源驅(qū)動IC傳輸芯片識別碼和控制數(shù)據(jù)。因此，源驅(qū)動IC能夠被單獨控制，因而能夠獨立地進行調(diào)試操作。本說明書中"一個實施方式"、"實施方式"、"示例實施方式"等是指與該實施方式相關(guān)地描述的具體特征、結(jié)構(gòu)、或特性包括在本發(fā)明的至少一個實施方式中。這些詞語在說明書中不同位置的出現(xiàn)不一定全部指代相同的實施方式。另外，當(dāng)與任何實施方式相關(guān)地描述具體特征、結(jié)構(gòu)、或特性時，認(rèn)為結(jié)合其他實施方式實現(xiàn)該特征、結(jié)構(gòu)、或特性是在本領(lǐng)域技術(shù)人員的考慮范圍內(nèi)。盡管參照多個示例性實施方式描述了實施方式，應(yīng)理解的是本領(lǐng)域技術(shù)人員可建議落入本公開的原理的精神和范圍內(nèi)的許多其他修改和實施方式。更具體地，在本公開、附圖以及所附的權(quán)利要求的范圍內(nèi)，在主題組合設(shè)置的組成部分和/或設(shè)置中可以做出各種變型和修改。除了組成部分和/或設(shè)置中的變型和修改之外，替換使用對于本領(lǐng)域技術(shù)人員也是明顯的。2權(quán)利要求一種液晶顯示器，該液晶顯示器包括定時控制器；N個源驅(qū)動集成電路IC，其中N是等于或大于2的整數(shù)；N個數(shù)據(jù)總線對，其每一個以點對點的方式將所述定時控制器連接到所述N個源驅(qū)動IC中的每一個；鎖定檢查線，其將所述N個源驅(qū)動IC的第一源驅(qū)動IC連接到定時控制器，并且將所述N個源驅(qū)動IC彼此級聯(lián)；以及反饋鎖定檢查線，其將所述N個源驅(qū)動IC的最后一個源驅(qū)動IC連接到所述定時控制器，其中所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸前導(dǎo)信號，在該前導(dǎo)信號中具有高邏輯電平的多個位被連續(xù)地排列，接著具有低邏輯電平的多個位被連續(xù)地排列，所述定時控制器通過所述鎖定檢查線向所述第一源驅(qū)動IC傳輸指示從所述N個源驅(qū)動IC輸出的內(nèi)部時鐘脈沖的相位被鎖定的鎖定信號，通過所述反饋鎖定檢查線從最后一個源驅(qū)動IC中接收所述鎖定信號的反饋信號，并且通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸用于控制從所述N個源驅(qū)動IC中的每一個輸出的數(shù)據(jù)電壓的至少一個源控制包。2.根據(jù)權(quán)利要求1所述的液晶顯示器，其中在所述定時控制器串行傳輸所述源控制包之后，所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸至少一個RGB數(shù)據(jù)包。3.根據(jù)權(quán)利要求2所述的液晶顯示器，其中所述RGB數(shù)據(jù)包按順序連續(xù)地包括時鐘位、第一RGB數(shù)據(jù)位、內(nèi)部數(shù)據(jù)使能時鐘位、以及第二RGB數(shù)據(jù)位。4.根據(jù)權(quán)利要求3所述的液晶顯示器，其中所述N個源驅(qū)動IC中的每一個從所述前導(dǎo)信號中恢復(fù)第一基準(zhǔn)時鐘以輸出該第一基準(zhǔn)時鐘和相位被鎖定的第一內(nèi)部時鐘脈沖，其中如果從所述N個源驅(qū)動IC輸出的第一內(nèi)部時鐘脈沖的相位被鎖定，則最后一個源驅(qū)動IC通過所述反饋鎖定檢查線向所述定時控制器傳輸所述鎖定信號的反饋信號，接著所述N個源驅(qū)動IC中的每一個從所述源控制包中恢復(fù)源控制數(shù)據(jù)，其中所述N個源驅(qū)動IC中的每一個從包括在所述RGB數(shù)據(jù)包中的時鐘位中恢復(fù)第二基準(zhǔn)時鐘，基于該第二基準(zhǔn)時鐘和相位被鎖定的第二內(nèi)部時鐘脈沖對包括在所述RGB數(shù)據(jù)包中的RGB數(shù)據(jù)采樣，并且根據(jù)所述源控制數(shù)據(jù)將所述RGB數(shù)據(jù)轉(zhuǎn)換為正或負(fù)的數(shù)據(jù)電壓以輸出正/負(fù)數(shù)據(jù)電壓。5.根據(jù)權(quán)利要求4所述的液晶顯示器，其中所述源控制數(shù)據(jù)包括極性控制信號，其確定從所述N個源驅(qū)動IC中的每一個輸出并被提供到液晶顯示面板的數(shù)據(jù)線的所述正/負(fù)數(shù)據(jù)電壓的極性；以及源輸出使能信號，其控制從所述N個源驅(qū)動IC中的每一個輸出的所述正/負(fù)數(shù)據(jù)電壓的輸出定時。6.根據(jù)權(quán)利要求5所述的液晶顯示器，其中所述源控制數(shù)據(jù)包括所述源輸出使能信號的激活信息；所述源輸出使能信號的脈沖寬度信息；以及所述極性控制信號的激活信息。7.根據(jù)權(quán)利要求6所述的液晶顯示器，其中根據(jù)所述源輸出使能信號的脈沖寬度信息，通過所述源控制包和所述RGB數(shù)據(jù)包中的一個的長度與"i"的乘積來確定所述源輸出使能信號的脈沖寬度，其中i是自然數(shù)。8.根據(jù)權(quán)利要求1所述的液晶顯示器，其中所述前導(dǎo)信號包括第一脈沖行；以及第二脈沖行，其以比所述第一脈沖行的頻率大的頻率在所述第一脈沖行之后產(chǎn)生。9.根據(jù)權(quán)利要求8所述的液晶顯示器，其中所述第二脈沖行包括第三脈沖行，其每一個具有比所述第一脈沖行的頻率大的頻率；以及第四脈沖行，其在所述第三脈沖行之間產(chǎn)生，所述第四脈沖行各具有比所述第三脈沖行的頻率大的頻率。10.根據(jù)權(quán)利要求5所述的液晶顯示器，其中所述定時控制器產(chǎn)生至少一個第二源控制包，該第二源控制包包括以下選項信息中的至少一個用于確定所述N個源驅(qū)動IC中的每一個的輸出緩沖器的放大率的PWRC1/2選項信息、用于確定所述N個源驅(qū)動IC中的每一個的電荷共享電壓的輸出的MODE選項信息、用于確定所述源輸出使能信號的接收路徑的S0E_EN選項信息、用于確定所述極性控制信號的接收路徑的PACK_EN選項信息、用于確定所述N個源驅(qū)動IC的輸出通道的數(shù)量的CHM0DE選項信息、用于向所述N個源驅(qū)動IC中的每一個給出芯片識別碼以獨立地控制所述N個源驅(qū)動IC的CID1/2選項信息、以及用于確定從所述N個源驅(qū)動IC輸出的所述正/負(fù)數(shù)據(jù)電壓的水平極性循環(huán)的H_2D0T選項信息，其中所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個傳輸所述第二源控制包。11.根據(jù)權(quán)利要求2所述的液晶顯示器，其中在所述定時控制器接收所述鎖定信號的反饋信號以及預(yù)定的測試模式使能信號中的至少一個之后，所述定時控制器通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸所述源控制包和所述RGB數(shù)據(jù)包。12.根據(jù)權(quán)利要求1所述的液晶顯示器，該液晶顯示器還包括將所述定時控制器并行地連接到所述N個源驅(qū)動IC的控制線對，其中所述定時控制器通過所述控制線對向所述N個源驅(qū)動IC傳輸用于單獨識別所述N個源驅(qū)動IC的芯片識別碼、以及用于控制所述N個源驅(qū)動IC中的每一個的功能的控制數(shù)據(jù)。13.—種驅(qū)動包括定時控制器和N個源驅(qū)動集成電路IC的液晶顯示器的方法，其中N是等于或大于2的整數(shù)，該方法包括以下步驟從所述定時控制器中產(chǎn)生前導(dǎo)信號，在該前導(dǎo)信號中具有高邏輯電平的多個位被連續(xù)地排列，接著具有低邏輯電平的多個位被連續(xù)地排列；通過以點對點的方式將所述定時控制器連接到所述N個源驅(qū)動IC的N個數(shù)據(jù)總線對中的每一個，向所述N個源驅(qū)動IC中的每一個串行傳輸所述前導(dǎo)信號；從所述定時控制器中產(chǎn)生鎖定信號，該鎖定信號指示從所述N個源驅(qū)動IC中的每一個輸出的內(nèi)部時鐘脈沖的相位被鎖定；通過將第一源驅(qū)動IC連接到所述定時控制器并且將所述N個源驅(qū)動IC彼此級聯(lián)的鎖定檢查線，向所述N個源驅(qū)動IC的第一源驅(qū)動IC傳輸所述鎖定信號；從所述N個源驅(qū)動IC的最后一個源驅(qū)動IC中產(chǎn)生所述鎖定信號的反饋信號；通過將所述最后一個源驅(qū)動IC連接到所述定時控制器的反饋鎖定檢查線，向所述定時控制器傳輸所述鎖定信號的反饋信號；從所述定時控制器中產(chǎn)生用于控制從所述N個源驅(qū)動IC中的每一個輸出的數(shù)據(jù)電壓的至少一個源控制包；以及通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸所述源控制包。14.根據(jù)權(quán)利要求13所述的方法，該方法還包括以下步驟在串行傳輸所述源控制包之后，從所述定時控制器中產(chǎn)生至少一個RGB數(shù)據(jù)包；以及通過所述N個數(shù)據(jù)總線對中的每一個向所述N個源驅(qū)動IC中的每一個串行傳輸所述RGB數(shù)據(jù)包。15.根據(jù)權(quán)利要求14所述的方法，其中所述RGB數(shù)據(jù)包按順序連續(xù)地包括時鐘位、第一RGB數(shù)據(jù)位、內(nèi)部數(shù)據(jù)使能時鐘位、以及第二RGB數(shù)據(jù)位。16.根據(jù)權(quán)利要求14所述的方法，該方法還包括以下步驟從所述N個源驅(qū)動IC中的每一個內(nèi)部的所述前導(dǎo)信號中恢復(fù)第一基準(zhǔn)時鐘，以從所述N個源驅(qū)動IC中的每一個輸出該第一基準(zhǔn)時鐘和相位被鎖定的第一內(nèi)部時鐘脈沖；如果從所述N個源驅(qū)動IC輸出的第一內(nèi)部時鐘脈沖的相位被鎖定，則通過所述反饋鎖定檢查線向所述定時控制器傳輸由最后一個源驅(qū)動IC產(chǎn)生的鎖定信號的反饋信號；從所述N個源驅(qū)動IC中的每一個內(nèi)部的源控制包中恢復(fù)源控制數(shù)據(jù)；從所述N個源驅(qū)動IC中的每一個內(nèi)部的所述RGB數(shù)據(jù)包中所包括的時鐘位中恢復(fù)第二基準(zhǔn)時鐘，以從所述N個源驅(qū)動IC中的每一個輸出該第二基準(zhǔn)時鐘和相位被鎖定的第二內(nèi)部時鐘脈沖；基于所述第二內(nèi)部時鐘脈沖對包括在所述RGB數(shù)據(jù)包中的RGB數(shù)據(jù)采樣；以及根據(jù)所述N個源驅(qū)動IC中的每一個內(nèi)部的所述源控制數(shù)據(jù)，將所述RGB數(shù)據(jù)轉(zhuǎn)換為正或負(fù)的數(shù)據(jù)電壓以輸出正/負(fù)數(shù)據(jù)電壓。17.根據(jù)權(quán)利要求16所述的方法，其中所述源控制數(shù)據(jù)包括極性控制信號，其確定從所述N個源驅(qū)動IC中的每一個輸出并被提供到液晶顯示面板的數(shù)據(jù)線的所述正/負(fù)數(shù)據(jù)電壓的極性；以及源輸出使能信號，其控制從所述N個源驅(qū)動IC中的每一個輸出的所述正/負(fù)數(shù)據(jù)電壓的輸出定時。18.根據(jù)權(quán)利要求17所述的方法，其中所述源控制數(shù)據(jù)包括所述源輸出使能信號的激活信息；所述源輸出使能信號的脈沖寬度信息；以及所述極性控制信號的激活信息。19.根據(jù)權(quán)利要求18所述的方法，其中根據(jù)所述源輸出使能信號的脈沖寬度信息，通過所述源控制包和所述RGB數(shù)據(jù)包中的一個的長度與"i"的乘積來確定所述源輸出使能信號的脈沖寬度，其中i是自然數(shù)。20.根據(jù)權(quán)利要求13所述的方法，其中所述前導(dǎo)信號包括第一脈沖行；以及第二脈沖行，其以比所述第一脈沖行的頻率大的頻率在所述第一脈沖行之后產(chǎn)生c全文摘要本發(fā)明公開了一種液晶顯示器及其驅(qū)動方法。該液晶顯示器包括定時控制器；N個源驅(qū)動集成電路(IC)，其中N是等于或大于2的整數(shù)；N個數(shù)據(jù)總線對，其每一個以點對點的方式將所述定時控制器連接到所述N個源驅(qū)動IC中的每一個；鎖定檢查線，其將所述N個源驅(qū)動IC的第一源驅(qū)動IC連接到定時控制器，并且將所述N個源驅(qū)動IC彼此級聯(lián)；以及反饋鎖定檢查線，其將所述N個源驅(qū)動IC的最后一個源驅(qū)動IC連接到所述定時控制器。文檔編號G09G3/36GK101751891SQ20091017095公開日2010年6月23日申請日期2009年8月27日優(yōu)先權(quán)日2008年12月15日發(fā)明者姜弼盛,樸萬奎,洪鎮(zhèn)鐵,高勤雨申請人:樂金顯示有限公司