專利名稱：數(shù)字圖像縮放處理方法及集成系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動通信技術(shù)領(lǐng)域，尤其涉及一種數(shù)字圖像處理方法及集成系統(tǒng)。
背景技術(shù)：
隨著電視、計算機、手機等多種視頻多媒體領(lǐng)域應(yīng)用產(chǎn)品的迅速發(fā)展，對圖像顯示 的要求越來越高，由于不同的顯示技術(shù)對圖像的尺寸有不同的要求，因此，需要對圖像的尺 寸進行靈活的變化。目前，如何有效地實現(xiàn)圖像在不同的分辨率之間靈活轉(zhuǎn)變并保持較高 的圖像質(zhì)量已成為一個迫切需要解決的問題。 目前，用于各類平板顯示器的圖像制式轉(zhuǎn)化集成電路設(shè)計中的很多功能是通過軟 件實現(xiàn)的，其實現(xiàn)較復(fù)雜，縮放速度不高，并且，可重用性差、難以集成。其中，尤其是縮放系 數(shù)和存儲器讀地址的實現(xiàn)特別復(fù)雜。 由于現(xiàn)有的圖像制式轉(zhuǎn)化集成電路設(shè)計過于復(fù)雜，因此，比較容易發(fā)生故障，其可 靠性也較差，成本也較高。并且，現(xiàn)有的單一電路不能同時實現(xiàn)向上(即從低清晰度圖像轉(zhuǎn) 化到高清晰度圖像)和向下縮放(即從高清晰度圖像轉(zhuǎn)化到低清晰度圖像)功能，同時，對 高清寬屏圖像縮放顯示效果也不理想。

發(fā)明內(nèi)容
考慮到現(xiàn)有技術(shù)中圖像制式轉(zhuǎn)化集成電路實現(xiàn)復(fù)雜、縮放速度不高、可重用性差，
難以集成及可靠性差等問題而提出本發(fā)明，為此，本發(fā)明的主要目的在于提供了一種數(shù)字
圖像縮放處理方法及集成系統(tǒng)，用以解決上述問題至少之一。 根據(jù)本發(fā)明的一個方面，提供了 一種數(shù)字圖像縮放處理集成系統(tǒng)。 根據(jù)本發(fā)明的數(shù)字圖像縮放處理集成系統(tǒng)包括CPU總線接口模塊、行緩存模塊、
縮放控制模塊、縮放系數(shù)計算產(chǎn)生器以及縮放模塊，其中，CPU總線接口模塊，用于根據(jù)接收
到的待顯示圖像的屬性信息，生成并輸出縮放控制信號，并根據(jù)接收到的視頻數(shù)據(jù)請求，讀
取待縮放顯示的視頻數(shù)據(jù)，生成并輸出行緩存讀寫控制信號；行緩存模塊，用于發(fā)送視頻數(shù)
據(jù)請求，并在行緩存讀寫控制信號的控制下，緩存視頻數(shù)據(jù)；縮放控制模塊，用于根據(jù)縮放
控制信號獲取行緩存模塊保存的視頻數(shù)據(jù)，并按照預(yù)設(shè)規(guī)則對從CPU總線接口模塊獲取的
場縮放初始步長和行縮放初始步長進行累加，獲得并輸出場縮放步長和行縮放步長；縮放
系數(shù)計算產(chǎn)生器，用于根據(jù)場縮放步長和行縮放步長分別計算并輸出場縮放加權(quán)系數(shù)和行
縮放加權(quán)系數(shù)；縮放模塊，用于根據(jù)場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)先對縮放控制模塊
輸出的視頻數(shù)據(jù)進行場縮放，再進行行縮放，并輸出縮放后的視頻數(shù)據(jù)。 根據(jù)本發(fā)明的另一方面，提供了 一種數(shù)據(jù)圖像縮放處理方法。 根據(jù)本發(fā)明的數(shù)據(jù)圖像縮放處理方法包括根據(jù)圖像的場縮放比例和行縮放比 例，獲取場縮放初始步長和行縮放初始步長；根據(jù)預(yù)設(shè)規(guī)則，對場縮放初始步長和行縮放初 始步長進行累加，得到場縮放步長和行縮放步長；根據(jù)場縮放步長和行縮放步長獲取場縮 放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)；根據(jù)場縮放加權(quán)系數(shù)對緩存的待縮放的視頻數(shù)據(jù)進行場縮放，并根據(jù)行縮放加權(quán)系數(shù)對場縮放后的視頻數(shù)據(jù)進行行縮放，輸出縮放后的視頻數(shù)據(jù)。 通過本發(fā)明的上述至少一個方案，通過基于可重用的設(shè)計方法，通過硬件實現(xiàn)圖
像的縮放，可以在單一電路上實現(xiàn)向上和向下整數(shù)或小數(shù)任意比例縮放，并且，由于本發(fā)明
實施例中將縮放分解為垂直方向和水平方向獨立進行，將二維的計算分為垂直方向和水平
方向兩次一維運算。可以解決現(xiàn)有技術(shù)中圖像制式轉(zhuǎn)化集成電路實現(xiàn)復(fù)雜、縮放速度不高、
可重用性差，難以集成及可靠性差等問題，可以降低運算的復(fù)雜度，簡化硬件實現(xiàn)。 本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變
得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在所寫的說明
書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。


附圖用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實
施例一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中 圖1為根據(jù)本發(fā)明實施例的數(shù)字圖像縮放處理集成系統(tǒng)的結(jié)構(gòu)示意圖； 圖2為根據(jù)本發(fā)明實施例的CPU總線接口模塊的結(jié)構(gòu)示意圖； 圖3為根據(jù)本發(fā)明實施例的縮放控制模塊的結(jié)構(gòu)示意圖； 圖4為余弦函數(shù)映射累加示意圖； 圖5為根據(jù)本發(fā)明實施例的縮放模塊的結(jié)構(gòu)示意圖； 圖6為根據(jù)本發(fā)明實施例的場縮放模塊的一種結(jié)構(gòu)實現(xiàn)示意圖； 圖7為根據(jù)本發(fā)明實施例的行縮放模塊的一種結(jié)構(gòu)實現(xiàn)示意圖； 圖8為根據(jù)本發(fā)明優(yōu)選實施例的數(shù)字圖像縮放處理集成系統(tǒng)的結(jié)構(gòu)示意圖； 圖9為根據(jù)本發(fā)明實施例的數(shù)據(jù)圖像縮放處理集成系統(tǒng)的一種實現(xiàn)方式； 圖10為根據(jù)本發(fā)明實施例的數(shù)據(jù)圖像縮放處理方法的流程圖； 圖11為根據(jù)本發(fā)明實施例的縮放算法的總體實現(xiàn)過程示意圖； 圖12為根據(jù)本發(fā)明實施例的向下變換流程圖。
具體實施方式

功能概述 在本發(fā)明實施例中，基于系統(tǒng)芯片(System on Chip，簡稱為SoC)設(shè)計技術(shù)，提出 了一種數(shù)字圖像縮放處理方法及集成系統(tǒng)。SoC是面向嵌入式系統(tǒng)應(yīng)用的設(shè)計，其中既有 軟件系統(tǒng)也有硬件系統(tǒng)，SoC為以最小的尺寸完成最多的任務(wù)的集成電路器件。SoC設(shè)計是 基于知識產(chǎn)權(quán)核(Intellectual Property Core，簡稱為IP Core)的設(shè)計，其核心理念是 利用可重用模塊以縮短系統(tǒng)級芯片的開發(fā)時間，緩解設(shè)計能力與IC制造的矛盾，降低產(chǎn)品 的開發(fā)成本。其中，高效集成度的SoC設(shè)計要求可重用性能IP庫的支持。本發(fā)明實施例基 于SoC，提出了一種新的數(shù)字圖像縮放處理方法及集成系統(tǒng)，該集成系統(tǒng)基于硬件實現(xiàn)，根 據(jù)縮放比例，分別產(chǎn)生場縮放系數(shù)和行縮放系數(shù)，并根據(jù)該場縮放系數(shù)和行縮放系數(shù)，分別 對待縮放的視頻數(shù)據(jù)進行場縮放和行縮放。 在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。 以下結(jié)合附圖對本發(fā)明的優(yōu)選實施例進行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。 根據(jù)本發(fā)明實施例，首先提供了一種數(shù)字圖像縮放處理集成系統(tǒng)。
圖1為根據(jù)本發(fā)明實施例的數(shù)字圖像縮放處理集成系統(tǒng)的結(jié)構(gòu)示意圖，如圖1所
示，根據(jù)本發(fā)明實施例的數(shù)字圖像縮放處理集成系統(tǒng)主要包括CPU總線接口模塊1、行緩
存模塊3、縮放控制模塊5、縮放系數(shù)計算產(chǎn)生器7和縮放模塊9。以下進一步描述上述各實體。
( — ) CPU總線接口模塊1 CPU總線接口模塊1，用于根據(jù)接收到的待顯示圖像的屬性信息，生成并輸出縮放控制信號，并根據(jù)接收到的視頻數(shù)據(jù)請求，讀取待縮放顯示的視頻數(shù)據(jù)，生成并輸出讀寫控制信號； 如圖1所示，CPU總線接口模塊1通過CPU接口與CPU連接，用于接受對將要顯示的圖像的分辨率大小、圖像縮放要求(包括縮放比例)等的配置，具體地，如圖2所示，CPU總線接口模塊1可以包括總線從設(shè)備接口單元11和總線主設(shè)備接口單元13。
其中，總線從設(shè)備接口單元11可以包括配置寄存器組111、總線從接口譯碼子單元113和中斷控制子單元115。 配置寄存器組111，包括多個寄存器，每個寄存器分別用于接收CPU對待顯示圖像的不同屬性的設(shè)置，并產(chǎn)生控制信號，其中，上述屬性包括待縮放顯示的視頻數(shù)據(jù)的存儲地址、該視頻數(shù)據(jù)輸入的格式、上下縮放選擇、行、場縮放比例的小數(shù)部分和整數(shù)部分等，其中，輸入的場縮放比例的小數(shù)部分述場縮放初始步長vst印0和行縮放行比例的小數(shù)部分為行縮放初始步長hst印0，并通過以下公式確定她; 0=-^ x『， fe^0=^^x『；其中，w為兩相鄰象素之間的單位長度，Numv。為源場有效行
數(shù)，Numvl為目標(biāo)場有效行數(shù)，Numh。為源行有效點數(shù)，Numhl為目標(biāo)行有效點數(shù)；
通過上述的計算公式，可以將縮放比例的小數(shù)部分轉(zhuǎn)換為整數(shù)，從而可以降低計算的復(fù)雜度，比如，要向下變換一幅圖像，其縮放比例為4 : 3，即約為1.333，在本發(fā)明實施例中，整數(shù)部分記錄為1，小數(shù)部分341 (0. 333*1024)。 總線從接口譯碼子單元113，用于根據(jù)CPU從設(shè)備總線上的訪問請求，產(chǎn)生相應(yīng)的
寄存器的讀寫訪問請求，并把相關(guān)的地址信息、數(shù)據(jù)信息和控制信息發(fā)送給寄存器組單元；
中斷控制子單元115，用于接收配置寄存器組輸出的中斷控制信號，在中斷使能的情況下，
接收到來自總線主設(shè)備接口單元13的中繼指示時，向CPU發(fā)送中斷請求信號。 總線主設(shè)備接口單元13可以包括總線主接口控制子單元131、和地址計算控制
子單元133。其中，總線主接口控制子單元131，用于接收視頻數(shù)據(jù)請求，根據(jù)配置寄存器組
輸出的控制信號，輸出讀寫控制信號，并將地址計算控制子單元輸出的后續(xù)地址通過主總
線發(fā)送給CPU ;地址計算子單元133，用于在讀寫控制信號的控制下讀取視頻數(shù)據(jù)，輸出行
緩存讀寫控制信號、視頻數(shù)據(jù)在行緩存模塊的寫地址，以及待縮放顯示的視頻數(shù)據(jù)的后續(xù)地址。 在具體實施過程中，CPU總線接口模塊1在偵查到行緩存模塊3發(fā)出的視頻請求信號時，根據(jù)行緩存模塊3發(fā)出的控制設(shè)定，具體包括控制使能、控制恢復(fù)工作指示、屏的 大小、突發(fā)總線讀取模塊、圖像在系統(tǒng)內(nèi)存中存儲的首地地址等信號，在控制使能及恢復(fù)工 作指示信號的控制下開始讀取數(shù)據(jù)，并根據(jù)縮放要求、屏的大小及突發(fā)總線讀取模式計算 是否讀取完每次需要讀取的視頻，同時，產(chǎn)生行緩存的讀寫控制信號及寫地址信號。
( 二 )行緩存模塊3 行緩存模塊3，用于向CPU總線接口模塊1發(fā)送上述視頻數(shù)據(jù)請求，并在讀寫控制 信號的控制下，緩存CPU總線接口模塊1讀取的視頻數(shù)據(jù)； 具體地，行緩存模塊3根據(jù)其當(dāng)前狀態(tài)，向CPU總線接口模塊1發(fā)送上述視頻數(shù)據(jù) 請求，請求CPU總線接口模塊1向行緩存模塊3輸出讀取的視頻數(shù)據(jù)，并在讀寫控制信號及 寫地址信號，以及縮放控制模塊5產(chǎn)生的行選擇信號的控制下，將CPU總線模塊讀取的視頻 數(shù)據(jù)用8個行緩存器緩存，并完成相應(yīng)的數(shù)據(jù)格式變換。 [OO45](三)縮放控制模塊5 縮放控制模塊5，用于根據(jù)上述縮放控制信號獲取行緩存模塊3保存的視頻數(shù)據(jù)， 并按照預(yù)設(shè)規(guī)則對從CPU總線接口模塊1獲取的場縮放初始步長和行縮放初始步長進行累 加，獲得并輸出場縮放步長和行縮放步長； 具體地，如圖3所示，縮放控制模塊5可以包括場縮放控制單元51和行縮放控制 單元53，其中，場縮放控制單元51，用于根據(jù)輸入的場縮放初始步長，按照預(yù)設(shè)規(guī)則進行累 加，獲取場縮放步長；行縮放控制單元53，用于根據(jù)輸入的行縮放初始步長，按照預(yù)設(shè)規(guī)則 進行累加，獲取行縮放步長； 具體地，場縮放控制單元51可以進一步包括加法器511、判斷器513、選擇器515 和輸出模塊517。其中，加法器511，用于根據(jù)預(yù)設(shè)規(guī)則，對輸入的場縮放初始步長進行累 加，得到累加場縮放步長；判決器513與加法器511連接，用于判斷累加場縮放步長是否大 于兩相鄰象素之間的單位長度；選擇器515與判決器513連接，用于在判決器513確定累 加場縮放步長小于單位長度時，選擇累加場縮放步長作為場縮放步長，在判決器513確定 累加場縮放步長大于上述單位長度時，選擇累加場縮放步長與單位長度的差作為場縮放步 長，并將場累加進位值置1 ;輸出模塊517與選擇器515連接，用于將選擇器515選擇的場 縮放步長輸出給縮放系數(shù)計算產(chǎn)生器7，并將場縮放步長作為場縮放初始步長，輸出給加法 器511。 同理，行縮放控制單元53可以進一步包括加法器531、判斷器533、選擇器535和 輸出模塊537。其中，加法器531，用于根據(jù)預(yù)設(shè)規(guī)則，對輸入的行縮放初始步長進行累加， 得到累加行縮放步長；判決器533與加法器531連接，用于判斷累加行縮放步長是否大于兩 相鄰象素之間的單位長度；選擇器535與判決器533連接，用于在判決器533確定累加行 縮放步長小于單位長度時，選擇累加行縮放步長作為行縮放步長，在判決器533確定累加 行縮放步長大于上述單位長度時，選擇累加行縮放步長與上述單位長度的差作為行縮放步 長，并將行累加進位值置1 ;輸出模塊537與選擇器535連接，用于將選擇器535選擇的行 縮放步長輸出給縮放系數(shù)計算產(chǎn)生器7，并將行縮放步長作為行縮放初始步長，輸出給加法 器531。在具體實施過程中，在實現(xiàn)水平方向縮放時，為了提高針對高清寬屏(16 : 9)圖像 縮放顯示的效果，可以選擇非線性調(diào)整整個圖像在不同區(qū)域的縮放比例，因此在本發(fā)明實 施例中，行縮放控制單元53的加法器531在對輸入的行縮放初始步長進行累加時，可以按照圖4所示的反余弦函數(shù)映射累加來調(diào)整步長，圖4中，C0S—LEVEL為非線性縮放幅值；HFZ向上變換比例系數(shù)。從而可以非線性調(diào)整整個圖像在不同區(qū)域的縮放比例，中間縮放比例小，兩邊縮放比例大，從而可以提高高清寬屏圖像的縮放顯示效果。[OOSO](四)縮放系數(shù)計算產(chǎn)生器7 縮放系數(shù)計算產(chǎn)生器，用于根據(jù)縮放控制模塊5輸入的上述場縮放步長和行縮放步長分別計算并輸出場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)； 在具體實施過程中，如圖5所示，縮放系數(shù)計算產(chǎn)生器7可以包括場加權(quán)系數(shù)發(fā)生器71和行加權(quán)系數(shù)發(fā)生器73。其中，場加權(quán)系數(shù)發(fā)生器71，用于根據(jù)縮放控制模塊5輸入的場縮放步長，獲取場縮放加權(quán)系數(shù)；行加權(quán)系數(shù)發(fā)生器73，用于根據(jù)縮放控制模塊55輸入的行縮放步長，獲取行縮放加權(quán)系數(shù)。 在具體實施過程中，根據(jù)人眼對亮度和色度信號的每感性特點，可以對亮度和色度信號分別采用不同的算法計算場、行縮放加權(quán)系統(tǒng)數(shù)，具體地，對于亮度信號，可以采用六點三次插值的算法進行計算，對于色度信號，可以采用四點線性插值的方法，從而可以保證縮放后視頻效果，同時也可以大大降低硬件消耗資源。 并且，由于計算器直接運用的三次插值公式求縮放后圖像f (x， y)，每個象素都要計算加權(quán)系數(shù)h (x)，而且，每次計算加權(quán)系數(shù)h (x)都要用到三次方的計算，計算的復(fù)雜度高，因此，為了減少系統(tǒng)的計算量，增加系統(tǒng)的可重用性，本發(fā)明實施例在場加權(quán)系數(shù)發(fā)生器和行加權(quán)系數(shù)發(fā)生器均設(shè)置了系數(shù)查找表，該系數(shù)查找表用于保存加權(quán)系數(shù)(包括場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù))與自變量(即場縮放步長和行縮放步長)的對應(yīng)關(guān)系，計算器71和計算器73根據(jù)系數(shù)查找表，可以獲取與輸入的場縮放步長對應(yīng)的場縮放加權(quán)系數(shù)，以及與輸入的行縮放步長對應(yīng)的行縮放加權(quán)系數(shù)。 在具體實施過程中，由于圖像的上半部分和下半部分的縮放比例相同，因此，為了減少存儲空間，可以在系數(shù)查找表中只保存圖像的上半部分或下半部分的縮放步長與縮放加權(quán)系數(shù)的對應(yīng)關(guān)系，根據(jù)對稱性，可以獲得另外一半圖像的縮放步長與縮放加權(quán)系數(shù)的對應(yīng)關(guān)系。通過查找系數(shù)表，可以輸出8位的行、場縮放加權(quán)系數(shù)。 在具體實施過程中，如果要使用其它的插值算法，可以根據(jù)該插值算法，更換場加權(quán)系數(shù)發(fā)生器和行加權(quán)系數(shù)發(fā)生中的系數(shù)查找表，從而提高了該集成系統(tǒng)的重用性。
(五)縮放模塊9 縮放模塊9，用于根據(jù)場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)先對縮放控制模塊5輸出的視頻數(shù)據(jù)進行場縮放，再進行行縮放，并輸出縮放后的視頻數(shù)據(jù)。 具體地，如圖5所示，縮放模塊9可以包括場縮放模塊91和行縮放模塊93。其中，場縮放模塊91，用于根據(jù)場縮放加權(quán)系數(shù)、場縮放比例的整數(shù)部分及場累加進位值，對接收到的視頻數(shù)據(jù)進行場縮放，并將場縮放后的視頻數(shù)據(jù)輸出到行縮放模塊；行縮放模塊93，用于根據(jù)行縮放加權(quán)系數(shù)、行縮放比例的整數(shù)部分及行累加進位值，對接收到的視頻數(shù)據(jù)進行行縮放，并輸出行縮放后的視頻數(shù)據(jù)。 在具體實施過程中，以六點為例，場縮放模塊91可以由圖6所示的結(jié)構(gòu)實現(xiàn)，其中，第一乘法器用于將第i-2行、第j列的像素值與第i-2行的場縮放加權(quán)系數(shù)(Vcoef_i-2)相乘、第二乘法器用于將第i-l行，第j列的像素值與第i-l行的場縮放加權(quán)系數(shù)(Vcoefj-l)相乘、第一加法器用于將第一乘法器和第二乘法器輸出的結(jié)果相加；第三乘
9法器用于將第i行，第j列的像素值與第i行的場縮放加權(quán)系數(shù)(Vcoef_i)相乘、第四乘法 器用于將第i+1行，第j列的像素值與第i+1行的場縮放加權(quán)系數(shù)(Vcoef_i+l)相乘、第二 加法器用于將第三乘法器和第四乘法器輸出的結(jié)果相加、第三加法器用于將第一加法器和 第二加法器輸出的結(jié)果相加；第五乘法器用于將第i+2行，第j列的像素值與第i+2行的場 縮放加權(quán)系數(shù)(Vcoef_i+2)相乘、第六乘法器用于將第i+3行，第j列的像素值與第i+3行 的場縮放加權(quán)系數(shù)(Vcoef_i+3)相乘、第四加法器用于將第五乘法器和第六乘法器輸出的 結(jié)果相加，第五加法器用于將第三加法器和第四加法器輸出的結(jié)果相加，D觸發(fā)器用于接入 第五加法器輸入的結(jié)果或者最大像素值，并輸出結(jié)果，該結(jié)果為場縮放后的第i行、第j列 像素值。 行縮放模塊93可以由圖7所示的結(jié)構(gòu)實現(xiàn)，其中，第一乘法器用于將第j_2列、第 i行的像素值與第j_2列的行縮放加權(quán)系數(shù)相乘、第二乘法器用于將第j-1列，第i行的像 素值與第j-l列的行縮放加權(quán)系數(shù)相乘、第一加法器用于將第一乘法器和第二乘法器所得 值相加，以及第三乘法器用于將第j列，第i行的像素值與第j列的行縮放加權(quán)系數(shù)相乘、 第四乘法器用于將第j+1列，第i行的像素值與第j+1列的行縮放加權(quán)系數(shù)相乘、第二加法 器用于將第一乘法器和第四乘法所得值相加；第五乘法器用于將第j+2列，第i行的像素值 與第j+2列的行縮放加權(quán)系數(shù)相乘、第六乘法器用于將第j+3列，第i行的像素值與第j+3 列的行縮放加權(quán)系數(shù)相乘、第三加法器用于將第五乘法器和第六乘法器所得值相加，第四 加法器用于將第一加法器和第二加法器所得值相加，第五加法器用于將第三加法器和第四 法器所得值相加，第五加法器或者最大像素值輸入的D觸發(fā)器，由該觸發(fā)器輸出行縮放后 的第i行、第j列像素值。 在圖6和圖7中，Vcoef_i對應(yīng)于第i行的場縮放加權(quán)系數(shù)，HcoefJ對應(yīng)于第j 列的行縮放加權(quán)系數(shù)。其值是通過每個象素都要計算加權(quán)系數(shù)h(x)的自變量(即場縮放 步長和行縮放步長)作為地址索引的加權(quán)系數(shù)查找表查找得出。對場縮放模塊是將輸入的 圖像像素值與對應(yīng)行的場縮放加權(quán)系數(shù)，然后再將同一列中對應(yīng)乘積相加，再經(jīng)DFF輸出。 對于行縮放，將經(jīng)場縮放后的圖像像素值乘以對應(yīng)列的行縮放加權(quán)系數(shù)，再經(jīng)乘積相加，最 后經(jīng)寄存器輸出最終縮放后的圖像像素值。 在具體實施過程中，為了實現(xiàn)圖像的實時縮放，如圖8所示，該數(shù)據(jù)圖像縮放處理 集成系統(tǒng)還包括同步信號產(chǎn)生模塊IO，用于目標(biāo)圖像的行場同步信號和行場有效計數(shù)信 號，其中，行場有效計數(shù)信號用于控制CPU總線接口模塊1、行緩存模塊3、縮放控制模塊5、 縮放系數(shù)計算產(chǎn)生器7和縮放模塊9的復(fù)位，數(shù)據(jù)行場同步信號與視頻數(shù)據(jù)一起輸出，用以 實現(xiàn)圖像的實時縮放。 圖9為本發(fā)明實施例提供的上述數(shù)據(jù)圖像縮放處理集成系統(tǒng)的一種實現(xiàn)方式，如 圖9所述，該數(shù)據(jù)圖像縮放處理集成系統(tǒng)主要包括CPU總線接口單元A、行存儲單元B、縮 放控制單元C、系數(shù)計算產(chǎn)生器E、同步信號產(chǎn)生單元D、場縮放單元F和行縮放單元G。
該系統(tǒng)的工作原理為通過CPU總線接口單元A對在電視屏幕上或其他顯示器上 將要顯示的畫面的分辨率大小設(shè)定，以及對圖像縮放要求，行場同步信號極性等進行設(shè)定， 同時該單元還負(fù)責(zé)向CPU發(fā)出畫面切換中斷；行存儲器單元B根據(jù)設(shè)定的顯示圖像尺寸， 及縮放要求，行存儲器單元B根據(jù)其狀態(tài)向CPU總線接口單元A發(fā)出源視頻數(shù)據(jù)請求；CPU 總線接口單元A偵查到行存儲器單元B發(fā)送的源視頻請求信號，根據(jù)該單元發(fā)出的控制設(shè)
10定，包括控制使能，控制恢復(fù)工作指示，屏的大小，突發(fā)總線讀取模式，圖像在指定system memory首地址等信號，在控制使能及恢復(fù)工作指示信號的控制下開始讀取數(shù)據(jù)，并根據(jù)縮 放要求，屏的大小及突發(fā)總線讀取模式計算是否讀取完成每次要讀的數(shù)據(jù)，同時產(chǎn)生行緩 存的讀寫控制信號及寫地址信號；行存儲器單元B根據(jù)CPU總線接口單元A發(fā)出的讀寫控 制信號和寫地址，以及縮放控制單元C產(chǎn)生的行選擇信號，將源圖像數(shù)據(jù)用8個行緩存器緩 存，同時要完成所需要的數(shù)據(jù)格式轉(zhuǎn)換；根據(jù)數(shù)據(jù)同步產(chǎn)生單元D調(diào)制產(chǎn)生的行場同步有 效計數(shù)信號以及縮放控制單元C產(chǎn)生的行緩存器的讀地址和行選擇信號，縮放控制單元C 在行緩存器相應(yīng)地址取出所需格式的視頻數(shù)據(jù)值，與此同時縮放控制單元C根據(jù)在每個時 鐘上升沿步長不斷累加，產(chǎn)生相應(yīng)新的步長；縮放加權(quán)系數(shù)產(chǎn)生單元E根據(jù)以該累加步長 作為地址索引的加權(quán)系數(shù)查找表查找得出所對應(yīng)的行場縮放加權(quán)系數(shù)；場縮放單元F根據(jù) 上述場縮放加權(quán)系數(shù)，首先進行垂直方向的縮放變換即場縮放，然后再把經(jīng)垂直縮放的視 頻數(shù)據(jù)輸入到行縮放單元G，行縮放單元G按照縮放加權(quán)系數(shù)產(chǎn)生器E產(chǎn)生的行縮放加權(quán)系 數(shù)進行水平方向的縮放變換，即行縮放，最后由行縮放單元G輸出縮放后的視頻數(shù)據(jù)。
根據(jù)本發(fā)明實施例，還提供了 一種數(shù)據(jù)圖像縮放處理方法，該方法可以由上述圖1 至圖9中的裝置實現(xiàn)。 圖IO為根據(jù)本發(fā)明實施例的數(shù)據(jù)圖像縮放處理方法的流程圖，如圖IO所示，根據(jù) 本發(fā)明實施例的數(shù)據(jù)圖像縮放處理方法主要包括以下步驟 步驟S101 :根據(jù)圖像的場縮放比例和行縮放比例，獲取場縮放初始步長和行縮放 初始步長； 步驟S103 :根據(jù)預(yù)設(shè)規(guī)則，對場縮放初始步長和行縮放初始步長進行累加，得到 場縮放步長和行縮放步長； 步驟S105 :根據(jù)場縮放步長和行縮放步長獲取場縮放加權(quán)系數(shù)和行縮放加權(quán)系 數(shù)； 在具體實施過程中，可以通過查找預(yù)先保存的系數(shù)查找表，獲取與場縮放步長對 應(yīng)的場縮放加權(quán)系數(shù)，以及與行縮放步長對應(yīng)的行縮放加權(quán)系數(shù)。 步驟S107 :根據(jù)場縮放加權(quán)系數(shù)對緩存的待縮放的視頻數(shù)據(jù)進行場縮放，并根據(jù)
行縮放加權(quán)系數(shù)對場縮放后的視頻數(shù)據(jù)進行行縮放，輸出縮放后的視頻數(shù)據(jù)。 在具體實施過程中，上述方法中縮放算法的總體實現(xiàn)過程如圖11所示，首先根據(jù)
輸入圖像與輸出圖像之前的比例關(guān)系，確定行、場縮放初始步長，然后，每個時鐘上升沿步
長不斷累加，產(chǎn)生新的步長，以該新的步長用為行、場縮放步長，根據(jù)該行、場縮放步長查找
系數(shù)查找表，獲取與相鄰的六個點的行、場縮放加權(quán)系數(shù)，然后根據(jù)該行、場縮放加權(quán)系數(shù)
進行場縮放和行縮放，輸出縮放后的數(shù)據(jù)點。 在向下變換時，縮放比例存在整數(shù)部分IOR和小數(shù)部分VFZ，需要根據(jù)這兩部分來 進行縮放，將該縮放比例的小數(shù)部分與相鄰象素點之間的單位長度的乘積作為行或場初始 步長，具體流程如圖12所示，主要包括以下步驟 步驟S301 :在每個時鐘上升沿步長不斷累加，得到累加步長； 步驟S303 :判斷累加步長是否大于相鄰象素點之間的單位長度W，如果是，則執(zhí)行 步驟S205，否則執(zhí)行步驟S207 ; 步驟S305 :累加步長=累加步長，累加進位值為0 ;
11
步驟S307 :累加步長=累加步長_W，累加進位值為1 ; 步驟S309 :將獲取的累加步長作為新的累加步長返回步驟S201，并輸出累加步 長； 步驟S311 :查找系數(shù)查找表，獲取與上述累加步長對應(yīng)的加權(quán)系數(shù)； 步驟S313 :將源像素讀取位置設(shè)置為比例系數(shù)的整數(shù)倍與累加進位值之和； 步驟S315 :源像素值輸出控制； 步驟S317 :根據(jù)步驟S311輸入的加權(quán)系數(shù)及步驟S315輸入的源像素值輸出控制 進行向下變換數(shù)據(jù)處理。 如上所述，借助本發(fā)明實施例提供的技術(shù)方案，通過基于SoC技術(shù)實現(xiàn)數(shù)字圖像 縮放處理集成系統(tǒng)，在縮放過程中采用整數(shù)計算和利用查找表查找縮放系數(shù)，而且可以 同時實現(xiàn)向上和向下整數(shù)或小數(shù)任意比例縮放，且能將較低清晰度格式的原始圖像(如 640x480)轉(zhuǎn)換為較高清晰度格式的輸出圖像(如1024x768)。也能實現(xiàn)從較高清晰度的輸 入信號經(jīng)轉(zhuǎn)換輸出支持較低清晰度顯示格式的屏；同時，整個縮放系統(tǒng)分解為垂直方向和 水平方向獨立進行，并且在具體實現(xiàn)時根據(jù)人眼睛對亮度和色度信號的敏感性特點，對亮 度信號可以采用較復(fù)雜的六點雙三次方非線性插值方法，而在色度方面可只采用四點的雙 線性插值，減少了算法的復(fù)雜度，同時也保證了縮放后的圖像的顯示效果。因此，電路結(jié)構(gòu) 簡單、成本低、高可靠、縮放速度快，可重用好，可以廣泛應(yīng)用集成在視頻SoC系統(tǒng)中，完成 針對各種顯示器及高清寬屏電視的數(shù)字圖像縮放。 以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技 術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修 改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
1權(quán)利要求
一種數(shù)字圖像縮放處理集成系統(tǒng)，其特征在于，包括CPU總線接口模塊，用于根據(jù)接收到的待顯示圖像的屬性信息，生成并輸出縮放控制信號，并根據(jù)接收到的視頻數(shù)據(jù)請求，讀取待縮放顯示的視頻數(shù)據(jù)，生成并輸出行緩存讀寫控制信號；行緩存模塊，用于發(fā)送所述視頻數(shù)據(jù)請求，并在所述行緩存讀寫控制信號的控制下，緩存所述視頻數(shù)據(jù)；縮放控制模塊，用于根據(jù)所述縮放控制信號獲取所述行緩存模塊保存的所述視頻數(shù)據(jù)，并按照預(yù)設(shè)規(guī)則對從所述CPU總線接口模塊獲取的場縮放初始步長和行縮放初始步長進行累加，獲得并輸出場縮放步長和行縮放步長；縮放系數(shù)計算產(chǎn)生器，用于根據(jù)所述場縮放步長和行縮放步長分別計算并輸出場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)；縮放模塊，用于根據(jù)所述場縮放加權(quán)系數(shù)和所述行縮放加權(quán)系數(shù)先對所述縮放控制模塊輸出的所述視頻數(shù)據(jù)進行場縮放，再進行行縮放，并輸出縮放后的視頻數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述CPU總線接口 模塊包括總線從設(shè)備接口單元和總線主設(shè)備接口單元，其中，所述總線從設(shè)備接口單元，包括配置寄存器組，包括多個寄存器，每個寄存器分別用于接收CPU對待顯示圖像的不同 屬性的設(shè)置，并產(chǎn)生控制信號，其中，所述屬性包括所述視頻數(shù)據(jù)的存儲地址、所述視頻數(shù) 據(jù)輸入的格式、上下縮放選擇、行、場縮放比例的小數(shù)部分和整數(shù)部分等，其中，輸入的場縮 放比例的小數(shù)部分為所述場縮放初始步長vst印0和行縮放行比例的小數(shù)部分為所述行縮 放初始步長hst印O，并通過以下公式確定<formula>formula see original document page 2</formula>其中，W為兩相鄰象素之間的單位長度，Nunv。為源場有效行數(shù)，Numvl為目標(biāo)場有效行數(shù)，Numh。為源行有效點數(shù)，Numhl為目標(biāo)行有效點 數(shù)；總線從接口譯碼子單元，用于根據(jù)CPU從設(shè)備總線上的訪問請求，產(chǎn)生相應(yīng)的寄存器 的讀寫訪問請求，并把相關(guān)的地址信息、數(shù)據(jù)信息和控制信息發(fā)送給寄存器組單元；中斷控制子單元，用于接收所述控制信號，在中斷使能的情況下，接收到來自總線主設(shè) 備接口單元的中繼指示時，向所述CPU發(fā)送中斷請求信號；所述總線主設(shè)備接口單元，包括總線主接口控制子單元，用于接收所述視頻數(shù)據(jù)請求，根據(jù)所述配置寄存器組輸出 的控制信號，輸出讀寫控制信號，并將地址計算子單元輸出的后續(xù)地址通過主總線發(fā)送給CPU ;所述地址計算子單元，用于在所述讀寫控制信號的控制下讀取所述視頻數(shù)據(jù)，輸出所 述行緩存讀寫控制信號、所述視頻數(shù)據(jù)在所述行緩存模塊的寫地址，以及待縮放顯示的視 頻數(shù)據(jù)的所述后續(xù)地址。
3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述縮放控制模塊包括場縮放控制單元和行縮放控制單元，其中，所述場縮放控制單元，包括加法器，用于根據(jù)所述預(yù)設(shè)規(guī)則，對輸入的場縮放初始步長進行累加，得到累加場縮放 步長；判決器，用于判斷所述累加場縮放步長是否大于兩相鄰象素之間的單位長度； 選擇器，用于在所述判決器確定所述累加場縮放步長小于所述單位長度時，選擇所述 累加場縮放步長作為所述場縮放步長，在所述判決器確定所述累加場縮放步長大于所述單 位長度時，選擇所述累加場縮放步長與所述單位長度的差作為所述場縮放步長，并將場累 加進位值置1 ;輸出模塊，用于將所述場縮放步長輸出給所述縮放系數(shù)計算產(chǎn)生器，并將所述場縮放 步長作為所述場縮放初始步長，輸出給所述加法器； 所述行縮放控制單元，包括加法器，用于根據(jù)所述預(yù)設(shè)規(guī)則，對輸入的行縮放初始步長進行累加，得到累加行縮放 步長；判決器，用于判斷所述累加行縮放步長是否大于兩相鄰象素之間的單位長度； 選擇器，用于在所述判決器確定所述累加行縮放步長小于所述單位長度時，選擇所述 累加行縮放步長作為所述行縮放步長，在所述判決器確定所述累加行縮放步長大于所述單 位長度時，選擇所述累加行縮放步長與所述單位長度的差作為所述行縮放步長，并將行累 加進位值置1 ;輸出模塊，用于將所述行縮放步長輸出給所述縮放系數(shù)計算產(chǎn)生器，并將所述行縮放 步長作為所述行縮放初始步長，輸出給所述加法器。
4. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述行縮放控制 單元的所述加法器按照非線性函數(shù)的預(yù)設(shè)規(guī)則累加調(diào)整步長。
5. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述縮放系數(shù)計 算產(chǎn)生器包括場加權(quán)系數(shù)發(fā)生器，用于根據(jù)所述縮放控制模塊輸入的場縮放步長，按照預(yù)設(shè)算法，獲 取所述場縮放加權(quán)系數(shù)；行加權(quán)系數(shù)發(fā)生器，用于根據(jù)所述縮放控制模塊輸入的行縮放步長，按照預(yù)設(shè)算法，獲 取所述行縮放加權(quán)系數(shù)。
6. 根據(jù)權(quán)利要求5所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，對于亮度信息，所 述預(yù)設(shè)算法為六點三次插值，對于色度信號，所述預(yù)設(shè)算法為四點線性插值。
7. 根據(jù)權(quán)利要求6所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述場加權(quán)系數(shù) 發(fā)生器和所述行加權(quán)系數(shù)發(fā)生器均包括系數(shù)查找表，用于存儲場縮放步長與場縮放加權(quán)系數(shù)之間的對應(yīng)關(guān)系； 所述場加權(quán)系數(shù)發(fā)生器和所述行加權(quán)系數(shù)發(fā)生器根據(jù)所述系數(shù)查找表，獲取與所述場 縮放步長對應(yīng)的場縮放加權(quán)系數(shù)，以及與所述行縮放步長對應(yīng)的行縮放加權(quán)系數(shù)。
8. 根據(jù)權(quán)利要求6或7所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述縮放模塊 包括場縮放模塊，用于根據(jù)所述場縮放加權(quán)系數(shù)、所述場縮放比例的整數(shù)部分及所述場累 加進位值，對接收到的所述視頻數(shù)據(jù)進行場縮放，并將場縮放后的視頻數(shù)據(jù)輸出到行縮放 模塊；所述行縮放模塊，用于根據(jù)所述行縮放加權(quán)系數(shù)、所述行縮放比例的整數(shù)部分及所述 行累加進位值，對接收到的所述視頻數(shù)據(jù)進行行縮放，并輸出行縮放后的所述視頻數(shù)據(jù)。
9. 根據(jù)權(quán)利要求2至7中任一項所述的數(shù)據(jù)圖像縮放處理集成系統(tǒng)，其特征在于，所述 數(shù)據(jù)圖像縮放處理集成系統(tǒng)還包括同步信號產(chǎn)生模塊，用于產(chǎn)生目標(biāo)圖像的數(shù)據(jù)行場同步信號和行場有效計數(shù)信號，所 述行場有效計數(shù)信號用于控制所述CPU總線接口模塊、所述行緩存模塊、所述縮放控制模 塊、所述縮放系數(shù)計算產(chǎn)生器和所述縮放模塊的復(fù)位，所述行場同步信號與所述視頻數(shù)據(jù) 一起輸出；所述配置寄存器組接收的所述屬性還包括行場同步信號極性。
10. —種數(shù)據(jù)圖像縮放處理方法，其特征在于，包括根據(jù)圖像的場縮放比例和行縮放比例，獲取場縮放初始步長和行縮放初始步長； 根據(jù)預(yù)設(shè)規(guī)則，對所述場縮放初始步長和所述行縮放初始步長進行累加，得到場縮放 步長和行縮放步長；根據(jù)所述場縮放步長和所述行縮放步長獲取場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)； 根據(jù)所述場縮放加權(quán)系數(shù)對緩存的待縮放的視頻數(shù)據(jù)進行場縮放，并根據(jù)所述行縮放 加權(quán)系數(shù)對場縮放后的視頻數(shù)據(jù)進行行縮放，輸出縮放后的視頻數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種數(shù)字圖像縮放處理方法及集成系統(tǒng)，在上述方法中，根據(jù)圖像的場縮放比例和行縮放比例，獲取場縮放初始步長和行縮放初始步長；根據(jù)預(yù)設(shè)規(guī)則，對場縮放初始步長和行縮放初始步長進行累加，得到場縮放步長和行縮放步長；根據(jù)場縮放步長和行縮放步長獲取場縮放加權(quán)系數(shù)和行縮放加權(quán)系數(shù)；根據(jù)場縮放加權(quán)系數(shù)對緩存的待縮放的視頻數(shù)據(jù)進行場縮放，并根據(jù)行縮放加權(quán)系數(shù)對場縮放后的視頻數(shù)據(jù)進行行縮放，輸出縮放后的視頻數(shù) 據(jù)。根據(jù)本發(fā)明提供的技術(shù)方案，可以解決現(xiàn)有技術(shù)中圖像制式轉(zhuǎn)化集成電路實現(xiàn)復(fù)雜、縮放速度不高、可重用性差，難以集成及可靠性差等問題，可以降低運算的復(fù)雜度，簡化硬件實現(xiàn)。
文檔編號G09G5/373GK101789234SQ20091000570
公開日2010年7月28日 申請日期2009年1月23日 優(yōu)先權(quán)日2009年1月23日
發(fā)明者李正衛(wèi), 譚智雄 申請人:中興通訊股份有限公司