專利名稱：數(shù)字信號(hào)處理dsp實(shí)驗(yàn)開發(fā)板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字信號(hào)處理器的實(shí)驗(yàn)板，尤其是一種接口透明、靈 活性好、開放性高、成本低的教學(xué)實(shí)驗(yàn)開發(fā)板，具體地說是一種數(shù)字信號(hào) 處理DSP實(shí)驗(yàn)開發(fā)板。
背景技術(shù)：
隨著數(shù)字信號(hào)處理器在通信、電子等領(lǐng)域的深入應(yīng)用，DSP芯片的開發(fā) 應(yīng)用已經(jīng)成為行業(yè)科技人員必須掌握的一門重要的實(shí)用技術(shù)。目前，對(duì)于 DSP芯片的學(xué)習(xí)、開發(fā)主要依托于一些實(shí)驗(yàn)箱。然而，現(xiàn)有的實(shí)驗(yàn)箱接口不 透明，通常采用FPGA或CPLD可編程器件進(jìn)行邏輯譯碼、控制缺乏透明性， 只能按照預(yù)留的接口進(jìn)行編程，連接方式過于復(fù)雜。同時(shí)，現(xiàn)有的實(shí)驗(yàn)箱 靈活性差、價(jià)格高，且必須配置價(jià)格高昂的仿真器才能進(jìn)行實(shí)驗(yàn)，這些設(shè) 備只能存放于實(shí)驗(yàn)室，學(xué)校在實(shí)驗(yàn)室課時(shí)安排緊張的情況下，不便于學(xué)生 自主進(jìn)行實(shí)驗(yàn)。
發(fā)明內(nèi)容
本實(shí)用新型的目的是針對(duì)現(xiàn)有的DSP實(shí)驗(yàn)箱存在的實(shí)驗(yàn)箱接口不透明、 靈活性差、價(jià)格高，且必須配置價(jià)格高昂的仿真器才能進(jìn)行實(shí)驗(yàn)的問題， 提出一種接口透明、靈活性好、價(jià)格低和開放程度高的數(shù)字信號(hào)處理DSP 實(shí)驗(yàn)開發(fā)板。
本實(shí)用新型的技術(shù)方案是.-
一種數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是它包括DSP最小模塊、 音頻編解碼模塊、單片機(jī)模塊、串行接口模塊、邏輯譯碼模塊、輸入/輸出設(shè)備和電源電路，電源電路為DSP最小模塊、音頻編解碼模塊、單片機(jī)模 塊、串行接口模塊、邏輯譯碼模塊和輸入/輸出設(shè)備提供相對(duì)應(yīng)的工作電源， 串行接口模塊的信號(hào)輸入端作為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板的信號(hào)輸入 接PC機(jī)的串行輸出端，串行接口模塊的輸出端與單片機(jī)模塊的串行接口端 相連，單片機(jī)模塊給DSP最小模塊加載程序的信號(hào)端與DSP最小模塊的程 序加載信號(hào)端相連，DSP最小模塊的音頻信號(hào)端與音頻編解碼模塊相連， DSP最小模塊的譯碼信號(hào)端與邏輯譯碼模塊相連，邏輯譯碼模塊的輸入/輸 出端與輸入/輸出設(shè)備相連。
本實(shí)用新型的電源電路包括由電源電路1.8和濾波電路1構(gòu)成的DSP 最小模塊工作電源電路，由電源電路3.3和濾波電路2構(gòu)成的數(shù)字信號(hào)處理 DSP實(shí)驗(yàn)開發(fā)板工作電源電路，由電源電路3.3和濾波電路3構(gòu)成的音頻解 碼芯片模擬電源電路，電源電路1.8包括電壓轉(zhuǎn)換芯片PU1、電容PUC3、 PUC4、開關(guān)J1.8、 二極管DG4和電阻RG4，電源電路3.3包括電壓轉(zhuǎn)換芯 片PU2、電容PUC1、 PUC2、開關(guān)J3.3、開關(guān)JMCPU、 二極管DG2、 DG3、 電阻RG2、 RG3和電容CG1-CG9,濾波電路1由電容CG11-CG15構(gòu)成， 濾波電路2由電容CG1-CG9構(gòu)成，濾波電路3由電容23CG1、 23CG2和電 感L1、 L2構(gòu)成，DSP最小模塊工作電源電路的輸入端從電源電路1.8的輸 入端即電容PUC3的正極和電壓轉(zhuǎn)換芯片PU1的輸入端的連接點(diǎn)引出接直 流穩(wěn)壓電源的輸出端，電壓轉(zhuǎn)換芯片PU1的輸出端與電容PUC4的正極連 接，電容PUC3、 PUC4的負(fù)極和電壓轉(zhuǎn)換芯片PU1的接地端接地，電容 PUC4的正極和電壓轉(zhuǎn)換芯片PU1的輸出端的連接點(diǎn)接開關(guān)J1.8的一端， 開關(guān)J1.8的另一端接二極管DG4的陽極，二極管DG4的陰極通過電阻RG4 接地，開關(guān)J1.8與二極管DG4陽極的連接點(diǎn)接濾波電路1即濾波電容 CG11-CG15并聯(lián)的非接地端作為DSP最小模塊工作電源電路的輸出端接所 需供電的DSP最小模塊，數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸 入端從電源電路3.3的輸入端即電容PUC1的正極和電壓轉(zhuǎn)換芯片PU2的 輸入端的連接點(diǎn)引出接直流穩(wěn)壓電源的輸出端，電壓轉(zhuǎn)換芯片PU2的輸出端與電容PUC2的正極連接，電容PUC1、PUC2的負(fù)極和電壓轉(zhuǎn)換芯片PU2 的接地端接地，電容PUC2的正極和電壓轉(zhuǎn)換芯片PU2的輸出端的連接點(diǎn) 接開關(guān)J3.3和開關(guān)JMCPU的一端，開關(guān)JMCPU的另一端接二極管DG3 的陽極，二極管DG3的陰極通過電阻RG3接地，，開關(guān)JMCPU與二極管 DG3陽極的連接點(diǎn)作為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸出 端接所需供電的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，開關(guān)J3.3的另一端接二極 管DG2的陽極，二極管DG2的陰極通過電阻RG2接地，開關(guān)J3.3與二極 管DG2陽極的連接點(diǎn)接濾波電路2即電容CG1-CG9并聯(lián)的非接地端作為 數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸出端接數(shù)字信號(hào)處理DSP 實(shí)驗(yàn)開發(fā)板所需供電的部分，音頻解碼芯片模擬電源電路的輸入端從電源 電路3.3的信號(hào)輸入端即電容PUC1的正極和電壓轉(zhuǎn)換芯片PU2的信號(hào)輸 入端的連接點(diǎn)引出接直流穩(wěn)壓電源的輸出端，電壓轉(zhuǎn)換芯片PU2的信號(hào)輸 出端與電容PUC2的正極連接，電容PUC1、 PUC2的負(fù)極和電壓轉(zhuǎn)換芯片 PU2的接地端接地，電容PUC2的正極和電壓轉(zhuǎn)換芯片PU2的輸出端的連 接點(diǎn)接開關(guān)J3.3的一端，開關(guān)J3.3的另一端接二極管DG2的陽極，二極管 DG2的陰極通過電阻RG2接地，開關(guān)J3.3與二極管DG2陽極的連接點(diǎn)接 濾波電路3即電感L1的一端，電感L1的另一端與并聯(lián)的濾波電容23CG1、 23CG2的連接點(diǎn)作為音頻解碼芯片模擬電源電路的輸出接音頻解碼芯片的 模擬電源端，并聯(lián)的濾波電容23CG1、 23CG2的另一端接電感L2的一端， 電感L2的另一端接地。
本實(shí)甩新型的DSP最小模塊包括DSP芯片、電阻RE2-RE4、開關(guān)JE1 ， 由電感LE1、晶體振蕩器YE1和電容CE1構(gòu)成的時(shí)鐘電路1、仿真口 JTAG 和系統(tǒng)測(cè)試接口，時(shí)鐘電路1的電源信號(hào)端接電源電路的信號(hào)輸出端即晶 體振蕩器YE1的電源端通過電感LE1接數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作 電源電路的輸出端，晶體振蕩器YE1的另一個(gè)電源端通過電容CE1接數(shù)字 信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸出端，晶體振蕩器YE1的時(shí)鐘 信號(hào)輸出端通過電阻RE1接DSP芯片的時(shí)鐘信號(hào)輸入端，DSP芯片的仿真信號(hào)端與仿真口 JTAG的對(duì)應(yīng)仿真信號(hào)端相連，DSP芯片的測(cè)試信號(hào)端與 系統(tǒng)測(cè)試接口的對(duì)應(yīng)測(cè)試信號(hào)端相連。
本實(shí)用新型的音頻編解碼模塊包括音頻編解碼芯片，濾波電容AC4、 23CG3，由晶體振蕩器Y1、電容CG24、 CG25構(gòu)成的時(shí)鐘電路2,由麥克 風(fēng)、電容AC3、電阻AR1 、 AR2構(gòu)成的語音輸入電路和由揚(yáng)聲器、電容AC1 、 AC2構(gòu)成的語音輸出電路，音頻解碼芯片的時(shí)鐘信號(hào)端分別與時(shí)鐘電路2 的信號(hào)輸出端相連即音頻解碼芯片的時(shí)鐘信號(hào)端分別與晶體振蕩器Yl的 兩端連接，晶體振蕩器Yl的兩端分別通過電容CG24、 CG25接地，語音 輸入電路的信號(hào)輸入端從麥克風(fēng)引入，麥克風(fēng)的輸出接電阻AR1的一端和 電容AC3的負(fù)極，電阻AR1的另一端和電容AC3的正極通過電阻AR2的 一端分別接音頻解碼芯片的對(duì)應(yīng)信號(hào)輸入端，音頻解碼芯片的左、右聲道 信號(hào)輸出端分別接電容AC1和電容AC2的正極，電容AC1和AC2的負(fù)極 分別接揚(yáng)聲器作為語音輸出電路的信號(hào)輸出。
本實(shí)用新型的單片機(jī)模塊包括單片機(jī)，電容CGIO、 CG15、 AC5，電 阻RE16、 RE17、 MCUR1、 MCUR2，開關(guān)KEY7和由晶體振蕩器Y2、電 容CG26、 CG27構(gòu)成的時(shí)鐘電路3，單片機(jī)的時(shí)鐘信號(hào)端與時(shí)鐘電路3的 對(duì)應(yīng)信號(hào)輸出端相連即單片機(jī)的時(shí)鐘信號(hào)端分別與晶體振蕩器Y2的兩端 相連，晶體振蕩器的兩端分別通過電容CG26、 CG27接地。
本實(shí)用新型的邏輯譯碼模塊包括邏輯譯碼芯片IOSEL和IODATA，DSP 最小模塊的譯碼信號(hào)端與邏輯譯碼芯片的對(duì)應(yīng)信號(hào)端相連，邏輯譯碼模塊 的輸入/輸出端與輸入/輸出設(shè)備相連。
本實(shí)用新型的有益效果
1、本實(shí)用新型的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板的實(shí)踐性很強(qiáng)，在實(shí)驗(yàn) 資源緊張、時(shí)間有限的情況下，設(shè)計(jì)一種脫離仿真器也可下載、調(diào)試、運(yùn) 行的便攜式的DSP實(shí)驗(yàn)系統(tǒng)，為學(xué)生提供大量有效的實(shí)踐機(jī)會(huì)，可以讓學(xué) 生直觀的認(rèn)識(shí)和掌握DSP系統(tǒng)軟硬件的開發(fā)方法，編寫程序?qū)崿F(xiàn)某一功能， 具有良好的現(xiàn)實(shí)意義。
92、 本實(shí)用新型的實(shí)驗(yàn)教學(xué)平臺(tái)在電路設(shè)計(jì)中利用單片機(jī)在線編程的功 能，首先將用戶程序下載到單片機(jī)ROM中，再利用DSP芯片的HPI接口進(jìn) 行程序加載，最終DSP芯片執(zhí)行用戶程序，區(qū)別于利用JTAG接口進(jìn)行調(diào)試 的方法。本實(shí)用新型的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板可以脫離高額仿真器 的限制，使得學(xué)生學(xué)習(xí)方便、使用容易，具有很強(qiáng)的靈活性。
3、 本實(shí)用新型的實(shí)驗(yàn)教學(xué)平臺(tái)開放性強(qiáng)，該實(shí)驗(yàn)系統(tǒng)中所有接口和器 件引腳對(duì)學(xué)生開放，邏輯控制較為簡單、透明，學(xué)生能夠非常清楚的了解 所采用的接口方式，完成程序設(shè)計(jì)和編寫，從而激發(fā)學(xué)生學(xué)習(xí)興趣，使學(xué) 生徹底理解和掌握DSP芯片的軟硬件開放方法。
4、 本實(shí)用新型的實(shí)驗(yàn)教學(xué)平臺(tái)成本低，面向?qū)W生進(jìn)行DSP技術(shù)入門實(shí) 驗(yàn)，教學(xué)平臺(tái)采用基本配置，不需要仿真器，成本極低。
5、 本實(shí)用新型的實(shí)驗(yàn)教學(xué)平臺(tái)的實(shí)驗(yàn)層次性高，在該教學(xué)平臺(tái)上可完 成DSP課程中的基礎(chǔ)性驗(yàn)證型實(shí)驗(yàn)；學(xué)生根據(jù)開放的接口和引腳可以完成 DSP的設(shè)計(jì)性實(shí)驗(yàn)。同時(shí)配有單片機(jī)、音頻接口等電路，可在該教學(xué)平臺(tái)上 完成大量復(fù)雜的綜合設(shè)計(jì)型實(shí)驗(yàn)，達(dá)到了一機(jī)多用的功能。


圖l是本實(shí)用新型的原理框圖。
圖2是本實(shí)用新型的DSP最小模塊電路圖。
圖3是本實(shí)用新型的音頻編解碼模塊電路圖。
圖4是本實(shí)用新型的單片機(jī)模塊電路圖。
圖5是本實(shí)用新型的串行接口模塊電路圖。
圖6是本實(shí)用新型的邏輯譯碼模塊和輸入/輸出設(shè)備電路圖。
圖7是本實(shí)用新型的電源電路圖。
具體實(shí)施方式
以下結(jié)合附圖1-7和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的說明。如圖l所示， 一種數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是它包括DSP最 小模塊、音頻編解碼模塊、單片機(jī)模塊、串行接口模塊、邏輯譯碼模塊、 輸入/輸出設(shè)備和電源電路，電源電路為DSP最小模塊、音頻編解碼模塊、 單片機(jī)模塊、串行接口模塊、邏輯譯碼模塊和輸入/輸出設(shè)備提供相對(duì)應(yīng)的 工作電源，串行接口模塊的信號(hào)輸入端作為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板 的信號(hào)輸入接PC機(jī)的串行輸出端，串行接口模塊的輸出端與單片機(jī)模塊的 串行接口端相連，單片機(jī)模塊給DSP最小模塊加載程序的信號(hào)端與DSP最 小模塊的程序加載信號(hào)端相連，DSP最小模塊的音頻信號(hào)端與音頻編解碼 模塊相連，DSP最小模塊的譯碼信號(hào)端與邏輯譯碼模塊相連，邏輯譯碼模 塊的輸入/輸出端與輸入/輸出設(shè)備相連
本實(shí)用新型的電源電路包括由電源電路1.8和濾波電路1構(gòu)成的DSP 最小模塊工作電源電路，由電源電路3.3和濾波電路2構(gòu)成的數(shù)字信號(hào)處理 DSP實(shí)驗(yàn)開發(fā)板工作電源電路，由電源電路3.3和濾波電路3構(gòu)成的音頻解 碼芯片模擬電源電路，電源電路L8包括電壓轉(zhuǎn)換芯片PU1 (型號(hào)可為 CJT1117)、電容PUC3、 PUC4、開關(guān)J1.8、 二極管DG4和電阻RG4，電源 電路3.3包括電壓轉(zhuǎn)換芯片PU2 (型號(hào)可為CJT1117)、電容PUC1、 PUC2、 開關(guān)J3.3、開關(guān)JMCPU、二極管DG2、DG3、電阻RG2、RG3和電容CG1-CG9， 濾波電路l由電容CG11-CG15構(gòu)成，濾波電路2由電容CG1-CG9構(gòu)成， 濾波電路3由電容23CG1、 23CG2和電感L1、 L2構(gòu)成，DSP最小模塊工 作電源電路的信號(hào)輸入端從電源電路1.8的信號(hào)輸入端即電容PUC3的正極 和電壓轉(zhuǎn)換芯片PU1的信號(hào)輸入端的連接點(diǎn)引出接直流穩(wěn)壓電源的信號(hào)輸 出端，直流穩(wěn)壓電源為5V電源插座，LED顯示燈DG1 DG4分別指示相 關(guān)電源供電情況，電壓轉(zhuǎn)換芯片PU1的信號(hào)輸出端與電容PUC4的正極連 接，電容PUC3、 PUC4的負(fù)極和電壓轉(zhuǎn)換芯片PU1的接地端接地，電容 PUC4的正極和電壓轉(zhuǎn)換芯片PU1的信號(hào)輸出端的連接點(diǎn)接開關(guān)J1.8的一 端，開關(guān)J1.8的另一端接二極管DG4的陽極，二極管DG4的陰極通過電 阻RG4接地，開關(guān)J1.8與二極管DG4陽極的連接點(diǎn)接濾波電路1即濾波電容CG11-CG15并聯(lián)的非接地端作為DSP最小模塊工作電源電路的輸出 端接所需供電的DSP最小模塊，數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源 電路的信號(hào)輸入端從電源電路3.3的信號(hào)輸入端即電容PUC1的正極和電壓 轉(zhuǎn)換芯片PU2的信號(hào)輸入端的連接點(diǎn)引出接直流穩(wěn)壓電源的信號(hào)輸出端， 直流穩(wěn)壓電源為5V電源插座，LED顯示燈DG1 DG4分別指示相關(guān)電源 供電情況，電壓轉(zhuǎn)換芯片PU2的信號(hào)輸出端與電容PUC2的正極連接，電 容PUC1、 PUC2的負(fù)極和電壓轉(zhuǎn)換芯片PU2的接地端接地，電容PUC2的 正極和電壓轉(zhuǎn)換芯片PU2的信號(hào)輸出端的連接點(diǎn)接開關(guān)J3.3和開關(guān)JMCPU 的一端，開關(guān)JMCPU的另一端接二極管DG3的陽極，二極管DG3的陰極 通過電阻RG3接地，，開關(guān)JMCPU與二極管DG3陽極的連接點(diǎn)作為數(shù)字 信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸出端接所需供電的數(shù)字信號(hào)處 理DSP實(shí)驗(yàn)開發(fā)板，開關(guān)J3.3的另一端接二極管DG2的陽極，二極管DG2 的陰極通過電阻RG2接地，開關(guān)J3.3與二極管DG2陽極的連接點(diǎn)接濾波 電路2即電容CG1-CG9并聯(lián)的非接地端作為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā) 板工作電源電路的輸出端接數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板所需供電的部 分，音頻解碼芯片模擬電源電路的信號(hào)輸入端從電源電路3.3的信號(hào)輸入端 即電容PUC1的正極和電壓轉(zhuǎn)換芯片PU2的信號(hào)輸入端的連接點(diǎn)引出接直 流穩(wěn)壓電源的信號(hào)輸出端，電壓轉(zhuǎn)換芯片PU2的信號(hào)輸出端與電容PUC2 的正極連接，電容PUC1、PUC2的負(fù)極和電壓轉(zhuǎn)換芯片PU2的接地端接地， 電容PUC2的正極和電壓轉(zhuǎn)換芯片PU2的信號(hào)輸出端的連接點(diǎn)接開關(guān)J3.3 的一端，開關(guān)J3.3的另一端接二極管DG2的陽極，二極管DG2的陰極通 過電阻RG2接地，開關(guān)J3.3與二極管DG2陽極的連接點(diǎn)接濾波電路3即 電感L1的一端，電感L1的另一端與并聯(lián)的濾波電容23CG1、 23CG2的連 接點(diǎn)作為音頻解碼芯片模擬電源電路的輸出接音頻解碼芯片的模擬電源信 號(hào)端，并聯(lián)的濾波電容23CG1、 23CG2的另一端接電感L2的一端，電感 L2的另一端接地。
如圖2所示，本實(shí)用新型的DSP最小模塊包括DSP芯片(型號(hào)可為TMS320VC5402)、電阻RE2-RE4、開關(guān)JE1，由電感LE1、晶體振蕩器YE1 和電容CE1構(gòu)成的時(shí)鐘電路1、仿真口 JTAG和系統(tǒng)測(cè)試接口，時(shí)鐘電路1 的電源信號(hào)端接電源電路的信號(hào)輸出端即晶體振蕩器YE1的電源端通過電 感LE1接數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的信號(hào)輸出端，晶體 振蕩器YE1的另一個(gè)電源端通過電容CE1接數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā) 板工作電源電路的信號(hào)輸出端，晶體振蕩器YE1的時(shí)鐘信號(hào)輸出端通過電 阻RE1接DSP芯片的時(shí)鐘信號(hào)輸入端，DSP芯片的仿真信號(hào)端與仿真口 JTAG的對(duì)應(yīng)仿真信號(hào)端相連，DSP芯片的測(cè)試信號(hào)端與系統(tǒng)測(cè)試接口的對(duì) 應(yīng)測(cè)試信號(hào)端相連。晶體振蕩器YE1輸入20MHz的時(shí)鐘到DSP芯片X2 引腳，LE1、 CE1起濾波作用。時(shí)鐘設(shè)置由開關(guān)JE1、電阻RE2 RE4組 成，用戶可以通過JE1開關(guān)給DSP芯片引腳CLKMD1 CLKMD3輸入高低 電平，設(shè)置DSP芯片初始時(shí)鐘。JTAG調(diào)試接口插座JE3為JTAG接口， 用來鏈接仿真器對(duì)系統(tǒng)進(jìn)行調(diào)試。DSP芯片關(guān)鍵引腳設(shè)置由RE5 RE15 組成，將DSP芯片若干關(guān)鍵引腳設(shè)置為高電平保證DSP芯片正常工作。DSP 芯片工作模式選擇由開關(guān)JE2組成，連接DSP芯片MP/MC，用來選擇芯 片的工作模式。其它接口開關(guān)KEY5:用來測(cè)試外部中斷INTO。指示燈 DXF:用來測(cè)試DSP芯片通用IO引腳XF。插座JE4:用來測(cè)試DSP芯片 工作時(shí)鐘信號(hào)。插座JE5:用來測(cè)試定時(shí)中斷時(shí)鐘信號(hào)。開關(guān)KEY6:用來 復(fù)位DSP芯片。系統(tǒng)測(cè)試接口由JE6插座將相關(guān)的DSP芯片與音頻解碼芯 片TLV320AIC23連線引出作為調(diào)試、測(cè)試用。
如圖3所示，本實(shí)用新型的音頻編解碼模塊包括音頻解碼芯片(型號(hào) 可為TLV320AIC23 )，濾波電容AC4、23CG3，由晶體振蕩器Yl 、電容CG24、 CG25構(gòu)成的時(shí)鐘電路2，由麥克風(fēng)、電容AC3、電阻AR1、 AR2構(gòu)成的語 音輸入電路和由揚(yáng)聲器、電容AC1、 AC2構(gòu)成的語音輸出電路，音頻解碼 芯片的時(shí)鐘信號(hào)端分別與時(shí)鐘電路2的信號(hào)輸出端相連即音頻解碼芯片的 時(shí)鐘信號(hào)端分別與晶體振蕩器Y1的兩端連接，晶體振蕩器Y1的兩端分別 通過電容CG24、 CG25接地，語音輸入電路的信號(hào)輸入端從麥克風(fēng)引入，麥克風(fēng)的輸出接電阻AR1的一端和電容AC3的負(fù)極，電阻AR1的另一端 和電容AC3的正極通過電阻AR2的一端分別接音頻解碼芯片的對(duì)應(yīng)信號(hào)輸 入端，音頻解碼芯片的左、右聲道信號(hào)輸出端分別接電容AC1和電容AC2 的正極，電容AC1和AC2的負(fù)極分別接揚(yáng)聲器作為語音輸出電路的信號(hào)輸 出。時(shí)鐘電路2為音頻解碼芯片提供16.9MHz的時(shí)鐘輸入。數(shù)字電源由數(shù) 字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的+3.3V輸出提供，模擬電源由 數(shù)字電源經(jīng)過電感L1、 L2輸出，電容23CG1、 23CG2為模擬電源濾波
如圖4所示，本實(shí)用新型的單片機(jī)模塊包括單片機(jī)(型號(hào)可為 STC89LE51)，電容CGIO、 CG15、 AC5，電阻RE16、 RE17、 MCUR1、 MCUR2，開關(guān)KEY7和由晶體振蕩器Y2、電容CG26、 CG27構(gòu)成的時(shí)鐘 電路3，單片機(jī)的時(shí)鐘信號(hào)端與時(shí)鐘電路3的對(duì)應(yīng)信號(hào)輸出端相連即單片機(jī) 的時(shí)鐘信號(hào)端分別與晶體振蕩器Y2的兩端相連，晶體振蕩器的兩端分別通 過電容CG26、 CG27接地。時(shí)鐘電路3產(chǎn)生12MHz的時(shí)鐘信號(hào)輸入到單片 機(jī)中，復(fù)位電路由開關(guān)KEY7，電容AC5，電阻MCUR2構(gòu)成，給單片機(jī)復(fù) 位信號(hào)。外部中斷設(shè)置在系統(tǒng)中不需要用到單片機(jī)中斷，由電阻RE16、 RE17接高電平。
如圖5所示，本實(shí)用新型的邏輯譯碼模塊包括邏輯譯碼芯片IOSEL(型 號(hào)可為74LV139)禾Q IODATA (型號(hào)可為74LVC244 ， IODATAJJA IODATA—UB為同一個(gè)芯片的兩個(gè)部分，它們的作用是一樣的)，DSP芯片
的部分?jǐn)?shù)據(jù)和地址線與邏輯譯碼芯片的對(duì)應(yīng)信號(hào)端相連，邏輯譯碼模塊的 輸入/輸出端與輸入/輸出設(shè)備(可采用鍵盤、LED顯示燈)相連。鍵盤電路 由四個(gè)按鍵KEY0 KEY3和四個(gè)電阻KEYR0 KEYR3構(gòu)成，LED指示燈電 路由四個(gè)LED構(gòu)成DD0 DD3 。
如圖6所示，本實(shí)用新型的串行接口模塊，包括RS232串行接口芯片 (型號(hào)可為MAX3232)和濾波電容CG20-CG23，接線口由C0M1組成， 將PC機(jī)串口連接到該接口 ，電容CG20 CG23保障RS232串行接口芯片能 夠正常工作。具體實(shí)施時(shí)
加載數(shù)據(jù)流程在集成開發(fā)環(huán)境TI CCS中編寫用戶程序編譯后形成
COFF文件(.out文件)，利用TI提供的命令HEX500將.out文件轉(zhuǎn)換為.hex 文件。利用STC單片機(jī)在線燒寫的功能，將這一文件和單片機(jī)控制DSP芯 片的接口程序一起編譯，通過RS232串口一同燒寫到STC單片機(jī)片內(nèi)ROM 中。DSP復(fù)位后檢測(cè)MP/MC=0為自啟動(dòng)模式，DSP芯片內(nèi)程序査詢HPI 接口是否可以進(jìn)行自啟動(dòng)，在啟動(dòng)以后，DSP芯片內(nèi)0x7F地址的值被置為 0，自舉程序不斷檢驗(yàn)0x7F地址處是否出現(xiàn)了可用的程序指針的跳轉(zhuǎn)地址。 當(dāng)其發(fā)現(xiàn)該地址內(nèi)的值不為0時(shí)，即判定為DSP已由外部單片機(jī)進(jìn)行了主 機(jī)接口HPI自舉程序加載，并按照該值跳轉(zhuǎn)PC指針，開始運(yùn)行，從而完成 HPI方式自舉。
I/O操作數(shù)據(jù)流由DSP芯片地址線DSP_A14， DSP—A15和10片選 信號(hào)(/IOSTRB或/DSP—IS，由開關(guān)IS—SEL選擇)，分別輸入到IOSEL—UA， 產(chǎn)生/KEYOE的使能信號(hào)選中IODATA—UA， DSP芯片數(shù)據(jù)線 DSP—D0-DSP—D3與IODATA一UA信號(hào)輸出端Y0 Y3相連；四個(gè)按鍵的 電平狀態(tài)KEY0 KEY3連接到IODATA_UA的信號(hào)輸入端A0 A3。 DSP通 過對(duì)外部10空間的操作讀取鍵值。
控制LED燈由DSP芯片地址線DSP—A12， DSP—A13和10片選信號(hào) (/IOSTRB或/DSP一IS，由開關(guān)IS_SEL選擇)分別輸入到IOSEL—UB， 產(chǎn)生/LEDOE的使能信號(hào)選中IODATA—UB ， DSP芯片數(shù)據(jù)線 DSP_D4 DSP—D7與IODATA—UA信號(hào)輸入端A0 A3相連；LED的亮滅 即高低電平由LED0 LED3來控制，連接到IODATA一UA的信號(hào)輸出端 Y0~Y3。 DSP通過對(duì)外部10空間的操作來控制LED狀態(tài)。
音頻數(shù)據(jù)流音頻解碼芯片(型號(hào)可為TLV320AIC23)與DSP芯片的 連接有兩個(gè)接口， 一是控制接口， 二是數(shù)據(jù)接口?？刂平涌谝纛l解碼芯 片(型號(hào)可為TLV320AIC23)采用SPI (三線操作)與DSP芯片通過多通 道緩沖串口 1MCBSP1進(jìn)行連接，通過該連接方式DSP芯片對(duì)音頻解碼芯片(型號(hào)可為TLV320AIC23)進(jìn)行初始化控制；數(shù)據(jù)接口音頻解碼芯片 (型號(hào)可為TLV320AIC23)數(shù)據(jù)傳輸采用DSP模式，與DSP芯片的多通 道緩沖串口 OMCBSPO進(jìn)行連接，完成兩芯片之間的數(shù)據(jù)通信。語音信號(hào)由 麥克風(fēng)MIC輸入，接入到音頻解碼芯片(型號(hào)可為TLV320AIC23)的 MICBIAS和MICIN (麥克風(fēng)模擬音頻輸入接口)經(jīng)過TLV320AIC23將模 擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)后采用DSP數(shù)據(jù)格式將數(shù)據(jù)輸入到DSP芯片；DSP 芯片對(duì)信號(hào)進(jìn)行相關(guān)處理，采用同樣的方式將處理后的數(shù)據(jù)輸出到音頻解 碼芯片進(jìn)行數(shù)模轉(zhuǎn)換，聲音信號(hào)由揚(yáng)聲器SPEAK輸出。
本實(shí)用新型未涉及部分均與現(xiàn)有技術(shù)相同或可采用現(xiàn)有技術(shù)加以實(shí)現(xiàn)。
權(quán)利要求1、一種數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是它包括DSP最小模塊、音頻編解碼模塊、單片機(jī)模塊、串行接口模塊、邏輯譯碼模塊、輸入/輸出設(shè)備和電源電路，電源電路為DSP最小模塊、音頻編解碼模塊、單片機(jī)模塊、串行接口模塊、邏輯譯碼模塊和輸入/輸出設(shè)備提供相對(duì)應(yīng)的工作電源，串行接口模塊的信號(hào)輸入端作為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板的信號(hào)輸入接PC機(jī)的串行輸出端，串行接口模塊的輸出端與單片機(jī)模塊的串行接口端相連，單片機(jī)模塊給DSP最小模塊加載程序的信號(hào)端與DSP最小模塊的程序加載信號(hào)端相連，DSP最小模塊的音頻信號(hào)端與音頻編解碼模塊相連，DSP最小模塊的譯碼信號(hào)端與邏輯譯碼模塊相連，邏輯譯碼模塊的輸入/輸出端與輸入/輸出設(shè)備相連。
2、 根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是所述的 電源電路包括由電源電路1.8和濾波電路1構(gòu)成的DSP最小模塊工作電源 電路，由電源電路3.3和濾波電路2構(gòu)成的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板 工作電源電路，由電源電路3.3和濾波電路3構(gòu)成的音頻解碼芯片模擬電源 電路，電源電路1.8包括電壓轉(zhuǎn)換芯片PU1、電容PUC3、PUC4、開關(guān)J1.8、 二極管DG4和電阻RG4，電源電路3.3包括電壓轉(zhuǎn)換芯片PU2、電容PUC1 、 PUC2、開關(guān)J3.3、開關(guān)JMCPU、 二極管DG2、 DG3、電阻RG2、 RG3和 電容CG1-CG9，濾波電路1由電容CG11-CG15構(gòu)成，濾波電路2由電容 CG1-CG9構(gòu)成，濾波電路3由電容23CG1、 23CG2和電感L1、 L2構(gòu)成， DSP最小模塊工作電源電路的輸入端從電源電路1.8的輸入端即電容PUC3 的正極和電壓轉(zhuǎn)換芯片PU1的輸入端的連接點(diǎn)引出接直流穩(wěn)壓電源的輸出 端，電壓轉(zhuǎn)換芯片PU1的輸出端與電容PUC4的正極連接，電容PUC3、 PUC4的負(fù)極和電壓轉(zhuǎn)換芯片PU1的接地端接地，電容PUC4的正極和電 壓轉(zhuǎn)換芯片PU1的輸出端的連接點(diǎn)接開關(guān)J1.8的一端，開關(guān)J1.8的另一端 接二極管DG4的陽極，二極管DG4的陰極通過電阻RG4接地，開關(guān)J1.8與二極管DG4陽極的連接點(diǎn)接濾波電路1即濾波電容CG11-CG15并聯(lián)的 非接地端作為DSP最小模塊工作電源電路的輸出端接所需供電的DSP最小 模塊，數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸入端從電源電路3.3 的輸入端即電容PUC1的正極和電壓轉(zhuǎn)換芯片PU2的輸入端的連接點(diǎn)引出 接直流穩(wěn)壓電源的輸出端，電壓轉(zhuǎn)換芯片PU2的輸出端與電容PUC2的正 極連接，電容PUC1、 PUC2的負(fù)極和電壓轉(zhuǎn)換芯片PU2的接地端接地，電 容PUC2的正極和電壓轉(zhuǎn)換芯片PU2的輸出端的連接點(diǎn)接開關(guān)J3.3和開關(guān) JMCPU的一端，開關(guān)JMCPU的另一端接二極管DG3的陽極，二極管DG3 的陰極通過電阻RG3接地，，開關(guān)JMCPU與二極管DG3陽極的連接點(diǎn)作 為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸出端接所需供電的數(shù)字 信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，開關(guān)J3.3的另一端接二極管DG2的陽極，二 極管DG2的陰極通過電阻RG2接地，開關(guān)J3.3與二極管DG2陽極的連接 點(diǎn)接濾波電路2即電容CG1-CG9并聯(lián)的非接地端作為數(shù)字信號(hào)處理DSP 實(shí)驗(yàn)開發(fā)板工作電源電路的輸出端接數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板所需供 電的部分，音頻解碼芯片模擬電源電路的輸入端從電源電路3.3的信號(hào)輸入 端即電容PUC1的正極和電壓轉(zhuǎn)換芯片PU2的信號(hào)輸入端的連接點(diǎn)引出接 直流穩(wěn)壓電源的輸出端，電壓轉(zhuǎn)換芯片PU2的信號(hào)輸出端與電容PUC2的 正極連接，電容PUC1、 PUC2的負(fù)極和電壓轉(zhuǎn)換芯片PU2的接地端接地， 電容PUC2的正極和電壓轉(zhuǎn)換芯片PU2的輸出端的連接點(diǎn)接開關(guān)J3.3的一 端，開關(guān)J3.3的另一端接二極管DG2的陽極，二極管DG2的陰極通過電 阻RG2接地，開關(guān)J3.3與二極管DG2陽極的連接點(diǎn)接濾波電路3即電感 Ll的一端，電感L1的另一端與并聯(lián)的濾波電容23CG1、 23CG2的連接點(diǎn)作為音頻解碼芯片模擬電源電路的輸出接音頻解碼芯片的模擬電源端，并 聯(lián)的濾波電容23CG1、 23CG2的另一端接電感L2的一端，電感L2的另一端接地。
3、根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是所述的 DSP最小模塊包括DSP芯片、電阻RE2-RE4、開關(guān)JE1，由電感LE1、晶體振蕩器YE1和電容CE1構(gòu)成的時(shí)鐘電路1、仿真口 JTAG和系統(tǒng)測(cè)試接 口，時(shí)鐘電路1的電源信號(hào)端接電源電路的信號(hào)輸出端即晶體振蕩器YEl 的電源端通過電感LEI接數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板工作電源電路的輸 出端，晶體振蕩器YEl的另一個(gè)電源端通過電容CE1接數(shù)字信號(hào)處理DSP 實(shí)驗(yàn)開發(fā)板工作電源電路的輸出端，晶體振蕩器YE1的時(shí)鐘信號(hào)輸出端通 過電阻RE1接DSP芯片的時(shí)鐘信號(hào)輸入端，DSP芯片的仿真信號(hào)端與仿真 口 JTAG的對(duì)應(yīng)仿真信號(hào)端相連，DSP芯片的測(cè)試信號(hào)端與系統(tǒng)測(cè)試接口 的對(duì)應(yīng)測(cè)試信號(hào)端相連。
4、 根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是所述的 音頻編解碼模塊包括音頻編解碼芯片，濾波電容AC4、 23CG3，由晶體振 蕩器Y1、電容CG24、 CG25構(gòu)成的時(shí)鐘電路2，由麥克風(fēng)、電容AC3、電 阻AR1、 AR2構(gòu)成的語音輸入電路和由揚(yáng)聲器、電容AC1、 AC2構(gòu)成的語 音輸出電路，音頻解碼芯片的時(shí)鐘信號(hào)端分別與時(shí)鐘電路2的信號(hào)輸出端 相連即音頻解碼芯片的時(shí)鐘信號(hào)端分別與晶體振蕩器Y1的兩端連接，晶體 振蕩器Yl的兩端分別通過電容CG24、 CG25接地，語音輸入電路的信號(hào) 輸入端從麥克風(fēng)引入，麥克風(fēng)的輸出接電阻AR1的一端和電容AC3的負(fù)極， 電阻AR1的另一端和電容AC3的正極通過電阻AR2的一端分別接音頻解 碼芯片的對(duì)應(yīng)信號(hào)輸入端，音頻解碼芯片的左、右聲道信號(hào)輸出端分別接 電容AC1和電容AC2的正極，電容AC1和AC2的負(fù)極分別接揚(yáng)聲器作為 語音輸出電路的信號(hào)輸出。
5、 根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是所述的 單片機(jī)模塊包括單片機(jī)，電容CGIO、 CG15、 AC5，電阻RE16、 RE17、 MCUR1、 MCUR2，開關(guān)KEY7和由晶體振蕩器Y2、電容CG26、 CG27構(gòu) 成的時(shí)鐘電路3，單片機(jī)的時(shí)鐘信號(hào)端與時(shí)鐘電路3的對(duì)應(yīng)信號(hào)輸出端相連 即單片機(jī)的時(shí)鐘信號(hào)端分別與晶體振蕩器Y2的兩端相連，晶體振蕩器的兩 端分別通過電容CG26、 CG27接地。
6、 根據(jù)權(quán)利要求1所述的數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是所述的邏輯譯碼模塊包括邏輯譯碼芯片IOSEL和IODATA， DSP最小模塊的譯碼 信號(hào)端與邏輯譯碼芯片的對(duì)應(yīng)信號(hào)端相連，邏輯譯碼模塊的輸入/輸出端與 輸入/輸出設(shè)備相連。
專利摘要一種數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板，其特征是它包括DSP最小模塊、音頻編解碼模塊、單片機(jī)模塊、串行接口模塊、邏輯譯碼模塊、輸入/輸出設(shè)備和電源電路，串行接口模塊的信號(hào)輸入端作為數(shù)字信號(hào)處理DSP實(shí)驗(yàn)開發(fā)板的信號(hào)輸入接PC機(jī)的串行輸出端，串行接口模塊的輸出端與單片機(jī)模塊的串行接口端相連，單片機(jī)模塊給DSP最小模塊加載程序的信號(hào)端與DSP最小模塊的程序加載信號(hào)端相連，DSP最小模塊的音頻信號(hào)端與音頻編解碼模塊相連，DSP最小模塊的譯碼信號(hào)端與邏輯譯碼模塊相連，邏輯譯碼模塊的輸入/輸出端與輸入/輸出設(shè)備相連。本實(shí)用新型具有接口透明、靈活性好、價(jià)格低和開放程度高的優(yōu)點(diǎn)。
文檔編號(hào)G09B23/00GK201278227SQ20082016199
公開日2009年7月22日 申請(qǐng)日期2008年10月27日 優(yōu)先權(quán)日2008年10月27日
發(fā)明者包亞萍, 武曉光, 郭天文 申請(qǐng)人:南京工業(yè)大學(xué)