專利名稱：具低漏電流控制機制的柵極驅動電路的制作方法
技術領域：
本發(fā)明涉及一種柵極驅動電路，尤其涉及一種具低漏電流控制機制的柵 極驅動電路。
背景技術：
液晶顯示裝置(Liquid Crystal Display; LCD)是目前廣泛使用的一種平面 顯示器，其具有外型輕薄、省電以及無輻射等特征。液晶顯示裝置的工作原 理是利用改變液晶層兩端的電壓差來改變液晶層內的液晶分子的排列狀態(tài)， 用以改變液晶層的透光性，再配合背光模塊所提供的光源以顯示圖像。 一般 而言，液晶顯示裝置包含有多個像素單元、柵極驅動電路以及源極驅動電路。 源極驅動電路用以提供多個數(shù)據(jù)信號。柵極驅動電路包含多級移位寄存器， 用來提供多個柵極驅動信號以控制多個數(shù)據(jù)信號寫入至多個像素單元。因 此，柵極驅動電路即為控制數(shù)據(jù)信號寫入操作的關鍵性元件。
圖1為公知柵極驅動電路的示意圖。如圖1所示，為方便說明，柵極驅 動電路100只顯示第N級移位寄存器110。第N級移位寄存器110用以根據(jù) 第一時鐘脈沖CK1、第二時鐘脈沖CK2及啟始脈沖信號STn-l產生柵極信 號SGn及啟始脈沖信號STn。啟始脈沖信號STn被傳輸至下一級移位寄存器。 柵極信號SGn經由柵極線GLn饋入至像素陣列101的像素單元105，用以控 制數(shù)據(jù)線DLi的數(shù)據(jù)信號的寫入操作。第N級移位寄存器110包含驅動單元 120、儲能單元130、緩沖單元140、進位單元170、以及多個晶體管191-193。 儲能單元130用來根據(jù)緩沖單元140所接收的啟始脈沖信號STn-l執(zhí)行充電 程序，進而產生驅動控制電壓VQn。驅動單元120即根據(jù)驅動控制電壓VQn 及第一時鐘脈沖CK1產生柵極信號SGn，輸出至柵極線GLn。
然而，在第N級移位寄存器110被使能以產生柵極信號SGn的過程中， 當驅動單元120利用驅動控制電壓VQn及第一時鐘脈沖CK1以產生高電平 的柵極信號SGn時，第一時鐘脈沖CK1在高電平狀態(tài)，此時，具高電平的
第一時鐘脈沖CK1會使晶體管193導通。如圖1所示，當晶體管193導通時， 儲能單元130可經由第一晶體管193產生漏電流，據(jù)以降低驅動控制電壓 VQn。當驅動控制電壓VQn被降低時，驅動單元120所產生的柵極信號SGn 可能無法達到足夠高的電壓以有效地驅動像素單元105執(zhí)行數(shù)據(jù)信號寫入操 作，因而降低圖像顯示品質。

發(fā)明內容
依據(jù)本發(fā)明的實施例，其公開一種具低漏電流控制機制的柵極驅動電 路，用以提供多個柵極信號至多條柵極線。此種柵極驅動電路包含多級移位 寄存器，每一級移位寄存器包含驅動單元、緩沖單元、儲能單元、穩(wěn)壓單元 以及控制單元。
驅動單元耦接于對應柵極線，用來根據(jù)驅動控制電壓及第一時鐘脈沖產 生對應柵極信號。緩沖單元用以接收輸入信號。儲能單元耦接于驅動單元及 緩沖單元，用來根據(jù)輸入信號執(zhí)行充電程序以提供驅動控制電壓至驅動單 元。穩(wěn)壓單元耦接于儲能單元，用來根據(jù)控制信號調控驅動控制電壓?？刂?單元耦接于穩(wěn)壓單元，用來根據(jù)第一時鐘脈沖及反相于第一時鐘脈沖的第二 時鐘脈沖產生控制信號。
在本發(fā)明柵極驅動電路的移位寄存器的驅動運作中，可避免發(fā)生漏電流 以確保驅動控制電壓可上拉至足夠高的電壓，用以使每一級移位寄存器被使 能所產生的柵極信號均可達到足夠高的電壓以有效地驅動像素單元執(zhí)行數(shù) 據(jù)信號寫入操作，并據(jù)以確保高圖像顯示品質。


圖1為公知柵極驅動電路的示意圖。
圖2為本發(fā)明第一實施例的柵極驅動電路的功能方塊示意圖。
圖3為本發(fā)明第二實施例的柵極驅動電路的電路示意圖。
圖4為圖3的柵極驅動電路的工作相關信號波形圖，其中橫軸為時間軸。
圖5為本發(fā)明第三實施例的柵極驅動電路的電路示意圖。
圖6為本發(fā)明第四實施例的柵極驅動電路的電路示意圖。
圖7為本發(fā)明第五實施例的柵極驅動電路的電路示意圖。
柵極驅動電路
第N級移位寄存器
圖8為本發(fā)明第六實施例的柵極驅動電路的電路示意圖。 上述附圖中的附圖標記說明如下
100、 200、 300、 500、 600、 700、 800
101、 201 像素陣列 105、 205、 305、 405 像素單元 110、 212、 312、 512、 612、 712、 812 120、 220 驅動單元 130、 230 儲能單元 140、 240 緩沖單元 170、 270 進位單元 191、 192、 193 晶體管 211、 311、 511、 611、 711、 811 213、 313、 513、 613、 713、 813
250 260 322 332 342 352
361、 362 372
穩(wěn)壓單元 控制單元 第一開關 電容
緩沖晶體管 第二開關
第一晶體管 第三開關
461、 462 第二晶體管
曰曰'
第三晶體管 第一時鐘脈沖 第二時鐘脈沖
562 CK1 CK2 DLi
GLn-l、 GLn、 GLn+l SCn 控制信號 SGn畫l、 SGn、 SGn+l
第N-1級移位寄存器 第N+l級移位寄存器
柵極線
柵極信號
STn-2、 STn畫l、 STn、 STn+l
啟始脈沖信號Tl、 T2、 T3 時段
VQn-l、 VQn、 VQn+l 驅動控制電壓
Vss 低電源電壓
具體實施例方式
為讓本發(fā)明更顯而易懂，下文依本發(fā)明具低漏電流控制機制的柵極驅動 電路，特舉實施例配合附圖作詳細說明，但所提供的實施例并非用以限制本 發(fā)明所涵蓋的范圍。
圖2為本發(fā)明第一實施例的柵極驅動電路的功能方塊示意圖。如圖2所 示，柵極驅動電路200包含多級移位寄存器，為方便說明，柵極驅動電路200 只顯示第N-l級移位寄存器211、第N級移位寄存器212及第N+1級移位寄 存器213，其中只有第N級移位寄存器212顯示內部功能單元架構。第N-1 級移位寄存器211用以提供柵極信號SGn-l及啟始脈沖信號STn-l，第N級 移位寄存器212用以提供柵極信號SGn及啟始脈沖信號STn，第N+l級移 位寄存器213用以提供柵極信號SGn+l及啟始脈沖信號STn+l。柵極信號 SGn-l經由柵極線GLn-l饋入至像素陣列201的像素單元205，用以控制數(shù) 據(jù)線DLi的數(shù)據(jù)信號寫入至像素單元205。柵極信號SGn經由柵極線GLn 饋入至像素陣列201的像素單元305，用以控制數(shù)據(jù)線DLi的數(shù)據(jù)信號寫入 至像素單元305。柵極信號SGn+l經由柵極線GLn+l饋入至像素陣列201 的像素單元405，用以控制數(shù)據(jù)線DLi的數(shù)據(jù)信號寫入至像素單元405。
第N級移位寄存器212包含驅動單元220、儲能單元230、緩沖單元240、 穩(wěn)壓單元250、控制單元260以及進位單元270。驅動單元220耦接于柵極 線GLn，用以根據(jù)驅動控制電壓VQn及第一時鐘脈沖CK1產生柵極信號 SGn。緩沖單元240耦接于第N-1級移位寄存器211，用來接收啟始脈沖信 號STn-l。儲能單元230耦接于驅動單元220及緩沖單元240，用來根據(jù)啟 始脈沖信號STn-l執(zhí)行充電程序，并據(jù)以提供驅動控制電壓VQn至驅動單 元220。控制單元260用以根據(jù)第一時鐘脈沖CK1及第二時鐘脈沖CK2產 生控制信號SCn，其中第二時鐘脈沖CK2反相于第一時鐘脈沖CK1。所以 在以下描述中，若第一時鐘脈沖CK1的電壓為低電平，則第二時鐘脈沖CK2 的電壓為高電平，反之亦然。穩(wěn)壓單元250耦接于儲能單元230及控制單元
260，用來根據(jù)控制信號SCn調控驅動控制電壓VQn。
進位單元270耦接于儲能單元230，用來根據(jù)驅動控制電壓VQn及第一 時鐘脈沖CK1產生啟始脈沖信號STn。在另一實施例中，進位單元270可省 略，而緩沖單元240用以接收第N-l級移位寄存器211所產生的柵極信號 SGn-l，儲能單元230則用來根據(jù)柵極信號SGn-l執(zhí)行充電程序，并據(jù)以提 供驅動控制電壓VQn至驅動單元220。也即，每一級移位寄存器只輸出柵極 信號，不另輸出啟始脈沖信號，而所輸出的柵極信號被饋送至像素陣列201 及下一級移位寄存器。換句話說，柵極信號除用以控制數(shù)據(jù)信號的寫入操作， 另用以作為下一級移位寄存器使能所需的啟始脈沖信號。
圖3為本發(fā)明第二實施例的柵極驅動電路的電路示意圖。如圖3所示， 柵極驅動電路300包含多級移位寄存器，為方便說明，柵極驅動電路300只 顯示第N-l級移位寄存器311、第N級移位寄存器312及第N+l級移位寄存 器313。每一級移位寄存器均包含圖2的第N級移位寄存器212所示的多個 功能單元。
舉例而言，在第N級移位寄存器312中，緩沖單元240包含緩沖晶體管 342，驅動單元220包含第一開關322，穩(wěn)壓單元250包含第二開關352，進 位單元270包含第三開關372，儲能單元230包含電容332，控制單元260 包含第一晶體管362、第二晶體管462及第三晶體管562。第一開關322、第 二開關352及第三開關372可為薄膜晶體管(Thin Film Tmnsistor)、金屬氧化 物半導體場效應晶體管(Metal Oxide Semiconductor Field Effect Transistor)、或 結型場效應晶體管(Junction Field Effect Transistor)。緩沖晶體管342、第一晶 體管362、第二晶體管462及第三晶體管562也可為薄膜晶體管、金屬氧化 物半導體場效應晶體管、或結型場效應晶體管。
第一開關322包含第一端、第二端及柵極端，其中第一端用以接收第一 時鐘脈沖CK1，柵極端用以接收驅動控制電壓VQn，第二端用以輸出柵極信 號SGn。電容332耦接于第一開關322的柵極端與第二端的間。緩沖晶體管 342包含第一端、第二端及柵極端，其中第一端用來接收第N-l級移位寄存 器311的進位單元270所輸出的啟始脈沖信號STn-l，柵極端耦接于第一端， 第二端耦接于電容332。因此，電容332即根據(jù)緩沖晶體管342所接收的啟 始脈沖信號STn-l，執(zhí)行充電程序以產生驅動控制電壓VQn。第三開關372
包含第一端、第二端及柵極端，其中第一端用以接收第一時鐘脈沖CK1，柵
極端用以接收驅動控制電壓VQn，第二端用以輸出啟始脈沖信號STn。
第二開關352包含第一端、第二端及柵極端，其中第一端耦接于電容332， 柵極端用以接收控制信號SCn，第二端耦接于第一開關322的第二端。第一 晶體管362包含第一端、第二端及柵極端，其中第一端用以接收第一時鐘脈 沖CK1，柵極端耦接于第一端，第二端耦接于第二開關352的柵極端。第二 晶體管462包含第一端、第二端及柵極端，其中第一端耦接于第一晶體管362 的第二端，柵極端用以接收第二時鐘脈沖CK2，第二端用以接收低電源電壓 Vss。第三晶體管562包含第一端、第二端及柵極端，其中第一端耦接于第 二開關352的柵極端，柵極端用以接收驅動控制電壓VQn，第二端用以接收 低電源電壓Vss。
請注意，在第N-1級移位寄存器311中，進位單元270用以根據(jù)驅動控 制電壓VQn-l及第二時鐘脈沖CK2產生啟始脈沖信號STn-l，驅動單元220 用以根據(jù)驅動控制電壓VQn-l及第二時鐘脈沖CK2產生柵極信號SGn-l， 控制單元260的第一晶體管361的第一端用以接收第二時鐘脈沖CK2，控制 單元260的第二晶體管461的柵極端用以接收第一時鐘脈沖CK1，第N+l 級移位寄存器313同理類推。
第N級移位寄存器312的電路操作原理詳述如下。在第N級移位寄存 器312被使能前，啟始脈沖信號STn-l及柵極信號SGn均為低電平信號，因 此緩沖晶體管342在截止狀態(tài)。此時，若第一時鐘脈沖CK1的電壓為低電平， 則第二開關352在截止狀態(tài)，進而使第一開關322的柵極端在浮接狀態(tài)，即 驅動控制電壓VQn為浮接電壓。當?shù)谝粫r鐘脈沖CK1由低電平切換為高電 平時，驅動控制電壓VQn會因第一開關322及第三開關372的元件電容耦 合作用而升高，但具高電平的第一時鐘脈沖CK1另可經由第一晶體管362 饋入至第二開關352的柵極端，使第二開關352切換為導通狀態(tài)，用以將驅 動控制電壓VQn下拉至具低電平的柵極信號SGn。當?shù)谝粫r鐘脈沖CK1切 換為低電平時，第二時鐘脈沖CK2切換為高電平，具高電平的第二時鐘脈沖 CK2可使第二晶體管462導通，用以將第二開關352的柵極端的電壓下拉至 低電源電壓Vss，因而使第二開關352保持在截止狀態(tài)，進而將驅動控制電 壓VQn保持在低電壓。
在第N級移位寄存器312被使能的過程中，啟始脈沖信號STn-l先上升 為高電平信號，緩沖晶體管342因而切換為導通狀態(tài)，用以使啟始脈沖信號 STn-l對電容332充電，據(jù)以將驅動控制電壓VQn提升至第一高電壓。當啟 始脈沖信號STn-l由高電平切換為低電平后，緩沖晶體管342切換為截止狀 態(tài)，此時，第一時鐘脈沖CK1由低電平切換為高電平，用以使驅動控制電壓 VQn由第一高電壓提升至第二高電壓，進而導通第一開關322及第三開關 372，用以將具高電位的第一時鐘脈沖CK1輸出為柵極信號SGn及啟始脈沖 信號STn。此外，驅動控制電壓VQn的高電壓可使第三晶體管562導通，進 而使第二開關352截止，用以避免電容332經第二開關352漏電而降低驅動 控制電壓VQn。
圖4為圖3的柵極驅動電路的工作相關信號波形圖，其中橫軸為時間軸。 在圖4中，由上往下的信號分別為第一時鐘脈沖CK1、第二時鐘脈沖CK2、 啟始脈沖信號STn-l(柵極信號SGn-l)、驅動控制電壓VQn、啟始脈沖信號 STn(柵極信號SGn)、驅動控制電壓VQn+l、以及啟始脈沖信號STn+l(柵極 信號SGn+l)，其中啟始脈沖信號STn-l及柵極信號SGn-l實質上具有相同 的波形，其余同理類推。
如圖4所示，在時段T1內，啟始脈沖信號STn-l由低電平上升至高電 平，緩沖晶體管342導通使驅動控制電壓VQn也跟著從低電壓上升至第一 高電壓Vhl。在時段T2內，啟始脈沖信號STn-l切換為低電平，緩沖晶體 管342截止使驅動控制電壓VQn為浮接電壓，此時因第一時鐘脈沖CK1由 低電平切換至高電平，所以可通過第一開關322及第三幵關372的元件電容 耦合作用，將驅動控制電壓VQn由第一高電壓Vhl上拉至第二高電壓Vh2， 并據(jù)以導通第一開關322及第三開關372，將啟始脈沖信號STn(柵極信號 SGn)由低電平上拉至高電平。
當啟始脈沖信號STn由低電平上升至高電平時，第N+l級移位寄存器 313的驅動控制電壓VQn+l也跟著從低電壓上升至第一高電壓Vhl。其后， 在時段T3內，同理驅動控制電壓VQn+l會從第一高電壓Vhl上升至第二高 電壓Vh2，并據(jù)以使啟始脈沖信號STn+l(柵極信號SGn+l)由低電平上拉至 高電平。由上述可知，當驅動控制電壓VQn由低電壓上升至第二高電壓Vh2 的過程中，第二開關352在截止狀態(tài)，即可避免電容332經第二開關352漏
電而降低驅動控制電壓VQn。因此，每一級移位寄存器被使能所產生的柵極
信號均可達到足夠高的電壓以有效地驅動像素單元執(zhí)行數(shù)據(jù)信號寫入操作，
用以確保高圖像顯示品質。
圖5為本發(fā)明第三實施例的柵極驅動電路的電路示意圖。如圖5所示， 柵極驅動電路500包含多級移位寄存器，為方便說明，柵極驅動電路500仍 只顯示第N-l級移位寄存器511、第N級移位寄存器512及第N+1級移位寄 存器513。每一級移位寄存器均包含圖2的第N級移位寄存器212除進位單 元270以外的其余功能單元。如圖5所示，在第N級移位寄存器512中，緩 沖晶體管342的第一端耦接于第N-1級移位寄存器511的驅動單元220以接 收柵極信號SGn-l，即以柵極信號SGn-l作為啟始脈沖信號。其余級移位寄 存器同理類推，除此之外，每一級移位寄存器的內部耦接關系基本上均類同 于圖3所示的第N級移位寄存器312，而柵極驅動電路500的工作相關信號 波形也同于圖4所示的信號波形，所以不再贅述。
圖6為本發(fā)明第四實施例的柵極驅動電路的電路示意圖。如圖6所示， 柵極驅動電路600包含多級移位寄存器，為方便說明，柵極驅動電路600仍 只顯示第N-l級移位寄存器611 、第N級移位寄存器612及第N+l級移位寄 存器613。每一級移位寄存器均包含圖2的第N級移位寄存器212所示的多 個功能單元。如圖6所示，在第N級移位寄存器612中，第三晶體管562的 柵極端及第二開關352的第二端均耦接于第三開關372的第二端，即用以接 收啟始脈沖信號STn，第三晶體管562的第二端則用以接收第二時鐘脈沖 CK2。其余級移位寄存器同理類推，除此之外，每一級移位寄存器的內部耦 接關系基本上均類同于圖3所示的第N級移位寄存器312，而柵極驅動電路 600的工作相關信號波形也同于圖4所示的信號波形，所以不再贅述。
圖7為本發(fā)明第五實施例的柵極驅動電路的電路示意圖。如圖7所示， 柵極驅動電路700包含多級移位寄存器，為方便說明，柵極驅動電路700仍 只顯示第N-l級移位寄存器711、第N級移位寄存器712及第N+l級移位寄 存器713。每一級移位寄存器均包含圖2的第N級移位寄存器212所示的多 個功能單元。如圖7所示，在第N級移位寄存器712中，第三晶體管562的 柵極端耦接于第一開關322的第二端以接收柵極信號SGn，第三晶體管562 的第二端用以接收第N+l級移位寄存器713所產生的啟始脈沖信號STn+l， 第二開關352的第二端耦接于第三開關372的第二端以接收啟始脈沖信號 STn。其余級移位寄存器同理類推，除此之外，每一級移位寄存器的內部耦 接關系基本上均類同于圖3所示的第N級移位寄存器312，而柵極驅動電路 700的工作相關信號波形也同于圖4所示的信號波形，所以不再贅述。
圖8為本發(fā)明第六實施例的柵極驅動電路的電路示意圖。如圖8所示， 柵極驅動電路800包含多級移位寄存器，為方便說明，柵極驅動電路800仍 只顯示第N-l級移位寄存器811、第N級移位寄存器812及第N+l級移位寄 存器813。每一級移位寄存器均包含圖2的第N級移位寄存器212所示的多 個功能單元。如圖8所示，在第N級移位寄存器812中，第三晶體管562的 柵極端耦接于第三開關372的第二端以接收啟始脈沖信號STn，第三晶體管 562的第二端用以接收第N+l級移位寄存器813所產生的柵極信號SGn+l 。 其余級移位寄存器同理類推，除此之外，每一級移位寄存器的內部耦接關系 基本上均類同于圖3所示的第N級移位寄存器312，而柵極驅動電路800的 工作相關信號波形也同于圖4所示的信號波形，所以不再贅述。
由上述可知，在本發(fā)明柵極驅動電路的移位寄存器的驅動運作中，可避 免發(fā)生漏電流以確保驅動控制電壓可上拉至足夠高的電壓，用以使每一級移 位寄存器被使能所產生的柵極信號均可達到足夠高的電壓以有效地驅動像 素單元執(zhí)行數(shù)據(jù)信號寫入操作，并據(jù)以確保高圖像顯示品質。
雖然本發(fā)明已以實施例公開如上，然其并非用以限定本發(fā)明，任何具有 本發(fā)明所屬技術領域的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作 各種更動與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求所界定的范圍 為準。
權利要求
1. 一種具低漏電流控制機制的柵極驅動電路，用以提供多個柵極信號至多條柵極線，該柵極驅動電路包含多級移位寄存器，所述多級移位寄存器的一第N級移位寄存器包含一驅動單元，耦接于所述多條柵極線的一第N柵極線，該驅動單元用來根據(jù)一驅動控制電壓及一第一時鐘脈沖產生所述多個柵極信號的一第N柵極信號；一緩沖單元，用以接收一輸入信號；一儲能單元，耦接于該驅動單元及該緩沖單元，用來根據(jù)該輸入信號執(zhí)行一充電程序，以提供該驅動控制電壓至該驅動單元；一穩(wěn)壓單元，耦接于該儲能單元，用來根據(jù)一控制信號調控該驅動控制電壓；以及一控制單元，耦接于該穩(wěn)壓單元，用來根據(jù)該第一時鐘脈沖及反相于該第一時鐘脈沖的一第二時鐘脈沖產生該控制信號。
2. 如權利要求1所述的柵極驅動電路，其中該驅動單元包含一開關，該 開關包含一第一端，用來接收該第一時鐘脈沖；一柵極端，耦接于該儲能單元以接收該驅動控制電壓；以及 一第二端，用來輸出該第N柵極信號。
3. 如權利要求2所述的柵極驅動電路，其中該開關為一薄膜晶體管、一 金屬氧化物半導體場效應晶體管、或一結型場效應晶體管。
4. 如權利要求1所述的柵極驅動電路，其中該儲能單元包含一電容。
5. 如權利要求1所述的柵極驅動電路，其中該第N級移位寄存器的緩沖 單元耦接于一第N-1級移位寄存器的一驅動單元，該輸入信號為該第N-1級 移位寄存器所產生的一第N-l柵極信號。
6. 如權利要求5所述的柵極驅動電路，其中該緩沖單元包含一晶體管， 該晶體管包含一第一端，用來接收該第N-1柵極信號； 一柵極端，耦接于該第一端；以及 一第二端，耦接于該儲能單元。
7. 如權利要求6所述的柵極驅動電路，其中該晶體管為一薄膜晶體管、 一金屬氧化物半導體場效應晶體管、或一結型場效應晶體管。
8. 如權利要求1所述的柵極驅動電路，其中該穩(wěn)壓單元包含一開關，該開關包含一第一端，耦接于該儲能單元；一柵極端，耦接于該控制單元以接收該控制信號；以及 一第二端，耦接于該第N柵極線。
9. 如權利要求8所述的柵極驅動電路，其中該開關為一薄膜晶體管、一 金屬氧化物半導體場效應晶體管、或一結型場效應晶體管。
10. 如權利要求1所述的柵極驅動電路，其中該第N級移位寄存器另包含一進位單元，耦接于該儲能單元，用來根據(jù)該驅動控制電壓及該第一時 鐘脈沖產生一第N啟始脈沖信號，該第N啟始脈沖信號被饋送至一第N+l 級移位寄存器的一緩沖單元。
11. 如權利要求IO所述的柵極驅動電路，其中該第N級移位寄存器的進 位單元包含一第一開關，該第一開關包含一第一端，用來接收該第一時鐘脈沖；一柵極端，耦接于該儲能單元以接收該驅動控制電壓；以及 一第二端，耦接于該第N+1級移位寄存器的緩沖單元。
12. 如權利要求11所述的柵極驅動電路，其中該穩(wěn)壓單元包含一第二開 關，該第二開關包含一第一端，耦接于該儲能單元；一柵極端，耦接于該控制單元以接收該控制信號；以及 一第二端，耦接于該第一開關的第二端或該第N柵極線。
13. 如權利要求12所述的柵極驅動電路，其中該第一開關及該第二開關 為薄膜晶體管、金屬氧化物半導體場效應晶體管、或結型場效應晶體管。
14. 如權利要求IO所述的柵極驅動電路，其中該第N級移位寄存器的緩 沖單元包含一晶體管，該晶體管包含一第一端，用來接收一第N-1級移位寄存器的一進位單元所產生的一第 N-l啟始脈沖信號； 一柵極端，耦接于該第一端；以及 一第二端，耦接于該儲能單元； 其中該輸入信號為該第N-1啟始脈沖信號。
15. 如權利要求IO所述的柵極驅動電路，其中該控制單元包含 一第一晶體管，包含一第一端、 一第二端及一柵極端，其中該第一端用以接收該第一時鐘脈沖，該柵極端耦接于該第一端，該第二端耦接于該穩(wěn)壓 單元；一第二晶體管，包含一第一端、 一第二端及一柵極端，其中該第一端耦 接于該第一晶體管的第二端，該柵極端用以接收該第二時鐘脈沖，該第二端 用以接收一低電源電壓；以及一第三晶體管，包含一第一端、 一第二端及一柵極端，其中該第一端耦 接于該穩(wěn)壓單元，該柵極端用以接收該第N柵極信號、該驅動控制電壓、或 該第N啟始脈沖信號，該第二端用以接收該低電源電壓、該第二時鐘脈沖、 一第N+l柵極信號、或一第N+l啟始脈沖信號。
16. 如權利要求15所述的柵極驅動電路，其中該第N+1級移位寄存器用 以產生該第N+l柵極信號及該第N+l啟始脈沖信號。
17. 如權利要求15所述的柵極驅動電路，其中該第一晶體管、該第二晶 體管、及該第三開關為薄膜晶體管、金屬氧化物半導體場效應晶體管、或結 型場效應晶體管。
18. 如權利要求1所述的柵極驅動電路，其中該控制單元包含 一第一晶體管，包含一第一端、 一第二端及一柵極端，其中該第一端用以接收該第一時鐘脈沖，該柵極端耦接于該第一端，該第二端耦接于該穩(wěn)壓 單元；一第二晶體管，包含一第一端、 一第二端及一柵極端，其中該第一端耦 接于該第一晶體管的第二端，該柵極端用以接收該第二時鐘脈沖，該第二端 用以接收一低電源電壓；以及一第三晶體管，包含一第一端、 一第二端及一柵極端，其中該第一端耦 接于該穩(wěn)壓單元，該柵極端用以接收該第N柵極信號或該驅動控制電壓，該 第二端用以接收該低電源電壓、該第二時鐘脈沖或一第N+l柵極信號。
19. 如權利要求18所述的柵極驅動電路，其中該些級移位寄存器的一第 N+l級移位寄存器用以產生該第N+1柵極信號。
20.如權利要求18所述的柵極驅動電路，其中該第一晶體管、該第二晶體管、及該第三開關為薄膜晶體管、金屬氧化物半導體場效應晶體管、或結型場效應晶體管。
全文摘要
一種具低漏電流控制機制的柵極驅動電路，用以提供多個柵極信號分別饋送至多條柵極線。此種柵極驅動電路包含多級移位寄存器，每一級移位寄存器包含驅動單元、儲能單元、緩沖單元、穩(wěn)壓單元以及控制單元。驅動單元用來根據(jù)驅動控制電壓及第一時鐘脈沖產生柵極信號。緩沖單元用以接收啟始脈沖信號。儲能單元根據(jù)啟始脈沖信號執(zhí)行充電程序以提供驅動控制電壓?？刂茊卧脕砀鶕?jù)第一時鐘脈沖及反相于第一時鐘脈沖的第二時鐘脈沖產生控制信號。穩(wěn)壓單元用來根據(jù)控制信號調控驅動控制電壓。本發(fā)明可有效地驅動像素單元執(zhí)行數(shù)據(jù)信號寫入操作，并據(jù)以確保高圖像顯示品質。
文檔編號G09G3/36GK101388197SQ200810170439
公開日2009年3月18日 申請日期2008年11月3日 優(yōu)先權日2008年11月3日
發(fā)明者余秋美, 張立勛, 許哲豪, 陳文彬 申請人:友達光電股份有限公司