專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置，諸如液晶顯示器(LCD)。
背景技術(shù)：
通常，LCD包括具有像素電極和公共電極的兩個(gè)顯示板以及夾設(shè)在它們之間的具有介電各向異性的液晶材料的層。所述像素電極被布置成矩陣并連接于開關(guān)器件(諸如薄膜晶體管(TFT))，所述開關(guān)器件一行一行地順序?qū)?shù)據(jù)電壓施加于像素電極。所述公共電極設(shè)置在所述顯示板的整個(gè)表面上并具有施加于其的公共電壓。所述像素電極、所述公共電極和夾設(shè)在它們之間的液晶層構(gòu)成了液晶電容器。所述液晶電容器和與其連接的開關(guān)元件一起限定出單個(gè)像素單元。
LCD通過向設(shè)置在兩板之間的液晶層施加電場和通過控制作用于液晶層的電場強(qiáng)度調(diào)節(jié)光穿過液晶層的透射率來成像。然而，如果在相對(duì)較長的時(shí)間段內(nèi)向液晶層施加一個(gè)方向的電場，則會(huì)出現(xiàn)圖像惡化。為了防止這一問題，數(shù)據(jù)電壓相對(duì)于公共電壓的極性以一幀像素、或一行像素或單個(gè)像素為單位反轉(zhuǎn)。
然而，由于液晶分子的響應(yīng)速度相對(duì)較低，因此在液晶電容器內(nèi)所充的電壓(以下稱為像素電壓)達(dá)到目標(biāo)電壓(即在像素內(nèi)產(chǎn)生期望亮度的電壓)需要經(jīng)過一段時(shí)間。這個(gè)時(shí)間取決于目標(biāo)電壓和液晶電容器先前充入的電壓之間的差值。因此，在目標(biāo)電壓與先前充入電壓之間的差值大的情況下，如果最初僅僅施加目標(biāo)電壓，則像素電壓在像素開關(guān)元件導(dǎo)通期間可能達(dá)不到完全的目標(biāo)電壓。
為了解決這個(gè)問題，已經(jīng)提出DCC(動(dòng)態(tài)電容器補(bǔ)償)方案。DCC方案利用充電速度與液晶電容器上電壓成比例的事實(shí)。施加于像素的數(shù)據(jù)電壓(實(shí)際上是數(shù)據(jù)電壓和公共電壓的差值，但是為了便于描述，這里將公共電壓假設(shè)為0V)被設(shè)計(jì)為高于目標(biāo)電壓，以便縮短像素電壓達(dá)到目標(biāo)電壓所用的時(shí)間。
然而，DCC方案需要執(zhí)行DCC計(jì)算的幀存儲(chǔ)器和驅(qū)動(dòng)電路。這些元件的需求產(chǎn)生了電路復(fù)雜性和伴隨的增大生產(chǎn)成本方面的問題。
對(duì)于中型或小型LCD(諸如移動(dòng)電話)，應(yīng)用“行反轉(zhuǎn)”技術(shù)，在這項(xiàng)技術(shù)中數(shù)據(jù)電壓相對(duì)于公共電壓的極性以像素為單位反轉(zhuǎn)，從而減小能耗。然而，因?yàn)橹行突蛐⌒蚅CD的分辨率逐漸地增大，所以能耗問題也增大。特別是，當(dāng)執(zhí)行DCC計(jì)算時(shí)，由于需要額外地計(jì)算電路，因此LCD的能耗顯著地增大。
此外，在行反轉(zhuǎn)技術(shù)中，用于圖像顯示的數(shù)據(jù)電壓的范圍與“點(diǎn)反轉(zhuǎn)”技術(shù)相比相對(duì)較小，在“點(diǎn)反轉(zhuǎn)”技術(shù)中，數(shù)據(jù)電壓相對(duì)于公共電壓的極性以像素為單位反轉(zhuǎn)。因此，在“VA”(垂面排列)型LCD中，如果驅(qū)動(dòng)液晶的門限電壓高，則門限電壓的值減小用于表現(xiàn)圖像顯示的灰度的數(shù)據(jù)電壓的范圍。因此，不能獲得期望的亮度。

發(fā)明內(nèi)容
根據(jù)這里描述的示范性實(shí)施例，本發(fā)明提供一種顯示裝置的驅(qū)動(dòng)裝置，其減小顯示裝置的能耗并改善其響應(yīng)速度、可靠性和耐用性。
在一個(gè)示范性實(shí)施例中，一種被配置成以多個(gè)幀顯示圖像的顯示裝置包括適于傳輸多個(gè)柵極信號(hào)的多條柵極線；適于傳輸多個(gè)數(shù)據(jù)電壓的多條數(shù)據(jù)線；適于傳輸多個(gè)存儲(chǔ)信號(hào)的多條存儲(chǔ)電極線；以具有多行的矩陣布置的多個(gè)像素，其中每個(gè)像素包含連接于所述多條柵極線之一和所述多條數(shù)據(jù)線之一的開關(guān)元件、連接于開關(guān)元件和公共電壓的液晶電容器以及連接于開關(guān)元件和所述多條存儲(chǔ)電極線之一的存儲(chǔ)電容器；以及連接于所述多條存儲(chǔ)電極線的多個(gè)信號(hào)發(fā)生電路，其中所述多個(gè)信號(hào)發(fā)生電路中的每一個(gè)適于緊接在相關(guān)行的像素的液晶電容器和存儲(chǔ)電容器已經(jīng)通過數(shù)據(jù)電壓充電之后、響應(yīng)于第一柵極信號(hào)的柵極導(dǎo)通電壓(gate-on voltage)和第一控制信號(hào)向所述多條存儲(chǔ)電極線中的相關(guān)的一條施加具有第一或第二電壓的存儲(chǔ)信號(hào)；適于響應(yīng)于第二柵極信號(hào)的柵極導(dǎo)通電壓以及第二和第三控制信號(hào)在預(yù)定時(shí)間段內(nèi)保持存儲(chǔ)信號(hào)的電壓；適于在第二柵極信號(hào)輸出柵極截止電壓(gate-offvoltage)之后、交替地響應(yīng)于第二控制信號(hào)和第三控制信號(hào)之一在每個(gè)預(yù)定時(shí)間段保持存儲(chǔ)信號(hào)的電壓。
施加于相鄰存儲(chǔ)電極線的存儲(chǔ)信號(hào)可具有彼此不同的電壓電平。施加于相同存儲(chǔ)電極線的存儲(chǔ)信號(hào)可具有在每個(gè)顯示幀反轉(zhuǎn)的電壓電平。公共電壓可為固定電壓。預(yù)定時(shí)間段可為大約一個(gè)水平周期(1H)。
在上述示范性實(shí)施例中，第一控制信號(hào)的波形可與第三控制信號(hào)的波形相同。此外，第二控制信號(hào)的波形可與第三控制信號(hào)的波形相反。第一、第二和第三控制信號(hào)中的每一個(gè)可具有第一電壓電平和高于第一電壓電平的第二電壓電平，并在約1H的時(shí)間段期間在第一和第二電壓電平之間交替。
第一柵極信號(hào)的柵極導(dǎo)通電壓和第二柵極信號(hào)的柵極導(dǎo)通電壓之間的施加時(shí)間相差約1H。
信號(hào)發(fā)生電路中的每一個(gè)可包括第一晶體管，該第一晶體管具有連接于所述多條柵極線之一的控制端、連接于第一控制信號(hào)的輸入端和連接于所述多條存儲(chǔ)電極線之一的輸出端。
信號(hào)發(fā)生電路中的每一個(gè)可進(jìn)一步包括具有連接于該柵極線的控制端和連接于第二控制信號(hào)的輸入端的第二晶體管，和具有連接于該柵極線的控制端和連接于第三控制信號(hào)的輸入端的第三晶體管。
信號(hào)發(fā)生電路中的每一個(gè)可進(jìn)一步包括具有連接于另一條柵極線的控制端和連接于第二控制信號(hào)的輸入端的第四晶體管，和具有連接于另一條柵極線的控制端和連接于第三控制信號(hào)的輸入端的第五晶體管。
信號(hào)發(fā)生電路中的每一個(gè)可進(jìn)一步包括具有連接于第二晶體管的輸出端的第一端和連接于第三控制信號(hào)的第二端的第一電容器；具有連接于第三晶體管的輸出端的第一端和連接于第二控制信號(hào)的第二端的第二電容器；具有連接于第一電容器的第一端的控制端、連接于該存儲(chǔ)電極線的輸入端和連接于第一驅(qū)動(dòng)電壓的輸出端的第六晶體管；具有連接于第二電容器的第一端的控制端、連接于第二驅(qū)動(dòng)電壓的輸入端和連接于該存儲(chǔ)電極線的輸出端的第七晶體管。
信號(hào)發(fā)生電路中的每一個(gè)可進(jìn)一步包括具有連接于第四晶體管的輸出端的第一端和連接于第三控制信號(hào)的第二端的第三電容器；具有連接于第五晶體管的輸出端的第一端和連接于第二控制信號(hào)的第二端的第四電容器；具有連接于第三電容器的第一端的控制端、連接于第二驅(qū)動(dòng)電壓的輸入端和連接于該存儲(chǔ)電極線的輸出端的第八晶體管；具有連接于第四電容器的第一端的控制端、連接于該存儲(chǔ)電極線的輸入端和連接于第一驅(qū)動(dòng)電壓的輸出端的第九晶體管。
第一驅(qū)動(dòng)電壓可低于第二驅(qū)動(dòng)電壓。第一驅(qū)動(dòng)電壓可約為0V，第二驅(qū)動(dòng)電壓可約為5V。
第二電壓電平可高于第二驅(qū)動(dòng)電壓，第二電壓電平可約為15V。
該顯示裝置可進(jìn)一步包括連接在第六晶體管的控制端和第一驅(qū)動(dòng)電壓之間的第五電容器；連接在第七晶體管的控制端和第二驅(qū)動(dòng)電壓之間的第六電容器；連接在第八晶體管的控制端和第二驅(qū)動(dòng)電壓之間的第七電容器；連接在第九晶體管的控制端和第一驅(qū)動(dòng)電壓之間的第八電容器。
通過考慮下面詳細(xì)描述的本發(fā)明的一些示范性實(shí)施例，特別是結(jié)合附圖進(jìn)行這種考慮，可以獲得對(duì)于本發(fā)明的新穎的雙側(cè)顯示器和制作這些顯示器的方法的上述和一些其他特征和優(yōu)點(diǎn)的更好的理解。其中相同的參考數(shù)字用于標(biāo)識(shí)在一幅或多幅附圖中說明的相同的元件。


圖1是根據(jù)本發(fā)明的液晶顯示器(LCD)的示范性實(shí)施例的原理框圖；圖2是圖1的示范性LCD的單個(gè)像素的等效電路圖的局部透視圖；圖3是根據(jù)本發(fā)明的信號(hào)發(fā)生電路的示范性實(shí)施例的電路圖；圖4是說明圖3的信號(hào)發(fā)生電路的信號(hào)的定時(shí)的圖；圖5是說明在圖3的示范性信號(hào)產(chǎn)生電路運(yùn)行期間，液晶層響應(yīng)速度和像素電極電壓的變化的圖表；圖6是說明常規(guī)LCD中液晶層的響應(yīng)速度和像素電極電壓的變化的圖表；圖7是根據(jù)本發(fā)明的LCD的另一示范性實(shí)施例的原理框圖；圖8是根據(jù)本發(fā)明的信號(hào)發(fā)生電路的另一示范性實(shí)施例的電路圖；圖9是說明圖8的信號(hào)電路發(fā)生電路的信號(hào)的定時(shí)的圖；圖10是說明根據(jù)本發(fā)明的信號(hào)發(fā)生電路的另一示范性實(shí)施例的電路圖；圖11是根據(jù)本發(fā)明的LCD的薄膜晶體管(TFT)陣列板的示范性實(shí)施例的局部頂視平面圖，其表示其中的單個(gè)像素區(qū)域；圖12A和12B是圖11的示范性TFT陣列板的局部橫截面圖，分別沿圖11中截面線XIIA-XIIA和XIIB-XIIB截開；圖13是根據(jù)本發(fā)明的LCD的TFT陣列板的另一示范性實(shí)施例的局部頂視平面圖，其示出其中的單個(gè)像素區(qū)域；以及圖14A和14B是圖13的TFT陣列板的局部橫截面圖，分別沿圖13中截面線XIVA-XIVA和XIVA-XIVA截開。
具體實(shí)施例方式
下面參考圖1和2詳細(xì)描述根據(jù)本發(fā)明的LCD的示范性實(shí)施例，其中圖1是示范性LCD的原理框圖，圖2是示范性LCD的單個(gè)像素的等效電路圖的局部透視圖。
如圖1中所示，示范性LCD包括液晶板組件300、柵極驅(qū)動(dòng)器400、數(shù)據(jù)驅(qū)動(dòng)器500、連接于數(shù)據(jù)驅(qū)動(dòng)器500的灰度電壓發(fā)生器800、存儲(chǔ)信號(hào)發(fā)生器700和控制這些元件的信號(hào)控制器600。
液晶板組件300的等效電路包括多條信號(hào)線G1-G2n、Gd、D1-Dm和S1-S2n，以及連接于信號(hào)線G1-G2n、Gd、D1-Dm和S1-S2n并基本以矩形矩陣形式布置的多個(gè)像素PX。在圖2的示意性透視結(jié)構(gòu)圖中，液晶板組件300包括彼此相對(duì)的下板100和上板200，以及夾設(shè)在兩板100和200之間的液晶材料3的層。信號(hào)線包括多條柵極線G1-G2n和Gd、多條數(shù)據(jù)線D1-Dm以及多條存儲(chǔ)電極線S1-S2n。
柵極線G1-G2n和Gd包括多條標(biāo)準(zhǔn)柵極線G1-G2n和附加?xùn)艠O線Gd，每條柵極線傳輸柵極信號(hào)(這里也稱為“掃描信號(hào)”)。存儲(chǔ)電極線S1-S2n交替地連接于標(biāo)準(zhǔn)柵極線G1-G2n并傳輸存儲(chǔ)信號(hào)。每條數(shù)據(jù)線標(biāo)準(zhǔn)柵極線D1-Dm傳輸各自的數(shù)據(jù)電壓。
柵極線G1-G2n和Gd以及存儲(chǔ)電極線S1-S2n通常在行方向上延伸，也就是圖中的水平方向，并且彼此基本平行，而數(shù)據(jù)線D1-Dm基本在列方向上延伸，也就是在圖中的垂直方向，并且彼此基本平行。
參考圖2，每個(gè)像素PX，例如連接于第i標(biāo)準(zhǔn)柵極線Gi(其中i＝1，2，...2n)和第j數(shù)據(jù)線Dj(其中j＝1，2，...m)的像素PX包括連接于信號(hào)線Gi和Dj的開關(guān)元件Q、以及連接于開關(guān)元件Q的液晶電容器Clc和存儲(chǔ)電容器Cst。
開關(guān)元件Q是三端元件，諸如薄膜晶體管TFT，布置在下板100上。開關(guān)元件Q具有連接于標(biāo)準(zhǔn)柵極線Gi的控制端、連接于數(shù)據(jù)線Dj的輸入端和連接于液晶電容器Clc和存儲(chǔ)電容器Cst的輸出端。
液晶電容器Clc將下板100的像素電極191和上板200的公共電極270用作它的兩端，夾設(shè)在兩個(gè)電極191和270之間的液晶層3用作它的電介質(zhì)材料。像素電極191連接于開關(guān)元件Q，公共電極270設(shè)置在上板200的整個(gè)表面上并施加有公共電壓Vcom。公共電壓是具有特定幅值的DC電壓。
在可替換實(shí)施例中，不像圖2中所描述的，公共電極270可以設(shè)置在下板100上，并且在這種情況下，兩個(gè)電極191和270中的至少一個(gè)可以形成為線形或條形。
存儲(chǔ)電容器Cst起到輔助液晶電容器Clc的作用并通過像素電極191和存儲(chǔ)電極線Si交迭而構(gòu)造，在像素電極191和存儲(chǔ)電極線Si之間設(shè)置有介電絕緣體。
為了實(shí)現(xiàn)彩色顯示，每個(gè)像素唯一地顯示一組三原色中的一個(gè)(“空間劃分”)，或者可選擇地，每個(gè)像素在選定的時(shí)間段內(nèi)交替地顯示一組三原色中的一個(gè)(“時(shí)間劃分”)。通過三原色的空間或時(shí)間組合能夠獲得期望的彩色。三原色的示例是紅(R)、綠(G)和藍(lán)(B)的三原色組。圖2說明了空間分割的示例。如圖中所示，每個(gè)像素PX包括表現(xiàn)三原色之一的濾色器230，濾色器設(shè)置在上板200的對(duì)應(yīng)于像素電極19 1的區(qū)域內(nèi)。在可替換實(shí)施例中，不像圖2中所描述的，濾色器230可以設(shè)置在下板100的像素電極191之上或之下。
至少一個(gè)使光偏振的偏光器(未示出)連接在液晶板組件300的外表面上。
參考圖1，灰度電壓發(fā)生器800產(chǎn)生完全組柵電壓或與像素PX的光透射率相關(guān)的有限組灰度電壓(這里稱為“參考灰度電壓”)。一些(參考)灰度電壓具有相對(duì)于公共電壓Vcom的正極性，而其他(參考)灰度電壓具有相對(duì)于公共電壓Vcom的負(fù)極性。
柵極驅(qū)動(dòng)器400包括分別布置在液晶板組件300的相對(duì)側(cè)面(例如液晶板組件的右側(cè)面和左側(cè)面)上的第一柵極驅(qū)動(dòng)電路400a和第二柵極驅(qū)動(dòng)電路400b。第一柵極驅(qū)動(dòng)電路400a連接于奇數(shù)標(biāo)準(zhǔn)柵極線G1、G3、...、G2n-1和附加?xùn)艠O線Gd的端部，而第二柵極驅(qū)動(dòng)電路400b連接于偶數(shù)標(biāo)準(zhǔn)柵極線G2、G4、...、G2n的端部。然而，在可替換實(shí)施例中，第二柵極驅(qū)動(dòng)電路400b可以連接于奇數(shù)標(biāo)準(zhǔn)柵極線G1、G3、...、G2n-1和附加?xùn)艠O線Gd的端部，而第一柵極驅(qū)動(dòng)電路400a可以連接于偶數(shù)標(biāo)準(zhǔn)柵極線G2、G4、...、G2n的端部。
第一柵極驅(qū)動(dòng)電路400a和第二柵極驅(qū)動(dòng)電路400b組合用于產(chǎn)生柵極信號(hào)并將它們施加于柵極線G1-G2n和Gd的柵極導(dǎo)通電壓Von和柵極截止電壓Voff。
柵極驅(qū)動(dòng)器400與信號(hào)線G1-G2n、Gd、D1-Dm和S1-S2n以及開關(guān)元件Q一起集成在液晶板組件300內(nèi)。然而，柵極驅(qū)動(dòng)器400可以包括至少一個(gè)集成電路(IC)芯片，該芯片直接安裝在LC板組件300上，或者可替換地，安裝在附接于板組件300的載帶型封裝(TCP)的柔性印刷電路(FPC)膜上。在另一可替換實(shí)施例中，柵極驅(qū)動(dòng)器400可以安裝在單獨(dú)的印刷電路板(未示出)上。
存儲(chǔ)信號(hào)發(fā)生器700包括第一存儲(chǔ)信號(hào)發(fā)生電路700a和第二存儲(chǔ)信號(hào)發(fā)生電路700b，例如布置在液晶板組件300的相對(duì)側(cè)面上并分別鄰近于第一柵極驅(qū)動(dòng)電路400a和第二柵極驅(qū)動(dòng)電路400b。
第一存儲(chǔ)信號(hào)發(fā)生電路700a連接于奇數(shù)存儲(chǔ)電極線S1、S3、...、S2n-1和偶數(shù)標(biāo)準(zhǔn)柵極線G2、G4、...、G2n，并施加具有高電平電壓和低電平電壓的存儲(chǔ)信號(hào)。
除第一標(biāo)準(zhǔn)柵極線G1和附加?xùn)艠O線Gd之外，第二存儲(chǔ)信號(hào)發(fā)生電路700b連接于偶數(shù)存儲(chǔ)電極線S2、S4、...、S2n和奇數(shù)標(biāo)準(zhǔn)柵極線G3、...、G2n-1，并向存儲(chǔ)電極線S2、S4、...、S2n施加存儲(chǔ)信號(hào)。
代替向存儲(chǔ)信號(hào)發(fā)生器700提供來自連接于柵極驅(qū)動(dòng)器400的附加?xùn)艠O線Gd的信號(hào)，可向存儲(chǔ)信號(hào)發(fā)生器700提供來自單獨(dú)單元的信號(hào)，單獨(dú)單元諸如信號(hào)控制器600或單獨(dú)的信號(hào)發(fā)生器(未示出)。在后面的實(shí)施例中，附加?xùn)艠O線Gd不必形成在液晶板組件300上。
存儲(chǔ)信號(hào)發(fā)生器700與信號(hào)線G1-G2n、Gd、D1-Dm和S1-S2n以及開關(guān)元件Q一起集成在液晶板組件300內(nèi)。然而，存儲(chǔ)信號(hào)發(fā)生器700可以包括至少一個(gè)集成電路(IC)芯片，該芯片安裝在LC板組件300上，或者安裝在連接于板組件300的載帶型封裝(TCP)的柔性印刷電路(FPC)膜上?？商鎿Q地，存儲(chǔ)信號(hào)發(fā)生器700可以安裝在單獨(dú)的印刷電路板(未示出)上。
數(shù)據(jù)驅(qū)動(dòng)器500連接于板組件300的數(shù)據(jù)線D1-Dm并向數(shù)據(jù)線D1-Dm施加數(shù)據(jù)電壓，其中所述數(shù)據(jù)電壓是從灰度電壓發(fā)生器800所施加的灰度電壓中選擇的。然而，當(dāng)灰度電壓發(fā)生器800僅僅產(chǎn)生幾個(gè)參考灰度電壓，也就是不是產(chǎn)生所有灰度電壓時(shí)，數(shù)據(jù)驅(qū)動(dòng)器500可以劃分參考灰度電壓，以從所產(chǎn)生的灰度電壓中產(chǎn)生數(shù)據(jù)電壓。信號(hào)控制器600控制柵極驅(qū)動(dòng)器400、數(shù)據(jù)驅(qū)動(dòng)器500和存儲(chǔ)信號(hào)發(fā)生器700。每個(gè)驅(qū)動(dòng)裝置500、600和800可以包括至少一個(gè)集成電路(IC)芯片，該芯片安裝在LC板組件300上或安裝在連接于板組件300的載帶型封裝(TCP)的柔性印刷電路(FPC)膜上?？商鎿Q地，至少一個(gè)驅(qū)動(dòng)裝置400、500、600和800可以與信號(hào)線G1-G2n、Gd、S1-S2n和D1-Dm以及開關(guān)元件Q一起集成在液晶板組件300內(nèi)?？商鎿Q地，所有驅(qū)動(dòng)裝置400、500、600和800可以集成在單個(gè)IC芯片內(nèi)，但是至少一個(gè)驅(qū)動(dòng)裝置400、500、600和800或至少一個(gè)驅(qū)動(dòng)裝置400、500、600和800中的至少一個(gè)電路元件可以設(shè)置在單個(gè)IC芯片的外部。
以下詳細(xì)描述液晶顯示器的運(yùn)行。信號(hào)控制器600接收輸入圖像信號(hào)R、G和B和來自外部圖形控制器(未示出)的控制輸入圖像信號(hào)顯示的輸入控制信號(hào)。輸入圖像信號(hào)R、G和B包含像素PX的亮度信息，該亮度具有選定數(shù)量的灰度，例如1024(＝210)、256(＝28)或64(＝26)個(gè)灰度。輸入圖像信號(hào)的示例是垂直同步信號(hào)Vsync、水平同步信號(hào)Hsync、主時(shí)鐘信號(hào)MCLK和數(shù)據(jù)啟動(dòng)信號(hào)DE。
根據(jù)液晶板組件300的運(yùn)行狀態(tài)并基于輸入控制信號(hào)和輸入圖像信號(hào)R、G和B，信號(hào)控制器600處理圖像信號(hào)R、G和B以產(chǎn)生柵極控制信號(hào)CONT1、數(shù)據(jù)控制信號(hào)CONT2和存儲(chǔ)控制信號(hào)CONT3，并隨后將柵極控制信號(hào)CONT1傳輸至柵極控制器400，將數(shù)據(jù)控制信號(hào)CONT2和經(jīng)處理的圖像信號(hào)DAT傳輸至數(shù)據(jù)驅(qū)動(dòng)器500，將存儲(chǔ)控制信號(hào)CONT3傳輸至存儲(chǔ)信號(hào)發(fā)生器700。柵極控制信號(hào)CONT1包括指示掃描開始的掃描開始信號(hào)STV1和STV2以及至少一個(gè)控制柵極導(dǎo)通電壓Von的輸出時(shí)間段的時(shí)鐘信號(hào)。
柵極控制信號(hào)CONT1還可以包括限定柵極導(dǎo)通電壓Von的持續(xù)時(shí)間的輸出啟動(dòng)信號(hào)OE。
數(shù)據(jù)控制信號(hào)CONT2包括指示一行像素PX的數(shù)據(jù)傳輸?shù)乃酵介_始信號(hào)STH、控制向數(shù)據(jù)線D1至Dm施加數(shù)據(jù)電壓的負(fù)載信號(hào)LOAD以及數(shù)據(jù)時(shí)鐘信號(hào)HCLK。
數(shù)據(jù)控制信號(hào)CONT2可以進(jìn)一步包括反轉(zhuǎn)數(shù)據(jù)電壓相對(duì)于公共電壓Vcom的極性的反轉(zhuǎn)信號(hào)RVS。
響應(yīng)于來自信號(hào)控制器600的數(shù)據(jù)控制信號(hào)CONT2，數(shù)據(jù)驅(qū)動(dòng)器500接收一行像素PX的一組數(shù)字圖像信號(hào)DAT，將數(shù)字圖像信號(hào)DAT轉(zhuǎn)換為選自灰度電壓的模擬數(shù)據(jù)電壓，并向數(shù)據(jù)線D1至Dm施加模擬數(shù)據(jù)電壓。
響應(yīng)于來自信號(hào)控制器600的柵控制信號(hào)CONT1，柵驅(qū)動(dòng)器400向標(biāo)準(zhǔn)柵極線G1-G2n中相應(yīng)一條(例如第i標(biāo)準(zhǔn)柵極線Gi)施加?xùn)艠O導(dǎo)通電壓Von，并使連接于標(biāo)準(zhǔn)柵極線Gi(除與開關(guān)元件Q不連接的附加?xùn)艠O線Gd以外)的開關(guān)元件Q導(dǎo)通。施加于數(shù)據(jù)線D1-Dm的數(shù)據(jù)電壓隨后通過激活的開關(guān)晶體管Q施加于第i行的像素PX，從而給像素PX內(nèi)的液晶電容器Clc和存儲(chǔ)電容器Cst充電。
施加于像素PX的數(shù)據(jù)電壓和公共電壓Vcom之間的差表現(xiàn)為像素PX的液晶電容器Clc電壓，這一電壓稱為像素電壓。液晶電容器Clc內(nèi)的液晶分子具有取決于像素電壓幅值的方向性，分子方向性決定了與各自像素PX有關(guān)的穿過液晶層3的光的偏振。偏光器將光偏振轉(zhuǎn)換為光透射，從而像素PX具有由數(shù)據(jù)電壓的灰度表示的亮度。
在一個(gè)水平周期(也稱為“1H”并等于水平同步信號(hào)Hsync和數(shù)據(jù)啟動(dòng)信號(hào)DE的一個(gè)周期)之后，數(shù)據(jù)驅(qū)動(dòng)器500向第(i+1)行的像素PX施加數(shù)據(jù)電壓，隨后柵極驅(qū)動(dòng)器400將施加于第i標(biāo)準(zhǔn)柵極線Gi的柵極信號(hào)變?yōu)闁艠O截止電壓Voff并將施加于下一標(biāo)準(zhǔn)柵極線Gi+1的柵極信號(hào)變?yōu)闁艠O導(dǎo)通電壓Von。從而使第i行的開關(guān)元件Q截止，從而像素電極191處于浮置狀態(tài)。
基于存儲(chǔ)控制信號(hào)CONT3和施加于第(i+1)柵極線Gi+1的柵極信號(hào)的電壓變化，存儲(chǔ)信號(hào)發(fā)生器700改變施加于第i存儲(chǔ)電極線Si的存儲(chǔ)信號(hào)的電壓電平。從而連接于存儲(chǔ)電容器Cst一端的像素電極191的電壓根據(jù)連接于存儲(chǔ)電容器Cst另一端的存儲(chǔ)電極線Si的電壓變化而變化。
通過對(duì)所有像素行重復(fù)這一程序，液晶顯示器顯示一幀的圖像。
當(dāng)在一幀結(jié)束后開始下一幀時(shí)，控制施加于數(shù)據(jù)驅(qū)動(dòng)器500的反轉(zhuǎn)信號(hào)RVS，從而數(shù)據(jù)電壓的極性反轉(zhuǎn)(稱為“幀反轉(zhuǎn)”)。此外，施加于一行的像素PX的數(shù)據(jù)電壓的極性基本上相同，施加于兩個(gè)相鄰行的像素PX的數(shù)據(jù)電壓的極性反轉(zhuǎn)(也就是行反轉(zhuǎn))。
由于示范性LCD既執(zhí)行幀反轉(zhuǎn)也執(zhí)行反轉(zhuǎn)，因此施加于一行的像素PX的所有數(shù)據(jù)電壓的極性為正或負(fù)，并且以一幀為單位改變。就這點(diǎn)而言，當(dāng)像素電極191由正極性的數(shù)據(jù)電壓充電時(shí)，施加于存儲(chǔ)電極線S1-S2n的存儲(chǔ)信號(hào)從低電平電壓變?yōu)楦唠娖诫妷?。反之，?dāng)像素電極191由負(fù)極性的數(shù)據(jù)電壓充電時(shí)，存儲(chǔ)信號(hào)從高電平電壓變?yōu)榈碗娖诫妷骸Ｒ虼?，?dāng)像素電極191由正極性數(shù)據(jù)電壓充電時(shí)，像素電極191的電壓增大得更多，像素電極191由負(fù)極性數(shù)據(jù)電壓充電時(shí)，像素電極191的電壓下降得更多。這樣，像素電極191的電壓范圍變得比作為數(shù)據(jù)電壓基礎(chǔ)的灰度電壓的范圍寬，從而增大利用低基礎(chǔ)電壓的亮度范圍。
第一存儲(chǔ)信號(hào)發(fā)生電路700a和第二存儲(chǔ)信號(hào)發(fā)生電路700b可以包括分別連接于存儲(chǔ)電極線S1-S2n的多個(gè)信號(hào)發(fā)生電路710。下面參考圖3和4描述根據(jù)本發(fā)明的信號(hào)發(fā)生電路710的示范性實(shí)施例。其中，圖3是示范性信號(hào)發(fā)生電路的電路圖，圖4是說明該示范性信號(hào)發(fā)生電路的信號(hào)的定時(shí)的圖。
參考圖3，信號(hào)發(fā)生電路710包括輸入端IP和輸出端OP。在第i信號(hào)發(fā)生電路中，輸入端IP連接于施加有第(i+1)柵極信號(hào)gi+1(以下為“輸入信號(hào)”)的第(i+1)柵極線Gi+1，輸出端OP連接于第i存儲(chǔ)電極線Si以輸出第i存儲(chǔ)信號(hào)Vsi。類似地，在第i+1信號(hào)發(fā)生電路中，輸入端IP連接于施加有作為輸入信號(hào)的第(i+2)柵極信號(hào)gi+2的第(i+2)柵極線Gi+2，輸出端OP連接于第(i+1)存儲(chǔ)電極線Si+1以輸出第(i+1)存儲(chǔ)信號(hào)Vsi+1。
向信號(hào)發(fā)生電路710施加來自信號(hào)控制器600的存儲(chǔ)控制信號(hào)CONT3的第一至第三時(shí)鐘信號(hào)CK1、CK1B和CK2，并進(jìn)一步施加來自信號(hào)控制器600或另一外部裝置的高電壓AVDD和低電壓AVSS。
如圖4中所描述的，第一至第三時(shí)鐘信號(hào)CK1、CK1B和CK2的周期可以大約為2H，它們的占空比可以大約為50％。第一時(shí)鐘信號(hào)CK1和第二時(shí)鐘信號(hào)CK1B具有大約180°的相位差并彼此反相，第二時(shí)鐘信號(hào)CK1B和第三時(shí)鐘信號(hào)CK2具有基本相同的相位差。此外，第一至第三時(shí)鐘信號(hào)CK1、CK1B和CK2以一幀為單位反轉(zhuǎn)。
第一時(shí)鐘信號(hào)CK1和第二時(shí)鐘信號(hào)CK1B可以具有約15V的高電平電壓Vh1和約0V的低電平電壓V11。第三時(shí)鐘信號(hào)CK2可以具有約5V的高電平電壓Vh2和約0V的低電平電壓V12。高電壓AVDD可以為大約5V，也就是等于第三時(shí)鐘信號(hào)CK2的高電平電壓Vh2，低電壓AVSS可以為大約0V，也就是等于第三時(shí)鐘信號(hào)CK2的低電平電壓V12。
信號(hào)發(fā)生電路710包括五個(gè)晶體管Tr1-Tr5和兩個(gè)電容器C1和C2，每個(gè)晶體管具有控制端、輸入端和輸出端。
晶體管Tr1的控制端連接于輸入端IP，晶體管Tr1的輸入端連接于第三時(shí)鐘信號(hào)CK2，晶體管Tr1的輸出端連接于輸出端OP。
晶體管Tr2和Tr3的控制端連接于輸入端IP，晶體管Tr2和Tr3的輸入端分別連接于第一時(shí)鐘信號(hào)CK1和第二時(shí)鐘信號(hào)CK1B。
晶體管Tr4和Tr5的控制端分別連接于晶體管Tr2和Tr3的輸出端，晶體管Tr4和Tr5的輸入端分別連接于低電壓AVSS和高電壓AVDD。
電容器C1連接在晶體管Tr4的控制端與低電壓AVSS之間，電容器C2連接在晶體管Tr5的控制端與高電壓AVDD之間。
晶體管Tr1-Tr5可以是非晶硅晶體管或多晶硅薄膜晶體管。
信號(hào)發(fā)生電路的如下運(yùn)行。如圖4中所描述的，施加于兩條相鄰柵極線的柵極導(dǎo)通電壓Von彼此交迭一段時(shí)間，柵極導(dǎo)通電壓交迭的時(shí)間可以大約為1H。因此，所有像素PX用施加于緊接著的前一行的像素的數(shù)據(jù)電壓充電大約1H的時(shí)間，隨后用新的數(shù)據(jù)電壓充電剩余的1H的時(shí)間以正常顯示圖像。
第i信號(hào)發(fā)生電路如下運(yùn)行。當(dāng)輸入信號(hào)，即施加于第(i+1)柵極線Gi+1的柵極信號(hào)gi+1變?yōu)闁艠O導(dǎo)通電壓Von，第一至第三晶體管Tr1-Tr3導(dǎo)通。導(dǎo)通的第一晶體管Tr1向輸出端OP傳輸?shù)谌龝r(shí)鐘信號(hào)CK2，因此存儲(chǔ)信號(hào)Vsi的電壓電平由第三時(shí)鐘信號(hào)CK2的低電平電壓V12變?yōu)榈碗娖诫妷篤-。同時(shí)，導(dǎo)通的第二晶體管Tr2向晶體管Tr4的控制端傳輸?shù)谝粫r(shí)鐘信號(hào)CK1，導(dǎo)通的第三晶體管Tr3向晶體管Tr5的控制端傳輸?shù)诙r(shí)鐘信號(hào)CK1B。
由于第一時(shí)鐘信號(hào)CK1和第二時(shí)鐘信號(hào)CK1B彼此反相，晶體管Tr4和Tr5彼此相反地運(yùn)行。即，當(dāng)晶體管Tr4導(dǎo)通時(shí)，晶體管Tr5截止。相反地，當(dāng)晶體管Tr4截止時(shí)，晶體管Tr5導(dǎo)通。當(dāng)晶體管Tr4導(dǎo)通和晶體管Tr5截止時(shí)，低電壓AVSS傳輸至輸出端OP，當(dāng)晶體管Tr4截止和晶體管Tr5導(dǎo)通時(shí)，高電壓AVDD傳輸至輸出端OP。
柵極信號(hào)gi+1的柵極導(dǎo)通電壓Von的時(shí)間例如為大約2H，約1H的第一半表示為第一時(shí)段T1，剩余時(shí)間的第二半，約1H表示為后面時(shí)段T2。
由于在第一時(shí)段T1期間，第一時(shí)鐘信號(hào)CK1保持在高電壓Vh1，第二時(shí)鐘信號(hào)CK1B和第三時(shí)鐘信號(hào)CK2分別保持在低電壓Vl1和Vl2，由晶體管Tr1將第三時(shí)鐘信號(hào)CK2的低電壓Vl2所傳輸至的輸出端OP被施加有低電壓AVSS。因此，存儲(chǔ)信號(hào)Vsi保持在低電平電壓V-，該低電平電壓具有等于低電壓Vl2和低電壓AVSS的幅值。同時(shí)，在第一時(shí)段T1期間，第一時(shí)鐘信號(hào)CK1的高電平電壓Vh1與低電壓AVSS之間的電壓充入電容器C1，第二時(shí)鐘信號(hào)CK1B的低電平電壓Vl1與高電壓AVDD之間的電壓充入電容器C2。
由于在后面時(shí)段T2期間，第一時(shí)鐘信號(hào)CK1保持在低電平電壓Vl1，因此第二時(shí)鐘信號(hào)CK1B和第三時(shí)鐘信號(hào)CK2保持在高電平電壓Vh1和Vh2，晶體管Tr5導(dǎo)通，晶體管Tr4截止，也就是與它們各自在第一時(shí)段T1期間的狀態(tài)相反。
因此，輸出端OP施加有通過導(dǎo)通的晶體管Tr1傳輸?shù)牡谌龝r(shí)鐘信號(hào)CK2的高電平電壓Vh2，從而存儲(chǔ)信號(hào)Vsi的狀態(tài)從低電平電壓V-變?yōu)榉档扔诟唠娖诫妷篤h2的高電平電壓V+。此外，輸出端OP施加有通過導(dǎo)通的晶體管Tr5提供的幅值等于高電平電壓V+的高電壓VADD。
同時(shí)，由于充入電容器C1的電壓基本上與第一時(shí)鐘信號(hào)CK1的低電平電壓Vl1和低電壓VASS之差相同，因此當(dāng)?shù)谝粫r(shí)鐘信號(hào)CK1的低電平電壓Vl1和低電壓VASS彼此相同時(shí)，電容器C1放電。由于充入電容器C2的電壓基本上與第二時(shí)鐘信號(hào)CK1B的高電平電壓Vh1和高電壓VADD之差相同，因此當(dāng)高電平電壓Vh1和高電壓AVDD彼此不同時(shí)，充入電容器C2的電壓不為0V。如上所述，當(dāng)?shù)诙r(shí)鐘信號(hào)CK1B的高電平電壓Vh1約為15V、高電壓AVDD約為5V時(shí)，約10V的電壓充入電容器C2。
當(dāng)柵極信號(hào)gi+1的級(jí)經(jīng)過后面時(shí)段T2從柵極導(dǎo)通電壓Von變?yōu)闁艠O截止電壓Voff時(shí)，晶體管Tr1-Tr3截止。因此，晶體管Tr1的輸出端處于隔離狀態(tài)，從而隔斷晶體管Tr1和輸出端OP之間的電連接。晶體管Tr2和Tr3的輸出端也處于隔離狀態(tài)，從而晶體管Tr4和Tr5的控制端也處于隔離狀態(tài)。
由于充入電容器C1的電壓尚不存在，因此晶體管Tr4保持在截止?fàn)顟B(tài)。然而，第二時(shí)鐘信號(hào)CK1B的高電平Vh1和高電壓AVDD之間的電壓已經(jīng)充入電容器C2。因此，當(dāng)充入的電壓大于晶體管Tr5的門限電壓時(shí)，晶體管Tr5保持在截止?fàn)顟B(tài)。因此，輸出的高電壓AVDD傳輸至輸出端OP，從而作為存儲(chǔ)信號(hào)Vsi。因此，存儲(chǔ)信號(hào)Vsi保持在高電平電壓V+。
第(i+1)信號(hào)發(fā)生電路如下運(yùn)行。當(dāng)具有柵極導(dǎo)通電壓Von的第(i+2)柵極信號(hào)gi+2施加于第(i+1)信號(hào)發(fā)生電路(未示出)時(shí)，激活第(i+1)信號(hào)發(fā)生電路。
如圖4中所描述的，當(dāng)?shù)?i+2)柵極信號(hào)gi+2變?yōu)闁艠O導(dǎo)通電壓Von時(shí)，第一至第三時(shí)鐘信號(hào)CK1、CK1B和CK2的狀態(tài)相對(duì)于第(i+1)柵極信號(hào)gi+1具有柵極導(dǎo)通電壓Von的情況反轉(zhuǎn)。
換句話說，第(i+2)柵極信號(hào)gi+2的第一柵極導(dǎo)通電壓時(shí)段T1的運(yùn)行與第(i+1)柵極信號(hào)gi+1的第二柵極導(dǎo)通電壓時(shí)段T2相同，從而晶體管Tr1、Tr3和Tr5導(dǎo)通。因此，第三時(shí)鐘信號(hào)CK2的高電平電壓Vh2和高電壓AVDD施加于輸出端OP，從而存儲(chǔ)信號(hào)Vsi+1變?yōu)楦唠娖诫妷篤+。
然而，第(i+2)柵極信號(hào)gi+2的第二柵極導(dǎo)通電壓時(shí)段T2的運(yùn)行與第(i+1)柵極信號(hào)gi+1的第一柵極導(dǎo)通電壓時(shí)段T1相同，從而晶體管Tr1、Tr2和Tr4都導(dǎo)通。因此，第三時(shí)鐘信號(hào)CK2的低電平電壓Vl2和低電壓AVSS施加于輸出端OP，從而存儲(chǔ)信號(hào)Vsi+1從高電平電壓V+變?yōu)榈碗妷篤-。
如上所述，在輸入信號(hào)保持在柵極導(dǎo)通電壓Von時(shí)，晶體管Tr1適于施加作為存儲(chǔ)信號(hào)的第三時(shí)鐘信號(hào)CK2，在輸出端OP與晶體管Tr1的輸出端由于輸入信號(hào)的柵極截止電壓Voff而隔離時(shí)，其他晶體管Tr2-Tr5適于利用電容器C1和C2將存儲(chǔ)信號(hào)的狀態(tài)保持到下一幀。換句話說，晶體管Tr1用于首先向相應(yīng)的存儲(chǔ)電極線施加存儲(chǔ)信號(hào)，其他晶體管Tr2-Tr5用于均勻地保持輸出的存儲(chǔ)信號(hào)。因此，優(yōu)選地，晶體管Tr1的尺寸大于晶體管Tr2-Tr5的尺寸。
可以理解，像素電極電壓Vp相應(yīng)于存儲(chǔ)信號(hào)Vs的電壓變化而增大或減小。下面描述由于存儲(chǔ)信號(hào)Vs的電壓變化引起的像素電極電壓Vp的改變。
以下，每個(gè)電容器和它們各自的電容由相同的附圖標(biāo)記指示。首先，像素電極電壓Vp通過下面的等式1得到。在等式1中，Clc和Cst分別表示液晶電容器和存儲(chǔ)電容器以及它們的電容，V+表示存儲(chǔ)信號(hào)Vs的高電平電壓，V-表示存儲(chǔ)信號(hào)Vs的低電平電壓。
如等式1中所描述的，像素電極電壓Vp通過數(shù)據(jù)電壓VD加或減一變化量Δ限定，該變化量Δ通過液晶電容器和存儲(chǔ)電容器的電容Clc和Cst以及存儲(chǔ)信號(hào)Vs的電壓變化。
Vp=VD±Δ=VD±CstCst+Clc(V+-V-)]]>像素設(shè)計(jì)為使得數(shù)據(jù)電壓VD在約0V至約5V的范圍內(nèi)，Cst和Clc彼此相等。這樣，在上面的等式1中，當(dāng)V+-V-＝5V時(shí)，Vp＝VD±2.5。
因此，當(dāng)存儲(chǔ)信號(hào)Vs的電壓改變時(shí)，像素電極電壓Vp根據(jù)數(shù)據(jù)電壓VD的極性，從通過相關(guān)數(shù)據(jù)線施加的數(shù)據(jù)電壓VD增大或減小±2.5V。即，當(dāng)極性為正時(shí)，像素電極電壓Vp增大約+2.5V，當(dāng)極性為負(fù)時(shí)，像素電極電壓Vp減小約-2.5V。由于像素電極電壓Vp的改變，像素電壓的范圍也變寬。例如，當(dāng)公共電壓Vcom固定在約2.5V時(shí)，由于施加于像素電壓的數(shù)據(jù)電壓VD在從約0V至約5V的范圍內(nèi)，像素電壓設(shè)置在從約-2.5V至約+2.5V的范圍內(nèi)。然而，當(dāng)存儲(chǔ)信號(hào)Vs從高電平電壓V+變?yōu)榈碗娖诫妷篤-時(shí)，像素電壓的范圍變寬至從-5V至+5V的范圍。
以這樣的方式，像素電壓的范圍變寬差不多為下述值即由在存儲(chǔ)信號(hào)中的改變V+-V-造成的像素電極電壓Vp的變化量Δ的值。因此，表示灰度的電壓的范圍變寬，從而提高亮度。
此外，由于公共電壓固定在恒定電壓，與交替施加高電壓和低電壓的實(shí)施例相比，減小了能耗。換句話說，當(dāng)施加于公共電極的公共電壓為約0V或5V時(shí)，施加于形成在數(shù)據(jù)線和公共電極之間的寄生電容的電壓具有約±5V的最大值。然而，當(dāng)公共電壓固定在約2.5V時(shí)，施加于形成在數(shù)據(jù)線和公共電極之間的寄生電容的電壓減少至約±2.5V的最大值。由于減小了形成在數(shù)據(jù)線和公共電極之間的寄生電容中的能耗，也相應(yīng)地減小了液晶顯示器中的全部能耗。
然而，由于液晶層的響應(yīng)速度相對(duì)較低，液晶分子不能快速地響應(yīng)像素電壓。因此，液晶電容器Clc的靜電電容取決于液晶電容器Clc的像素電壓，并隨著液晶分子是否達(dá)到再排列(re-aligned)和穩(wěn)定狀態(tài)而變化。因此，像素電極電壓Vp隨著液晶分子是否達(dá)到穩(wěn)定狀態(tài)而變化。
下面描述像素電極電壓Vp根據(jù)液晶分子是否達(dá)到穩(wěn)定狀態(tài)的變化。在最大像素電壓、即最大灰度(通常黑類型中的白灰度)像素電壓施加于液晶電容器Clc并且在液晶分子達(dá)到穩(wěn)定狀態(tài)之后的液晶電容器Clc的靜電電容假定為在最小像素電壓、即最小灰度(通常白類型中的黑灰度)像素電壓施加于液晶電容器Clc并且在液晶分子達(dá)到穩(wěn)定狀態(tài)之后的液晶電容器Clc的靜電電容的三倍。此外，假定V+-V-＝5V，Clc＝Cst。
在最大灰度像素電壓施加于液晶電容器Clc并且當(dāng)液晶分子達(dá)到穩(wěn)定狀態(tài)時(shí)，像素電極電壓Vp通過等式1表示。由于V+-V-＝約5V，Clc＝Cst，像素電極電壓Vp為Vp＝VD±2.5。
然而，在最大灰度像素電壓施加于液晶電容器Clc之后，液晶分子沒有達(dá)到穩(wěn)定狀態(tài)的情況，像素電極電壓Vp通過等式2表示。

Vp=VD±Δ=VD±CstCst+Clc(V+-V-)]]>=VD±CstCst+13Cst(V+-V-)=VD±34(V+-V-)]]>由于V+-V-＝5V，Vp＝VD±3.75這里，在最大灰度像素電壓施加于液晶電容器Clc之后，液晶分子沒有達(dá)到穩(wěn)定狀態(tài)，像素電極電壓Vp維持在最小灰度像素電壓施加于液晶電容器Clc并且當(dāng)液晶分子達(dá)到穩(wěn)定狀態(tài)時(shí)的像素電極電壓。換句話說，像素電極電壓Vp維持在最后一幀的狀態(tài)。因此，由于存儲(chǔ)信號(hào)的改變V+-V-造成的像素電極電壓Vp的變化量Δ從約±2.5V增大至約±3.75V。
在從最小灰度的象素電極電壓變?yōu)榱硪换叶鹊南笏仉姌O電壓的情況，由于存儲(chǔ)信號(hào)的改變V+-V-造成的像素電極電壓Vp的變化量Δ進(jìn)一步增大，直到液晶分子達(dá)到穩(wěn)定狀態(tài)。當(dāng)V+-V-＝約5V時(shí)，變化量Δ增大至約±3.75V的最大值。
因此，在傳統(tǒng)顯示器中，如圖6中所描述的，盡管相應(yīng)于目標(biāo)像素電極電壓VT的像素電極電壓Vp在所有幀內(nèi)施加于像素電極，但是由于在完成充電操作之后相鄰數(shù)據(jù)電壓的影響減小了充入像素電極的像素電極電壓，從而像素電極電壓在一幀內(nèi)沒有達(dá)到目標(biāo)像素電極電壓VT。因此，像素電極電壓Vp僅僅在已經(jīng)顯示了幾幀之后才達(dá)到目標(biāo)像素電極電壓VT。然而，根據(jù)本發(fā)明的示范性實(shí)施例，如圖5中所描述的，由于施加于像素電極的像素電極電壓Vp高于目標(biāo)像素電極電壓VT，因此像素電極在一幀內(nèi)達(dá)到目標(biāo)像素電極電壓VT。因此，與傳統(tǒng)顯示器相比，液晶的響應(yīng)速度RC得到本質(zhì)的提高。
因此，通過將存儲(chǔ)信號(hào)Vs的電壓變化加到數(shù)據(jù)電壓VD上或從數(shù)據(jù)電壓VD中減去存儲(chǔ)信號(hào)Vs的電壓變化，當(dāng)像素已經(jīng)充有正極性的數(shù)據(jù)電壓時(shí)，像素電極電壓Vp增大該電壓變化，相反地，當(dāng)像素已經(jīng)充有負(fù)極性的數(shù)據(jù)電壓時(shí)，像素電壓Vp減小該電壓變化。從而，通過增加或減小象素電極電壓Vp，使得像素電壓的變化比灰度電壓的范圍寬，從而也相應(yīng)地增大所表現(xiàn)的亮度的范圍。
而且，由于公共電壓固定在選定值，因此與交替的高和低值的公共電壓相比，能耗減小了。
下面參考圖7至10描述根據(jù)本發(fā)明的LCD的第二示范性實(shí)施例，其中圖7是該示范性LCD的原理框圖，圖8是在該LCD中使用的信號(hào)發(fā)生電路的另一示范性實(shí)施例的電路圖，圖9是說明圖8的信號(hào)電路發(fā)生電路的信號(hào)的定時(shí)的圖，圖10是根據(jù)本發(fā)明的信號(hào)發(fā)生電路的另一示范性實(shí)施例的電路圖。
如圖7中所描述，第二示范性LCD與圖1的LCD具有基本上相同的結(jié)構(gòu)，除連接于所有標(biāo)準(zhǔn)柵極線G1至G2n的柵極驅(qū)動(dòng)器401和連接于所有存儲(chǔ)電極線S1至S2n的存儲(chǔ)信號(hào)發(fā)生器701以外。因此，為了簡短起見，省略對(duì)由相同參考數(shù)字指示的相同元件的進(jìn)一步詳細(xì)描述。
如在上面結(jié)合圖1所述，柵極驅(qū)動(dòng)器400可連接選定數(shù)量的連接于存儲(chǔ)電極線驅(qū)動(dòng)器701的附加?xùn)艠O線(未示出)。柵極驅(qū)動(dòng)器401和存儲(chǔ)信號(hào)發(fā)生器701以及像素PX的開關(guān)元件Q以相同工藝形成和集成在液晶板組件301內(nèi)?？商鎿Q地，柵極驅(qū)動(dòng)器401和存儲(chǔ)信號(hào)發(fā)生器701可以以IC芯片的形式直接安裝在液晶板組件301上，柵極驅(qū)動(dòng)器401和存儲(chǔ)信號(hào)發(fā)生器701可安裝在柔性印刷電路膜(未示出)上并以載帶封裝(TCP)的形式連接在液晶板組件301，或者柵極驅(qū)動(dòng)器401和信號(hào)發(fā)生器700可安裝在單獨(dú)的印刷電路板(PCB)(未示出)上。
柵極驅(qū)動(dòng)器401從第一標(biāo)準(zhǔn)柵極線G1開始順序地向標(biāo)準(zhǔn)柵極線G1至G2n施加?xùn)艠O導(dǎo)通電壓Von，以控制連接于柵極線G1至G2n的像素行的充電操作和存儲(chǔ)信號(hào)發(fā)生器701的操作。此外，柵極驅(qū)動(dòng)器400可向最后一條柵極線G2n之后的預(yù)定數(shù)量的虛擬線施加?xùn)艠O導(dǎo)通電壓Von。
存儲(chǔ)信號(hào)發(fā)生器701包括連接于存儲(chǔ)電極線S1至S2n的多個(gè)信號(hào)發(fā)生電路。除輸入信號(hào)之外，信號(hào)發(fā)生電路具有相同的結(jié)構(gòu)并進(jìn)行相同的操作。如圖8中所描述的，信號(hào)發(fā)生電路(例如連接于第i存儲(chǔ)電極線Si的第i信號(hào)發(fā)生電路STi并且與圖3中所示的信號(hào)發(fā)生電路相似)包括五個(gè)晶體管Tr1至Tr5和兩個(gè)電容器C1和C2。然而，第i信號(hào)發(fā)生電路STi進(jìn)一步包括四個(gè)附加晶體管Tr6至Tr9和兩個(gè)附加電容器C3和C4。
以類似于圖3中所示的信號(hào)發(fā)生電路的方式，第一晶體管Tr1-Tr3包括分別連接于第一至第三時(shí)鐘信號(hào)CK1、CK1B和CK2的輸入端、連接于輸入端IP的控制端以及分別連接于輸出端OP和晶體管Tr4和Tr5的控制端的輸出端。晶體管Tr4和Tr5包括分別連接于低電壓AVSS和高電壓AVDD的輸入端和連接于輸出端OP的輸出端。
此外，晶體管Tr6和Tr7包括分別連接于晶體管Tr8和Tr9的輸入端的控制端、分別連接于高電壓AVDD和低電壓AVDD的輸入端以及連接于輸出端OP的輸出端。晶體管Tr8和Tr9具有連接于下一信號(hào)發(fā)生電路(即第(i+1)信號(hào)發(fā)生電路)的輸入端的控制端、分別連接于晶體管Tr6和Tr7的控制端的輸入端以及分別連接于第一和第二時(shí)鐘信號(hào)CK1和CK1B輸出端。
電容器C1連接在晶體管Tr4的控制端與第二時(shí)鐘信號(hào)CK1B之間，電容器C2連接在晶體管Tr5的控制端與第一時(shí)鐘信號(hào)CK1之間。
電容器C3連接在晶體管Tr7的控制端與第一時(shí)鐘信號(hào)CK1之間，電容器C4連接在晶體管Tr6的控制端與第二時(shí)鐘信號(hào)CK1B之間。
晶體管Tr1至Tr9可以是非晶硅晶體管或者多晶硅薄膜晶體管，并可形成在液晶板組件內(nèi)。在這樣的結(jié)構(gòu)中，連接于第i存儲(chǔ)電極線Si的信號(hào)發(fā)生電路STi施加有柵極信號(hào)gi+1和gi+2，柵極信號(hào)施加于第(i+1)和第(i+2)柵極線Gi+1和Gi+2。
因此，如上所述，為了向選定數(shù)量的信號(hào)發(fā)生電路(例如第(n-1)信號(hào)發(fā)生電路和第n信號(hào)發(fā)生電路)施加?xùn)艠O信號(hào)，需要選定數(shù)量的附加?xùn)艠O線(未示出)。這些附加?xùn)艠O線基本平行于柵極線G1至G2n地形成在液晶板組件301上并連接于柵極驅(qū)動(dòng)器401，順序地施加有由柵極導(dǎo)通電壓Von和柵極截止電壓Voff的組合構(gòu)成的、與柵極信號(hào)g2n相鄰的柵極信號(hào)。
可替代地，第(n-1)信號(hào)發(fā)生電路和第n信號(hào)發(fā)生電路可施加有來自其他裝置(諸如代替柵極驅(qū)動(dòng)器401的信號(hào)控制器600)的外部控制信號(hào)。
下面參考圖9的信號(hào)定時(shí)圖描述信號(hào)發(fā)生電路的運(yùn)行。首先，應(yīng)該注意，如在上面的第一實(shí)施例中，在第二示范性顯示器中，進(jìn)行一行反轉(zhuǎn)和一幀反轉(zhuǎn)，第一至第三時(shí)鐘信號(hào)CK1、CK1B和CK2與圖4中所示的時(shí)鐘信號(hào)CK1、CK1B和CK2相同。如圖9中所描述的，順序地施加于標(biāo)準(zhǔn)信號(hào)線G1至G2n的柵極導(dǎo)通電壓Von不與相鄰的柵極導(dǎo)通電壓Von交迭。
第i信號(hào)發(fā)生電路STi如下運(yùn)行。當(dāng)柵極導(dǎo)通電壓Von施加于柵極信號(hào)gi+1時(shí)，晶體管Tr1至Tr3導(dǎo)通。
因此，如圖4中所描述的，在晶體管Tr1導(dǎo)通期間，第三時(shí)鐘信號(hào)CK2的高電平電壓Vh2通過輸出端OP輸出至存儲(chǔ)電壓線Si，作為存儲(chǔ)信號(hào)Vsi，從而存儲(chǔ)信號(hào)Vsi從低電平電壓V-變?yōu)楦唠娖诫妷篤+。在向柵極信號(hào)gi+1施加?xùn)艠O導(dǎo)通電壓Von期間，第一時(shí)鐘信號(hào)CK1維持在低電平電壓Vl1，第二時(shí)鐘信號(hào)CK1B維持在高電平電壓Vh1。因此，低電平電壓Vl1和高電平電壓Vh1分別通過導(dǎo)通的晶體管Tr2和Tr3施加至晶體管Tr4和Tr5的控制端，從而晶體管Tr5導(dǎo)通，晶體管Tr4截止。
因此，在向柵極信號(hào)gi+1施加?xùn)艠O導(dǎo)通電壓Von期間，例如在約1H的時(shí)段期間，第三時(shí)鐘信號(hào)CK2的高電平電壓Vh2和高電壓AVDD施加于輸出端OP，從而存儲(chǔ)信號(hào)Si施加有高電平電壓V+。
在約1H的時(shí)段之后，柵極截止電壓Voff施加于第(i+1)柵極信號(hào)gi+1，柵極導(dǎo)通電壓施加于第(i+2)柵極信號(hào)gi+2，從而晶體管Tr1至Tr3截止，晶體管Tr8和Tr9導(dǎo)通。
此時(shí)，第一時(shí)鐘信號(hào)CK1變?yōu)楦唠娖诫妷篤h1，第二時(shí)鐘信號(hào)CK1B變?yōu)榈碗娖诫妷篤l1。
因此，通過晶體管Tr8和Tr9施加第一和第二時(shí)鐘信號(hào)CK1和CK1B，晶體管Tr6導(dǎo)通，晶體管Tr7截止。
由于連接于電容器C2的第一時(shí)鐘信號(hào)CK1從低電平電壓Vl1變?yōu)楦唠娖诫妷篤h1，連接于電容器C2的晶體管Tr5的控制端變?yōu)楦哂谠诰w管Tr3導(dǎo)通時(shí)施加的高電平電壓Vh1的電壓。由于連接于電容器C1的第二時(shí)鐘信號(hào)CK1B從高電平電壓Vh1變?yōu)榈碗娖诫妷篤l1，所以連接于電容器C1的晶體管Tr4的控制端變?yōu)榈陀谠诘诙w管Tr2導(dǎo)通時(shí)施加的低電平電壓Vl1的電壓。
因此，在第(i+2)柵極信號(hào)gi+2施加?xùn)艠O導(dǎo)通電壓Von期間，晶體管Tr5和Tr6導(dǎo)通，從而通過輸出端OP輸出高電壓AVDD，作為存儲(chǔ)信號(hào)Vsi。
在約1H的時(shí)段之后，第(i+2)柵極信號(hào)gi+2截止，從而晶體管Tr8和Tr9導(dǎo)通。第一時(shí)鐘信號(hào)CK1從高電平電壓Vh1變?yōu)榈碗娖诫妷篤l1，第二時(shí)鐘信號(hào)CK1B從低電平電壓Vl1變?yōu)楦唠娖诫妷篤h1。
因此，連接于電容器C3的晶體管Tr7的控制端變?yōu)榈陀谠诰w管Tr9導(dǎo)通時(shí)施加的低電平電壓Vl1的電壓。連接于電容器C4的晶體管Tr6的控制端變?yōu)楦哂谠诰w管Tr8導(dǎo)通時(shí)施加的高電平電壓Vh1的電壓。
因此，由于充入電容器C4的電壓，晶體管Tr6導(dǎo)通，從而高電壓AVDD作為存儲(chǔ)信號(hào)Vsi通過晶體管Tr6輸出至輸出端OP，從而存儲(chǔ)信號(hào)Vsi具有高電平電壓V+。
在約1H的時(shí)段之后，第一控制信號(hào)CK1從低電平電壓Vl1變?yōu)楦唠娖诫妷篤h1，第二控制信號(hào)CK1B從高電平電壓Vh1變?yōu)榈碗娖诫妷篤l1。因此，由于連接于第一時(shí)鐘信號(hào)CK1的電容器C2的運(yùn)行，晶體管Tr5導(dǎo)通，從而高電壓AVDD作為存儲(chǔ)信號(hào)Vsi通過導(dǎo)通的晶體管Tr5輸出至輸出端OP。因此，存儲(chǔ)信號(hào)Vsi具有高電平電壓V+。
因此，當(dāng)?shù)?i+1)柵極信號(hào)gi+1施加有柵極截止電壓Voff時(shí)，在約1H的時(shí)段期間，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CK1維持在高電平電壓Vh1時(shí)，由于充入連接于晶體管Tr5的控制端的電容器C2的電壓，晶體管Tr5導(dǎo)通，從而高電壓AVDD通過晶體管Tr5施加至輸出端OP。在約1H的時(shí)段期間，當(dāng)?shù)诙r(shí)鐘信號(hào)CK1B維持在高電平電壓Vh1時(shí)，由于充入連接于晶體管Tr6的控制端的電容器C4的電壓，晶體管Tr6導(dǎo)通，從而高電壓AVDD通過晶體管Tr6施加至輸出端OP。
以前述的方式，在約1H的時(shí)段內(nèi)，晶體管Tr5和Tr6根據(jù)電容器C2和C4的充電操作交替地導(dǎo)通。因此，直到施加下一幀的柵極導(dǎo)通電壓Von為止，高電壓AVDD輸出至輸出端OP，因此輸出高電平電壓V+的存儲(chǔ)信號(hào)Vsi。
因此，由于施加?xùn)艠O導(dǎo)通電壓Von，在連接于第i柵極線Gi的像素行的充電操作之后，即在柵極導(dǎo)通電壓Von施加于第(i+1)柵極線Gi+1之后，存儲(chǔ)信號(hào)Vsi從低電平電壓V-變?yōu)楦唠娖诫妷篤+，從而像素電極電壓增加由上面的等式1或2限定的變化量。
因此，以類似于上面的第一LCD實(shí)施例的方式，由于施加于像素電極的像素電極電壓高于目標(biāo)像素電極電壓，所以像素電極能夠在一幀內(nèi)達(dá)到目標(biāo)像素電極電壓。因此，與現(xiàn)有技術(shù)相比，液晶的響應(yīng)速度得到本質(zhì)的提高。
此外，在向施加于晶體管Tr1至Tr3的柵極信號(hào)施加?xùn)艠O導(dǎo)通電壓Von之后，晶體管Tr5和Tr6在約1H的時(shí)段內(nèi)交替地導(dǎo)通，從而維持存儲(chǔ)信號(hào)Vsi的電壓狀態(tài)，直到下一幀為止。因此，晶體管Tr5和Tr6運(yùn)行的可靠性得到提高，從而以穩(wěn)定的方式施加存儲(chǔ)信號(hào)Vsi。
換句話說，在通過僅僅使用晶體管Tr5和Tr6之一維持存儲(chǔ)信號(hào)的電壓狀態(tài)直到下一幀為止的情況中，導(dǎo)通電壓需要施加于晶體管Tr5和Tr6的控制端直到下一幀為止。在這種情況中，由于晶體管長時(shí)間導(dǎo)通運(yùn)行，晶體管的運(yùn)行特性退化，從而門限電壓的電平的變化和晶體管運(yùn)行穩(wěn)定性的其他惡化可能出現(xiàn)。然而，由于晶體管Tr5和Tr6在約1H的時(shí)段內(nèi)交替地導(dǎo)通，加在晶體管Tr5和Tr6的控制端上的壓力減小了，從而增加晶體管的運(yùn)行穩(wěn)定性和耐久性。
如圖9中所描述的，類似于第i信號(hào)發(fā)生電路的運(yùn)行，當(dāng)?shù)?i+1)信號(hào)發(fā)生電路STi+1施加有第(i+2)柵極信號(hào)gi+2時(shí)，晶體管Tr1至Tr3導(dǎo)通。因此，在通過晶體管Tr1施加?xùn)艠O導(dǎo)通電壓Von期間，具有低電平電壓Vl2的第三時(shí)鐘信號(hào)CK2作為存儲(chǔ)信號(hào)Vsi通過輸出端OP輸出，因此輸出高電平電壓V+的存儲(chǔ)信號(hào)Vsi+1。
在約1H的時(shí)段期間，當(dāng)?shù)?i+2)柵極信號(hào)gi+2施加有柵極導(dǎo)通電壓Von時(shí)，第一時(shí)鐘信號(hào)CK1維持在高電平電壓Vh1，第二時(shí)鐘信號(hào)CK1B維持在低電平電壓Vl1。因此，晶體管Tr5截止，晶體管Tr4導(dǎo)通。因此，通過導(dǎo)通的晶體管Tr1-Tr4施加的低電平電壓Vl1和低電壓AVSS施加于輸出端OP，因此輸出低電平電壓V-的存儲(chǔ)信號(hào)Vsi+1。
在約1H的時(shí)段之后，第(i+3)柵極信號(hào)gi+3施加有柵極導(dǎo)通電壓Von。因此，第一時(shí)鐘信號(hào)CK1維持在低電平電壓Vl1，第二時(shí)鐘信號(hào)CK1B維持在高電平電壓Vh1。因此，晶體管Tr7導(dǎo)通，晶體管Tr4由于充入電容器C1的電壓也導(dǎo)通。因此，在第(i+3)柵極信號(hào)gi+3施加有柵極導(dǎo)通電壓Von的時(shí)間期間，晶體管Tr4和Tr7導(dǎo)通，從而低電壓AVSS輸出至輸出端，因此輸出低電平電壓V-的存儲(chǔ)信號(hào)Vsi+1。
在約1H之后，第一時(shí)鐘信號(hào)CK1維持在高電平電壓Vh1，第二時(shí)鐘信號(hào)CK1B維持在低電平電壓Vl1。因此，晶體管Tr7由于充入電容器C3的電壓而導(dǎo)通，從而低電壓AVSS作為存儲(chǔ)信號(hào)Vsi+1輸出。因此，存儲(chǔ)信號(hào)Vsi+1具有低電壓電平V-。
以這樣的方式，晶體管Tr4或Tr7由于電容器C1或C3的充電操作而導(dǎo)通，低電壓AVSS在約1H的時(shí)段內(nèi)輸出作為存儲(chǔ)信號(hào)Vsi+1輸出，直到施加下一幀的選通電壓Von為止。換句話說，當(dāng)?shù)谝粫r(shí)鐘信號(hào)CK1維持在高電平電壓Vh1，低電壓AVSS由于電容器C3和晶體管Tr7的操作而作為存儲(chǔ)信號(hào)Vsi+1輸出。當(dāng)?shù)诙r(shí)鐘信號(hào)CK1B維持在高電平電壓Vh1時(shí)，低電壓AVSS由于電容器C1和晶體管Tr4的操作而作為存儲(chǔ)信號(hào)Vsi+1輸出。
因此，由于施加?xùn)艠O導(dǎo)通電壓Von，在連接于第(i+1)柵極線Gi的像素行的充電操作之后，即在柵極導(dǎo)通電壓Von施加于第(i+2)柵極線Gi+2之后，存儲(chǔ)信號(hào)Vsi+1從高電平電壓V+變?yōu)榈碗娖诫妷篤-，從而像素電極電壓減小由上面的等式1或2限定的變化量。因此，以類似于上面的第一LCD實(shí)施例的方式，由于施加于像素電極的像素電極電壓高于目標(biāo)像素電極電壓，所以像素電極能夠在一幀內(nèi)達(dá)到目標(biāo)像素電極電壓。因此，與現(xiàn)有技術(shù)相比，液晶的響應(yīng)速度得到本質(zhì)的提高。
就像上面的晶體管Tr5和Tr6，在向施加于晶體管Tr1至Tr3的柵極信號(hào)施加?xùn)艠O導(dǎo)通電壓Von之后，晶體管Tr4和Tr7在約1H的時(shí)段內(nèi)交替地導(dǎo)通，從而維持存儲(chǔ)信號(hào)Vsi+1的電壓狀態(tài)，直到下一幀為止。因此，晶體管Tr4和Tr7運(yùn)行的可靠性得到提高，存儲(chǔ)信號(hào)Vsi以穩(wěn)定的方式施加。
以前述的方式，由于各個(gè)信號(hào)發(fā)生電路的運(yùn)行，從第一存儲(chǔ)電極線S1至最后一條存儲(chǔ)電極線S2n施加存儲(chǔ)信號(hào)Vs1、Vs2、...、Vs2n。
如上所述，晶體管Tr1用于首先向相應(yīng)的存儲(chǔ)電極線施加存儲(chǔ)信號(hào)電壓，其他的晶體管Tr2至Tr9用于維持施加于存儲(chǔ)電極線的存儲(chǔ)信號(hào)，直到下一幀為止。因此，優(yōu)選地，晶體管Tr2至Tr9小于晶體管Tr1。
而且，應(yīng)該理解，盡管第二示范性LCD的實(shí)施例表示和描述為僅僅包括一個(gè)柵極驅(qū)動(dòng)器401和一個(gè)存儲(chǔ)信號(hào)發(fā)生器701，但是本發(fā)明不局限于此。例如，上面的信號(hào)發(fā)生單元能夠應(yīng)用于圖1的LCD。
下面參考圖10描述根據(jù)本發(fā)明的信號(hào)發(fā)生器電路的第三示范性實(shí)施例。
如圖10中所描述的，第三示范性信號(hào)發(fā)生電路701a具有與圖8的信號(hào)發(fā)生電路701基本相同的結(jié)構(gòu)，除電容器C11至C14以外。因此，為了簡短起見，省略對(duì)由相同參考數(shù)字指示的相同元件的進(jìn)一步詳細(xì)描述。
電容器C11形成在晶體管Tr4和低電壓AVSS之間。電容器C12連接在晶體管Tr5和高電壓AVDD之間。電容器C13連接在晶體管Tr7和低電壓AVSS之間。電容器C14連接在晶體管Tr6和高電壓AVDD之間。
電容器C11至C14的作用是穩(wěn)定施加于連接于它們的晶體管Tr5、Tr4、Tr7和Tr6的控制端的電壓。換句話說，當(dāng)導(dǎo)通電壓施加于晶體管Tr5、Tr4、Tr7和Tr6的控制端時(shí)，電容器C11至C14充電，從而阻斷施加于晶體管Tr5、Tr4、Tr7和Tr6的控制端的導(dǎo)通電壓。然而，由于充入電容器C11至C14的電壓，晶體管Tr5、Tr4、Tr7和Tr6的控制端的信號(hào)維持在恒定電平。
下面參考附圖詳細(xì)描述在示范性LCD中使用的根據(jù)本發(fā)明的薄膜晶體管陣列板的示范性實(shí)施例的結(jié)構(gòu)。
參考圖11至12B描述薄膜晶體管(TFT)陣列板的第一示范性實(shí)施例，其中圖11是示范性陣列板的局部頂視平面圖，表示其中的單個(gè)像素區(qū)域，圖12A和12B是該示范性陣列板的局部橫截面圖，分別沿圖11中截面線XIIA-XIIA和XIIB-XIIB截開。
多條柵極線121和多條存儲(chǔ)電極線131設(shè)置在由透明玻璃或塑料制成的絕緣基板110上。柵極線121基本在圖中的水平方向上延伸，并起到傳輸柵極信號(hào)的作用。柵極線121包括多個(gè)向下突出的柵極124和多個(gè)具有用于連接至其他層或外部驅(qū)動(dòng)電路的寬區(qū)域的端部129。
產(chǎn)生柵極信號(hào)的柵極驅(qū)動(dòng)電路(未示出)可安裝在連接在基板110上的柔性印刷電路膜(未示出)上，或者可替換地，柵極驅(qū)動(dòng)電路可直接安裝在基板110上，或者可集成在基板110內(nèi)。在柵極驅(qū)動(dòng)電路集成在基板110內(nèi)的實(shí)施例中，柵極線121可直接連接于柵驅(qū)動(dòng)電路。
每條存儲(chǔ)電極線131基本在水平方向上延伸，并包括多個(gè)具有向下擴(kuò)大的寬度的擴(kuò)大部分137。每條存儲(chǔ)電極線131可進(jìn)一步包括具有用于連接至其他層或外部驅(qū)動(dòng)電路的寬區(qū)域的端部。然而，存儲(chǔ)電極線131的形狀和布置可以不同的其他方式更改。
存儲(chǔ)電極線131交替的各條以幀為單位被施加有約5V的高電平電壓V+和約0V的低電平電壓V-的選定電壓。
產(chǎn)生存儲(chǔ)信號(hào)的信號(hào)發(fā)生電路(未示出)可安裝在柔性印刷電路膜(未示出)上，該柔性印刷電路膜安裝在基板110上，或者可選擇地，信號(hào)發(fā)生電路可直接安裝在基板110上，或者可以集成在基板110內(nèi)。在信號(hào)發(fā)生電路集成在基板110內(nèi)的實(shí)施例中，存儲(chǔ)電極線131延伸以便直接連接于信號(hào)發(fā)生電路。
柵極線121和存儲(chǔ)電極線131可包括金屬，諸如鋁(Al)、銀(Ag)、銅(Cu)、鉬(Mo)、鉻(Cr)、鉭(Ta)或鈦(Ti)?？商鎿Q地，柵極線121和存儲(chǔ)電極線131可具有包括具有不同物理特性的兩層導(dǎo)電層(沒有層)的多層結(jié)構(gòu)。為了減小信號(hào)延遲或電壓降，兩層導(dǎo)電層之一例如可包括金屬，諸如鋁(Al)、銀(Ag)、銅(Cu)、鉬(Mo)、鉻(Cr)、鉭(Ta)或鈦(Ti)。另一導(dǎo)電層可包括與其他材料(特別是與ITO(銦錫氧化物)和IZO(銦鋅氧化物))具有良好物理、化學(xué)和電接觸特性的材料，諸如含鉬金屬、鉻、鈦和鉭。組合的優(yōu)選示例可包括下部鉻層和上部鋁合金層的組合、下部鉬合金層和上部鋁層的組合。然而，柵極線121和存儲(chǔ)電極線131可由不同的其他金屬和導(dǎo)電金屬制成。
優(yōu)選地，柵極線121和存儲(chǔ)電極線131的側(cè)表面相對(duì)于它們?cè)O(shè)置于其上的基板110傾斜，傾斜角從約30°至約80°。
由氮化硅SiNx、氧化硅SiOx等制成的柵絕緣層140形成在柵極線121和存儲(chǔ)電極線131上。
多個(gè)由氫化非晶硅(a-Si)或多晶硅構(gòu)成的半導(dǎo)體條紋151形成在柵極絕緣膜140上的選定位置處。半導(dǎo)體條紋151基本在垂直方向上延伸，并包括多個(gè)向柵電極124延伸的突起154。此外，半導(dǎo)體條紋151的寬度在靠近柵極線121和存儲(chǔ)電極線131的區(qū)域擴(kuò)大，以覆蓋其寬區(qū)域。
多個(gè)線形歐姆接點(diǎn)161和島形歐姆接點(diǎn)165形成在半導(dǎo)體條紋151上。歐姆接點(diǎn)161和165可包括硅化物或高度摻雜有諸如磷(P)的n型雜質(zhì)的n+氫化非晶硅。線形歐姆接點(diǎn)161包括多個(gè)突起163。突起163和島形歐姆接點(diǎn)165的相關(guān)聯(lián)對(duì)設(shè)置在相關(guān)聯(lián)的半導(dǎo)體條紋151的突出154上。
優(yōu)選地，半導(dǎo)體條紋151以及歐姆接點(diǎn)161和165的側(cè)表面也相對(duì)于基板1 00的表面傾斜，傾斜角從約30°至約80°。
多條數(shù)據(jù)線171和多個(gè)漏電極175形成在歐姆接點(diǎn)161和165以及柵極絕緣膜140上。
數(shù)據(jù)線171傳輸相應(yīng)數(shù)據(jù)信號(hào)并基本在圖中的垂直方向上延伸以與柵極線121和存儲(chǔ)電極線131交叉。數(shù)據(jù)線171包括多個(gè)向柵電極124突出的源極173和多個(gè)具有用于連接至其他層或外部驅(qū)動(dòng)電路的寬區(qū)域的端部179。產(chǎn)生數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)電路(未示出)可安裝在柔性印刷電路膜(未示出)上，該柔性印刷電路膜安裝在基板110上，或者可選擇地可直接安裝在基板110上，或者可集成在基板110內(nèi)。在數(shù)據(jù)驅(qū)動(dòng)電路集成在基板110內(nèi)的實(shí)施例中，數(shù)據(jù)線171可延伸以直接連接于數(shù)據(jù)驅(qū)動(dòng)電路。
漏電極175與數(shù)據(jù)線171分離并面對(duì)源電極173，而柵電極124夾設(shè)在它們之間。每個(gè)漏電極175包括寬端和條形端。寬端與存儲(chǔ)電極線131的擴(kuò)大部分交迭，條形端由曲形源電極173部分地圍繞。
一個(gè)柵電極124、一個(gè)源電極173和一個(gè)漏電極175以及一個(gè)半導(dǎo)體條紋的一個(gè)突起154構(gòu)成一個(gè)薄膜晶體管(TFT)。該薄膜晶體管的溝道形成在源電極173和漏電極175之間的突起154內(nèi)。
優(yōu)選地，數(shù)據(jù)線171和漏電極175由鉬(Mo)，諸如鉻(Cr)、鉭(Ta)或鈦(Ti)等難熔金屬，或它們相應(yīng)的合金制成。數(shù)據(jù)線171和漏電極175可具有多層結(jié)構(gòu)，包括難熔金屬層(未示出)和低電阻率導(dǎo)電層(未示出)。多層結(jié)構(gòu)的示例包括下部鉻(或鉻合金)層和上部鋁合金層的雙層結(jié)構(gòu)，具有下部鉬合金層、中間鋁合金層和上部鉬合金層的三層結(jié)構(gòu)。然而，數(shù)據(jù)線171和漏電極175可由代替上面列出的不同的其他金屬和導(dǎo)電材料制成。
優(yōu)選地，數(shù)據(jù)線171和漏電極175的側(cè)表面也相對(duì)于基板110的表面傾斜，傾斜角從約30°至約80°。
歐姆接點(diǎn)161和165僅僅夾設(shè)在下面半導(dǎo)體條紋151與上面數(shù)據(jù)線171和漏電極175之間，并起到減小其間的各接觸電阻的作用。盡管半導(dǎo)體條紋151的寬度在大部分區(qū)域內(nèi)小于數(shù)據(jù)線171的寬度，但是在柵極線121和存儲(chǔ)電極線121彼此相交的部分處的寬度擴(kuò)大，如上所述。半導(dǎo)體條紋151具有未被數(shù)據(jù)線171和漏電極175覆蓋的暴露部分，諸如設(shè)置在源電極173和漏電極175之間的部分。
鈍化層180形成在數(shù)據(jù)線171、漏電極175和半導(dǎo)體條紋151的暴露部分上。鈍化層180可由有機(jī)或無機(jī)絕緣材料制成，并可具有平面化的上表面。絕緣材料的示例包括氮化硅和氧化硅。有機(jī)絕緣材料可具有感光性，其介電常數(shù)優(yōu)選地為約4.0或更小。可替換地，為了提供有機(jī)層的優(yōu)良絕緣特性和對(duì)半導(dǎo)體條紋151的暴露部分的堅(jiān)固防護(hù)，鈍化層180可結(jié)合下部無機(jī)層和上部有機(jī)層的雙層結(jié)構(gòu)。
分別暴露數(shù)據(jù)線171的端部179和漏電極175的多個(gè)接觸孔182和185形成在鈍化層180上。暴露柵極線121的端部129的多個(gè)接觸孔181形成在鈍化層180和柵極絕緣層140上。
多個(gè)像素電極191以及多個(gè)接觸輔助部分81和82形成在鈍化層180上。像素電極191可由諸如ITO和IZO的透明導(dǎo)電金屬或諸如鋁、銀和鉻或它們的合金的反射金屬制成。
像素電極191通過接觸孔185物理連接和電連接于漏電極175，并接收由漏電極175施加的數(shù)據(jù)電壓。施加有數(shù)據(jù)電壓的像素電極191與設(shè)置在另一顯示板(未示出)內(nèi)并施加有公共電壓的公共電極(未示出)一起產(chǎn)生電場。該電場確定設(shè)置在兩電極之間的液晶層(未示出)的液晶分子的排列(alignment)。穿過液晶層的光的極性根據(jù)液晶分子的排列而變化。像素電極191和公共電極構(gòu)成在薄膜晶體管截止之后維持所施加的電壓的電容器(這里稱為液晶電容器)。
通過使像素電極191和電連接于像素電極191的漏電極175與存儲(chǔ)電極線131交迭而形成的電容器稱為存儲(chǔ)電容器，它增大液晶電容器的電壓存儲(chǔ)容量。由于存儲(chǔ)電極線131的擴(kuò)大部分137，增加了交迭的面積，從而增大了存儲(chǔ)電容器的靜電容量。
接觸輔助部分81和82分別通過接觸孔181和182連接于柵極線121的端部129和數(shù)據(jù)線171的端部179。因此，接觸輔助部分81和82起到增強(qiáng)柵極線121的端部129和數(shù)據(jù)線171的端部179與外部裝置的粘附性并保護(hù)端部129和179的作用。
下面參考圖13至14B描述根據(jù)本發(fā)明的薄膜晶體管陣列板的另一示范性實(shí)施例，其中圖13是示范性陣列板的局部頂視平面圖，圖14A和14B是該示范性陣列板的局部橫截面圖，分別沿圖13中截面線XIVA-XIVA和XIVA-XIVA截開。
如圖13中可以看出，該示范性TFT陣列板的結(jié)構(gòu)基本上與圖11至12B所示的陣列板相同。多條具有柵電極124和端部129的柵極線121以及多條具有多個(gè)擴(kuò)大部分137的存儲(chǔ)電極線131設(shè)置在基板110上。柵極絕緣層140、多個(gè)具有突起154的半導(dǎo)體條紋151、多個(gè)具有突起163的線形歐姆接點(diǎn)161、以及多個(gè)島形歐姆接點(diǎn)165以前述順序地依次設(shè)置在基板上。源電極173、多條具有端部179的數(shù)據(jù)線171以及多個(gè)漏電極175設(shè)置在歐姆接點(diǎn)161和165上。鈍化層180設(shè)置在它們之上。多個(gè)接觸孔181、182和185形成在鈍化層180和柵絕緣層140內(nèi)。多個(gè)像素電極191以及多個(gè)接觸輔助部分81和82設(shè)置在它們之上。
不像圖11至12B中所示的示范性TFT陣列板，在該示范性陣列板中，半導(dǎo)體條紋151與數(shù)據(jù)線171、漏電極175以及下面歐姆接點(diǎn)161和165具有相同的平面形狀，除設(shè)置薄膜晶體管所在的突起154之外。換句話說，半導(dǎo)體條紋151具有設(shè)置在數(shù)據(jù)線171、漏電極175以及下面歐姆接點(diǎn)161和165之下的非暴露部分，以及在源電極173和漏電極175之間沒有被覆蓋的暴露部分。
根據(jù)這里公開的示范性實(shí)施例，在公共電壓固定于選定電壓之后，電平在選定的時(shí)間段內(nèi)變化的存儲(chǔ)信號(hào)施加于存儲(chǔ)電極線。隨后具有不同電壓的存儲(chǔ)信號(hào)施加于相鄰的存儲(chǔ)電極線。因此，像素電極電壓的范圍變寬，因此像素電壓的范圍也變寬。由于表現(xiàn)灰度的電壓的范圍變寬，因此顯示的圖像質(zhì)量相應(yīng)得到提高。
與施加恒定存儲(chǔ)信號(hào)的情況相比，在施加具有相同范圍的數(shù)據(jù)電壓的情況中，能夠產(chǎn)生相對(duì)寬范圍的像素電壓。因此，減小顯示器的能耗。此外，公共電壓固定在恒定值，從而進(jìn)一步減小顯示器的能耗。
此外，由于完成液晶的充電操作之前的象素電極電壓的范圍比完成充電操作之后的像素電極電壓的范圍寬，所以高于或低于目標(biāo)電壓的電壓在驅(qū)動(dòng)液晶的初始時(shí)間施加，從而提高液晶材料的響應(yīng)速度。
而且，信號(hào)發(fā)生電路的兩個(gè)輸出晶體管在約1H的時(shí)間段期間交替地運(yùn)行，通過存儲(chǔ)電極線施加的存儲(chǔ)信號(hào)維持到下一幀。因此，用于維持存儲(chǔ)信號(hào)的晶體管的可靠性得到提高，這些晶體管的耐用性也得到提高。因此，可以提供穩(wěn)定的存儲(chǔ)信號(hào)。
盡管已經(jīng)結(jié)合實(shí)際的示范性實(shí)施例描述和說明了本發(fā)明，本領(lǐng)域的普通技術(shù)人員應(yīng)該理解本發(fā)明不局限于所公開的實(shí)施例，而是相反地意欲覆蓋在所附權(quán)利要求的精神和范圍之內(nèi)的不同變型和等同結(jié)構(gòu)。
權(quán)利要求
1.一種被配置成以多個(gè)幀顯示圖像的顯示裝置，所述顯示裝置包括多條柵極線，適于傳輸多個(gè)柵極信號(hào)；多條數(shù)據(jù)線，適于傳輸多個(gè)數(shù)據(jù)電壓；多條存儲(chǔ)電極線，適于根據(jù)所述柵極信號(hào)傳輸多個(gè)存儲(chǔ)信號(hào)；多個(gè)像素，以具有多個(gè)行的矩陣布置，其中每個(gè)像素包含連接于所述多條柵極線之一和所述多條數(shù)據(jù)線之一的開關(guān)元件、連接于所述開關(guān)元件和公共電壓的液晶電容器、以及連接于所述開關(guān)元件和所述多條存儲(chǔ)電極線之一的存儲(chǔ)電容器；以及多個(gè)信號(hào)發(fā)生電路，連接于所述多條存儲(chǔ)電極線，其中所述多個(gè)信號(hào)發(fā)生電路的每一個(gè)適于緊接在相關(guān)行的像素的液晶電容器和存儲(chǔ)電容器已經(jīng)通過數(shù)據(jù)電壓充電之后、響應(yīng)于第一柵極信號(hào)的柵極導(dǎo)通電壓和第一控制信號(hào)而向所述多條存儲(chǔ)電極線中的相關(guān)的一條施加具有第一或第二電壓的存儲(chǔ)信號(hào)；適于響應(yīng)于第二柵極信號(hào)的柵極導(dǎo)通電壓以及第二和第三控制信號(hào)而在預(yù)定時(shí)間段內(nèi)保持存儲(chǔ)信號(hào)的電壓；以及適于在第二柵極信號(hào)輸出柵極截止電壓之后、在每個(gè)預(yù)定時(shí)間段交替地響應(yīng)于第二控制信號(hào)和第三控制信號(hào)之一而保持存儲(chǔ)信號(hào)的電壓。
2.根據(jù)權(quán)利要求1的顯示裝置，其中施加于相鄰存儲(chǔ)電極線的存儲(chǔ)信號(hào)具有彼此不同的電壓電平。
3.根據(jù)權(quán)利要求1的顯示裝置，其中施加于相同存儲(chǔ)電極線的存儲(chǔ)信號(hào)具有在每個(gè)顯示幀反轉(zhuǎn)的電壓電平。
4.根據(jù)權(quán)利要求1的顯示裝置，其中所述公共電壓為固定電壓。
5.根據(jù)權(quán)利要求1的顯示裝置，其中所述預(yù)定時(shí)間段為大約一個(gè)水平周期(1H)。
6.根據(jù)權(quán)利要求1的顯示裝置，其中所述第一控制信號(hào)的波形與所述第三控制信號(hào)的波形相同。
7.根據(jù)權(quán)利要求6的顯示裝置，其中所述第二控制信號(hào)的波形與所述第三控制信號(hào)的波形相反。
8.根據(jù)權(quán)利要求6的顯示裝置，其中所述第一、所述第二和所述第三控制信號(hào)中的每一個(gè)具有第一電壓電平和高于所述第一電壓電平的第二電壓電平，并在約1H的時(shí)間段期間在所述第一和所述第二電壓電平之間交替。
9.根據(jù)權(quán)利要求8的顯示裝置，其中第一柵極信號(hào)的柵極導(dǎo)通電壓和第二柵極信號(hào)的柵極導(dǎo)通電壓之間的施加時(shí)間相差約1H。
10.根據(jù)權(quán)利要求8的顯示裝置，其中所述多個(gè)信號(hào)發(fā)生電路的每一個(gè)包含第一晶體管，第一晶體管具有連接于所述多條柵極線之一的控制端、連接于第一控制信號(hào)的輸入端和連接于所述多條存儲(chǔ)電極線之一的輸出端。
11.根據(jù)權(quán)利要求10的顯示裝置，其中所述多個(gè)信號(hào)發(fā)生電路的每一個(gè)還包含具有連接于該柵極線的控制端和連接于第二控制信號(hào)的輸入端的第二晶體管；和具有連接于該柵極線的控制端和連接于第三控制信號(hào)的輸入端的第三晶體管。
12.根據(jù)權(quán)利要求11的顯示裝置，其中所述多個(gè)信號(hào)發(fā)生電路的每一個(gè)還包含具有連接于另一條柵極線的控制端和連接于第二控制信號(hào)的輸入端的第四晶體管，和具有連接于另一條柵極線的控制端和連接于第三控制信號(hào)的輸入端的第五晶體管。
13.根據(jù)權(quán)利要求12的顯示裝置，其中所述多個(gè)信號(hào)發(fā)生電路的每一個(gè)還包含具有連接于第二晶體管的輸出端的第一端和連接于第三控制信號(hào)的第二端的第一電容器；具有連接于第三晶體管的輸出端的第一端和連接于第二控制信號(hào)的第二端的第二電容器；具有連接于第一電容器的第一端的控制端、連接于該存儲(chǔ)電極線的輸入端、和連接于第一驅(qū)動(dòng)電壓的輸出端的第六晶體管；以及具有連接于第二電容器的第一端的控制端、連接于第二驅(qū)動(dòng)電壓的輸入端、和連接于該存儲(chǔ)電極線的輸出端的第七晶體管。
14.根據(jù)權(quán)利要求13的顯示裝置，其中所述多個(gè)信號(hào)發(fā)生電路的每一個(gè)還包含具有連接于第四晶體管的輸出端的第一端和連接于第三控制信號(hào)的第二端的第三電容器；具有連接于第五晶體管的輸出端的第一端和連接于第二控制信號(hào)的第二端的第四電容器；具有連接于第三電容器的第一端的控制端、連接于第二驅(qū)動(dòng)電壓的輸入端、和連接于該存儲(chǔ)電極線的輸出端的第八晶體管；和具有連接于第四電容器的第一端的控制端、連接于該存儲(chǔ)電極線的輸入端、和連接于第一驅(qū)動(dòng)電壓的輸出端的第九晶體管。
15.根據(jù)權(quán)利要求14的顯示裝置，其中所述第一驅(qū)動(dòng)電壓低于所述第二驅(qū)動(dòng)電壓。
16.根據(jù)權(quán)利要求15的顯示裝置，其中所述第一驅(qū)動(dòng)電壓約為0V。
17.根據(jù)權(quán)利要求13的顯示裝置，其中所述第二驅(qū)動(dòng)電壓約為5V。
18.根據(jù)權(quán)利要求15的顯示裝置，其中所述第二電壓電平高于所述第二驅(qū)動(dòng)電壓。
19.根據(jù)權(quán)利要求18的顯示裝置，其中所述第二電壓電平為約15V。
20.根據(jù)權(quán)利要求14的顯示裝置，還包含第五電容器，連接在第六晶體管的控制端和第一驅(qū)動(dòng)電壓之間；第六電容器，連接在第七晶體管的控制端和第二驅(qū)動(dòng)電壓之間；第七電容器，連接在第八晶體管的控制端和第二驅(qū)動(dòng)電壓之間；以及第八電容器，連接在第九晶體管的控制端和第一驅(qū)動(dòng)電壓之間。
全文摘要
一種顯示裝置，包括多條柵極線、多條數(shù)據(jù)線、多條存儲(chǔ)電極線和多個(gè)像素。每個(gè)像素包括連接于一條柵極線和一條數(shù)據(jù)線的開關(guān)元件、連接于所述開關(guān)元件和公共電壓的液晶電容器和連接于所述開關(guān)元件和一條存儲(chǔ)電極線的存儲(chǔ)電容器。所述顯示裝置的信號(hào)發(fā)生電路根據(jù)柵極信號(hào)以下述方式產(chǎn)生存儲(chǔ)信號(hào)即緊接在完成將數(shù)據(jù)電壓充入液晶電容器和存儲(chǔ)電容器之后施加于每個(gè)像素的存儲(chǔ)信號(hào)具有變化的電壓電平。這使得像素電極能夠在單幀內(nèi)達(dá)到目標(biāo)電壓，從而減小了顯示裝置的能耗，并改善了其響應(yīng)時(shí)間、可靠性和耐用性。
文檔編號(hào)G09G3/36GK101083068SQ200710128249
公開日2007年12月5日 申請(qǐng)日期2007年2月25日 優(yōu)先權(quán)日2006年2月20日
發(fā)明者崔晉榮, 全珍 申請(qǐng)人:三星電子株式會(huì)社