專利名稱：一種控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置，屬計(jì)算機(jī)教學(xué)實(shí)驗(yàn)儀器技術(shù)領(lǐng)域。
背景技術(shù)：
計(jì)算機(jī)組成原理是大學(xué)很重要的基礎(chǔ)課。目前市場上計(jì)算機(jī)組成原理的實(shí)驗(yàn)裝置有若干種，例如清華大學(xué)科教儀器廠生產(chǎn)的TEC-5計(jì)算機(jī)組成與組合邏輯實(shí)驗(yàn)系統(tǒng)，其結(jié)構(gòu)框圖如圖1所示，西安唐都科教儀器開發(fā)有限責(zé)任公司生產(chǎn)的TDN-CM++計(jì)算機(jī)組成和系統(tǒng)結(jié)構(gòu)教學(xué)實(shí)驗(yàn)系統(tǒng)，其結(jié)構(gòu)框圖如圖2所示。計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置通常包括時(shí)序電路、存儲器、運(yùn)算器和控制器四部分；控制器產(chǎn)生的控制信號和時(shí)序電路產(chǎn)生的節(jié)拍信號共同控制實(shí)驗(yàn)裝置的運(yùn)行。國內(nèi)的大部分計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置的控制器都設(shè)計(jì)了微程序控制器和組合邏輯控制器2種形式，使學(xué)生能夠?qū)W習(xí)這兩種不同形式控制器的構(gòu)造和特點(diǎn)，加深對這兩種控制器原理的理解。這2種控制器都能獨(dú)立控制計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置其他部分的運(yùn)行；在使用微程序控制器時(shí)，只能使用微程序控制器產(chǎn)生的控制信號；在使用組合邏輯控制器時(shí)，只能使用組合邏輯控制器產(chǎn)生的控制信號；這2種控制器不能同時(shí)運(yùn)行。如圖1所示，在TEC-5計(jì)算機(jī)組成和數(shù)字邏輯實(shí)驗(yàn)系統(tǒng)中，微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間的轉(zhuǎn)換是通過重新插接接連線L1到Ln+k實(shí)現(xiàn)的。如圖2所示，在TDN-CM++計(jì)算機(jī)組成和系統(tǒng)結(jié)構(gòu)教學(xué)實(shí)驗(yàn)系統(tǒng)中，微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間的轉(zhuǎn)換是通過重新插接扁平電纜線L1實(shí)現(xiàn)的。上述2種微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間的轉(zhuǎn)換都需要在電源沒有加電的情況下完成，不能帶電操作；通過重新接線方式實(shí)現(xiàn)微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間的轉(zhuǎn)換由于其物理插接的性質(zhì)增加了實(shí)驗(yàn)裝置的不可靠性。
發(fā)明內(nèi)容
本發(fā)明的目的是設(shè)計(jì)一種控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置，通過一個(gè)轉(zhuǎn)換開關(guān)和一個(gè)二選一選擇器一次實(shí)現(xiàn)微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的的控制信號的全部轉(zhuǎn)換，提高轉(zhuǎn)換的可靠性和易操作性，從而提高計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置的可靠性和易操作性。
本發(fā)明提出的控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置，包括算數(shù)邏輯部件，累加器，第一、第二和第三寄存器，三態(tài)門，數(shù)據(jù)開關(guān)，存儲器，第一和第二二選一選擇器，程序計(jì)數(shù)器，地址計(jì)數(shù)器，指令寄存器，時(shí)序發(fā)生器，轉(zhuǎn)換開關(guān)，操作數(shù)譯碼器、微程序控制器，組合邏輯控制器，第一、第二和第三數(shù)據(jù)總線，第一、第二和第三地址總線，第一、第二和第三控制總線，操作數(shù)選擇總線，節(jié)拍總線，標(biāo)志總線、指令總線、轉(zhuǎn)換信號線和復(fù)位信號線；其中(1)時(shí)序發(fā)生器，用于接收第一控制總線上的控制信號，產(chǎn)生復(fù)位信號和節(jié)拍信號，節(jié)拍信號送節(jié)拍總線，復(fù)位信號送復(fù)位信號線；(2)微程序控制器，用于接收指令總線上的指令操作碼，接收標(biāo)志總線上的標(biāo)志信號，接收節(jié)拍總線上的節(jié)拍信號，接收復(fù)位信號線上的復(fù)位信號，根據(jù)復(fù)位信號、指令操作碼、標(biāo)志信號和節(jié)拍信號以微程序方式產(chǎn)生控制信號，控制信號送第二控制總線；(3)組合邏輯控制器，用于接收指令總線上的指令操作碼，接收標(biāo)志總線上的標(biāo)志信號，接收節(jié)拍總線上的節(jié)拍信號，接收復(fù)位信號線上的復(fù)位信號，根據(jù)復(fù)位信號、指令操作碼、狀態(tài)信號和節(jié)拍信號以組合邏輯方式產(chǎn)生控制信號，控制信號送第三控制總線；(4)轉(zhuǎn)換開關(guān)，用于產(chǎn)生轉(zhuǎn)換信號，轉(zhuǎn)換信號送轉(zhuǎn)換信號線；(5)第一二選一選擇器，用于接收轉(zhuǎn)換信號線上的轉(zhuǎn)換信號，接收第二控制總線上的控制信號，接受第三控制總線上的控制信號，根據(jù)選擇信號將第二控制總線上的控制信號或者第三控制總線上的控制信號送第一控制總線；(6)操作數(shù)譯碼器，用于接收指令總線上的指令操作數(shù)，產(chǎn)生操作數(shù)選擇信號送操作數(shù)選擇總線；(7)數(shù)據(jù)開關(guān)，用于產(chǎn)生指令和指令地址，將它們送開關(guān)總線；(8)三態(tài)門，用于接收第一控制總線上的控制信號，接收開關(guān)總線上指令和存儲器地址，根據(jù)控制信號將指令和指令地址送第一數(shù)據(jù)總線；(9)累加器，用于接收第一控制總線上的控制信號，接收操作數(shù)選擇總線上的操作數(shù)選擇信號，接收節(jié)拍總線上的節(jié)拍信號，接收第一數(shù)據(jù)總線上的數(shù)據(jù)，根據(jù)控制信號、操作數(shù)選擇信號和節(jié)拍信號將數(shù)據(jù)保存，累加器中的數(shù)據(jù)送第二數(shù)據(jù)總線；(10)第一寄存器，用于接收第一控制總線上的控制信號，接收操作數(shù)選擇總線上的操作數(shù)選擇信號，接收節(jié)拍總線上的節(jié)拍信號，接收第一數(shù)據(jù)總線上的數(shù)據(jù)，根據(jù)控制信號、操作數(shù)選擇信號和節(jié)拍信號將數(shù)據(jù)保存，根據(jù)數(shù)據(jù)選擇信號將第一寄存器中的數(shù)據(jù)送第三數(shù)據(jù)總線；(11)第二寄存器，用于接收第一控制總線上的控制信號，接收操作數(shù)選擇總線上的操作數(shù)選擇信號，接收節(jié)拍總線上的節(jié)拍信號，接收第一數(shù)據(jù)總線上的數(shù)據(jù)，根據(jù)控制信號、操作數(shù)選擇信號和節(jié)拍信號將數(shù)據(jù)保存，根據(jù)數(shù)據(jù)選擇信號將第二寄存器中的數(shù)據(jù)送第三數(shù)據(jù)總線；(12)第三寄存器，用于接收第一控制總線上的控制信號，接收操作數(shù)選擇總線上的操作數(shù)選擇信號，接收節(jié)拍總線上的節(jié)拍信號，接收第一數(shù)據(jù)總線上的數(shù)據(jù)，根據(jù)控制信號、操作數(shù)選擇信號和節(jié)拍信號將數(shù)據(jù)保存，根據(jù)數(shù)據(jù)選擇信號將第三寄存器中的數(shù)據(jù)送第三數(shù)據(jù)總線；
(13)算數(shù)邏輯部件，用于接收第一控制總線上的控制信號，接收第二數(shù)據(jù)總線上的目的操作數(shù)，接收第三數(shù)據(jù)總線上的源操作數(shù)，根據(jù)控制信號對目的操作數(shù)和源操作數(shù)進(jìn)行算數(shù)運(yùn)算或者邏輯運(yùn)算，將運(yùn)算結(jié)果的數(shù)據(jù)部分送第一數(shù)據(jù)總線，將運(yùn)算結(jié)果的標(biāo)志部分送標(biāo)志總線；(14)程序計(jì)數(shù)器，用于在程序運(yùn)行時(shí)提供程序地址，接收第一數(shù)據(jù)總線上的程序地址，接收第一控制總線上的控制信號，接收節(jié)拍總線上的節(jié)拍信號，接收復(fù)位信號線上的復(fù)位信號，根據(jù)復(fù)位信號、控制信號和節(jié)拍信號，將程序地址復(fù)位位零，將程序地址保存，或者對程序地址加一，將程序地址送第二地址總線；(15)地址計(jì)數(shù)器，用于在程序加載時(shí)提供指令地址，在程序運(yùn)行時(shí)提供數(shù)據(jù)地址，接收第一數(shù)據(jù)總線上的數(shù)據(jù)地址或者指令地址，接收第一控制總線上的控制信號，接收節(jié)拍總線上的節(jié)拍信號，接收復(fù)位信號線上的復(fù)位信號，根據(jù)復(fù)位信號、控制信號和節(jié)拍信號，將指令地址復(fù)位為零，將數(shù)據(jù)地址保存，或者指令地址加一，將指令地址或者數(shù)據(jù)地址送第三地址總線；(16)第二二選一選擇器，用于接收第二地址總線上的程序地址，接收第三地址總線上的指令地址或者數(shù)據(jù)地址，接受第一控制總線上的控制信號，根據(jù)控制信號，選擇將程序地址或者數(shù)據(jù)地址(或者指令地址)作為存儲器地址送第一地址總線；(17)存儲器，用于接收第一控制總線上的控制信號，接收節(jié)拍總線上的節(jié)拍信號，接收第一地址總線上的存儲器地址，根據(jù)控制信號、節(jié)拍信號和存儲器地址，將第一數(shù)據(jù)總線上的數(shù)據(jù)或者指令寫入存儲器存儲，將存儲器中存儲的的指令和數(shù)據(jù)讀出送第一數(shù)據(jù)總線；(18)指令寄存器，用于接收第一數(shù)據(jù)總線上的指令，接收第一控制總線上的控制信號，接收節(jié)拍總線上的節(jié)拍信號，根據(jù)控制信號和節(jié)拍信號，保存為指令，指令送指令總線。
上述的時(shí)序發(fā)生器通過節(jié)拍總線和算數(shù)邏輯部件、累加器、第一寄存器、第二寄存器、第三寄存器、微程序控制器、組合邏輯控制器、存儲器、程序計(jì)數(shù)器、地址計(jì)數(shù)器、指令寄存器相連，通過第一控制總線和第一二選一選擇器相連，通過復(fù)位信號線和微程序控制器、組合邏輯控制器、程序計(jì)數(shù)器、地址計(jì)數(shù)器相連；第一二選一選擇器通過第一控制總線分別和算數(shù)邏輯部件、累加器、第一寄存器、第二寄存器、第三寄存器、三態(tài)門、存儲器、第二二選一選擇器、程序計(jì)數(shù)器、地址計(jì)數(shù)器、指令寄存器相連，通過轉(zhuǎn)換信號線和轉(zhuǎn)換開關(guān)相連，通過第二控制總線和微程序控制器相連，通過第三控制總線和組合邏輯控制器相連；微程序控制器通過指令總線和指令寄存器相連，通過標(biāo)志總線和算數(shù)邏輯部件相連；組合邏輯控制器通過指令總線和指令寄存器相連，通過標(biāo)志總線和算數(shù)邏輯部件相連；操作數(shù)譯碼器通過指令總線和指令寄存器相連，通過操作數(shù)選擇總線和累加器、第一寄存器、第二寄存器、第三寄存器相連；算數(shù)邏輯部件通過第二數(shù)據(jù)總線和累加器相連，通過第三數(shù)據(jù)總線和第一、第二、第三寄存器相連；存儲器通過第一地址總線和第二二選一選擇器相連；第二二選一選擇器通過第二地址總線和程序計(jì)數(shù)器相連；通過第三地址總線和地址計(jì)數(shù)器相連。
本發(fā)明提出的控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置，采用了微程序控制器和組合邏輯控制器兩種控制器方式，兩種控制器產(chǎn)生完全相同的控制信號，通過用手撥動(dòng)轉(zhuǎn)換開關(guān)，利用轉(zhuǎn)換開關(guān)的兩種不同狀態(tài)產(chǎn)生轉(zhuǎn)換信號，從而使一個(gè)二選一選擇器在微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間選中需要的一組控制信號送本實(shí)驗(yàn)裝置的其他部分，撥動(dòng)一次轉(zhuǎn)換開關(guān)就能實(shí)現(xiàn)兩組控制信號之間的完全轉(zhuǎn)換。與已有技術(shù)相比，這種轉(zhuǎn)換方式更加簡單、可靠；這種轉(zhuǎn)換方式能夠在實(shí)驗(yàn)裝置加電的情況下進(jìn)行，不必像已有技術(shù)那樣只有斷掉實(shí)驗(yàn)裝置的電源后才能通過插接許多條連接線或者插接扁平電纜線實(shí)現(xiàn)兩組控制信號之間的轉(zhuǎn)換。
圖1和圖2是已有技術(shù)的結(jié)構(gòu)框圖。
圖3是本發(fā)明提出的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置的結(jié)構(gòu)框圖。
圖4(1)、(2)、(3)、(4)、(5)、(6)分別是本實(shí)驗(yàn)裝置的一個(gè)實(shí)施例的電路圖。
具體實(shí)施例方式
本發(fā)明提出的控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置的結(jié)構(gòu)框圖如圖3所示，包括算數(shù)邏輯部件K1，累加器K2，第一、第二寄存器和第三寄存器K3、K4、K5，三態(tài)門K6，轉(zhuǎn)換開關(guān)K7，第一和第二二選一選擇器K8、K15，操作數(shù)譯碼器K9，數(shù)據(jù)開關(guān)K10，微程序控制器K11，組合邏輯控制器K12，時(shí)序發(fā)生器K13，存儲器K14，第二二選一選擇器K15，程序計(jì)數(shù)器K16，地址計(jì)數(shù)器K17，指令寄存器K18；其中(1)時(shí)序發(fā)生器K13，用于產(chǎn)生本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置所需的復(fù)位信號和節(jié)拍信號，送往本實(shí)驗(yàn)裝置的其他部分，控制各種操作的時(shí)間，接收控制信號，停止節(jié)拍信號的輸出；(2)微程序控制器K11，用于根據(jù)復(fù)位信號、指令操作碼、標(biāo)志信號和節(jié)拍信號產(chǎn)生本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置所需的全部控制信號；(3)組合邏輯控制器K12，用于根據(jù)復(fù)位信號、指令操作碼、標(biāo)志信號和節(jié)拍信號產(chǎn)生本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置所需的全部控制信號；(4)轉(zhuǎn)換開關(guān)K7，用于產(chǎn)生轉(zhuǎn)換信號，它是一個(gè)雙位開關(guān)，用手撥動(dòng)這個(gè)雙位開關(guān)，產(chǎn)生轉(zhuǎn)換信號的兩種不同值，送往第一二選一選擇器，通知第一二選一選擇器進(jìn)行兩組控制信號之間的轉(zhuǎn)換；(5)第一二選一選擇器K8，用于根據(jù)轉(zhuǎn)換信號在將微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間進(jìn)行轉(zhuǎn)換，產(chǎn)生第一控制信號總線上的控制信號，送往本實(shí)驗(yàn)裝置的其他部分，控制其他部分的操作，完成程序的加載、程序的讀取和執(zhí)行過程；(6)操作數(shù)譯碼器K9，用于根據(jù)指令操作數(shù)產(chǎn)生操作數(shù)選擇信號，送往操作數(shù)選擇總線對算數(shù)運(yùn)算和邏輯選算需要的源操作數(shù)和目的操作數(shù)進(jìn)行選擇；(7)數(shù)據(jù)開關(guān)K10，用于產(chǎn)生指令和指令地址，由一組雙位開關(guān)組成，用手撥動(dòng)各個(gè)雙位開關(guān)，產(chǎn)生指令和指令地址，通過開關(guān)總線和三態(tài)門K6送往第一數(shù)據(jù)總線；(8)三態(tài)門K6，用于將開關(guān)總線上的指令和指令地址送第一數(shù)據(jù)總線；(9)累加器K2，用于存放第一數(shù)據(jù)總線上的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的目的操作數(shù)送第二數(shù)據(jù)總線；(10)第一寄存器K3，用于通用寄存器，存放第一數(shù)據(jù)總線上的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的源操作數(shù)送第三數(shù)據(jù)總線；(11)第二寄存器K4，用于通用寄存器，存放第一數(shù)據(jù)總線上的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的源操作數(shù)送第三數(shù)據(jù)總線；(12)第三寄存器K5，用于通用寄存器，存放第一數(shù)據(jù)總線上的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的源操作數(shù)送第三數(shù)據(jù)總線；(13)算數(shù)邏輯部件K1，用于對累加器K2中的目的操作數(shù)和第一、第二、第三寄存器K3、K4、K5中的源操作數(shù)進(jìn)行算數(shù)運(yùn)算和邏輯運(yùn)算，運(yùn)算后產(chǎn)生數(shù)據(jù)結(jié)果和標(biāo)志位結(jié)果，數(shù)據(jù)結(jié)果送第一數(shù)據(jù)總線，標(biāo)志結(jié)果送標(biāo)志總線；(14)程序計(jì)數(shù)器K16，用于產(chǎn)生程序地址；(15)地址計(jì)數(shù)器K17，用于產(chǎn)生數(shù)據(jù)地址或者指令地址；(16)第二二選一選擇器K15，用于在第二地址總線上的程序地址和第三地址總線上的數(shù)據(jù)地址(或者指令地址)之間選擇其中一個(gè)作為存儲器地址送第一地址總線；(17)存儲器K14，用于存儲程序和數(shù)據(jù)；(18)指令寄存器K18，用于存放從存儲器中讀出的指令；上述時(shí)序發(fā)生器K13通過節(jié)拍總線和和算數(shù)邏輯部件K1、累加器K2、第一寄存器K3、第二寄存器K4、第三寄存器K5、微程序控制器K11、組合邏輯控制器K12、存儲器K14、程序計(jì)數(shù)器K16、地址計(jì)數(shù)器K17、指令寄存器K18相連，通過第一控制總線和第一二選一選擇器K8相連，通過復(fù)位信號線和微程序控制器K11、組合邏輯控制器K12、程序計(jì)數(shù)器K16、地址計(jì)數(shù)器K17相連；第一二選一選擇器K8通過第一控制總線分別和算數(shù)邏輯部件K1、累加器K2、第一寄存器K3、第二寄存器K4、第三寄存器K5、三態(tài)門K6、存儲器K14、第二二選一選擇器K15、程序計(jì)數(shù)器K16、地址計(jì)數(shù)器K17、指令寄存器K18相連，通過轉(zhuǎn)換信號線和轉(zhuǎn)換開關(guān)K7相連，通過第二控制總線和微程序控制器K11相連，通過第三控制總線和組合邏輯控制K12器相連；微程序控制器K11通過指令總線和指令寄存器K18相連，通過標(biāo)志總線和算數(shù)邏輯部件K1相連；組合邏輯控制器K12通過指令總線和指令寄存器K18相連，通過狀態(tài)總線和算數(shù)邏輯部件K1相連；操作數(shù)譯碼器K9通過指令總線和指令寄存器K18相連，通過操作數(shù)選擇總線和累加器、第一寄存器、第二寄存器、第三寄存器K2、K3、K4、K5相連；算數(shù)邏輯部件K1通過第二數(shù)據(jù)總線和累加器K2相連，通過第三數(shù)據(jù)總線和第一、第二、第三寄存器K3、K4、K5相連；存儲器通K14過第一地址總線和第二二選一選擇器K15相連；第二二選一選擇器K15通過第二地址總線和程序計(jì)數(shù)器K16相連；通過第三地址總線和地址計(jì)數(shù)器K17相連。
本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置設(shè)計(jì)中，時(shí)序發(fā)生器產(chǎn)生使實(shí)驗(yàn)裝置處于初始狀態(tài)的復(fù)位信號和實(shí)驗(yàn)裝置的全部節(jié)拍信號，節(jié)拍信號控制實(shí)驗(yàn)裝置各部件的操作時(shí)間。組合邏輯控制器或者微程序控制器產(chǎn)生實(shí)驗(yàn)裝置的所有控制信號。第一二選一選擇器將兩組控制信號中的一組控制信號送第一控制信號總線，用戶用手撥動(dòng)轉(zhuǎn)換開關(guān)改變轉(zhuǎn)換信號的值，轉(zhuǎn)換信號的值確定哪一組控制信號送第一控制總線，第一控制總線中的信號控制實(shí)驗(yàn)裝置各部分的操作。操作碼譯碼器對指令中的操作數(shù)譯碼，產(chǎn)生算數(shù)邏輯部件運(yùn)算所需的操作數(shù)選擇信號送往累加器，第一、第二和第三寄存器。用戶用手撥動(dòng)數(shù)據(jù)開關(guān)，生成指令和指令地址，通過開關(guān)總線和三態(tài)門送到第一數(shù)據(jù)總線上。地址計(jì)數(shù)器接收第一總線中的數(shù)據(jù)地址或者指令地址，通過第三地址總線和第二二選一選擇器送到第一地址總線作為存儲器地址；在程序加載時(shí)，在控制信號和節(jié)拍信號的控制下將第一數(shù)據(jù)總線中的指令寫入第一地址總線中存儲器地址指定的存儲器單元，地址計(jì)數(shù)器具有加一功能，因此不必在每次向存儲器寫入指令時(shí)重新向地址計(jì)數(shù)器輸入新的地址；通過依次向存儲器寫入一系列指令，建立起存儲器中的用戶程序；在程序運(yùn)行時(shí)，地址計(jì)數(shù)器保存第一數(shù)據(jù)總線上的數(shù)據(jù)地址，通過第三地址總線和第二二選一選擇器送存儲器作為存儲器的數(shù)據(jù)地址。程序計(jì)數(shù)器接收第一數(shù)據(jù)總線中的程序地址，作為程序的啟動(dòng)地址，程序的啟動(dòng)地址通過第二地址總線和第二二選一選擇器送第一地址總線，在在控制信號和節(jié)拍信號的控制下，從第一地址總線中存儲器地址指定的存儲器單元讀出指令，通過第一數(shù)據(jù)總線寫入指令寄存器保存，指令寄存器中的指令通過指令總線送微程序控制器和組合邏輯控制器，微程序控制器和組合邏輯控制器根據(jù)復(fù)位信號、節(jié)拍信號和指令總線上的指令操作碼產(chǎn)生執(zhí)行本條指令所需的控制信號。程序計(jì)數(shù)器具有加一功能，以便在一條指令執(zhí)行結(jié)束后，從存儲器中順序讀出下一條指令。在執(zhí)行讀存儲器指令時(shí)，從存儲器中讀出的數(shù)據(jù)通過第一數(shù)據(jù)總線送累加器或者第一、第二、第三寄存器保存。累加器接收并保存第一數(shù)據(jù)總線中的數(shù)據(jù)，通過第二數(shù)據(jù)總線送算數(shù)邏輯單元的A端口，作為算數(shù)邏輯運(yùn)算的目的操作數(shù)；第一、第二、第三寄存器接收并保存第一數(shù)據(jù)總線中的數(shù)據(jù)，這些數(shù)據(jù)通過第三數(shù)據(jù)總線送算數(shù)邏輯單元的B端口，作為算數(shù)邏輯運(yùn)算的源操作數(shù)；第一、第二、第三寄存器中在一條指令執(zhí)行過程中哪一個(gè)寄存器中的數(shù)據(jù)送算數(shù)邏輯單元的B端口，由控制信號確定；算數(shù)邏輯單元對目的操作數(shù)和源操作數(shù)進(jìn)行算數(shù)邏輯運(yùn)算，產(chǎn)生數(shù)據(jù)結(jié)果和標(biāo)志結(jié)果，數(shù)據(jù)結(jié)果送第一數(shù)據(jù)總線，標(biāo)志結(jié)果送標(biāo)志總線；在執(zhí)行寫存儲器指令時(shí)，第一數(shù)據(jù)總線中的數(shù)據(jù)結(jié)果寫入存儲器；在執(zhí)行算數(shù)邏輯指令時(shí)，第一數(shù)據(jù)總線中的數(shù)據(jù)結(jié)果寫入累加器；標(biāo)志結(jié)果通過標(biāo)志總線送微程序控制器和組合邏輯控制器，為實(shí)現(xiàn)條件轉(zhuǎn)移指令服務(wù)。
下面結(jié)合附圖，詳細(xì)介紹本發(fā)明的一個(gè)實(shí)施例。
在圖3中，K1是算數(shù)邏輯部件。它的A端口通過第二數(shù)據(jù)總線接收累加器K2中的8位數(shù)據(jù)作為目的操作數(shù)，它的B端口通過第三數(shù)據(jù)總線接收第一、第二、第三寄存器K3、K4、K5中的8位數(shù)據(jù)作為源操作數(shù)。它接收第一控制總線送來的控制信號和節(jié)拍總線送來的節(jié)拍信號，根據(jù)控制信號進(jìn)行加、減、邏輯與、邏輯或、傳送等5種運(yùn)算，運(yùn)算后得到的8位結(jié)果數(shù)據(jù)通過第一數(shù)據(jù)總線送累加器保存或者送到通過第一數(shù)據(jù)總線寫入存儲器K14；運(yùn)算后得到的進(jìn)位標(biāo)志C在控制信號和節(jié)拍信號的控制下保存并通過標(biāo)志總線送到微程序控制器K12和組合邏輯控制器K12，產(chǎn)生相應(yīng)的控制信號。
K2是累加器。它接收第一數(shù)據(jù)總線中的數(shù)據(jù)，接收操作數(shù)總線中的操作數(shù)選擇信號，接收第一控制總線中的控制信號，接收節(jié)拍總線中的節(jié)拍信號，在控制信號、數(shù)據(jù)選擇信號和節(jié)拍信號的控制下，將第一數(shù)據(jù)總線傳送過來的算數(shù)邏輯部件K1的運(yùn)算結(jié)果或者存儲器K14中讀出的數(shù)據(jù)保存。它通過第二數(shù)據(jù)總線向算數(shù)邏輯部件K1的A端口提供目的操作數(shù)。
K3是第一寄存器。它接收第一數(shù)據(jù)總線中的數(shù)據(jù)，接收操作數(shù)總線中的操作數(shù)選擇信號，接收第一控制總線中的控制信號，接收節(jié)拍總線中的節(jié)拍信號，在控制信號、數(shù)據(jù)選擇信號和節(jié)拍信號的控制下，將第一數(shù)據(jù)總線傳送過來的存儲器K14中讀出的數(shù)據(jù)保存。在操作數(shù)選擇信號的控制下它通過第三數(shù)據(jù)總線向算數(shù)邏輯部件K1的B端口提供源操作數(shù)。
K4是第二寄存器。它接收第一數(shù)據(jù)總線中的數(shù)據(jù)，接收操作數(shù)總線中的操作數(shù)選擇信號，接收第一控制總線中的控制信號，接收節(jié)拍總線中的節(jié)拍信號，在控制信號、數(shù)據(jù)選擇信號和節(jié)拍信號的控制下，將第一數(shù)據(jù)總線傳送過來的存儲器K14中讀出的數(shù)據(jù)保存。在操作數(shù)選擇信號的控制下它通過第三數(shù)據(jù)總線向算數(shù)邏輯部件K1的B端口提供源操作數(shù)。
K5是第三寄存器。它接收第一數(shù)據(jù)總線中的數(shù)據(jù)，接收操作數(shù)總線中的操作數(shù)選擇信號，接收第一控制總線中的控制信號，接收節(jié)拍總線中的節(jié)拍信號，在控制信號、數(shù)據(jù)選擇信號和節(jié)拍信號的控制下，將第一數(shù)據(jù)總線傳送過來的存儲器K14中讀出的數(shù)據(jù)保存。在操作數(shù)選擇信號的控制下它通過第三數(shù)據(jù)總線向算數(shù)邏輯部件K1的B端口提供源操作數(shù)。
K6是三態(tài)門。它接收開關(guān)總線上的指令和指令地址，接收第一控制總線中的控制信號。在控制信號的控制下，通過第一數(shù)據(jù)總線將指令地址送往地址計(jì)數(shù)器K17，將指令送往存儲器K14，用于將程序?qū)懭氪鎯ζ鳌?br>
K7是轉(zhuǎn)換開關(guān)。它是一個(gè)雙位開關(guān)。撥動(dòng)這個(gè)開關(guān)，產(chǎn)生出轉(zhuǎn)換信號的兩個(gè)不同值，通過轉(zhuǎn)換信號線送往第一二選一選擇器K8，控制第一二選一選擇器將微程序控制器產(chǎn)生的控制信號或者組合邏輯控制器產(chǎn)生的控制信號送往第一控制總線。
K8是第一二選一選擇器。它接收轉(zhuǎn)換信號線上的轉(zhuǎn)換信號，通過第二控制總線接收微程序控制器產(chǎn)生的控制信號，通過第三控制總線接收組合邏輯控制器產(chǎn)生的控制信號。當(dāng)轉(zhuǎn)換信號為1時(shí)，它將微程序控制器產(chǎn)生的控制信號送到第一控制總線上；當(dāng)轉(zhuǎn)換信號為0時(shí)，它將組合邏輯控制器產(chǎn)生的控制信號送到第一控制總線上。第一控制總線上的控制信號被送到實(shí)驗(yàn)裝置的其他部件，控制實(shí)驗(yàn)裝置中其他部件的操作。
K9是操作數(shù)譯碼器。它接收指令總線上的指令操作數(shù)，將其譯碼后送操作數(shù)選擇總線。操作數(shù)選擇總線上的操作數(shù)選擇信號送累加器K2，第一寄存器K3、第二寄存器K3和第三寄存器K4，用于選擇算數(shù)邏輯運(yùn)算的源操作數(shù)和目的操作數(shù)。
K10是數(shù)據(jù)開關(guān)。它由8個(gè)雙位開關(guān)組成。撥動(dòng)這8個(gè)雙位開關(guān)，能夠產(chǎn)生各種指令和指令地址。指令和指令地址送開關(guān)總線，用于將程序?qū)懭氪鎯ζ鱇14。
K11是微程序控制器。它接收復(fù)位信號線上的復(fù)位信號，接收指令總線上的指令操作碼，接收節(jié)拍總線上的節(jié)拍信號，接收標(biāo)志總線上的進(jìn)位標(biāo)志。根據(jù)復(fù)位信號、指令操作碼、節(jié)拍信號和進(jìn)位標(biāo)志，它以微程序方式產(chǎn)生控制本實(shí)驗(yàn)裝置操作的全部控制信號，通過第二控制總線送第一二選一選擇器K8。
K12是組合邏輯控制器。它接收復(fù)位信號線上的復(fù)位信號，接收指令總線上的指令操作碼，接收節(jié)拍總線上的節(jié)拍信號，接收標(biāo)志總線上的進(jìn)位標(biāo)志。根據(jù)復(fù)位信號、指令操作碼、節(jié)拍信號和進(jìn)位標(biāo)志，它以組合邏輯方式產(chǎn)生控制本實(shí)驗(yàn)裝置操作的全部控制信號，通過第三控制總線送第一二選一選擇器K8。
K13是時(shí)序發(fā)生器。它產(chǎn)生本實(shí)驗(yàn)裝置的復(fù)位信號，產(chǎn)生操作所需的全部節(jié)拍信號，復(fù)位信號使實(shí)驗(yàn)裝置處于初始狀態(tài)，節(jié)拍信號控制各種操作的時(shí)間。它接收第一控制總線上的停止信號，收到停止信號后停止節(jié)拍信號的輸出。
K14是存儲器。它接收第一數(shù)據(jù)總線上的數(shù)據(jù)，接收第一地址總線上的存儲器地址，接收第一控制總線上的控制信號，接收節(jié)拍總線上的節(jié)拍信號。根據(jù)控制信號和節(jié)拍信號，將第一數(shù)據(jù)總線上的數(shù)據(jù)或者指令寫入第一地址總線上存儲器地址指定的存儲單元中，或者從第一地址總線上存儲器地址指定的存儲單元中讀出指令通過第一數(shù)據(jù)總線送指令寄存器K18；或者從存儲器地址指定的存儲器單元讀出數(shù)據(jù)通過第一數(shù)據(jù)總線送累加器K2、第一寄存器K3、第二寄存器K4和第三寄存器K5。
K15是第二二選一選擇器。它接收第一控制總線上的控制信號，接收第二地址總線上的程序地址，接收第三地址總線上的數(shù)據(jù)地址(或者指令地址)。根據(jù)控制信號，它選擇程序地址或者數(shù)據(jù)地址(或者指令地址)作為存儲器地址，通過第一地址總線送存儲器K14。
K16是程序地址計(jì)數(shù)器。它接收復(fù)位信號線上的復(fù)位信號，接收第一控制總線上的控制信號，接收第一數(shù)據(jù)總線上的程序地址，接收節(jié)拍總線上的節(jié)拍信號。根據(jù)復(fù)位信號、控制信號和節(jié)拍信號，它或者將程序地址復(fù)位為零，或者執(zhí)行程序地址加一操作，或者根據(jù)第一數(shù)據(jù)總線上的程序地址設(shè)置新的程序地址。程序地址通過第二地址總線送第二二選一選擇器K15。它在程序運(yùn)行時(shí)提供程序地址，即下一條指令的地址。
K17是數(shù)據(jù)地址計(jì)數(shù)器。它接收復(fù)位信號線上的復(fù)位信號，接收第一控制總線上的控制信號，接收第一數(shù)據(jù)總線上的數(shù)據(jù)地址或者指令地址，接收節(jié)拍總線上的節(jié)拍信號。根據(jù)復(fù)位信號、控制信號和節(jié)拍信號，它或指令地址復(fù)位為零，或者執(zhí)行指令地址加一操作，或者根據(jù)第一數(shù)據(jù)總線上的數(shù)據(jù)地址設(shè)置新的數(shù)據(jù)地址。數(shù)據(jù)地址或者指令地址通過第三地址總線送第二二選一選擇器K15。它在向存儲器K14裝入程序時(shí)提供指令地址，在程序運(yùn)行時(shí)提供數(shù)據(jù)地址。
K18是指令寄存器。它接收第一控制總線上的控制信號，接收節(jié)拍總線上的節(jié)拍信號，接收第一數(shù)據(jù)總線上的指令。根據(jù)控制信號和節(jié)拍信號，它將指令保存，指令中的操作碼通過指令總線送到微程序控制器K11和組合邏輯控制器K12；指令中的操作數(shù)通過指令總線送到操作數(shù)譯碼器K9。
圖3中的時(shí)序發(fā)生器K13由圖4(1)中的四2輸入正與非門74LS00 U32、電阻器R1、電阻器R2、電阻器R3、電阻器R4、電阻器R5、按鈕A1、按鈕A2、雙位開關(guān)S8、石英晶體振蕩器U33和通用陣列邏輯GAL16V8 U34組成。電阻器R1、R2、R3、R4和R5的電阻值為1k歐姆。
U32A、U32B、電阻器R1、電阻器R2和按鈕A1組成一個(gè)RS觸發(fā)器。當(dāng)按下一次按鈕A1時(shí)，在U32的引腳11產(chǎn)生一個(gè)正脈沖信號QD。QD信號為1時(shí)啟動(dòng)時(shí)序發(fā)生器輸出節(jié)拍脈沖。
U32C、U32D、R3、R4和A2組成一個(gè)RS觸發(fā)器。當(dāng)按下一次按鈕A2，在U33的引腳8產(chǎn)生一個(gè)負(fù)脈沖信號CLR。CLR信號是本實(shí)驗(yàn)裝置復(fù)位信號，當(dāng)CLR為0時(shí)，本實(shí)驗(yàn)裝置處于初始狀態(tài)。
雙位開關(guān)S8和電阻器R5控制程序運(yùn)行方式。撥動(dòng)開關(guān)S8，則改變DP的值。當(dāng)DP為1時(shí)，程序按單拍方式運(yùn)行；當(dāng)DP為0時(shí)，程序按連續(xù)方式運(yùn)行。在單拍方式運(yùn)行時(shí)，按按鈕A1一次，時(shí)序發(fā)生器只產(chǎn)生一組節(jié)拍信號；在連續(xù)方式運(yùn)行時(shí)，按按鈕A1一次，時(shí)序發(fā)生器連續(xù)產(chǎn)生節(jié)拍信號，直到CLR信號為0或者來自第一二選一選擇器K8的控制信號STOP為1時(shí)為止。
石英晶體振蕩器U33輸出頻率為1MHz的主時(shí)鐘MF，它與通用陣列邏輯GAL16V8U34構(gòu)成時(shí)序發(fā)生器的主體。U34根據(jù)輸入信號MF、QD、CLR、DP產(chǎn)生節(jié)拍信號T1、T2和T3。
圖3中的算術(shù)邏輯部件K1由圖4(2)中的D觸發(fā)器74LS74 U1A、四2與門74LS08U2A、算術(shù)邏輯單元74LS181 U3、74LS181 U4和八線驅(qū)動(dòng)器74LS244 U5組成。74LS181是種能完成4位算術(shù)邏輯運(yùn)算的通用器件，2個(gè)74LS181 U3、U4級聯(lián)構(gòu)成完成8位算術(shù)邏輯運(yùn)算的功能，U4進(jìn)行低4位運(yùn)算，U3進(jìn)行高4位運(yùn)算，通過將U3和U4級聯(lián)，完成低4位運(yùn)算過程中向高4位的進(jìn)位。U3和U4的的A0～A3構(gòu)成算術(shù)邏輯部件的A端口，U3和U4的B0～B3構(gòu)成算術(shù)邏輯部件的B端口。U3和U4根據(jù)控制信號M、S0、S1、S2和S3進(jìn)行A+B、A-B和A and B等算術(shù)邏輯運(yùn)算。運(yùn)算后得到的數(shù)據(jù)結(jié)果在控制信號ALUBUS為0時(shí)通過U5送到第一數(shù)據(jù)總線上。運(yùn)算后得到的進(jìn)位結(jié)果在控制信號LDC為1的情況下，在節(jié)拍信號T3的上升沿寫入U(xiǎn)1A保存，保存后的標(biāo)志C送標(biāo)志總線。
圖3中的累加器K2由圖4(2)中的八D觸發(fā)器74LS374 U7和四3與門74LS11 U11A組成。在控制信號LDREG為1且操作數(shù)選擇信號LDR0為1的情況下，在節(jié)拍信號T3的上升沿，第一數(shù)據(jù)總線上的8位數(shù)據(jù)寫入U(xiǎn)7保存。U7的8位輸出通過第二數(shù)據(jù)總線送算術(shù)邏輯部件K1的A端口。
圖3中的第一寄存器K3由圖4(2)中的八D寄存器74LS374 U8和三3與門74LS11 U11B組成。在控制信號LDREG為1且操作數(shù)選擇信號LDR1為1的情況下，在節(jié)拍信號T3的上升沿，第一數(shù)據(jù)總線上的8位數(shù)據(jù)寫入U(xiǎn)8保存。在操作數(shù)數(shù)選擇信號RS1為0時(shí)，U8的8位輸出通過第三數(shù)據(jù)總線送算術(shù)邏輯部件K1的B端口。
圖3中的第二寄存器K4由圖4(2)中的八D寄存器74LS374 U9和三3與門74LS11 U11C組成。在控制信號LDREG為1且操作數(shù)選擇信號LDR2為1的情況下，在節(jié)拍信號T3的上升沿，第一數(shù)據(jù)總線上的8位數(shù)據(jù)寫入U(xiǎn)9保存。在操作數(shù)數(shù)選擇信號RS2為0時(shí)，U9的8位輸出通過第三數(shù)據(jù)總線送算術(shù)邏輯部件K1的B端口。
圖3中的第三寄存器K5由圖4(2)中的八D寄存器74LS374 U10和三3與門74LS11U12A組成。在控制信號LDREG為1且操作數(shù)選擇信號LDR3為1的情況下，在節(jié)拍信號T3的上升沿，第一數(shù)據(jù)總線上的8位數(shù)據(jù)寫入U(xiǎn)10保存。在操作數(shù)數(shù)選擇信號RS3為0時(shí)，U10的8位輸出通過第三數(shù)據(jù)總線送算術(shù)邏輯部件K1的B端口。
圖3中的三態(tài)門K6由圖4(2)中的8線驅(qū)動(dòng)器74LS244 U6組成，在控制信號SWBUS為0時(shí)，它將開關(guān)總線上的開關(guān)信號SW0～SW7送第一數(shù)據(jù)總線。
圖3中的數(shù)據(jù)開關(guān)K10由圖4(2)中的雙位開關(guān)S0～S7和排電阻器RP1組成。用手撥動(dòng)開關(guān)S0～S7，能夠生成256種不同的SW7～SW0的值，用作生成各種指令和指令地址。
圖3中的操作數(shù)譯碼器K9由圖4(3)中的雙2-4線譯碼器74LS139 U22和反相器74LS04 U20組成。U22A將指令種源操作數(shù)IR1、IR0譯碼產(chǎn)生數(shù)據(jù)選擇信號RS1、RS2和RS3，用于控制算術(shù)邏輯運(yùn)算部件K1需要的源操作數(shù)選擇。RS1送第一寄存器K3，RS2送第二寄存器K4，RS3送第三寄存器K5。當(dāng)RS1為0時(shí)，第一寄存器K3中的數(shù)據(jù)作為源操作數(shù)通過第三數(shù)據(jù)總線送算術(shù)邏輯運(yùn)算部件K1的B端口；當(dāng)RS2為0時(shí)，第二寄存器K4中的數(shù)據(jù)作為源操作數(shù)通過第三數(shù)據(jù)總線送算術(shù)邏輯運(yùn)算部件K1的B端口；當(dāng)RS3為0時(shí)，第三寄存器K5中的數(shù)據(jù)作為源操作數(shù)通過第三數(shù)據(jù)總線送算術(shù)邏輯運(yùn)算部件K1的B端口。U22B、U20C、U20D、U20E和U20F將指令中的目的操作數(shù)IR3、IR2譯碼產(chǎn)生數(shù)據(jù)選擇信號LDR0、LDR1、LDR2和LDR2，用于算術(shù)邏輯運(yùn)算數(shù)據(jù)結(jié)果的保存或者從存儲器K14讀出的數(shù)據(jù)的保存。LDR0送累加器K2，LDR1送第一寄存器K3，LDR2送第二寄存器K4，LDR3送第三寄存器KI5。
圖3中的微程序控制器K11由圖4(4)中的電可擦除只讀存儲器HN58C65 U23、U24、U25、U26、六D觸發(fā)器74LS174 U27、四2輸出2正或門74LS32 U28、U29A、四2輸入正與門74LS08 U30和73LS08 U31A組成。U23、U24、U25、U26是控制存儲器，里面存儲程序。根據(jù)微地址uA0、uA1、uA2、uA3和uA4，從控制存儲器中讀出微指令，微指令的主要部分之一是各種微命令，即控制信號。從控制存儲器中讀出的控制信號A-LDREG、A-PCINC、A-LDPC、A-LDC、A-LDAR、A-ARINC、A-SELAR、A-LRW、A-RAMBUS、A-LDIR、A-STOP、A-ALUBUS、A-SWBUS、A-M、A-S0、A-S1、A-S2和A-S3，它們構(gòu)成了第二控制總線，送第一二選一選擇器K8。U27是微地址計(jì)數(shù)器，它向U23、U24、U25和U26提供微地址uA0、uA1、uA2、uA3和uA4。當(dāng)復(fù)位信號CLR為0時(shí)，微地址復(fù)位為零，保證了微程序從地址零開始執(zhí)行。在節(jié)拍命令T1的上升沿，將新的微地址打入U(xiǎn)27，以便讀出下一條微指令。U28、U29A、U30和U31A構(gòu)成地址轉(zhuǎn)移邏輯，根據(jù)指令操作碼IR4、IR5、IR6、IR7、進(jìn)位標(biāo)志C、從控制存儲器U26讀出的后繼微地址NuA0、NuA1、NuA2、NuA3、NuA4、判別位P0、P1，地址轉(zhuǎn)移邏輯形成新的微地址，提供給U27。有關(guān)微程序控制器的工作原理參考計(jì)算機(jī)專業(yè)的教科書。
圖3中的組合邏輯控制器K12由圖4(5)中的在系統(tǒng)可編程器件EPM3128 U41A組成。U41A根據(jù)指令操作碼IR4、IR5、IR6、IR7、復(fù)位信號CLR、進(jìn)位標(biāo)志位C、節(jié)拍信號T1、T2、T3，以組合邏輯方式產(chǎn)生控制信號B-LDREG、B-PCINC、B-LDPC、B-LDIR、B-STOP、B-LDC、B-LDAR、B-ARINC、B-SELAR、B-LRW、B-RAMBUS、B-ALUBUS、B-SWBUS、B-M、B-S0、B-S1、B-S2和B-S3，它們構(gòu)成了第三控制總線，送第一二選一選擇器K8。
圖3中的第一二選一選擇器K8由圖4(6)中的八線驅(qū)動(dòng)器74LS244 U35、U36、U37、U38、U39、反相器74LS04 U40A組成。U40A將轉(zhuǎn)換開關(guān)K7產(chǎn)生的轉(zhuǎn)換信號ENA反相后產(chǎn)生ENB。當(dāng)ENA為0時(shí)，ENB為1；當(dāng)ENA為1時(shí)，ENB為0。當(dāng)ENA為1時(shí)，U35、U36、U37、U38、U39將第二控制信號上的控制信號A-LDREG、A-PCINC、A-LDPC、A-LDC、A-LDIR、A-STOP、A-LDAR、A-ARINC、A-SELAR、A-LRW、A-RAMBUS、A-ALUBUS、A-SWBUS、A-M、A-S0、A-S1、A-S2和A-S3送第一控制總線，禁止第三控制總線上的控制信號送第一控制總線；當(dāng)ENA為0時(shí)，U35、U36、U37、U38、U39將第三控制信號上的控制信號B-LDREG、B-PCINC、B-LDPC、B-LDPC、B-STOP、B-LDC、B-LDAR、B-ARINC、B-SELAR、B-LRW、B-RAMBUS、B-ALUBUS、B-SWBUS、B-M、B-S0、B-S1、B-S2和B-S3送第一控制總線，禁止第二控制總線上的控制信號送第一控制總線。U35、U36、U37、U38、U39產(chǎn)生第一控制總線上的控制信號，其中LDREG送累加器K2、第一寄存器K3、第二寄存器K4，PCINC、LDPC送程序計(jì)數(shù)器K16，LDAR、ARINC送地址計(jì)數(shù)器K17，SELAR送第二二選一選擇器K15，LRW、RAMBUS送存儲器K14，ALUBUS、LDC、M、S0、S1、S2、S3送算術(shù)邏輯部件K1，SWBUS送三態(tài)門K6，STOP送時(shí)序發(fā)生器K13，LDIR送指令寄存器K18。
圖3中的轉(zhuǎn)換開關(guān)K7由圖4(6)中的雙位開關(guān)S9和電阻器R6組成。撥動(dòng)S9，改變轉(zhuǎn)換信號ENA的值，送第一二選一選擇器K8，控制第一控制總線上控制信號的轉(zhuǎn)換。
圖3中的程序計(jì)數(shù)器K16由圖4(3)中的4位同步計(jì)數(shù)器74LS163 U13和U14組成。兩個(gè)4位同步計(jì)數(shù)器U13和U14通過級聯(lián)方式組成1個(gè)8位同步計(jì)數(shù)器，產(chǎn)生的程序地址PD7～PD0通過第二地址總線送第二二選一選擇器K15。當(dāng)復(fù)位信號CLR為0時(shí)，在節(jié)拍信號T2的上升沿將程序計(jì)數(shù)器復(fù)位為零。當(dāng)控制信號LDPC為0時(shí)，在節(jié)拍信號T2的上升沿將第一數(shù)據(jù)總線上的新程序地址D7～D0存入程序計(jì)數(shù)器。當(dāng)控制信號PCINC為1時(shí)，在節(jié)拍信號T2的上升沿，程序計(jì)數(shù)器的值增一。
圖3中的地址計(jì)數(shù)器K17由圖4(3)中的4位同步計(jì)數(shù)器74LS163 U15和U16組成。兩個(gè)4位同步計(jì)數(shù)器U15和U16通過級聯(lián)方式組成1個(gè)8位同步計(jì)數(shù)器，產(chǎn)生的數(shù)據(jù)地址或者指令地址AD7～AD0通過第三地址總線送第二二選一選擇器K15。當(dāng)復(fù)位信號CLR為0時(shí)，在節(jié)拍信號T2的上升沿將地址計(jì)數(shù)器復(fù)位為零。當(dāng)控制信號LDAR為0時(shí)，在節(jié)拍信號T2的上升沿將第一數(shù)據(jù)總線上的新數(shù)據(jù)地址或者指令地址D7～D0存入地址計(jì)數(shù)器。當(dāng)控制信號ARINC為1時(shí)，在節(jié)拍信號T2的上升沿，地址計(jì)數(shù)器的值增一。
圖3中的第二二選一選擇器K15由圖4(3)中的兩個(gè)八線驅(qū)動(dòng)器74LS244 U17、U18和反相器74LS04 U20B組成，產(chǎn)生的存儲器地址MAD7～MAD0通過第一地址總線送存儲器K14。當(dāng)控制信號SELAR為1時(shí)，U18將第三地址總線上的數(shù)據(jù)地址AD7～AD0送第一地址總線。當(dāng)SELAR為0時(shí)，U17將第二地址總線上的程序地址PD7～PD0送第一地址總線。
圖3中的存儲器K14由隨機(jī)讀寫存儲器HM6116 U19、2與門74LS08 U2B、反相器74LS04U20A組成。當(dāng)控制信號LRW為1且控制信號RAMBUS為0時(shí)，將存儲器地址MAD7～MAD0指定的存儲器單元的內(nèi)容送第一數(shù)據(jù)總線。當(dāng)控制信號LRW為0且節(jié)拍信號T2為高時(shí)，將第一數(shù)據(jù)總線上的數(shù)據(jù)D7～D0寫入存儲器地址MAD7～MAD0指定的存儲器單元。
圖3中的指令寄存器K18由八D觸發(fā)器74LS374 U21和2與門74LS08 U2C組成。當(dāng)控制信號LDIR為1時(shí)，在節(jié)拍信號T3的上升沿，將第一數(shù)據(jù)總線上的指令保存在U21中。指令操作碼IR7～I(xiàn)R4通過指令總線送微程序控制器K11、組合邏輯控制器K12；指令操作數(shù)IR3～I(xiàn)R0通過指令總線送操作數(shù)譯碼器K9。
權(quán)利要求
1.一種控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置，其特征在于該實(shí)驗(yàn)裝置包括算數(shù)邏輯部件，累加器，第一、第二和第三寄存器，三態(tài)門，數(shù)據(jù)開關(guān)，存儲器，第一和第二二選一選擇器，程序計(jì)數(shù)器，地址計(jì)數(shù)器，指令總線，時(shí)序發(fā)生器，轉(zhuǎn)換開關(guān)，微程序控制器，組合邏輯控制器，操作數(shù)譯碼器，第一、第二和第三數(shù)據(jù)總線，第一、第二和第三地址總線，第一、第二和第三控制信號總線，節(jié)拍信號總線，標(biāo)志總線、開關(guān)信號線和復(fù)位信號線；其中(1)時(shí)序發(fā)生器，用于根據(jù)控制信號產(chǎn)生本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置所需的節(jié)拍信號和復(fù)位信號，送往本實(shí)驗(yàn)裝置的其他部分，控制各種操作的時(shí)間；(2)微程序控制器，用于根據(jù)指令操作碼、標(biāo)志信號和節(jié)拍信號產(chǎn)生本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置所需的全部控制信號；(3)組合邏輯控制器，用于根據(jù)指令操作碼、標(biāo)志信號和節(jié)拍信號產(chǎn)生本計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置所需的全部控制信號；(4)轉(zhuǎn)換開關(guān)，用于產(chǎn)生轉(zhuǎn)換信號，它是一個(gè)雙位開關(guān)，用手撥動(dòng)這個(gè)雙位開關(guān)，產(chǎn)生轉(zhuǎn)換信號的兩種不同值，送往第一二選一選擇器，通知第一二選一選擇器進(jìn)行兩組控制信號之間的轉(zhuǎn)換；(5)第一二選一選擇器，用于根據(jù)轉(zhuǎn)換信號在將微程序控制器產(chǎn)生的控制信號和組合邏輯控制器產(chǎn)生的控制信號之間進(jìn)行轉(zhuǎn)換，產(chǎn)生第一控制信號總線中的控制信號，送往本實(shí)驗(yàn)裝置的其他部分，控制其他部分的操作，完成程序的加載、程序的讀取和執(zhí)行過程；(6)操作數(shù)譯碼器，用于對指令操作數(shù)譯碼產(chǎn)生操作數(shù)選擇信號；(7)數(shù)據(jù)開關(guān)，用于產(chǎn)生的指令、指令地址，由一組雙位開關(guān)組成，用手撥動(dòng)各個(gè)雙位開關(guān)，能夠產(chǎn)生不同的指令、指令地址，通過開關(guān)總總線、三態(tài)門和第一數(shù)據(jù)總線送往存儲器供程序加載使用；(8)三態(tài)門，用于將開關(guān)總線中的指令和指令地址送第一數(shù)據(jù)總線；(9)累加器，用于存放從第一數(shù)據(jù)總線上得到的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的目的操作數(shù)送第二數(shù)據(jù)總線；(10)第一寄存器，用于通用寄存器，存放從第一數(shù)據(jù)總線上得到的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的源操作數(shù)送第三數(shù)據(jù)總線；(11)第二寄存器，用于通用寄存器，存放從第一數(shù)據(jù)總線上得到的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的源操作數(shù)送第三數(shù)據(jù)總線；(12)第三寄存器，用于通用寄存器，存放從第一數(shù)據(jù)總線上得到的數(shù)據(jù)，將存放的數(shù)據(jù)作為算數(shù)運(yùn)算和邏輯運(yùn)算的源操作數(shù)送第三數(shù)據(jù)總線；(13)算數(shù)邏輯部件，用于對存放在累加器中的目的操作數(shù)和存放在第一、第二、第三寄存器中的源操作數(shù)進(jìn)行算數(shù)運(yùn)算和邏輯運(yùn)算，運(yùn)算后產(chǎn)生數(shù)據(jù)結(jié)果和標(biāo)志位結(jié)果；(14)程序計(jì)數(shù)器，用于產(chǎn)生程序地址；(15)地址計(jì)數(shù)器，用于產(chǎn)生數(shù)據(jù)地址或者指令地址；(16)第二二選一選擇器，用于在第二地址總線中的程序地址和第三地址總線上的數(shù)據(jù)地址(或者指令地址)之間選擇其中一個(gè)作為存儲器地址送第一地址總線；(17)存儲器，用于存儲程序和數(shù)據(jù)；(18)指令寄存器，用于存放從存儲器中讀出的指令；上述時(shí)序發(fā)生器通過節(jié)拍信號總線和算數(shù)邏輯部件、累加器、第一寄存器、第二寄存器、第三寄存器、微程序控制器、組合邏輯控制器、存儲器、程序計(jì)數(shù)器、地址計(jì)數(shù)器、指令寄存器相連，通過復(fù)位信號線和組合邏輯控制器、微程序控制器、程序計(jì)數(shù)器、地址計(jì)數(shù)器相連，通過第一控制總線和第一二選一選擇器相連；第一二選一選擇器通過第一控制總線分別和算數(shù)邏輯部件、累加器、第一寄存器、第二寄存器、第三寄存器、三態(tài)門、存儲器、第二二選一選擇器、程序計(jì)數(shù)器、地址計(jì)數(shù)器、指令寄存器相連，通過開關(guān)信號線和轉(zhuǎn)換開關(guān)相連，通過第二控制總線和微程序控制器相連，通過第三控制總線和組合邏輯控制器相連；微程序控制器通過指令總線和指令寄存器相連，通過標(biāo)志總線和算數(shù)邏輯部件相連；組合邏輯控制器通過指令總線和指令寄存器相連，通過標(biāo)志總線和算數(shù)邏輯部件相連；操作數(shù)譯碼器通過指令總線和指令寄存器相連，通過操作數(shù)選擇總線和累加器、第一寄存器、第二寄存器、第三寄存器相連；算數(shù)邏輯部件通過第二數(shù)據(jù)總線和累加器相連，通過第三數(shù)據(jù)總線和第一、第二、第三寄存器相連；存儲器通過第一地址總線和第二二選一選擇器相連；第二二選一選擇器通過第二地址總線和程序計(jì)數(shù)器相連；通過第三地址總線和地址計(jì)數(shù)器相連。
全文摘要
本發(fā)明涉及一種控制信號一次全轉(zhuǎn)換的計(jì)算機(jī)組成原理實(shí)驗(yàn)裝置，屬計(jì)算機(jī)教學(xué)實(shí)驗(yàn)儀器技術(shù)領(lǐng)域。該裝置包括用于算數(shù)邏輯部件，累加器，第一、第二和第三寄存器，三態(tài)門，數(shù)據(jù)開關(guān)，存儲器，轉(zhuǎn)換開關(guān)，第一和第二二選一選擇器，程序計(jì)數(shù)器，地址計(jì)數(shù)器，指令寄存器，操作數(shù)譯碼器，時(shí)序發(fā)生器，微程序控制器，組合邏輯控制器。本發(fā)明裝置的優(yōu)點(diǎn)是，既滿足微程序控制器類的計(jì)算機(jī)組成原理實(shí)驗(yàn)，又滿足組合邏輯控制器類的計(jì)算機(jī)組成原理實(shí)驗(yàn)，實(shí)驗(yàn)者通過撥動(dòng)一個(gè)雙位開關(guān)就能實(shí)現(xiàn)微程序控制器和組合邏輯控制器的轉(zhuǎn)換。
文檔編號G09B25/00GK101059920SQ200710099859
公開日2007年10月24日 申請日期2007年5月31日 優(yōu)先權(quán)日2007年5月31日
發(fā)明者楊春武, 于艷麗, 白中英, 劉敬晗 申請人:清華大學(xué)科教儀器廠