專利名稱：用于矩陣顯示裝置的暫存電路的制作方法
技術(shù)領域：
本發(fā)明涉及光電子顯示設備。本發(fā)明提供數(shù)據(jù)幀在顯示前將其暫存的電路。
背景技術(shù)：
一種已知的電子顯示器，尤其是微型顯示器，由可單獨尋址的圖象元素(像 素)矩陣構(gòu)成。在一些場合下，這些矩陣以二進制發(fā)生作用，其中每個單獨像素接
受ON或OFF信號。該像素處的信號用來調(diào)制光或經(jīng)由覆于其上的電光材料發(fā)射光。 典型地，矩陣接收0N信號的像素或者直接地或者經(jīng)由某些光學器件放大地形成觀 察者接收的圖像。
在有機發(fā)光器件(0LED)微型顯示器的背景中，由于通過改變電流大小成功 地控制微型顯示器像素中的灰度是相當困難的，因此控制所需小電流的數(shù)字方法是 優(yōu)選的。通過使用一種數(shù)字方法，設計和優(yōu)化像素驅(qū)動器電流源是為了實現(xiàn)要求的 最大電流，而不是為了最大電流和最小電流之間的連續(xù)區(qū)。
脈寬調(diào)制是在二進制電子顯示器上形成灰度的已知技術(shù)。要被顯示在像素矩 陣上的灰度視頻的每個幀被分割成數(shù)個時間連續(xù)的子幀或位平面。為了盡量減少表 示一組灰度等級所需的位數(shù)，位平面一般彼此相對被二進制加權(quán)。通過迅速地將位 平面掃描至像素矩陣，并將二進制加權(quán)的時隙數(shù)目分配給每個位平面，人眼實際上 整合諸位平面以形成一灰度圖像的假象。注意，脈寬調(diào)制方案一般使用視頻線同步 信號以控制調(diào)制序列的時序，盡管并非一定如此。
在典型的二進制電子顯示器的實現(xiàn)中，像素矩陣中的每個像素可存儲和顯示
一個信息位。如果信息源是流視頻源，則需要暫存存儲器以幫助在加載數(shù)據(jù)至像素
矩陣前將數(shù)據(jù)正確地格式化為位平面。暫存存儲器可實現(xiàn)在微型顯示器之內(nèi)或之
外。暫存存儲器一般必須具有足夠的存儲單元以保存至少一個完整的數(shù)據(jù)幀，其中 每個存儲單元具有足夠的位以表示通過像素顯示的期望灰度級數(shù)。例如，為了使用
脈寬調(diào)制在320X240像素矩陣上獲得256灰度等級(8位)，其中每個像素具有1
位存儲單元，需要具有614400個(320*240*8) 1位存儲單元的暫存存儲器。
一旦將一幀數(shù)據(jù)加載入暫存存儲器，數(shù)據(jù)被一次一位平面地轉(zhuǎn)化到像素矩陣。 復雜性在于必須以猝發(fā)方式從暫存存儲器中讀出位平面數(shù)據(jù)，以用完盡可能小比例 的幀時間。這一般導致電子顯示系統(tǒng)的工作頻率和功耗的增加。
另一復雜性在于暫存存儲器一般保存兩個完整幀的數(shù)據(jù)。這允許輸入視頻流 被送入暫存存儲器的一半，同時來自暫存存儲器的另一半數(shù)據(jù)被送至像素矩陣。另 一選擇是使用可在其中同時寫入數(shù)據(jù)和讀出數(shù)據(jù)的雙端口暫存存儲器。
暫存存儲器占整個電子顯示系統(tǒng)的成本中非常重要的部分。如果實現(xiàn)為片載 的，它將占據(jù)總芯片尺寸非常大的比例。
從暫存存儲器傳送位平面數(shù)據(jù)的猝發(fā)特性可通過在每個像素中設置兩個存儲 單元來消除，由此可將新的位平面加載入每個像素中的一個存儲單元，同時顯示每 個像素中另一存儲單元中的值。然而，這增加了像素的面積要求，并因此提高顯示 元件的成本。
W0 02/089534中公開的另一方法是為產(chǎn)生特定數(shù)量灰度等級所需的所有位在 每個像素中設置足夠的存儲單元，然后使用二進制加權(quán)定時間隔依次循環(huán)地選擇每 個位，以形成灰度。這樣做的優(yōu)點是本地存儲數(shù)據(jù)，由此不浪費從外部暫存存儲器 連續(xù)傳送數(shù)據(jù)的功率，從而允許靜止圖像的低功率顯示。然而，這種方法的主要缺 點在于在像素中存儲位增加了像素的面積要求，并因此提高顯示元件的成本。
US6201521描述一種用來尋址像素矩陣的"分段重置"方案，使用一簡單的例 子對分段重置方法作出最佳的描述。假設一個像素矩陣具有15個像素行，每行含 15個像素，并且每個像素能存儲和顯示一個位。另外假設要求4位灰度(16個灰 度等級)，如此每個幀時間被分成15個相等的時隙。建立這些時隙后，對一個幀 中的零個時隙點亮黑像素，對一個時隙點亮灰度等級為1的像素，對兩個時隙點亮 灰度等級為2的時隙，以此類推直到對十五個時隙點亮灰度等級為15的像素。在 分段重置方法的這個例子中，每行被認為一個重置組。在每個時隙的開始(或結(jié)束) 時一次一行地寫數(shù)據(jù)至像素矩陣也是有利的，由此行寫入功能與PWM時隙同步。
圖1示出如何在時間上對每個行加載和顯示數(shù)據(jù)。注意在每個時隙開始時， 必須更新四行。例如，在FR旭E1中的時隙15開始時，位0數(shù)據(jù)被寫至R0W15，位 1數(shù)據(jù)被寫至R0W14，位2數(shù)據(jù)被寫至R0W12，而位3數(shù)據(jù)被寫至R0W8。同樣，在FRAME2中的時隙1開始時，位0數(shù)據(jù)被寫至R0W1,位1數(shù)據(jù)被寫至R0W15，位2數(shù) 據(jù)被寫至R0W13，而位3數(shù)據(jù)被寫至R0W9。
在當前技術(shù)水平下，用于本例的暫存存儲器必須保存一完整的數(shù)據(jù)幀以實現(xiàn) 每時隙四次寫入。對于前面給出的簡單例子，這相當于具有900位信息的暫存存儲 器，即像素矩陣中的15X 15像素中的每一個像素需要4位。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種通過存儲器要求大為降低的暫存存儲器驅(qū)動電子顯 示像素的電路和方法，同時仍然保持高視在位深度的灰度。
本發(fā)明提供根據(jù)權(quán)利要求1用于驅(qū)動像素矩陣的電路和根據(jù)權(quán)利要求13的電 子顯示器。本發(fā)明的優(yōu)選或可選特征在從屬權(quán)利要求中陳述。


下面參照附圖僅作為例示地對本發(fā)明作出更詳細的說明，在附圖中-圖1示意地示出前述現(xiàn)有技術(shù)配置； 圖2示意地示出本發(fā)明的一個簡單實施例；以及 圖3示出在圖2的暫存電路中的數(shù)據(jù)存儲。
具體實施例方式
圖2示出一種電子顯示器，它包括像素矩陣l、暫存存儲器2和驅(qū)動器區(qū)3。 像素矩陣由R行和C列的像素矩陣P構(gòu)成。每個像素P由一個或多個存儲單元和 電極驅(qū)動器構(gòu)成。如果像素具有一個以上的存儲單元，則該像素需要多路復用器， 以選擇合適的存儲單元并使其作為控制信號被送至像素電極驅(qū)動器。像素電極驅(qū)動 器再提供信號以控制像素電極發(fā)出光或調(diào)制光。
暫存存儲器2由多個存儲單元構(gòu)成。這些存儲單元可以排列成名為ADDR1 — ADDRA的若干行，每個行具有C個存儲單元。暫存存儲器中行A的數(shù)目取決于 所要求的PWM灰度等級位深度以及像素矩陣中行的數(shù)目。如果要求的位深度為N， 則方便的做法是將暫存存儲器2劃分成(N-l)個組，其中每個組關(guān)聯(lián)于所要求的 灰度等級位深度的特定位權(quán)重的暫存數(shù)據(jù)。第一組關(guān)聯(lián)于第二個最低有效位(位1) 的暫存數(shù)據(jù)，第二組關(guān)聯(lián)于第三個最低有效位(位2)的暫存數(shù)據(jù)，以此類推，直
到第(N-l)組關(guān)聯(lián)于最高有效位(位(N-l))的暫存數(shù)據(jù)?；蛘?，對于其中像素不 存儲數(shù)據(jù)的被動顯示，暫存存儲器可具有N個這樣的組，其中包括最低有效位(位 0)的組。
驅(qū)動器區(qū)3包括多個驅(qū)動器單元D。每個驅(qū)動器單元D關(guān)聯(lián)于像素矩陣中的 一個像素列和暫存存儲器中的一個存儲單元列。此外，每個驅(qū)動器單元D能夠訪 問其關(guān)聯(lián)的像素列中任何像素中的存儲單元以及暫存存儲器中其關(guān)聯(lián)的存儲單元 列中的任何存儲單元。另外，在數(shù)據(jù)位被送至暫存存儲器和/或像素矩陣前，驅(qū)動 器區(qū)能夠組合和存儲高達一行的輸入N位視頻數(shù)據(jù)。
為了解釋工作原理，方便的做法是使用具體例子。我們回到描述分段重置方 法的前面使用的例子。當需要4位PWM灰度時，將每個幀時間分割成15個時隙 是適宜的。另夕卜，我們假設像素矩陣由名為ROWl—ROW15的15個像素行構(gòu)成， 每個像素行含15個像素P。另外，每個像素P包括一個存儲單元和一個電極驅(qū)動 器，其中該存儲單元能夠存儲l位的數(shù)據(jù)并用來控制電極驅(qū)動器。注意，根據(jù)本發(fā) 明的顯示器通常具有遠大于15X 15像素的像素矩陣和大于4的位深度。
就本例中的暫存存儲器而言，當N^4時，可如圖3所示那樣將暫存存儲器分 割成3 (即N—1)個區(qū)。第一區(qū)，即BL0CK1，關(guān)聯(lián)于位l加權(quán)數(shù)據(jù)的暫存數(shù)據(jù)。 第二區(qū)，即BLOCK2，關(guān)聯(lián)于位2加權(quán)數(shù)據(jù)的暫存數(shù)據(jù)。第三區(qū)，即BLOCK3， 關(guān)聯(lián)于位3加權(quán)數(shù)據(jù)的暫存數(shù)據(jù)。選擇每個區(qū)中的行數(shù)，使每個區(qū)能夠充當環(huán)形緩 沖器。對本例而言，可通過使BLOCK1具有一個存儲單元行、使BLOCK2具有三 個存儲單元行、使BLOCK3具有八個存儲單元行來獲得環(huán)形緩沖器功能。
更具體地，允許區(qū)B充當環(huán)形緩沖器所需的行數(shù)為
t2b—e 等式l
其中B是區(qū)號(1至N-1)，而e是修正系數(shù)(0或1)。 更具體地說，如果R! =2N-1，則需要額外的行。
再具體地說，如果存儲單元能存儲一個以上的位，則需要更復雜的等式。 現(xiàn)在假設對于FRAME1中的ROWl，輸入的4位視頻數(shù)據(jù)碼元被傳送到驅(qū)動 器區(qū)中合適的驅(qū)動器單元D存儲，直到4位數(shù)據(jù)碼元的完整的行建立為止。 一旦 建立，則開始對暫存存儲器和像素矩陣進行傳入和傳出。每個驅(qū)動器D將其存儲 的數(shù)據(jù)碼元的位0送至像素矩陣的R0W1行其關(guān)聯(lián)的像素，在那里它作為其像素 電極驅(qū)動電路的控制信號。此外，每個驅(qū)動器D還將其數(shù)據(jù)碼元的位1送至暫存
存儲器的ADDR1 (區(qū)l)中其關(guān)聯(lián)的存儲單元。此外，每個驅(qū)動器D還將其數(shù)據(jù) 碼元的位2送至暫存存儲器的ADDR2 (區(qū)2)中其關(guān)聯(lián)的存儲單元。再有，每個 驅(qū)動器D還將其R0W1數(shù)據(jù)碼元的位3送至暫存存儲器的ADDR5 (區(qū)3)中其關(guān) 聯(lián)的存儲單元。數(shù)據(jù)被保存在像素矩陣和暫存存儲器中直到下一時隙開始為止，同 時ROW2像素的4位數(shù)據(jù)碼元被送至驅(qū)動器區(qū)并存入。
一旦在驅(qū)動器區(qū)中建立ROW2的數(shù)據(jù)，每個驅(qū)動器D將其數(shù)據(jù)碼元的位0傳 送至像素矩陣的ROW2中其關(guān)聯(lián)的像素。此外，由于ROWl中的像素如今已在對 應于使用PWM顯示LSB所分配的時間量的一個時隙內(nèi)顯示了它們的位0，因此每 個驅(qū)動器D將ADDR1中存儲于其關(guān)聯(lián)存儲單元中的位傳至ROWl，因而能在下 面兩個時隙內(nèi)顯示ROWl的位1。注意，暫存存儲器的ADDR1如今可供重新使用， 因此每個驅(qū)動器D可將ROW2數(shù)據(jù)碼元的位1傳送至ADDR1中其關(guān)聯(lián)的存儲單 元。ADDR1由此充當位l數(shù)據(jù)的環(huán)形緩沖器。此外，每個驅(qū)動器D將其數(shù)據(jù)碼元 的位2傳送至暫存存儲器的ADDR3中其關(guān)聯(lián)的存儲單元。再有，每個驅(qū)動器D 將其數(shù)據(jù)碼元的位2傳送至暫存存儲器的ADDR6中其關(guān)聯(lián)的存儲單元。
同樣， 一旦在驅(qū)動器區(qū)中建立ROW3的數(shù)據(jù)，每個驅(qū)動器D將其數(shù)據(jù)碼元的 位0傳至像素矩陣的ROW3中其關(guān)聯(lián)的像素。此外，由于ROW2中的像素如今已 顯示了它們的位0達一個時隙，因此每個驅(qū)動器D將存儲在ADDR1中其關(guān)聯(lián)的 存儲單元中的位傳至ROW2，從而在后面兩個時隙內(nèi)顯示ROW2的位1。 ADDR1 再次可供重新使用，因此每個驅(qū)動器D可將其ROW3數(shù)據(jù)碼元的位1傳送至 ADDR1中其關(guān)聯(lián)的存儲單元。此外，每個驅(qū)動器D將其數(shù)據(jù)碼元的位2和位3傳 送至暫存存儲器的ADDR4和ADDR7中其關(guān)聯(lián)的存儲單元。
此外， 一旦在驅(qū)動器區(qū)中建立ROW4的數(shù)據(jù)，每個驅(qū)動器D將其數(shù)據(jù)碼元的 位0傳至像素矩陣的ROW4中其關(guān)聯(lián)的像素。此外，由于ROW3中的像素如今已 顯示了它們的位0，因此每個驅(qū)動器D將存儲在ADDR1中其關(guān)聯(lián)的存儲單元中的 位傳送至ROW3，以在下面兩個時隙顯示ROMl的位1。 ADDR1再次可供重新使 用，因此每個驅(qū)動器D可將其數(shù)據(jù)碼元的位1傳送至ADDR1中其關(guān)聯(lián)的存儲單 元。此外，由于ROWl的位l已被顯示了與它們在PWM序列上分配的時間對應 的兩個時隙，因此每個驅(qū)動器D將存儲在ADDR2中其關(guān)聯(lián)存儲單元中的位傳送 至ROWl，以在下面四個時隙顯示ROWl的位2。注意暫存存儲器的ADDR2如今 可供重新使用，因此每個驅(qū)動器D可將其數(shù)據(jù)碼元的位2傳送至ADDR2中其關(guān) 聯(lián)的存儲單元。BLOCK2中的ADDR2—ADDR4因此充當位2數(shù)據(jù)的環(huán)形緩沖器。
此外，每個驅(qū)動器D將其數(shù)據(jù)碼元的位3傳送至暫存存儲器的ADDR8中與其關(guān) 聯(lián)的存儲單元。
顯然，隨著該幀和更多幀的演進，每個時隙對暫存存儲器和像素矩陣的存取 的次數(shù)增加為對像素矩陣作四次寫入，其中穿插對暫存存儲器的四次讀出和四次寫 入。
本領域內(nèi)技術(shù)人員可構(gòu)思出合適的設備以對這種設備和方法產(chǎn)生正確的尋址 和時序控制信號。
顯然，暫存存儲器中的每個區(qū)充當環(huán)形緩沖器。對于上面的簡單例子，相比 全幀暫存存儲器需要的900個1位存儲單元，暫存存儲器可采用180個(即12行 15個)l位存儲單元來實現(xiàn)，同時仍然保持要求的PWM4位灰度，從而顯著降低 存儲要求。
更具體地，這里描述的方法和裝置也能用來對更高象元計數(shù)和更高位深度顯 示場合顯著降低暫存存儲器要求。例如，對于具有8位灰度的320*240像素的微型 顯示器，可將暫存存儲器分割成七個區(qū)，其總共才247行的320 (l位)存儲單元， 即79040位。相比現(xiàn)有技術(shù)中具有614400 (320X240X8)個區(qū)的暫存存儲器，本 發(fā)明顯著降低存儲要求。
在一可選實施例中，DATA線被分割成兩個或更多單獨部分， 一個部分針對 像素的列(或行)，而其它部分針對暫存存儲器。通過分割DATA線，可與暫存 存儲器的訪問分離地執(zhí)行對像素矩陣的訪問，并且與像素矩陣的訪問分離地執(zhí)行對 暫存存儲器的訪問。這將減少訪問電路的容性負載，從而提供更快的訪問時間和/ 或更低的功耗。此外，可進一步將DATA信號分割成兩路以尋址一行或一列像素 的兩個部分，從而不必經(jīng)由整行或整列發(fā)送數(shù)據(jù)，由此縮短訪問時間和/或降低功 耗。
在又一可選實施例中，可使用DATA線將模擬值傳入和傳出暫存存儲器和像 素列(或行)。在模擬系統(tǒng)中，本發(fā)明允許使用比現(xiàn)有技術(shù)更低質(zhì)量的存儲單元(更 小或更高漏電性)和/或更低質(zhì)量的模擬DATA線驅(qū)動器。
盡管這里已公開了某些示例性實施例和方法，然而本領域內(nèi)技術(shù)人員通過前
面的公開可以清楚知道，在不脫離由權(quán)利要求界定的本發(fā)明范圍的前提下，可對這
些實施例和方法作出修改。例如，盡管示例性實施例涉及有機發(fā)光二極管顯示器，
然而本發(fā)明的原理可等同地適用于液晶顯示器或其它顯示器，其中象元包括存儲單 元并可單獨尋址或以逐列或逐行方式尋址。
另外，可通過將分配給最低有效位的時隙分割成若干子時隙來增加位深度。 例如，在上述4位的情形下，將該時隙分割成三個子時隙允許顯示一附加位，從而
實現(xiàn)5位灰度。這三個時隙中的一個用于新的最低有效位，而另外兩個子時隙用于 舊的最低有效位。同樣，將該時隙分割成七個子時隙則允許6位灰度。
權(quán)利要求
1. 一種將劃分成多個時隙的幀中提供的視頻數(shù)據(jù)提供給一像素矩陣的電路，所述電路包括多個暫存單元，至少一些所述暫存單元被配置成在一幀中不同時隙內(nèi)存儲矩陣的不同像素的數(shù)據(jù)。
2. 如權(quán)利要求l所述的電路，其特征在于，所述存儲單元本質(zhì)上是數(shù)字的，并將數(shù)字值提供給像素驅(qū)動器。
3. 如權(quán)利要求1或2所述的電路，其特征在于，所述存儲單元各自存儲一個位。
4. 如權(quán)利要求1或2所述的電路，其特征在于，所述存儲單元各自存儲一個 以上的位。
5. 如權(quán)利要求l所述的電路，其特征在于，使用從脈幅調(diào)制、脈寬調(diào)制和脈 沖編碼調(diào)制中選擇的灰度產(chǎn)生技術(shù)將數(shù)據(jù)提供給像素作顯示。
6. 如前述任何一項權(quán)利要求所述的電路，其特征在于，所述電路被配置成將 某種數(shù)據(jù)直接提供給像素矩陣的行或列，而不將所述某種數(shù)據(jù)存儲在暫存單元中。
7. 如前述任何一項權(quán)利要求所述的電路，其特征在于，所述電路被配置成提 供若干數(shù)據(jù)段，每個數(shù)據(jù)段關(guān)聯(lián)于像素矩陣的一部分行或列，直接關(guān)聯(lián)于那部分。
8. 如前述任何一項權(quán)利要求所述的電路，其特征在于，包括驅(qū)動器電路，用 來將數(shù)據(jù)送至暫存單元和將數(shù)據(jù)從暫存單元傳至像素矩陣。
9. 如權(quán)利要求8所述的電路，當直接從屬于權(quán)利要求1時，其特征在于，所 述存儲單元在本質(zhì)上是模擬的，并能提供模擬值至驅(qū)動器電路。
10. 如前述任何一項權(quán)利要求所述的電路，其特征在于，所述電路被配置成 以逐行基礎處理數(shù)據(jù)。
11. 如前述任何一項權(quán)利要求所述的電路，其特征在于，所述電路被配置成 以逐列基礎處理數(shù)據(jù)。
12. 如前述任何一項權(quán)利要求所述的電路，其特征在于，所述電路是另外包 括像素矩陣的集成電路。
13. —種包含像素矩陣和如權(quán)利要求1-11任何一項所述電路的場致發(fā)光顯示器。
14. 如權(quán)利要求13所述的場致發(fā)光顯示器，其特征在于，每個像素包括一有機發(fā)光二極管。
15.如權(quán)利要求13所述的場致發(fā)光顯示器，其特征在于，包括硅上液晶或數(shù) 字發(fā)光器矩陣。
全文摘要
一種將劃分成多個時隙的幀中提供的視頻數(shù)據(jù)提供給一像素矩陣的電路包括多個一位暫存單元(M)，它們中的至少一些被配置成在一幀中不同時隙內(nèi)存儲矩陣的不同像素的數(shù)據(jù)。電路可用于場致發(fā)光顯示器，其中每個像素(P)包括一個有機發(fā)光二極管。
文檔編號G09G3/20GK101379542SQ200680050479
公開日2009年3月4日 申請日期2006年11月30日 優(yōu)先權(quán)日2005年11月30日
發(fā)明者D·C·伯恩斯, J·E·D·赫維茨, M·I·紐薩姆, R·J·沃德布恩 申請人:微放射顯示器有限公司