專利名稱：具有插接模板的實驗儀的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種插接模板，特別涉及一種具有插接模板的實驗儀。
背景技術(shù)：
實驗儀是集學(xué)習(xí)、應(yīng)用編程、開發(fā)研究于一體的實驗教學(xué)設(shè)備。用戶可以根據(jù)自己的需求選用不同類型的CPU適配板。
實驗儀具有不同功能的模板，這些模板通常根據(jù)用戶需要通過軟線連接，從而造成面板凌亂，不利于教學(xué)。
另外，由于實驗儀具有眾多模板，而每個模板必須分別固定在機(jī)架上，從而造成實驗儀的體積較大。
此外，隨著電子技術(shù)的發(fā)展，電子產(chǎn)品越來越趨于模塊化，以滿足產(chǎn)品的通用性、適用性以及替代性的需要。
而每個模板上設(shè)有實現(xiàn)該模塊功能的電子器件，如CPU、存儲器等，還設(shè)有該模板輸入和輸出的接口(接插件)，這些接口通常包括數(shù)據(jù)線、地址線、控制線、讀寫信號、片選信號、存儲器選通信號、中斷信號、復(fù)位信號、各種電源和地端點，或者以便為模板上的電子器件提供工作環(huán)境和輸入、輸出電信號。
但是目前的標(biāo)準(zhǔn)模板接口不能滿足產(chǎn)品的通用性、適用性以及替代性的需要，因此這些接口通常是為特定器件設(shè)計的，不能兼容。
發(fā)明內(nèi)容
本實用新型的目的是提供一種可以減小體積的具有插接模板的實驗儀。
本實用新型的上述目的是這樣實現(xiàn)的，一種具有插接模板的實驗儀，其特征在于實驗儀的每個模板分別通過插接槽和相對應(yīng)的插接頭連接。
由于模板之間通過插接槽與插接頭連接，從而使諸多模板可以直接互連，而不需要每個模板與實驗儀底板直接連接，從而可以減少模板的占有空間，節(jié)省連接軟線，并且可以使實驗儀板面整潔，有利于功能擴(kuò)展、節(jié)約成本、方便升級及教學(xué)演示。
另外，本實用新型的模板接插件被設(shè)計為總線結(jié)構(gòu)接插件，從而能夠兼容各種微處理器、微控制器及數(shù)字信號處理器產(chǎn)品，使各種微處理器、微控制器及數(shù)字信號處理板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換。
此外，本實用新型的總線結(jié)構(gòu)接插件的數(shù)據(jù)線引腳具有2n的備用數(shù)據(jù)線引腳，以適應(yīng)不同能力的處理器，n為大于等于或大于3的整數(shù)，例如，對于目前8條數(shù)據(jù)線的處理器，本實用新型的備用數(shù)據(jù)線引腳至少為8個。
其中，所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連。
其中，所述的總線結(jié)構(gòu)接插件包括擴(kuò)展地址、數(shù)據(jù)總線和控制總線的第一接插件；擴(kuò)展外設(shè)信號的第二接插件，以及擴(kuò)展第一接插件和第二接插件沒有擴(kuò)展的剩余CPU信號的第三接插件。
其中，所述的控制總線包括讀寫信號線和片選信號線。
其中，剩余CPU信號包括AD輸入、液晶、串口和擴(kuò)展子板間的通信信號。
其中，在模板上的不同位置分別設(shè)置第一接插件、第二接插件和第三接插件。
其中，在模板上的不同位置分別設(shè)置第一接插件和第二接插件。
顯然，本實用新型具有以下技術(shù)效果1)由于模板之間通過插接槽與插接頭連接，從而使諸多模板可以直接互連，而不需要每個模板與實驗儀底板直接連接，從而可以減少模板的占有空間，節(jié)省連接軟線，并且可以使實驗儀板面整潔，有利于功能擴(kuò)展、節(jié)約成本、方便升級及教學(xué)演示。
2)由于模板接插件被設(shè)計為總線結(jié)構(gòu)接插件，因而能夠兼容各種微處理器、微控制器及數(shù)字信號處理產(chǎn)品，使各種微處理器、微控制器及數(shù)字信號處理板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換。
3)由于所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，便于各個模板互連，從而有利于降低電子設(shè)備的占用空間。
以下結(jié)合附圖對本實用新型進(jìn)行詳細(xì)說明。
圖1是本實用新型實驗儀的示意圖；圖2是本實用新型的擴(kuò)展地址、數(shù)據(jù)總線和控制總線的J1接插件的引腳關(guān)系的示意圖；圖3是本實用新型的擴(kuò)展外設(shè)信號的J2接插件的引腳關(guān)系的示意圖；圖4是本實用新型的擴(kuò)展J1、J2沒有擴(kuò)展的CPU信號的接插件的引腳關(guān)系的示意圖；圖5是本實用新型實驗儀的第一活動模板的示意圖；圖6是本實用新型實驗儀的第二活動模板的示意圖；圖7是本實用新型實驗儀的第三活動模板的示意圖。
具體實施方式
參見圖1所示的本實用新型的實驗儀的示意圖。本實用新型的實驗儀1中設(shè)有多個模板，如固定在實驗儀上具有接插件11、12的第一固定模板、具有接插件13、14、15的第二固定模板、具有接插件16和17的第三固定模板，以及插接第一固定模板的第一活動模板2、插接第二固定模板的第二活動模板4以及插接第三固定模板的第三活動模板3。
同時參見圖5，在模板4上分別設(shè)置擴(kuò)展地址、數(shù)據(jù)總線和控制總線的接插件43(J1接插件)、擴(kuò)展外設(shè)信號的接插件44(J2接插件)和擴(kuò)展J1、J2沒有擴(kuò)展的CPU信號的接插件45(J3接插件，也可以稱為擴(kuò)展剩余CPU信號的接插件)。本發(fā)明人認(rèn)識到，將模板的接插件設(shè)計為總線結(jié)構(gòu)接插件能夠兼容各種微處理器、微控制器及數(shù)字信號處理產(chǎn)品，使各種微處理器、微控制器及數(shù)字信號處理板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換。
同時，本實用新型還將總線結(jié)構(gòu)接插件的數(shù)據(jù)線引腳安排成，具有2n的備用數(shù)據(jù)線引腳，以適應(yīng)不同能力的處理器，其中n為大于等于或大于3的整數(shù)，例如，對于目前8條數(shù)據(jù)線的處理器，本實用新型的備用數(shù)據(jù)線引腳至少為8個，當(dāng)然還可以根據(jù)需要，把備用數(shù)據(jù)線引腳設(shè)置為16或32或64個……。
其中，從圖5可以看出，所述的總線結(jié)構(gòu)接插件具有互通互用的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連，從而可以降低模板的占用空間。
另外，模板上還設(shè)有圖中未示出以下部件-定位孔4個；-DSP的JTAG口、CPLD的JTAG口、UART口、擴(kuò)展信號接口、BNC接頭等信號輸入輸出接插件放在板的橫向左側(cè)；DSP JTAG口、CPLD JTAG口及擴(kuò)展信號插件選用雙排彎針，標(biāo)準(zhǔn)IDC封裝；UART接插件選用彎針接口，標(biāo)準(zhǔn)DB9/M封裝。BNC插頭選用彎型接頭，BNC封裝。以上所有接插件伸出PCB板的部分的尺寸為7mm；-撥碼開關(guān)，優(yōu)先選用側(cè)撥的直插開關(guān)，放在板的橫向右側(cè)，靠近板的邊緣；-電源插口、CAN總線接口可以放在板的縱向兩側(cè)，不能伸出PCB板外；電源插口POW-9封裝，CAN總線插口螺釘固定端子式封裝；-在布線和布局需要的情況下，DSP的JTAG口、CPLD的JTAG口也可以放在板的橫向右側(cè)或縱向的下側(cè)。
參見圖6示出了本實用新型的第二活動模板2結(jié)構(gòu)，如圖所示，模板2上設(shè)有接插件21和接插件22，這兩個接插件是J1、J2插接件。該模板的總線結(jié)構(gòu)接插件也具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連，從而可以降低模板的占用空間。
參見圖7所示的本實用新型的第三活動模板3的結(jié)構(gòu)。如圖所示，模板3上設(shè)有接插件37和接插件36，這兩個接插件是J1、J2插接件。該模板的總線結(jié)構(gòu)接插件也具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連，從而可以降低模板的占用空間。
圖2示出了本實用新型的擴(kuò)展地址、數(shù)據(jù)總線和控制總線的接插件43(J1接插件)。表1詳細(xì)說明了的該J1接插件各引腳的含義。
表1
說明1)地址線5X——A0～A19接到26～3對應(yīng)腳；A20接到28腳、A21接到27腳；30腳、29腳懸空2X——A0～A19接到26～3對應(yīng)腳；A20接到28腳、A21接到27腳；30腳、29腳懸空6X——A2～A21接到26～3對應(yīng)腳；BE2接到28腳、BE3接到27腳；BE0接30腳、BE1接29腳ARM——CPU有A0、A1地址線的按5X處理器連接，沒有A0、A1地址線的按6X處理器連接處理器沒有的高位地址線懸空。
擴(kuò)展板——沒用到30腳(BE0)、29腳(BE1)的，29腳、30腳懸空2)數(shù)據(jù)線處理器沒有的高位數(shù)據(jù)線懸空3)CSO擴(kuò)展給子板的片選信號，擴(kuò)展CPU沒有使用的片選地址。
ARM處理器——CSO連接到CPU沒有使用的片選信號4)J1擴(kuò)展的信號如果該CPU沒有此類信號(如MSTRB)，則相應(yīng)的引腳不擴(kuò)展，懸空，不能把其他的CPU信號或擴(kuò)展板信號擴(kuò)展到該引腳上。
圖3示出了本實用新型的擴(kuò)展外設(shè)信號的接插件44，即J2接插件，表2詳細(xì)說明了的該J2接插件各引腳的含義。
表2
說明1)ARM CPU有IIS總線的信號連接到J2以下的對應(yīng)引腳
2)ARM CPU有SIO總線的信號連接到J2以下的對應(yīng)引腳
3)J2擴(kuò)展的信號如果CPU板已經(jīng)使用，則不能擴(kuò)展；不同種類的CPU板，相同功能的信號如(McBSP串口)，擴(kuò)展到已經(jīng)定義的功能的引腳上，如果該CPU沒有此類信號(如DMA)，則相應(yīng)的引腳不擴(kuò)展，懸空，不能把其他的CPU信號或擴(kuò)展板信號擴(kuò)展到該引腳上。
4)75腳是CPU板判斷是否有子板擴(kuò)展的信號，在子板上接地。
5)CPU1、CPU2、CPU3、CPU4是用來指示CPU板種類信號，規(guī)定如下“1”代表通過10K電阻上拉到高電平“0”代表接地
圖4示出了本實用新型的擴(kuò)展J1、J2沒有擴(kuò)展的CPU信號的接插件45(也可以稱為擴(kuò)展剩余CPU信號的接插件)，即J3接插件。J3所擴(kuò)展的信號是J1、J2沒有擴(kuò)展的CPU信號，如AD輸入、液晶、串口等和擴(kuò)展子板間的通訊信號。表3詳細(xì)說明了的該J3接插件各引腳的含義。
表3
說明1、CPU相同種類的擴(kuò)展信號優(yōu)先擴(kuò)展到J1、J2，J3擴(kuò)展剩余的CPU信號。
CPU的擴(kuò)展信號●AD輸入信號輸入給CPU的AD單元●中斷擴(kuò)展到J2后剩余的中斷信號●定時器輸出擴(kuò)展到J2后剩余的定時器輸出信號●片選擴(kuò)展到J1、J2后剩余的片選信號●寫字節(jié)使能寫字節(jié)使能信號●DMADMA控制信號●IO通用IO信號●IICIIC總線信號●UART串口通訊信號●LCD液晶控制和數(shù)據(jù)信號●SYS沒有指定的CPU信號，把以上定義中沒有的CPU信號擴(kuò)展到SYS引腳上，不同種類的CPU自行定義，但相同種類的CPU板保持一致。
2、擴(kuò)展板之間的信號擴(kuò)展板之間的通訊信號USER代表擴(kuò)展板之間的信號接口，除了CPU板以外的擴(kuò)展板可以在“USER”引腳擴(kuò)展信號，和其它擴(kuò)展板相連。
● ADn/USERAD輸入信號●Dan/USERDA輸出信號●IO/USERIO信號●USER沒有定義的擴(kuò)展板信號，自行定義3 J3擴(kuò)展的信號如果CPU板已經(jīng)使用，則不能擴(kuò)展；不同種類的CPU板，相同功能的信號如(UART串口)，擴(kuò)展到已經(jīng)定義的功能的引腳上，如果該CPU沒有此類信號(如VLINE)，則相應(yīng)的引腳不擴(kuò)展，懸空，不能把其他的CPU信號或擴(kuò)展板信號擴(kuò)展到該引腳上。
下面再列舉本實用新型可以使用的兩種總線(接插件)，其中，一種總線是E-PLAY總線，一種總線是E-LAB總線。
E-PLAY總線1、物理特性在模塊的上下兩側(cè)各布置一排雙排針，雙排針為上孔下針的形式，方便模塊上下搭接。雙排針的間距為2.54mm，上排為60P，下排為70P。右側(cè)為40P。(模塊的外形及規(guī)劃器件的位置、屬性要求見附圖)2、信號線的種類SPI(8)、IIC(2)、IIS(5)、UART(2)、T/C(2)、EXINT(5)、ANOLOGIN(8)、ANOLOGOUT(2)、VREF(2)、PWM(8)、GIO(16)、D(16)、A(16)、CS(8)、WR(1)、RD(1)、WAIT(1)、RSTOUT(1)、/R/S/T/O/U/T(1)、擴(kuò)展(12)、LCD(28)、觸摸屏(4)、MCBSP(16)及部分保留備用線共約160線。
設(shè)計要求1.設(shè)計CPU板時，當(dāng)CPU具有串口(或全功能串口)、USB、JTAG、CAN等功能或其中某項功能時，要盡量在模塊的左側(cè)優(yōu)先布置串口DB9(孔，交叉)、NET、JTAG等接口，PORTA的兩側(cè)布置USB和CAN(已經(jīng)過電平轉(zhuǎn)換和隔離驅(qū)動)接口。當(dāng)板上沒有NET功能電路時，將USB接口移至NET接口的位置。
2.CPU板上要至少有簡易串口、USB(從)各一路，CPU不具有功能的，要在CPU板上擴(kuò)展。
3.在設(shè)計CPU板時，如果CPU沒有串口、SPI接口或IIC接口，在通用IO夠用時可用通用IO按以下先后順序模擬一組SPI接口、一組IIC接口和一組簡易串口。
4.在設(shè)計CPU板時，如果CPU沒有外擴(kuò)存儲器總線接口，在通用IO夠用時優(yōu)先用通用IO模擬D0-D7、A0-A3、CS0-CS3、/W/R、/R/D。如果通用IO不夠時，可只模擬D0-D7(D0-D3)、A0-A2、CS0-CS1、/W/R、/R/D。
5.在CPU板上已經(jīng)被占用的信號線不要再引向PORTA、B、C。
6.設(shè)計CPU板時，當(dāng)CPU具有TFT液晶控制器，而沒有觸摸屏功能時，要在CPU板上擴(kuò)展觸摸屏功能并與接口相連。
7.無論CPU板，還是接口板，所有的模擬信號的范圍為0--+2.5V。
8.所有用到的選擇開關(guān)(跳線)優(yōu)先選用跳線，其次為表貼開關(guān)。
9.CPU板不要占用擴(kuò)展信號線(接口EIO0-EIO9，接口板模擬信號輸出0--1)。
10.接口板上沒有用到的信號線要懸空，不要與電源或地相連。
11.數(shù)字地DGND與模擬地AGND在CPU板上電源接口附近通過0歐電阻與電源接口的GND相連。
12.板上用到的接口(PORT A、B、C和JTAG)引腳焊盤為外徑62mil，孔徑35mil；電源接口的引腳焊盤為外徑160mil，孔徑60mil。
E-PLAY總線包括PORT A接口，PORT B接口，PORT C接口，以及JIAG接口和電源接口，下面分別定義這些接口
PORTA接口定義
PORTB接口定義
PORT C接口定義
JTAG接口定義
注JTAG接口的電源(VCC)要參考CPU芯片的技術(shù)手冊和JTAG電纜線的要求。
電源接口定義
E-LAB總線1、物理特性在模塊的上下兩邊各布置一排雙排針，上排針為16P，下排針為24P；雙排針的間距為2.54mm。
2、總線定義Ja Jb包含了16條數(shù)據(jù)總線(D0-D15)，16條地址總線(A0-A15)，12條控制總線(CS0-CS3、LCS0-LCS3、ALE、IOWR、IORD、INT)，4種電源線(VCC、+12V、-12V、GND)。
總線中的雙向數(shù)據(jù)線，在CPU板上要通過245驅(qū)動后再與CPU芯片的數(shù)據(jù)線相連，245要通過RD及由CS0---CS7譯碼生成總地址控制信號所控制。在設(shè)計接口板時要保證其數(shù)據(jù)線在空閑時為高阻狀態(tài)，否則必須加接隔離電路。沒有用到的數(shù)據(jù)線可懸空。
總線中的地址線，CPU板輸出，在CPU板上要通過244驅(qū)動后再與接口引腳相連，接口板上不用時要懸空。
片選信號線，CPU板輸出，接口板輸入，低電平有效，設(shè)計CPU板時，不用的引腳要懸空。而在設(shè)計接口板時，要通過8選1開關(guān)(跳線)來選擇；在分配地址空間時，每個片選信號的最小地址范圍應(yīng)大于256個字節(jié)。
外部中斷請求信號，5V TTL電平，CPU板輸入，接口板輸出，低電平有效，在CPU板上，沒有用到的中斷線要優(yōu)先使用低編號的中斷線填充，如果CPU是3V器件，必須通過244/245隔離。
需要指出的是，以上說明是解釋性的而不是限制性的，其目的是便于本領(lǐng)域普通技術(shù)人員理解本實用新型。因此，可以根據(jù)本實用新型的原理對具體內(nèi)容進(jìn)行適應(yīng)性修改，例如上述的J1、J2、J3接插件以及PORTA、B、C的各引腳的定義可以根據(jù)實際需要改變或重新定義。
權(quán)利要求1.一種具有插接模板的實驗儀，其特征在于實驗儀的每個模板分別通過插接槽和相對應(yīng)的插接頭連接。
2.根據(jù)權(quán)利要求1所述的實驗儀，特征在于，所述插接槽和插接頭是總線結(jié)構(gòu)接插件。
3.根據(jù)權(quán)利要求2所述的實驗儀，其特征在于，總線結(jié)構(gòu)接插件的數(shù)據(jù)線引腳具有備用數(shù)據(jù)線引腳。
4.根據(jù)權(quán)利要求3所述的試驗臺，其特征在于，所述備用數(shù)據(jù)線引腳為2n個，其中n為大于等于或大于3的整數(shù)。
5.根據(jù)權(quán)利要求2所述的實驗儀，其特征在于，所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。
6.根據(jù)權(quán)利要求2所述的實驗儀，其特征在于，所述的總線結(jié)構(gòu)接插件包括擴(kuò)展地址、數(shù)據(jù)總線和控制總線的第一接插件；擴(kuò)展外設(shè)信號的第二接插件，以及擴(kuò)展第一接插件和第二接插件沒有擴(kuò)展的剩余CPU信號的第三接插件。
7.根據(jù)權(quán)利要求6所述的實驗儀，其特征在于，所述的控制總線包括讀寫信號線和片選信號線。
8.根據(jù)權(quán)利要求6所述的實驗儀，其特征在于，剩余CPU信號包括AD輸入、液晶、串口和擴(kuò)展子板間的通信信號。
9.根據(jù)權(quán)利要求6所述的實驗儀，其特征在于，在模板上的不同位置分別設(shè)置第一接插件、第二接插件和第三接插件。
10.根據(jù)權(quán)利要求6所述的實驗儀，其特征在于，在模板上的不同位置分別設(shè)置第一接插件和第二接插件。
專利摘要本實用新型是一種具有擴(kuò)展總線模板的實驗儀，其特征在于實驗儀的每種模板分別通過插接槽和相對應(yīng)的插接頭連接。由于模板之間通過插接槽與插接頭連接，從而使諸多模板可以直接互連，而不需要每個模板直接與實驗儀底板連接，從而可以減少模板的占有空間，節(jié)省連接軟線，并且可以使實驗儀板面整潔，有利于功能擴(kuò)展、節(jié)約成本、方便升級及教學(xué)演示。
文檔編號G09B25/00GK2893824SQ20062011587
公開日2007年4月25日 申請日期2006年5月19日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者畢才術(shù) 申請人:畢才術(shù)