專利名稱：集成電路裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路裝置及電子設(shè)備。
背景技術(shù)：
作為驅(qū)動(dòng)液晶面板等顯示面板的集成電路裝置有顯示驅(qū)動(dòng)器(LCD驅(qū)動(dòng)器)。在該顯示驅(qū)動(dòng)器中，為了低成本化而需要縮小集成電路基片尺寸。
但是，裝入手機(jī)等中的顯示面板的大小幾乎固定。因此，如果采用精細(xì)工藝，簡單地縮短顯示驅(qū)動(dòng)器的集成電路裝置而縮小集成電路基片尺寸，就會導(dǎo)致難以安裝等問題。
專利文獻(xiàn)1特開2001-222249號公報(bào)發(fā)明內(nèi)容本發(fā)明是鑒于上述的技術(shù)問題進(jìn)行的發(fā)明，其目的在于，提供一種纖細(xì)的細(xì)長集成電路裝置以及包括其的電子設(shè)備。
本發(fā)明包括焊盤、以及形成為長方形的區(qū)域，與上述焊盤電連接的靜電保護(hù)元件，以上述焊盤的排列方向與上述靜電保護(hù)元件所構(gòu)成區(qū)域的長邊方向平行并與上述靜電保護(hù)元件的一部分或者全部重疊的方式，在上述靜電保護(hù)元件的上層配置上述焊盤。
而且，在與本發(fā)明有關(guān)的集成電路裝置中，上述焊盤具有長方形的形狀，上述排列方向也可以是上述焊盤的短邊方向。
而且，在本發(fā)明相關(guān)的集成電路裝置中，上述靜電保護(hù)元件也可配置于在上述焊盤的相互對置的第一及第二短邊中的上述第二短邊側(cè)。
根據(jù)上述任何一方面的發(fā)明，不僅可以有效利用焊盤間的區(qū)域，而且擴(kuò)展了焊盤下可以配置其他元件的區(qū)域。由此，縮小了集成電路裝置的布局面積。而且在焊盤的排列方向和焊盤的短邊方向上可以改變靜電保護(hù)元件的區(qū)域，諸如與輸出用晶體管并用的靜電保護(hù)元件的電流驅(qū)動(dòng)能力可以進(jìn)行微調(diào)整，不需無端地增大布局面積。
在與本發(fā)明相關(guān)的集成電路裝置中，包括與上述焊盤電連接的晶體管，以在所述焊盤的短邊方向延伸溝道寬度的方式，形成構(gòu)成上述晶體管和上述靜電保護(hù)元件的多個(gè)源極區(qū)、多個(gè)柵電極和漏電極，上述晶體管由上述第一短邊側(cè)的一個(gè)或者多個(gè)源極區(qū)、柵電極和漏電極構(gòu)成，上述靜電保護(hù)元件也可以是由上述晶體管第二短邊側(cè)的一個(gè)或者多個(gè)源極區(qū)、柵電極和漏電極構(gòu)成的柵控晶體管。
根據(jù)本發(fā)明，不僅靜電保護(hù)元件可以配置在焊盤的下層，而且根據(jù)晶體管的電流驅(qū)動(dòng)能力，能夠容易地調(diào)整晶體管及柵控晶體管的尺寸，并且有助于縮小布局面積。
在與本發(fā)明相關(guān)的集成電路裝置中，如果設(shè)定從上述集成電路裝置的短邊的第一邊朝向?qū)χ玫牡谌叺姆较驗(yàn)榈谝环较颍瑥募呻娐费b置的長邊的第二邊朝向?qū)χ玫牡谒倪叺姆较驗(yàn)榈诙较虻脑?，則集成電路裝置包括第一～第N電路塊(N為大于等于2的整數(shù))，沿著上述第一方向配置；第一接口區(qū)域，在上述第一～第N電路塊的上述第二方向側(cè)，沿著第四邊設(shè)置；以及第二接口區(qū)域，在與上述第一～第N電路塊的上述第二方向相反的第四方向側(cè)，沿著上述第二邊設(shè)置，上述第一～第N電路塊包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊和上述數(shù)據(jù)驅(qū)動(dòng)塊以外的電路塊，如果設(shè)定在上述第一接口區(qū)域、上述第一～第N電路塊、上述第二接口區(qū)域的上述第二方向的寬度分別為W1，WB，W2的話，集成電路裝置在上述第二方向的寬度W為，W1+WB+W2≤W＜W1+2×WB+W2。
在本發(fā)明中，第一～第N電路塊包括數(shù)據(jù)驅(qū)動(dòng)塊和數(shù)據(jù)驅(qū)動(dòng)塊之外的電路塊。而且，對于上述第一接口區(qū)域、上述第一～第N電路塊、上述第二接口區(qū)域的各個(gè)寬度W1、WB、W2，W1+WB+W2≤W＜W1+2×WB+W2成立。根據(jù)滿足這樣的關(guān)系式的集成電路裝置，不僅能確保第二方向中電路塊的寬度(使之不會形成過度扁平的布局)，而且能夠減小第二方向上的寬度，提供細(xì)長的集成電路裝置。由此，即實(shí)現(xiàn)了實(shí)際安裝的簡單化又實(shí)現(xiàn)了裝置的低成本化。另外，由于電路塊不是過度扁平的，使布局設(shè)計(jì)變得容易，并能縮短裝置的開發(fā)時(shí)間。
在與本發(fā)明相關(guān)的集成電路裝置中，在集成電路裝置的上述第二方向上的寬度W，也可為W＜2×WB。
這樣，在能較大地保證第一～第N電路塊的第二方向上的寬度的同時(shí)，使集成電路裝置的第二方向上的寬度得到了減小。而且，如本發(fā)明，通過在焊盤的下層配置靜電保護(hù)元件，使集成電路裝置的第二方向的寬度得到了大幅地縮小。因此，使得能夠容易地滿足W＜2×WB，并能夠提供更加細(xì)長的集成電路裝置。
在與本發(fā)明相關(guān)的集成電路裝置中，上述第一接口區(qū)域在上述數(shù)據(jù)驅(qū)動(dòng)塊的上述第二方向側(cè)，可以不經(jīng)過其他電路塊而配置，上述第二接口區(qū)域在上述數(shù)據(jù)驅(qū)動(dòng)塊的上述第四方向側(cè)，可以不經(jīng)過其他電路塊而配置。
這樣，以數(shù)據(jù)驅(qū)動(dòng)塊的第二方向上的寬度為基準(zhǔn)，能夠設(shè)定第一～第N電路塊在第二方向上的寬度。而且，至少在存在數(shù)據(jù)驅(qū)動(dòng)塊的部分，為了在第二方向中只存在一個(gè)電路塊(數(shù)據(jù)驅(qū)動(dòng)塊)，而不將數(shù)據(jù)驅(qū)動(dòng)塊的布局過度扁平化，實(shí)現(xiàn)了細(xì)長的集成電路裝置。
在與本發(fā)明相關(guān)的集成電路裝置中，上述數(shù)據(jù)驅(qū)動(dòng)塊包含的數(shù)據(jù)驅(qū)動(dòng)器包含沿第二方向排列的Q個(gè)驅(qū)動(dòng)單元，上述Q個(gè)驅(qū)動(dòng)單元分別輸出與1個(gè)像素量的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，如果設(shè)定上述驅(qū)動(dòng)單元在上述第二方向的寬度為WD，則上述第一～第N電路塊在上述第二方向的寬度為WB，也可為Q×WD≤WB＜(Q+1)×WD。
如上所述，如果沿著第二方向配置多個(gè)驅(qū)動(dòng)單元，則從沿著第一方向配置的其他的電路塊得到的圖像數(shù)據(jù)的信號能夠有效地輸入至這些驅(qū)動(dòng)單元。而且，能夠保證數(shù)據(jù)驅(qū)動(dòng)塊在第二方向上的寬度控制到最小值，并能縮小集成電路裝置在第二方向上的寬度。
在與本發(fā)明相關(guān)的集成電路裝置中，當(dāng)設(shè)定顯示面板的水平掃描方向的像素?cái)?shù)為HPN，設(shè)定數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)為DBN，設(shè)定對上述驅(qū)動(dòng)單元每一水平掃描期間內(nèi)輸入的圖像數(shù)據(jù)的輸入次數(shù)為IN，則沿著上述第二方向排列的上述驅(qū)動(dòng)單元的個(gè)數(shù)Q也可為，Q＝HPN/(DBN×IN)。
這樣一來，能夠?qū)⒌谝弧贜電路塊在第二方向上的寬度設(shè)定為與數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)和圖像數(shù)據(jù)的輸入次數(shù)相應(yīng)的最適合的寬度。
在與本發(fā)明相關(guān)的集成電路裝置中，上述第一～第N電路塊包含存儲圖像數(shù)據(jù)的至少一個(gè)存儲塊，上述數(shù)據(jù)驅(qū)動(dòng)塊包含的數(shù)據(jù)驅(qū)動(dòng)器包括沿第二方向排列的Q個(gè)驅(qū)動(dòng)單元，所述Q個(gè)驅(qū)動(dòng)單元分別輸出與1個(gè)像素量的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，如果設(shè)定上述驅(qū)動(dòng)單元的上述第二方向的寬度為WD，上述存儲塊所包括的外圍電路部分在上述第二方向的寬度為WPC，則也可為Q×WD≤WB＜(Q+1)×WD+WPC。
這樣，能夠以存儲塊的寬度為基準(zhǔn)設(shè)定第一～第N電路塊的寬度。而且，至少在存在存儲塊的部分，因?yàn)樵诘诙较蛑兄淮嬖谝粋€(gè)電路塊(存儲塊)，所以可以實(shí)現(xiàn)細(xì)長的集成電路裝置。因此，使數(shù)據(jù)驅(qū)動(dòng)塊在第二方向上的寬度控制到最小值，并能縮小集成電路裝置在第二方向上的寬度。
在與本發(fā)明相關(guān)的集成電路裝置中，如果設(shè)定顯示面板的水平掃描方向的像素?cái)?shù)為HPN，數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)為DBN，每一水平掃描期間內(nèi)對上述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)為IN，則沿著上述第二方向排列的上述驅(qū)動(dòng)單元的個(gè)數(shù)Q也可為，Q＝HPN/(DBN×IN)。
這樣，使存儲塊在第二方向上的寬度控制到最小值，并能縮小集成電路裝置在第二方向上的寬度。
在與本發(fā)明相關(guān)的集成電路裝置中，沿著上述第一方向，上述存儲塊和上述數(shù)據(jù)驅(qū)動(dòng)塊也可以相鄰配置。
這樣，與沿著第二方向配置存儲塊和數(shù)據(jù)驅(qū)動(dòng)塊的方法相比，縮小了集成電路裝置在第二方向上的寬度。而且，如果存儲塊和數(shù)據(jù)驅(qū)動(dòng)塊的構(gòu)成等發(fā)生變化的時(shí)候，能夠?qū)ζ渌娐穳K產(chǎn)生的影響控制到最小值，實(shí)現(xiàn)了設(shè)計(jì)的效率化。
在與本發(fā)明相關(guān)的集成電路裝置中，在一水平掃描期間內(nèi)，從上述存儲塊向鄰接的上述數(shù)據(jù)驅(qū)動(dòng)塊多次讀取上述存儲塊中存儲的圖像數(shù)據(jù)。
這樣，因?yàn)榇鎯K在第二方向上的存儲單元數(shù)減少，所以存儲塊在第二方向上的寬度可以縮小，集成電路裝置在第二方向上的寬度也可以減小。
而且本發(fā)明還涉及一種電子設(shè)備，該電子設(shè)備包括上述本發(fā)明任一方面記載的集成電路裝置、和由上述集成電路裝置驅(qū)動(dòng)的顯示面板。


圖1(A)、(B)、(C)是本實(shí)施方式的比較例的說明圖。
圖2(A)、(B)是關(guān)于集成電路裝置的安裝的說明圖。
圖3是本實(shí)施方式的集成電路裝置的構(gòu)成例。
圖4是多種類型的顯示驅(qū)動(dòng)器和它們內(nèi)置的電路塊的例子。
圖5(A)、(B)是本實(shí)施形式的集成電路裝置的平面布局例。
圖6(A)、(B)是集成電路裝置的剖面圖的例子。
圖7是集成電路裝置的電路構(gòu)成例。
圖8(A)、(B)、(C)是數(shù)據(jù)驅(qū)動(dòng)器、掃描驅(qū)動(dòng)器的構(gòu)成例。
圖9(A)、(B)是電源電路、灰階電壓生成電路的構(gòu)成例。
圖10(A)、(B)、(C)是D/A轉(zhuǎn)換電路、輸出電路的構(gòu)成例。
圖11(A)、(B)是焊盤和靜電保護(hù)元件的配置的說明圖。
圖12(A)、(B)、(C)是靜電保護(hù)調(diào)整的說明圖。
圖13是焊盤下的靜電保護(hù)元件和晶體管的構(gòu)成例。
圖14(A)、(B)是形成于輸出焊盤下的輸出用晶體管的結(jié)構(gòu)例。
圖15是靜電保護(hù)元件的布局平面圖的一例。
圖16是圖15的截面結(jié)構(gòu)的一例。
圖17是形成于焊盤的下層的晶體管的剖面結(jié)構(gòu)的一例圖18(A)、(B)是關(guān)于集成電路裝置寬度的說明圖。
圖19(A)～(E)是關(guān)于數(shù)據(jù)驅(qū)動(dòng)塊寬度的說明圖。
圖20(A)、(B)是關(guān)于存儲塊寬度的說明圖。
圖21(A)、(B)是比較例的說明圖。
圖22(A)、(B)是存儲塊的構(gòu)成例。
圖23關(guān)于W1，W2，WB的關(guān)系的說明圖。
圖24(A)、(B)是存儲塊、數(shù)據(jù)驅(qū)動(dòng)塊的配置說明25是在一水平掃描期間內(nèi)多次讀取圖像數(shù)據(jù)的方法的說明圖。
圖26是數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)單元的配置例。
圖27(A)、(B)、(C)是存儲單元的構(gòu)成例。
圖28是橫向型單元時(shí)的存儲塊、驅(qū)動(dòng)單元的配置例。
圖29是縱向型單元時(shí)的存儲塊、驅(qū)動(dòng)單元的配置例。
圖30(A)、(B)是電子設(shè)備的構(gòu)成例。
具體實(shí)施例方式
下面，對本發(fā)明的優(yōu)選實(shí)施形式詳細(xì)地進(jìn)行說明。在下面說明的實(shí)施形式不是對于記載在權(quán)利要求中的本發(fā)明的內(nèi)容的不當(dāng)限定，本實(shí)施形式中說明的所有構(gòu)成并不都是本發(fā)明的必要解決要件。
1.比較例在圖1(A)中示出了作為本實(shí)施方式的比較例的集成電路裝置500。圖1(A)的集成電路裝置500包括存儲塊MB(顯示數(shù)據(jù)RAM)和數(shù)據(jù)驅(qū)動(dòng)塊DB。并且，沿著D2方向配置存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB。此外，存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB形成沿著D1方向的長度比沿著D2方向的寬度長的超扁平的塊。
來自主機(jī)側(cè)的圖像數(shù)據(jù)被寫入到存儲塊MB中。并且，數(shù)據(jù)驅(qū)動(dòng)塊DB將被寫入到存儲塊MB中的數(shù)字圖像數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)電壓，從而驅(qū)動(dòng)顯示面板的數(shù)據(jù)線。這樣，在圖1(A)中，圖像數(shù)據(jù)的信號流向?yàn)镈2方向。因此，在圖1(A)的比較例中，與該信號流向相匹配，將存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB沿著D2方向配置。通過如上所述的方法，輸入和輸出之間成為短路徑，可以使信號延遲最佳化，可以進(jìn)行效率高的信號傳遞。
但是，在圖1(A)的比較例中存在以下的問題。
首先，在顯示驅(qū)動(dòng)器等集成電路裝置中，為了低成本化而需要縮小集成電路基片尺寸。但是，如果采用精細(xì)工藝，簡單地縮短集成電路裝置500而縮小集成電路基片尺寸，那么，不僅在短邊方向，在長邊方向也要縮小。因此，如圖2(A)所示，導(dǎo)致難以安裝的問題。即，輸出節(jié)距例如優(yōu)選大于等于22μm，但在如圖2(A)所示的簡單縮短中例如成為17μm的節(jié)距，由于節(jié)距狹窄而難以安裝。并且，顯示面板的玻璃的框架變寬，玻璃的成品數(shù)減少，導(dǎo)致成本增加。
其次，在顯示驅(qū)動(dòng)器中，根據(jù)顯示面板的種類(非晶形TFT、低溫多晶硅TFT)或像素?cái)?shù)(QCIF、QVGA、VGA)或產(chǎn)品的規(guī)格等，存儲器和數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成改變。因此，在圖1(A)的比較例中，在某些產(chǎn)品中，即使如圖1(B)所示地焊盤節(jié)距和存儲器的單元節(jié)距以及數(shù)據(jù)驅(qū)動(dòng)器的單元節(jié)距一致，但如果存儲器和數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成改變，這些節(jié)距就如圖1(C)所示地變成不一致。于是，如節(jié)距就如圖1(C)所示地變成不一致，就必須在電路塊之間形成用于吸收節(jié)距的不一致的多余的配線區(qū)域。特別是，塊在D1方向上塊呈扁平的圖1(A)的比較例中，用于吸收節(jié)距的不一致的多余的配線區(qū)域變大。其結(jié)果，集成電路裝置500在D2方向上的寬度W變大，集成電路基片面積增加，導(dǎo)致成本增加。
另一方面，為了避免這種問題，如果以焊盤節(jié)距和單元節(jié)距對齊的方式對存儲器和數(shù)據(jù)驅(qū)動(dòng)器的布局進(jìn)行改變，就會延長開發(fā)期間，結(jié)果導(dǎo)致成本增加。即，在圖1(A)的比較例中，由于對各個(gè)電路塊的電路構(gòu)成和布局進(jìn)行個(gè)別設(shè)計(jì)，之后進(jìn)行匹配節(jié)距等的操作，因而出現(xiàn)產(chǎn)生多余的空區(qū)域、設(shè)計(jì)效率低等問題。
2.集成電路裝置的構(gòu)成圖3示出了可以解決如上所述問題的本實(shí)施形式的集成電路裝置10的構(gòu)成例。在本實(shí)施形式中，將從集成電路裝置10的短邊即第一邊SD1朝向?qū)χ玫牡谌匰D3的方向作為第一方向D1，并將D1的相反方向作為第三方向D3。此外，將從集成電路裝置10的長邊即第二邊SD2朝向?qū)χ玫牡谒倪匰D4的方向作為第二方向D2，并將D2的相反方向作為第四方向D4。并且，在圖3中集成電路裝置10的左邊為第一邊SD1，右邊為第三邊SD3，但也可以是，左邊為第三邊SD3，右邊為第一邊SD1。
如圖3所示，本實(shí)施形式的集成電路裝置10包括沿著D1方向配置的第一～第N電路塊CB1～CBN(N為大于等于2的整數(shù))。即，在圖1(A)的比較例中電路塊排列在D2方向上，但在本實(shí)施形式中電路塊CB1～CBN排列在D1方向上。此外，各個(gè)電路塊沒有形成圖1(A)的比較例那樣的超扁平的塊，而形成比較方形的塊。
此外，集成電路裝置10包括輸出側(cè)I/F區(qū)域12(廣義上為第一接口區(qū)域)，其在第一～第N電路塊CB1～CBN的D2方向側(cè)沿著SD4設(shè)置。并且，還包括輸入側(cè)I/F區(qū)域14(廣義上為第二接口區(qū)域)，其在第一～第N電路塊CB1～CBN的D4方向側(cè)沿著SD2設(shè)置。更具體地說，輸出側(cè)I/F區(qū)域12(第一I/O區(qū)域)在電路塊CB1～CBN的D2方向側(cè)，例如不通過其他電路塊等而配置。并且，輸入側(cè)I/F區(qū)域14(第二I/O區(qū)域)在電路塊CB1～CBN的D4方向側(cè)，例如不通過其他電路塊等而配置。即，在至少存在數(shù)據(jù)驅(qū)動(dòng)塊的部分中，在D2方向上僅存在一個(gè)電路塊(數(shù)據(jù)驅(qū)動(dòng)塊)。并且，在將集成電路裝置10作為IP(Intellectual Property知識產(chǎn)權(quán))核裝入其他集成電路裝置中等情況下，也可以形成為不設(shè)置I/F區(qū)域12、14的至少一個(gè)的構(gòu)成。
輸出側(cè)(顯示面板側(cè))I/F區(qū)域12是成為與顯示面板之間的接口的區(qū)域，包括焊盤、連接在焊盤上的輸出用晶體管、保護(hù)元件等多種元件。具體地說，包括用于向數(shù)據(jù)線輸出數(shù)據(jù)信號或向掃描線輸出掃描信號的晶體管等。并且，在顯示面板為觸摸面板等的情況下，也可以包括輸入用晶體管。
輸入側(cè)(主機(jī)側(cè))I/F區(qū)域14是成為與主機(jī)(MPU、圖像處理控制器、基帶引擎)之間的接口的區(qū)域，可以包括焊盤、連接在焊盤上的輸入用(輸入輸出用)晶體管、輸出用晶體管、保護(hù)元件等多種元件。具體地說，包括用于輸入來自主機(jī)的信號(數(shù)字信號)的輸入用晶體管或用于輸出向主機(jī)的信號的輸出用晶體管等。
并且，也可以設(shè)置沿著作為短邊的邊SD1、SD3的輸出側(cè)或輸入側(cè)I/F區(qū)域。此外，成為外部連接端子的凸起等可以設(shè)置在I/F(接口)區(qū)域12、14中，也可以設(shè)置在除此之外的區(qū)域(第一～第N電路塊CB1～CBN)中。在設(shè)置在I/F區(qū)域12、14之外的區(qū)域中的情況下，通過除金凸起之外的小型凸起技術(shù)(將樹脂作為芯部的凸起技術(shù))實(shí)現(xiàn)。
此外，第一～第N電路塊CB1～CBN可以包括至少兩個(gè)(或三個(gè))不同的電路塊(具有不同的功能的電路塊)。以集成電路裝置10為顯示驅(qū)動(dòng)器的情況為例，電路塊CB1～CBN可以包括數(shù)據(jù)驅(qū)動(dòng)塊、存儲塊、掃描驅(qū)動(dòng)塊、邏輯電路塊、灰階電壓生成電路塊、電源電路塊中的至少兩個(gè)。更具體地說，電路塊CB1～CBN至少可以包括數(shù)據(jù)驅(qū)動(dòng)塊、邏輯電路塊，可以再包括灰階電壓生成電路塊。此外，在內(nèi)置存儲器類型的情況下，可以再包括存儲塊。
例如，圖4示出了多種類型的顯示驅(qū)動(dòng)器和它們內(nèi)置的電路塊的例子。在內(nèi)置存儲器(RAM)的非晶硅TFT(Thin Film Transistor)面板用顯示驅(qū)動(dòng)器中，電路塊CB1～CBN包括存儲塊、數(shù)據(jù)驅(qū)動(dòng)器(源極驅(qū)動(dòng)器)塊、掃描驅(qū)動(dòng)器(柵極驅(qū)動(dòng)器)塊、邏輯電路(門陣列電路)塊、灰階電壓生成電路(γ校正電路)塊、以及電源電路塊。另一方面，內(nèi)置存儲器的低溫多晶硅(LTPS)TFT面板用顯示驅(qū)動(dòng)器中，由于可以將掃描驅(qū)動(dòng)器形成在玻璃基板上，因而可以省略掃描驅(qū)動(dòng)塊。此外，在非內(nèi)置存儲器的非晶硅TFT面板用中，可以省略存儲塊，在非內(nèi)置存儲器的低溫多晶硅TFT面板用中，可以省略存儲塊和掃描驅(qū)動(dòng)塊。此外，在CSTN(Collar Super TwistedNematic)面板、TFD(Thin Film Diode)面板中，可以省略灰階電壓生成電路塊。
圖5(A)、(B)示出了本實(shí)施形式的顯示驅(qū)動(dòng)器的集成電路裝置10的平面布局例。圖5(A)、(B)是內(nèi)置存儲器的非晶硅TFT面板用的例，圖5(A)例如將QCIF、32階用的顯示驅(qū)動(dòng)器作為目標(biāo)，圖5(B)例如將QVGA、64階用的顯示驅(qū)動(dòng)器作為目標(biāo)。
在圖5(A)、(B)中，第一～第N電路塊CB1～CBN包括第一～第四存儲塊MB1～MB4(廣義上為第一～第I存儲塊，I為大于等于2的整數(shù))。此外，還包括第一～第四數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4(廣義上為第一～第I數(shù)據(jù)驅(qū)動(dòng)塊)，它們沿著D1方向分別與各個(gè)第一～第四存儲塊MB1～MB4鄰接配置。具體地說，存儲塊MB1與數(shù)據(jù)驅(qū)動(dòng)塊DB1沿著D1方向鄰接配置，存儲塊MB2與數(shù)據(jù)驅(qū)動(dòng)塊DB2沿著D1方向鄰接配置。并且，數(shù)據(jù)驅(qū)動(dòng)塊DB1為了驅(qū)動(dòng)數(shù)據(jù)線而使用的圖像數(shù)據(jù)(顯示數(shù)據(jù))由鄰接的存儲塊MB1進(jìn)行儲存，數(shù)據(jù)驅(qū)動(dòng)塊DB2為了驅(qū)動(dòng)數(shù)據(jù)線而使用的圖像數(shù)據(jù)由鄰接的存儲塊MB2進(jìn)行儲存。
此外，在圖5(A)中，在存儲塊MB1～MB4中的MB1(廣義上為第J存儲塊，1≤J＜I)的D3方向側(cè)，鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4中的DB1(廣義上為第J數(shù)據(jù)驅(qū)動(dòng)塊)。此外，在存儲塊MB1的D1方向側(cè)，鄰接配置存儲塊MB2(廣義上為第J+1存儲塊)。并且，在存儲塊MB2的D1方向側(cè)，鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB2(廣義上為第J+1數(shù)據(jù)驅(qū)動(dòng)塊)。存儲塊MB3、MB4、數(shù)據(jù)驅(qū)動(dòng)塊DB3、DB4的配置也相同。如上所述，在圖5(A)中，相對MB1、MB2的邊界線以線對稱的方式配置MB1、DB1和MB2、DB2，相對MB3、MB4的邊界線以線對稱的方式配置MB3、DB3和MB4、DB4。在圖5(A)中，DB2和DB3鄰接配置，但也可以使這些不鄰接、在其中間配置其他的電路塊。
另一方面，在圖5(B)中，在存儲塊MB1～MB4中的MB1(第J存儲塊)的D3方向側(cè)，鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4中的DB1(第J數(shù)據(jù)驅(qū)動(dòng)塊)。此外，在MB1的D1方向側(cè)配置DB2(第J+1數(shù)據(jù)驅(qū)動(dòng)塊)。并且，在DB2的D1方向側(cè)配置MB2(第J+1存儲塊)。DB3、MB3、DB4、MB4的配置也相同。并且，在圖5(B)中，MB1和DB2、MB2和DB3、MB3和DB4分別被鄰接配置，但也可以使這些不鄰接、在其中間配置其他的電路塊。
根據(jù)圖5(A)的布局配置，具有在存儲塊MB1和MB2或MB3和MB4之間(第J、第J+1存儲塊之間)可以共用列地址譯碼器的優(yōu)點(diǎn)。另一方面，根據(jù)圖5(B)的布局配置，具有可以使從數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4到輸出側(cè)I/F區(qū)域12的數(shù)據(jù)輸出信號線的配線節(jié)距均勻化，而可以提高配線效率的優(yōu)點(diǎn)。
并且，本實(shí)施形式的集成電路裝置10的布局配置并不限定于圖5(A)、(B)。例如，可以將存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)設(shè)定為2、3或大于等于5，也可以將存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊以不進(jìn)行塊分割的方式構(gòu)成。此外，也可以進(jìn)行存儲塊和數(shù)據(jù)驅(qū)動(dòng)塊不鄰接的變形實(shí)施。此外，也能夠以不設(shè)置存儲塊、掃描驅(qū)動(dòng)塊、電源電路塊或灰階電壓生成電路塊等的方式構(gòu)成。此外，也可以在電路塊CB1～CBN和輸出側(cè)I/F區(qū)域12或輸入側(cè)I/F區(qū)域14之間，設(shè)置在D2方向上的寬度非常狹窄的電路塊(小于等于WB的細(xì)長電路塊)。此外，電路塊CB1～CBN也可以包括不同的電路塊多級排列在D2方向上的電路塊。例如，也可以將掃描驅(qū)動(dòng)器電路和電源電路作為一個(gè)電路塊構(gòu)成。
圖6(A)是本實(shí)施形式的集成電路裝置的沿著D2方向的剖面圖的例，圖6(B)是比較例的剖面圖的例。在圖1(A)的比較例中，如圖6(B)所示，兩個(gè)或兩個(gè)以上的多個(gè)電路塊沿著D2方向配置。此外，在D2方向上，在電路塊之間、或電路塊和I/F區(qū)域之間形成有配線區(qū)域。因此，集成電路裝置500的D2方向(短邊方向)的寬度W變大，不能實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。因此，即使利用精細(xì)工藝縮短集成電路基片，也由于如圖2(A)所示地在D1方向(長邊方向)上的長度LD變短、輸出節(jié)距成為狹窄的節(jié)距，因而導(dǎo)致難以安裝。
與此相對，在本實(shí)施形式中，如圖3、圖5(A)、(B)所示，多個(gè)電路塊CB1～CBN沿著D1方向配置。此外，如圖6(A)所示，在焊盤(凸起)的下面可以配置晶體管(電路元件)(有源面凸起)。此外，通過全局線可以形成電路塊之間或電路塊和I/F區(qū)域之間等中的信號線，該全局線形成在作為電路塊內(nèi)的配線的局部配線的上層(焊盤的下層)。因此，如圖2(B)所示，在維持集成電路裝置10的D1方向上的長度LD的狀態(tài)下，可以縮小D2方向上的寬度W，可以實(shí)現(xiàn)超纖細(xì)的細(xì)長集成電路基片。其結(jié)果，可以使輸出節(jié)距維持為例如大于等于22μm，可以容易安裝。
此外，由于在本實(shí)施形式中多個(gè)電路塊CB1～CBN沿著D1方向配置，因而可以容易地應(yīng)對產(chǎn)品的規(guī)格改變。即，由于可以使用共同的平臺設(shè)計(jì)多種規(guī)格的產(chǎn)品，因而可以提高設(shè)計(jì)效率。例如，在圖5(A)、(B)中，即使在顯示面板的像素?cái)?shù)或灰階數(shù)增減的情況下，也僅通過使存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)、或在一個(gè)水平掃描期間的圖像數(shù)據(jù)的讀出次數(shù)等增減，就可以應(yīng)對。此外，圖5(A)、(B)是內(nèi)置存儲器的非晶硅TFT面板用的例子，但在開發(fā)內(nèi)置存儲器的低溫多晶硅TFT面板用的產(chǎn)品的情況下，僅從電路塊CB1～CBN中取下掃描驅(qū)動(dòng)塊就可以。此外，在開發(fā)非內(nèi)置存儲器的產(chǎn)品的情況下，只要取下存儲塊就可以。并且，即使如上所述地根據(jù)規(guī)格取下電路塊，在本實(shí)施形式中，由于其對其他電路塊給予的影響被抑制為最小限度，因而可以提高設(shè)計(jì)效率。
此外，在本實(shí)施形式中，可以將各個(gè)電路塊CB1～CBN的D2方向的寬度(高度)與例如數(shù)據(jù)驅(qū)動(dòng)塊或存儲塊的寬度(高度)統(tǒng)一。并且，在各個(gè)電路塊的晶體管數(shù)增減的情況下，由于可以通過使各個(gè)電路塊的D1方向的長度增減來進(jìn)行調(diào)整，因而可以使設(shè)計(jì)更有效化。例如，即使在圖5(A)、(B)中的灰階電壓生成電路塊或電源電路塊的構(gòu)成改變、增減晶體管數(shù)的情況下，也可以通過使灰階電壓生成電路塊或電源電路塊的D1方向的長度增減來進(jìn)行應(yīng)對。
并且，作為第二比較例，也可以考慮這種方法，即，例如在D1方向上細(xì)長地配置數(shù)據(jù)驅(qū)動(dòng)塊，在數(shù)據(jù)驅(qū)動(dòng)塊的D4方向側(cè)，沿著D1方向配置存儲塊等其他多個(gè)電路塊。但是，在該第二比較例中，在存儲塊等其他多個(gè)電路塊和輸出側(cè)I/F區(qū)域之間，由于插入寬度大的數(shù)據(jù)驅(qū)動(dòng)塊，因而集成電路裝置的D2方向的寬度W變大，難以實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。此外，在數(shù)據(jù)驅(qū)動(dòng)塊和存儲塊之間形成多余的配線區(qū)域，寬度W變得更大。此外，在數(shù)據(jù)驅(qū)動(dòng)塊或存儲塊的構(gòu)成改變的情況下，產(chǎn)生在圖1(B)、(C)中說明的節(jié)距不一致的問題，不能提高設(shè)計(jì)效率。
此外，作為本實(shí)施形式的第三比較例，也可以考慮這樣一種方法，即，只將相同功能的電路塊(例如數(shù)據(jù)驅(qū)動(dòng)塊)進(jìn)行塊分割，在D1方向上并排配置。但是，在該第三比較例中，由于只能使集成電路裝置具有相同功能(例如數(shù)據(jù)驅(qū)動(dòng)器的功能)，因而不能實(shí)現(xiàn)多樣的產(chǎn)品開發(fā)。與此相對，在本實(shí)施形式中，電路塊CB1～CBN包括具有至少兩種不同的功能的電路塊。因此，如圖4、圖5(A)、(B)所示，具有可以提供對應(yīng)于多種類型顯示面板的多種機(jī)種的集成電路裝置的優(yōu)點(diǎn)。
3.電路構(gòu)成圖7示出了集成電路裝置10的電路構(gòu)成例。集成電路裝置10的電路構(gòu)成并不限定于圖7，可以進(jìn)行多種變形實(shí)施。存儲器20(顯示數(shù)據(jù)RAM)儲存圖像數(shù)據(jù)。存儲單元陣列22包括多個(gè)存儲單元，至少儲存相當(dāng)于1幀(1畫面)的圖像數(shù)據(jù)(顯示數(shù)據(jù))。此時(shí)，1像素例如由R、G、B的三個(gè)子像素單元(3點(diǎn))構(gòu)成，對于各個(gè)子像素單元儲存例如6位(k位)的圖像數(shù)據(jù)。行地址譯碼器24(MPU/LCD行地址譯碼器)進(jìn)行對于行地址的譯碼處理，并進(jìn)行存儲單元陣列22的字線的選擇處理。列地址譯碼器26(MPU列地址譯碼器)進(jìn)行對于列地址的譯碼處理，并進(jìn)行存儲單元陣列22的位線的選擇處理。寫/讀電路28(MPU寫/讀電路)進(jìn)行向存儲單元陣列22的圖像數(shù)據(jù)的寫處理、或來自存儲單元陣列22的圖像數(shù)據(jù)的讀處理。并且，存儲單元陣列22的存取區(qū)域以例如由將起始地址和終端地址作為對頂點(diǎn)的矩形來定義。即，由起始地址的列地址和行地址、以及終端地址的列地址和行地址來定義存取區(qū)域，進(jìn)行存儲器存取。
邏輯電路40(例如自動(dòng)配置配線電路)生成用于控制顯示時(shí)刻的控制信號或用于控制數(shù)據(jù)處理時(shí)刻的控制信號等。該邏輯電路40例如可以由門陣列(G/A)等自動(dòng)配置配線形成?？刂齐娐?2生成各種控制信號、或進(jìn)行整個(gè)裝置的控制。具體地說，向灰階電壓生成電路110輸出灰階特性(γ特性)的調(diào)整數(shù)據(jù)(γ校正數(shù)據(jù))，或控制電源電路90的電壓生成。此外，控制對于使用行地址譯碼器24、列地址譯碼器26、寫/讀電路28的存儲器的寫/讀處理。顯示時(shí)刻控制電路44生成用于控制顯示時(shí)刻的各種控制信號，并控制從存儲器向顯示面板側(cè)的圖像數(shù)據(jù)的讀出。主機(jī)(MPU)接口電路46，實(shí)現(xiàn)對來自主機(jī)的每個(gè)存取生成內(nèi)部脈沖而向存儲器存取的主機(jī)接口。RGB接口電路48，實(shí)現(xiàn)根據(jù)點(diǎn)時(shí)鐘將動(dòng)畫的RGB數(shù)據(jù)寫入至存儲器中的RGB接口。并且，也可以是只設(shè)置主機(jī)接口電路46、RGB接口電路48中的任一個(gè)的構(gòu)成。
在圖7中，從主機(jī)接口電路46、RGB接口電路48以1像素單位向存儲器20進(jìn)行存取。另一方面，根據(jù)與主機(jī)接口電路46、RGB接口電路48獨(dú)立的內(nèi)部顯示時(shí)刻，在每個(gè)行周期，向數(shù)據(jù)驅(qū)動(dòng)器50提供由行地址指定并以行單位讀出的圖像數(shù)據(jù)。
數(shù)據(jù)驅(qū)動(dòng)器50是用于驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的電路，在圖8(A)中示出其構(gòu)成例。數(shù)據(jù)鎖存電路52鎖存來自存儲器20的數(shù)字圖像數(shù)據(jù)。D/A轉(zhuǎn)換電路54(電壓選擇電路)進(jìn)行被鎖存在數(shù)據(jù)鎖存電路52中的數(shù)字圖像數(shù)據(jù)的D/A轉(zhuǎn)換，生成模擬數(shù)據(jù)電壓。具體地說，從灰階電壓生成電路110接受多個(gè)(例如64階)的灰階電壓(基準(zhǔn)電壓)，從這些多灰階電壓中選擇對應(yīng)于數(shù)字圖像數(shù)據(jù)的電壓，作為數(shù)據(jù)電壓輸出。輸出電路56(驅(qū)動(dòng)電路、緩沖電路)對來自D/A轉(zhuǎn)換電路54的數(shù)據(jù)電壓進(jìn)行緩沖并輸出至顯示面板的數(shù)據(jù)線，驅(qū)動(dòng)數(shù)據(jù)線。并且，也可以構(gòu)成為將輸出電路56的一部分(例如運(yùn)算放大器的輸出部分)不包括在數(shù)據(jù)驅(qū)動(dòng)器50中，而配置在其他區(qū)域。
掃描驅(qū)動(dòng)器70是用于驅(qū)動(dòng)顯示面板的掃描線的電路，圖8(B)示出了其構(gòu)成例。移位寄存器72包括按順序連接的多個(gè)觸發(fā)器，與移位時(shí)鐘信號SCK同步地依次移位使能輸入輸出信號EIO。電平移位器76將來自移位寄存器72的信號的電壓電平轉(zhuǎn)換為用于掃描線選擇的高電壓電平。輸出電路78對由電平移位器76轉(zhuǎn)換并輸出的掃描電壓進(jìn)行緩沖，并輸出至顯示面板的掃描線，選擇驅(qū)動(dòng)掃描線。并且，掃描驅(qū)動(dòng)器70也可以是圖8(C)所示的構(gòu)成。在圖8(C)中，掃描地址生成電路73生成掃描地址而輸出，地址譯碼器進(jìn)行掃描地址的譯碼處理。并且，通過電平移位器76、輸出電路78將掃描電壓輸出至由該譯碼處理特定的掃描線。
電源電路90是生成各種電源電壓的電路，圖9(A)示出了其構(gòu)成例。升壓電路92是用升壓用電容器或升壓用晶體管以電荷泵方式對輸入電源電壓或內(nèi)部電源電壓進(jìn)行升壓而生成升壓電壓的電路，可以包括1次～4次升壓電路等。根據(jù)該升壓電路92，可以生成掃描驅(qū)動(dòng)器70或灰階電壓生成電路110使用的高電壓。調(diào)整電路(穩(wěn)壓電路)94進(jìn)行由升壓電路92生成的升壓電壓的電平調(diào)整。VCOM生成電路96生成提供給顯示面板的對置電極的VCOM電壓而輸出?？刂齐娐?8是進(jìn)行電源電路90的控制的電路，包括各種控制寄存器等。
灰階電壓生成電路(γ校正電路)110生成灰階電壓的電路，圖9(B)示出了其構(gòu)成例。選擇用電壓生成電路112(分壓電路)根據(jù)在電源電路90中生成的高電壓的電源電壓VDDH、VSSH，輸出選擇用電壓VS0～VS255(廣義上為R個(gè)選擇用電壓)。具體地說，選擇用電壓生成電路112包括具有串聯(lián)連接的多個(gè)電阻元件的梯形電阻電路。并且，將用該梯形電阻電路對VDDH、VSSH進(jìn)行分壓的電壓作為選擇用電壓VS0～VS255輸出?；译A電壓選擇電路114根據(jù)由邏輯電路40設(shè)定在調(diào)整寄存器116中的灰階特性的調(diào)整數(shù)據(jù)，例如在64階的情況下從選擇用電壓VS0～VS255中選擇64個(gè)(廣義上為S個(gè)，R＞S)電壓，作為灰階電壓V0～V63輸出。這樣，可以生成根據(jù)顯示面板的最佳灰階特性(γ校正特性)的灰階電壓。并且，在極性反轉(zhuǎn)驅(qū)動(dòng)的情況下，也可以在選擇用電壓生成電路112中設(shè)置正極性用的梯形電阻電路和負(fù)極性用的梯形電阻電路。此外，也可以使梯形電阻電路的各個(gè)電阻元件的電阻值根據(jù)設(shè)定在調(diào)整寄存器116中的調(diào)整數(shù)據(jù)改變。此外，也可以構(gòu)成為在選擇用電壓生成電路112或灰階電壓選擇電路114中設(shè)置阻抗變換電路(電壓跟隨器連接的運(yùn)算放大器)。
圖10(A)示出了圖8(A)的D/A轉(zhuǎn)換電路54所包括的各個(gè)DAC(Digital Analog Converter)的構(gòu)成例。圖10(A)的各個(gè)DAC例如可以設(shè)置在每個(gè)子像素(或每個(gè)像素)中，由ROM譯碼器等構(gòu)成。根據(jù)來自存儲器20的6位的數(shù)字圖像數(shù)據(jù)D0～D5和其反轉(zhuǎn)數(shù)據(jù)XD0～XD5，選擇來自灰階電壓生成電路110的灰階電壓V0～V63的任一個(gè)，由此將圖像數(shù)據(jù)D0～D5轉(zhuǎn)換為模擬電壓。然后，將獲得的模擬電壓的信號DAQ(DAQR、DAQG、DAQB)輸出至輸出電路56。
并且，在低溫多晶硅TFT用的顯示驅(qū)動(dòng)器等中，在對R用、G用、B用數(shù)據(jù)信號進(jìn)行多路化而提供給顯示驅(qū)動(dòng)器的情況(圖10(C)的情況)下，可以用一個(gè)共用的DAC對R用、G用、B用圖像數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換。此時(shí)，圖10(A)的各個(gè)DAC被設(shè)置在每個(gè)像素中。
圖10(B)示出了圖8(A)的輸出電路56所包括的各個(gè)輸出部SQ的構(gòu)成例。圖10(B)的各個(gè)輸出部SQ可以設(shè)置在每個(gè)像素中。各個(gè)輸出部SQ包括R(紅)用、G(綠)用、B(藍(lán))用阻抗變換電路OPR、OPG、OPB(電壓跟隨器連接的運(yùn)算放大器)，進(jìn)行來自DAC的信號DAQR、DAQG、DAQB的阻抗變換，將數(shù)據(jù)信號DATAR、DATAG、DATAB輸出至R用、G用、B用數(shù)據(jù)信號輸出線。并且，例如在低溫多晶硅TFT面板的情況下，也可以設(shè)置圖10(C)所示的開關(guān)元件(開關(guān)用晶體管)SWR、SWG、SWB，由阻抗變換電路的OP對R用、G用、B用數(shù)據(jù)信號被多路化的數(shù)據(jù)信號DATA進(jìn)行輸出。此外，也可以在多個(gè)像素范圍內(nèi)進(jìn)行數(shù)據(jù)信號的多路化。此外，也可以在輸出部SQ中不設(shè)置圖10(B)、(C)所示的阻抗變換電路，而只設(shè)置開關(guān)元件等。
4.集成電路裝置的寬度4.1焊盤與靜電保護(hù)元件的配置關(guān)系在本實(shí)施例中，通過將與設(shè)置于集成電路裝置10的接口區(qū)的焊盤連接的靜電保護(hù)元件放置于該焊盤的下層，使得集成電路裝置10的D2方向?qū)挾冗M(jìn)一步減小。若將靜電保護(hù)元件之外的其他晶體管及電阻元件配置于該焊盤的下層，通過調(diào)整配置方式，可使集成電路裝置10的D2方向的寬度W進(jìn)一步減小。
圖11(A)中示出比較例中的焊盤與靜電保護(hù)元件的配置關(guān)系的例子。例如沿著集成電路裝置10的第二個(gè)邊SD2，相隔設(shè)計(jì)要求所規(guī)定的焊盤間隔d0將焊盤PDx-1，PDx，PDx+1沿D1方向排列。雖然圖11(A)中焊盤為長方形，但焊盤為正方形亦可。然后如圖11(A)所示，將焊盤的配置方向與靜電保護(hù)元件的形成區(qū)域的短邊方向平行配置。并且，當(dāng)焊盤為長方形的形狀時(shí)，焊盤的配置方向可為焊盤的短邊方向。
在上述的靜電保護(hù)元件被加以靜電時(shí)的耐壓，會依存于例如柵控晶體管的構(gòu)造。
圖12(A)示出了一個(gè)柵控晶體管的平面布局例子。在圖27(A)中，有兩個(gè)源極區(qū)SA1、SA2，一個(gè)漏極區(qū)域DA1。柵電極GA1隔著柵極絕緣膜配置在源極區(qū)SA1、漏極區(qū)域DA1之間的溝道區(qū)域的上層，柵電極GA2隔著柵極絕緣膜配置在源極區(qū)SA2、漏區(qū)域DA1之間的溝道區(qū)域的上層。低電位側(cè)電源電壓VEE通過多個(gè)接點(diǎn)提供給源極區(qū)SA1、SA2。漏極區(qū)域DA1通過多個(gè)接點(diǎn)與焊盤PD在電連接。
焊盤通過靜電加以高電壓時(shí)，有必要在漏極區(qū)域DA1至源極區(qū)SA1、SA2之間形成均一的電流通路。為此，漏區(qū)域DA1的各個(gè)接點(diǎn)與柵電極GA1、GA2之間的距離d變成了重要因素。這些距離d若不充分，則耐壓會低，元件易于損壞。并且這些距離d若不均等，電流就會集中的流向一點(diǎn)，元件也會易于損壞。所以，有必要為了防靜電，將漏區(qū)域DA1的各個(gè)接點(diǎn)與柵電極GA1、GA2之間的距離保持充分，并均等的配置各個(gè)接點(diǎn)。所以，通過注意考慮接點(diǎn)的配置，可讓輸出緩沖的晶體管同時(shí)兼有靜電保護(hù)元件等功能。
在此，在調(diào)整同時(shí)兼有靜電保護(hù)元件功能的輸出緩沖晶體管的電流驅(qū)動(dòng)能力時(shí)，如圖12(B)、(C)所示，有必要將尺寸沿D2方向增大，或增減柵電極。但若將尺寸向D2方向增大，焊盤的長邊方向的長度受到限制，失去了在焊盤下層配置除靜電保護(hù)元件之外的晶體管的好處。為此，雖然可以考慮增減柵電極等措施，但電流驅(qū)動(dòng)能力的調(diào)整必須以源極區(qū)、柵電極及漏極區(qū)作為一個(gè)組為單位進(jìn)行調(diào)節(jié)。由此，無法實(shí)現(xiàn)晶體管電流驅(qū)動(dòng)能力的微調(diào)，無用地增大布局面積。
對此，在本實(shí)施形態(tài)中，如圖11(B)所示，長方形的焊盤的短邊方向與靜電保護(hù)元件所形成區(qū)域的長邊方向平行，并以與靜電保護(hù)元件部分或全部相重疊的方式配置于該靜電保護(hù)元件的上層。并且，靜電保護(hù)元件配置于與焊盤的對置的第一及第二短邊PSD1、PSD2中的第二短邊PSD2側(cè)。當(dāng)?shù)诙踢匬SD2與最近的靜電保護(hù)元件區(qū)域的距離作為d1，第一短邊PSD1與最近的靜電保護(hù)元件區(qū)域的距離作為d2時(shí)，第二短邊PSD2與最近的靜電保護(hù)元件區(qū)域的距離d1與第二短邊PSD2側(cè)為，d1＜d2。由此，除了有效利用焊盤之間的區(qū)域之外，可使焊盤下可用于配置其他單元的區(qū)域變大。另外，即使設(shè)計(jì)要求中間隔d0被規(guī)定為固定狀態(tài)，但焊盤下層的集成電路裝置10的D2方向的寬度ΔWP也會有裕度。在寬度ΔWP的區(qū)域上，可以配置晶體管及電阻元件等。并在調(diào)節(jié)靜電耐壓時(shí)，通過在焊盤間隔d0的限制之內(nèi)調(diào)節(jié)靜電保護(hù)元件長邊方向的尺寸，可以微調(diào)電流驅(qū)動(dòng)能力。其結(jié)果，可以幫助高效率地縮減布局面積。
圖13模式地示出圖11(B)的靜電保護(hù)元件裝置的布局的一個(gè)例子。在圖13中，在焊盤的短邊方向以延伸晶體管的溝道寬度的形式形成晶體管的多個(gè)源極區(qū)、柵電極及漏電極。之后，根據(jù)焊盤PDx的第一短邊PSD1x側(cè)的一個(gè)或多個(gè)源極區(qū)，柵電極及漏電極，構(gòu)成焊盤PDx的假想中被配置的晶體管(例如后面描述的晶體管nDTrt)。然后，作為柵控晶體管的靜電保護(hù)元件，由焊盤PDx的第二短邊PSD2x側(cè)的一個(gè)或多個(gè)源極區(qū)、柵電極及漏電極構(gòu)成。
通過這樣配線，不但可以易于根據(jù)晶體管的電流驅(qū)動(dòng)能力來調(diào)節(jié)晶體管及柵控晶體管的尺寸，還可以幫助縮小配置面積。
4.1.1配置于焊盤下的靜電保護(hù)元件的例子圖14(A)、(B)示出形成在掃描信號的輸出焊盤下的輸出用的晶體管構(gòu)成例子。圖8(B)的移位寄存器72包括與掃描線S1～Sn的各個(gè)掃描線對應(yīng)的各個(gè)觸發(fā)器縱向連接的觸發(fā)器FF1～FFn，圖14(A)示出了圖8(B)中所示的掃描驅(qū)動(dòng)器70之中相當(dāng)于向掃描線St(1≤t≤n，t為整數(shù))的一個(gè)輸出的構(gòu)成例子。同樣，圖14(B)示出了圖8(C)中的掃描驅(qū)動(dòng)器70之中相當(dāng)于向掃描線St的一個(gè)輸出的構(gòu)成例子。
如圖14(A)所示，觸發(fā)器FFt的輸出信號的電壓電平由電平位移器76t轉(zhuǎn)換。向電平位移器76t提供高電位側(cè)電壓VDDHG及低電位側(cè)電壓VEE，將觸發(fā)器FFt的輸出信號的電壓電平轉(zhuǎn)換成高電位側(cè)電壓VDDHG或低電位側(cè)電壓VEE的電壓電平。電平位移器76t的輸出，作為構(gòu)成輸出電路78t的輸出用晶體管的柵極信號。輸出用晶體管，例如包括漏極互相連接的P型金屬酸化膜半導(dǎo)體(Metal OxideSemiconductorMOS)晶體管pDTrt及N型MOS晶體管nDTrt，高電位側(cè)電源及低電位側(cè)電源之間被所謂推挽連接。然后，優(yōu)選晶體管pDTrt、nDTrt的至少一方，與靜電保護(hù)元件ESDt共同形成于掃描信號輸出焊盤的下層。向晶體管pDTrt的源極上提供高電位側(cè)電壓VDDHG，向晶體管nDTrt的源極上提供低電位側(cè)電壓VEE。高電位側(cè)電壓VDDHG及低電位側(cè)電壓VEE，由電源電路塊PB的圖9(A)中的升壓電路92生成。
圖14(A)中，靜電保護(hù)元件ESDt被連接著。此靜電保護(hù)元件ESDt由N型MOS晶體管GCDTrt所構(gòu)成。晶體管GCDTrt的柵極與其源極相連。在晶體管nDTrt的漏極與源極之間，晶體管GCDTrt與該晶體管nDTrt并行設(shè)置。晶體管GCDTrt的漏極上被施加高電壓時(shí)，為了防止晶體管nDTrt的破壞，將電流向低電位側(cè)導(dǎo)出。并且，在輸出焊盤PDt與晶體管GCDTrt的漏極節(jié)點(diǎn)DNDt之間串聯(lián)地插入防止鎖定的電阻元件RLt，也可在漏極節(jié)點(diǎn)DNDt與晶體管nDTrt之間串聯(lián)地插入靜電保護(hù)用保護(hù)電阻元件RPt。
另一方面，圖14(B)中，地址解碼器74的解碼結(jié)果的輸出信號的電壓電平由電平位移器76t轉(zhuǎn)換。而且，以與圖14(B)中所示的掃描驅(qū)動(dòng)器70的每一個(gè)輸出上設(shè)置的輸出電路78t的靜電保護(hù)元件ESDt、晶體管pDTrt、nDTrt之中至少一方的部分或全部重疊的方式，在靜電保護(hù)元件ESDt、晶體管pDTrt、nDTrt的至少一方的上層上配置輸出焊盤PDt。
并且圖14(A)、(B)中，以與防止鎖定用的電阻元件RLt及保護(hù)電阻RPt之中至少一方的部分或全部重疊的方式，在該防止鎖定用的電阻元件RLt及保護(hù)電阻RPt之中至少一方的上層上配置焊盤PDt。另外，可讓晶體管nDTrt兼有靜電保護(hù)元件的機(jī)能。此時(shí)，可采用省略靜電保護(hù)元件ESDt的構(gòu)成。
在此，可以只將圖8(B)、(C)中所示掃描驅(qū)動(dòng)器70中的輸出電路78t配置于輸出側(cè)I/F區(qū)域12上，剩下的電路可作為電路塊CB1～CBN的一個(gè)掃描驅(qū)動(dòng)塊來配置?？梢匀鐖D5(A)中所示，將掃描驅(qū)動(dòng)塊SB作為電路塊CB1～CBN的兩端的一個(gè)電路塊來配置，如圖5(B)中所示，將掃描驅(qū)動(dòng)塊SB1、SB2作為電路塊CB1～CBN的兩端的電路塊來配置。
在掃描驅(qū)動(dòng)器70中，作為輸出電路78t的電源電壓，需要比除了電平位移器76t之外的其他電路的電壓高。即，構(gòu)成輸出電路78t的晶體管需要具有承受所有高電壓的耐受性，元件的尺寸及膜厚需要比其他的電路大，配線層的厚度也需加大。如果考慮將晶體管pDTrt、nDTrt的漏極節(jié)點(diǎn)DNDt的電壓供給輸出焊盤PDt的信號線，與將被供給高電壓的信號線從掃描驅(qū)動(dòng)塊配線的情況比較，可將該信號線的配線收于輸出側(cè)I/F區(qū)域12內(nèi)，可以大幅縮減信號線的配線區(qū)域。所以，通過將有耐高電壓性的元件及配線收于同一區(qū)域，可以高效率地設(shè)計(jì)元件及元件配線。并且，由于掃描驅(qū)動(dòng)器70的輸出為表示面板的掃描線數(shù)，所以收于一個(gè)區(qū)域的效果比較大。然后，如本實(shí)施例所示，通過將尺寸及膜厚大的晶體管配置在焊盤的下層，可以幫助進(jìn)一步縮小電路的規(guī)模，集成電路裝置10的D2方向的寬度可以進(jìn)一步變小。
圖15示出了作為靜電保護(hù)元件ESDt而形成的晶體管GCDTrt的布局俯視圖的例子。圖16模式地示出了圖15的A-A線的截面構(gòu)造一個(gè)例子。
在圖15中，在P型半導(dǎo)體基板PSUB上形成的N型阱區(qū)域NWL內(nèi)形成P型阱區(qū)域PWE。在P型阱區(qū)域PWE內(nèi)，在P型雜質(zhì)擴(kuò)散區(qū)域PF環(huán)繞形成的兩個(gè)區(qū)域內(nèi)，設(shè)有三個(gè)分別電氣分離的N型雜質(zhì)擴(kuò)散區(qū)域NF。這些N型雜質(zhì)擴(kuò)散區(qū)域NF之間，設(shè)有柵電極GM，三個(gè)N型雜質(zhì)擴(kuò)散區(qū)域NF包括兩個(gè)源極區(qū)及一個(gè)漏極區(qū)域。向P型雜質(zhì)擴(kuò)散區(qū)域PF、N型雜質(zhì)擴(kuò)散區(qū)域NF及柵電極GM，通過接點(diǎn)CNT提供低電位側(cè)電源電壓VEE。
而且，如圖16所示，柵電極GM下部的溝道區(qū)域上，LOCOS酸化膜、LOCOS酸化膜的下層上設(shè)有偏置層OFT。像這樣的晶體管GCDTrt中的作為漏極區(qū)域所設(shè)的N型雜質(zhì)擴(kuò)散區(qū)域NF，通過一個(gè)或多個(gè)通孔及配線層MTL，與焊盤PDt電連接。
在圖16中，焊盤PDt的正下方設(shè)有晶體管GCDTrt的漏區(qū)域，加在焊盤PDt上的電壓，通過具有大致相同阻抗的多個(gè)線路，以最短距離施加在該漏極區(qū)域上。由此，可以強(qiáng)化靜電保護(hù)耐受性。
并且在圖16中，雖然只對焊盤下層上形成晶體管GCDTrt時(shí)的構(gòu)造進(jìn)行了說明，焊盤下層上可同樣形成晶體管nDTrt、pDTrt。
在圖17中，示出了形成于焊盤PDt的下層上的晶體管nDTrt的截面構(gòu)造的例子。在圖17中，相對于圖16中的構(gòu)造，不同之處在于，電平位移器的輸出供給柵電極。另外，晶體管pDTrt也可同樣地形成于焊盤PDt的下層。
4.2細(xì)長的集成電路裝置在本實(shí)施形式中，如圖18(A)所示，第一～第N電路塊CB1～CBN包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB。此外，第一～第N電路塊CB1～CBN包括除了數(shù)據(jù)驅(qū)動(dòng)塊DB之外的電路塊(實(shí)現(xiàn)與DB不同的功能的電路塊)。在此，除了數(shù)據(jù)驅(qū)動(dòng)塊DB之外的電路塊例如是邏輯電路塊(圖7的40)。或者，是灰階電壓生成電路塊(圖7的110)或電源電路(圖7的90)?；蛘咴趦?nèi)置存儲器的情況下，是存儲塊(圖7的20)，在非晶硅TFT用的情況下，是掃描驅(qū)動(dòng)塊(圖7的70)。
此外，在圖18(A)中，W1、WB、W2分別是輸出側(cè)I/F區(qū)域12(第一接口區(qū)域)、第一～第N電路塊CB1～CBN、輸入側(cè)I/F區(qū)域14(第二接口區(qū)域)的D2方向上的寬度。
并且，在本實(shí)施形式中，如圖18(A)所示，在將集成電路裝置10的D2方向上的寬度作為W的情況下，W1+WB+W2≤W＜W1+2×WB+W2成立。即，在圖6(B)的比較例中，兩個(gè)或更多的多個(gè)電路塊沿著D2方向配置。因此，D2方向上的寬度W成為W≥W1+2×WB+W2。與此相對，在本實(shí)施形式中，輸出側(cè)I/F區(qū)域12以不通過其他電路塊的方式配置在數(shù)據(jù)驅(qū)動(dòng)塊DB(或存儲塊)的D2方向側(cè)。即，數(shù)據(jù)驅(qū)動(dòng)塊DB和輸出側(cè)I/F區(qū)域12鄰接配置。此外，輸入側(cè)I/F區(qū)域14以不通過其他電路塊的方式配置在數(shù)據(jù)驅(qū)動(dòng)塊DB(或存儲塊)的D4方向側(cè)。即，數(shù)據(jù)驅(qū)動(dòng)塊DB和輸入側(cè)I/F區(qū)域14鄰接配置。并且，此時(shí)的其他電路塊例如是構(gòu)成顯示驅(qū)動(dòng)器的主要宏電路塊(灰階電壓生成電路、電源電路、存儲器、或邏輯電路的塊等)。
在圖1(A)、圖6(B)的比較例中，由于W≥W1+2×WB+W2，因而集成電路裝置500的D2方向(短邊方向)上的寬度W變大，所以不能實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。因此，即使利用精細(xì)工藝縮短集成電路基片，也由于如圖2(A)所示地在D1方向(長邊方向)上的長度LD也變短、輸出節(jié)距成為狹窄的節(jié)距，因而導(dǎo)致難以安裝。
與此相對，在本實(shí)施形式中，由于在數(shù)據(jù)驅(qū)動(dòng)塊DB和I/F區(qū)域12、14之間，不設(shè)置其他的電路塊，因而W＜W1+2×WB+W2成立。因此，可以減小D2方向上的集成電路裝置的寬度W，可以實(shí)現(xiàn)圖2(B)所示的纖細(xì)的細(xì)長集成電路基片。具體地說，可以使作為短邊方向的D2方向上的寬度W＜2mm，更具體地說，可以使W＜1.5mm。考慮到集成電路基片的檢查或安裝，優(yōu)選為W＞0.9mm。此外，可以使長邊方向上的長度LD成為15mm＜LD＜27mm。此外，可以使集成電路基片形狀比SP＝LD/W成為SP＞10，更具體地說可以使SP＞12。這樣，根據(jù)管腳(PIN)數(shù)等規(guī)格，例如可以實(shí)現(xiàn)W＝1.3mm、LD＝22mm、SP＝16.9或W＝1.35mm、LD＝17mm、SP＝12.6的細(xì)長的集成電路裝置。由此，如圖2(B)所示，可以使安裝容易化。此外，由于減小集成電路基片面積，因而實(shí)現(xiàn)低成本化。即，可以同時(shí)實(shí)現(xiàn)安裝的容易化和低成本化。
并且，考慮到圖像數(shù)據(jù)的信號的流向，圖1(A)的比較例的配置方法也合理。對于該點(diǎn)，在本實(shí)施形式中，如圖18(B)所示，將來自數(shù)據(jù)驅(qū)動(dòng)塊DB的數(shù)據(jù)信號的輸出線DQL在DB內(nèi)沿著D2方向配線。另一方面，將數(shù)據(jù)信號輸出線DQL在輸出側(cè)I/F區(qū)域12(第一接口區(qū)域)內(nèi)沿著D1(D3)方向配線。具體地說，在輸出側(cè)I/F區(qū)域12，用在焊盤的下層且在局部配線(晶體管配線)的上層的全局線，將數(shù)據(jù)信號輸出線DQL沿著D1方向配線。這樣，即使采用如圖18(A)所示的在數(shù)據(jù)驅(qū)動(dòng)塊DB和I/F區(qū)域12、14之間不設(shè)置其他的電路塊的配置方法，也可以將來自DB的數(shù)據(jù)信號通過焊盤適當(dāng)?shù)剌敵鲋溜@示面板。此外，如果將數(shù)據(jù)信號輸出線DQL以圖18(B)所示的方式配線，就可以利用輸出側(cè)I/F區(qū)域12使數(shù)據(jù)信號輸出線DQL連接在焊盤等上，可以防止集成電路裝置的D2方向上的寬度W的增加。
并且，圖18(A)的寬度W1、WB、W2分別是輸出側(cè)I/F區(qū)域12、電路塊CB1～CBN、輸入側(cè)I/F區(qū)域14的晶體管形成區(qū)域(存儲體區(qū)域、有源區(qū)域)的寬度。即，在I/F區(qū)域12、14中，形成有輸出用晶體管、輸入用晶體管、輸入輸出用晶體管、靜電保護(hù)元件的晶體管等。此外，在電路塊CB1～CBN中，形成有構(gòu)成電路的晶體管。并且，以形成這種晶體管的阱區(qū)域或擴(kuò)散區(qū)域等為基準(zhǔn)，確定W1、WB、W2。例如，為了實(shí)現(xiàn)更纖細(xì)的細(xì)長集成電路裝置，優(yōu)選在電路塊CB1～CBN的晶體管的上面也形成凸起(有源面凸起)。具體地說，在晶體管(有源區(qū)域)上形成樹脂芯凸起，其芯部由樹脂形成，并在樹脂的表面形成金屬層。并且，該凸起(外部連接端子)通過金屬配線與配置在I/F區(qū)域12、14上的焊盤連接。本實(shí)施形式的W1、WB、W2不是這種凸起的形成區(qū)域的寬度，而是形成在凸起的下面的晶體管形成區(qū)域的寬度。
此外，各個(gè)電路塊CB1～CBN的D2方向上的寬度例如可以統(tǒng)一成相同的寬度。此時(shí)，各個(gè)電路塊的寬度只要實(shí)質(zhì)上相同就可以，例如數(shù)μm～20μm(數(shù)十μm)左右的差異屬于允許范圍內(nèi)。此外，在電路塊CB1～CBN中，當(dāng)存在寬度不同的電路塊的情況下，可以將電路塊CB1～CBN的寬度中的最大寬度作為寬度WB。例如可以將數(shù)據(jù)驅(qū)動(dòng)塊的D2方向上的寬度作為此時(shí)的最大寬度?；蛟趦?nèi)置存儲器的集成電路裝置的情況下，可以作為存儲塊的D2方向上的寬度。并且，在電路塊CB1～CBN和I/F區(qū)域12、14之間，例如可以設(shè)置20～30μm左右寬度的空白區(qū)域。
4.3數(shù)據(jù)驅(qū)動(dòng)塊的寬度在本實(shí)施形式中，如圖19(A)所示，數(shù)據(jù)驅(qū)動(dòng)塊DB所包括的數(shù)據(jù)驅(qū)動(dòng)器DR，可以包括沿著D2方向排列的Q個(gè)驅(qū)動(dòng)單元DRC1～DRCQ。在此，各個(gè)驅(qū)動(dòng)單元DRC1～DRCQ接受相當(dāng)于1像素的圖像數(shù)據(jù)。并且，進(jìn)行相當(dāng)于1像素的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出與相當(dāng)于1像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號。該各個(gè)驅(qū)動(dòng)單元DRC1～DRCQ可以包括數(shù)據(jù)鎖存電路、圖10(A)的DAC(相當(dāng)于1像素的DAC)、或圖10(B)、(C)的輸出部SQ。
并且，在將驅(qū)動(dòng)單元DRC1～DRCQ的D2方向上的寬度(節(jié)距)作為WD的情況下，如圖19(A)所示，可以使電路塊CB1～CBN的D2方向上的寬度WB(最大寬度)成為Q×WD≤WB＜(Q+1)×WD。
即，在本實(shí)施形式中，電路塊CB1～CBN沿著D1方向配置。因此，從電路塊CB1～CBN中的其他電路塊(例如邏輯電路塊、存儲塊)向數(shù)據(jù)驅(qū)動(dòng)塊DB輸入的圖像數(shù)據(jù)的信號線，成為沿著D1方向的配線。并且，為了與沿著D1方向的圖像數(shù)據(jù)的信號線連接，如圖19(A)所示，驅(qū)動(dòng)單元DRC1～DRCQ沿著D2方向配置，各個(gè)DRC1～DRCQ連接在相當(dāng)于1像素的圖像數(shù)據(jù)的信號線上。
并且，在非內(nèi)置存儲器的集成電路裝置等中，例如能夠以數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度為基準(zhǔn)，確定電路塊CB1～CBN的寬度WB。因此，為了減小數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度而減小電路塊CB1～CBN的寬度WB，寬度WB優(yōu)選是將驅(qū)動(dòng)單元DRC1～DRCQ并排的寬度Q×WD左右。并且，如果考慮用于配線區(qū)域等的容限，寬度WB成為Q×WD≤WB＜(Q+1)×WD。這樣，由于將數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度抑制為最小限度，也可以減小電路塊CB1～CBN的寬度WB，因而可以提供圖2(B)所示的細(xì)長的集成電路裝置。
并且，將顯示面板的水平掃描方向的像素?cái)?shù)(在由多個(gè)集成電路裝置分擔(dān)驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的情況下，各個(gè)集成電路裝置負(fù)責(zé)的水平掃描方向的像素?cái)?shù))作為HPN，將數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)(塊分割數(shù))作為DBN，并將在一個(gè)水平掃描期間向驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)作為IN。并且，IN與后述的一個(gè)水平掃描期間的圖像數(shù)據(jù)的讀出次數(shù)RN相同。此時(shí)，沿著D2方向排列的驅(qū)動(dòng)單元DRC1～DRCQ的個(gè)數(shù)Q可以用Q＝HPN/(DBN×IN)表示。例如在HPN＝240、DBN＝4、IN＝2的情況下，成為Q＝240/(4×2)＝30個(gè)。
此外，如圖19(B)所示，也可以使數(shù)據(jù)驅(qū)動(dòng)塊DB包括沿著D1方向并排配置的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb(第一～第m數(shù)據(jù)驅(qū)動(dòng)器)。如果這樣將多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb沿著D1方向配置(疊加)，就可以防止由于數(shù)據(jù)驅(qū)動(dòng)器的規(guī)模大小而集成電路裝置的D2方向上的寬度W變大的情況。此外，根據(jù)顯示面板的類型，數(shù)據(jù)驅(qū)動(dòng)器可以采用多種構(gòu)成。此時(shí)，也根據(jù)將多個(gè)數(shù)據(jù)驅(qū)動(dòng)器沿著D1方向配置的方法，就可以有效地布局多種構(gòu)成的數(shù)據(jù)驅(qū)動(dòng)器。在圖19(B)中示出了沿著D1方向的數(shù)據(jù)驅(qū)動(dòng)器的配置數(shù)為2個(gè)的情況，但配置數(shù)也可以大于等于3。
圖19(C)示出了驅(qū)動(dòng)單元DRC的構(gòu)成、配置例。接受相當(dāng)于1像素的圖像數(shù)據(jù)的驅(qū)動(dòng)單元DRC包括R(紅)用、G(綠)用、B(藍(lán))用數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB。如果鎖存信號成為激活狀態(tài)，各個(gè)數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB就鎖存圖像數(shù)據(jù)。此外，驅(qū)動(dòng)單元DRC包括在圖10(A)中說明的R用、G用、B用DACR、DACG、DACB。此外，包括在圖10(B)(C)中說明的輸出部SQ。
并且，驅(qū)動(dòng)單元DRC的構(gòu)成、配置不受圖19(C)的限定，可以進(jìn)行多種變形實(shí)施。例如，在低溫多晶硅TFT用顯示驅(qū)動(dòng)器等中，如圖10(C)所示，將R用、G用、B用數(shù)據(jù)信號多路化而傳輸至顯示面板的情況下，可以使用一個(gè)共用DAC進(jìn)行R用、G用、B用圖像數(shù)據(jù)(相當(dāng)于1像素的圖像數(shù)據(jù))的D/A轉(zhuǎn)換。因此，此時(shí)，如圖19(D)所示，驅(qū)動(dòng)單元DRC包括圖10(A)的構(gòu)成的共用DAC就可以。此外，在圖19(C)(D)中，沿著D2(D4)方向配置R用電路(DLATR、DACR)、G用電路(DLATG、DACG)、B用電路(DLATB、DACB)。但是，如圖19(E)所示，也可以在D1(D3)方向配置R用、G用、B用電路。
4.4存儲塊的寬度在內(nèi)置存儲器的集成電路裝置中，如圖20(A)所示，可以將數(shù)據(jù)驅(qū)動(dòng)塊DB和存儲塊MB在D1方向上鄰接配置。
關(guān)于該點(diǎn)，在圖1(A)的比較例中，如圖21(A)所示，與信號的流向相匹配，存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB沿著作為短邊方向的D2方向配置。因此，在D2方向上的集成電路裝置的寬度變大，難以實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。此外，如果顯示面板的像素?cái)?shù)、顯示驅(qū)動(dòng)器的規(guī)格、存儲單元的構(gòu)成等改變，存儲塊MB或數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度或D1方向上的長度改變，那么，其影響也波及到其他的電路塊，使設(shè)計(jì)的效率低。
與此相對，在圖20(A)中，由于數(shù)據(jù)驅(qū)動(dòng)塊DB和存儲塊MB沿著D1方向配置，因而可以減小D2方向上的集成電路裝置的寬度W。此外，在顯示面板的像素?cái)?shù)等改變的情況下，由于可以通過分割存儲塊的方法等應(yīng)對，因而提高設(shè)計(jì)效率。
此外，在圖21(A)比較例中，由于字線WL沿著作為長邊方向的D1方向配置，因而在字線WL中的信號延遲變大，圖像數(shù)據(jù)的讀出速度變慢。特別是，由于連接在存儲單元上的字線WL由多晶硅層形成，因而該信號延遲的問題嚴(yán)重。此時(shí)，為了降低該信號延遲，有設(shè)置圖21(B)所示的緩沖電路520、522的方法。但是，如果采用該方法，電路規(guī)模就會相應(yīng)地變大，導(dǎo)致成本增加。
與此相對，在圖20(A)中，在存儲塊MB內(nèi)，字線WL沿著作為短邊方向的D2方向配置，位線BL沿著作為長邊方向的D1方向配置。此外，在本實(shí)施形式中，D2方向上的集成電路裝置的寬度W短。因此，可以縮短存儲塊MB內(nèi)字線WL的長度，與圖21(A)比較例相比，可以明顯降低在WL中的信號延遲。此外，由于也可以不設(shè)置圖21(B)所示的緩沖電路520、522，因而電路面積也變小。此外，在圖21(A)的比較例中，在從主機(jī)向存儲器的一部分存取區(qū)域進(jìn)行存取時(shí)，D1方向上的長度長、且寄生電容大的字線WL也被選擇，因而消耗電力變大。與此相對，在像本實(shí)施形式那樣在D1方向上分割存儲器的方法中，主機(jī)存取時(shí)，由于只選擇對應(yīng)于存取區(qū)域的存儲塊的字線WL，因而可以實(shí)現(xiàn)低消耗電力化。
并且，在本實(shí)施形式中，如圖20(A)所示，在將存儲塊MB所包括的外圍電路部分的D2方向上的寬度作為WPC的情況下，可以成為Q×WD≤WB＜(Q+1)×WD+WPC。在此，外圍電路指的是配置在存儲單元陣列之間的外圍電路(列地址譯碼器、控制電路等)或配線區(qū)域等，該存儲單元陣列在存儲單元陣列MA的D2或D4方向側(cè)配置和分割。
在圖20(A)的配置中，優(yōu)選使驅(qū)動(dòng)單元DRC1～DRCQ的寬度Q×WD和讀出放大器塊SAB的寬度一致。如果這些寬度不一致，那么，在將來自讀出放大器塊SAB的圖像數(shù)據(jù)的信號線連接在驅(qū)動(dòng)單元DRC1～DRCQ上時(shí)，必須改變這些信號線的配線節(jié)距，由此產(chǎn)生多余的配線區(qū)域。
此外，除了存儲單元陣列MA之外，存儲塊MB具有行地址譯碼器RD等外圍電路部分。因此，在圖20(A)中，存儲塊MB的寬度，與驅(qū)動(dòng)單元DRC1～DRCQ的寬度Q×WD相比，增加相當(dāng)于外圍電路部分的寬度WPC的寬度。
并且，在內(nèi)置存儲器的集成電路裝置等中，能夠以存儲塊MB的D2方向上的寬度為基準(zhǔn)，確定電路塊CB1～CBN的寬度WB。因此，為了減小存儲塊MB的D2方向上的寬度而減小電路塊CB1～CBN的寬度WB，寬度WB優(yōu)選滿足Q×WD≤WB＜(Q+1)×WD+WPC。這樣，由于最小限度地抑制數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度，也可以減小寬度WB，因而可以提供圖2(B)所示的細(xì)長的集成電路裝置。
圖20(B)示出了驅(qū)動(dòng)單元DRC1～DRCQ和讀出放大器塊SAB之間的配置關(guān)系。如圖20(B)所示，向接受相當(dāng)于1像素的圖像數(shù)據(jù)的驅(qū)動(dòng)單元DRC1，連接與其相對應(yīng)的相當(dāng)于1像素的讀出放大器(R用讀出放大器SAR10～SAR15、G用讀出放大器SAG10～SAG15、B用讀出放大器SAB10～SAB15)。其他驅(qū)動(dòng)單元DRC2～DRCQ和讀出放大器之間的連接也相同。
如圖20(B)所示，在將存儲塊所包括的外圍電路部分(行地址譯碼器RD)的D2方向上的寬度作為WPC、并將相當(dāng)于1像素的圖像數(shù)據(jù)的位數(shù)作為PDB的情況下，電路塊CB1～CBN的D2方向上的寬度WB(最大寬度)可以用P×WS≤WB＜(P+PDB)×WS+WPC表示。在此，在R、G、B的各個(gè)為6位的情況下，成為PDB＝18。
并且，將顯示面板的水平掃描方向的像素?cái)?shù)作為HPN，將相當(dāng)于1像素的圖像數(shù)據(jù)的位數(shù)作為PDB，將存儲塊的塊數(shù)作為MBN(＝DBN)，將在一個(gè)水平掃描期間內(nèi)從存儲塊讀出的圖像數(shù)據(jù)的讀出次數(shù)作為RN。此時(shí)，在讀出放大器塊SAB中沿著D2方向排列的讀出放大器的個(gè)數(shù)P可以用P＝(HPN×PDB)/(MBN×RN)表示。
并且，個(gè)數(shù)P是對應(yīng)于有效存儲單元數(shù)的有效讀出放大器數(shù)，不包括虛擬存儲單元用的讀出放大器等無效讀出放大器的個(gè)數(shù)。此外，個(gè)數(shù)P是輸出相當(dāng)于1位的圖像數(shù)據(jù)的讀出放大器的個(gè)數(shù)。例如，在通過第一、第二讀出放大器和與其輸出連接的選擇器切換輸出相當(dāng)于1位的圖像數(shù)據(jù)的情況下，這些第一、第二讀出放大器和選擇器的組合相當(dāng)于輸出相當(dāng)于1位的圖像數(shù)據(jù)的讀出放大器。
圖22(A)、(B)示出了存儲塊MB的詳細(xì)的布局配置例。圖22(A)是后述的橫向型單元的情況下的配置例。MPU/LCD行地址譯碼器RD進(jìn)行主機(jī)存取時(shí)的字線選擇控制和向數(shù)據(jù)驅(qū)動(dòng)塊(LCD)輸出時(shí)的字線選擇控制。讀出放大器塊SAB在向數(shù)據(jù)驅(qū)動(dòng)塊輸出時(shí)，進(jìn)行從存儲單元陣列MA讀出的圖像數(shù)據(jù)的信號放大，將圖像數(shù)據(jù)輸出至數(shù)據(jù)驅(qū)動(dòng)塊。MPU寫/讀電路WR在主機(jī)存取時(shí)，進(jìn)行向存儲單元陣列MA中成為存取對象的存儲單元(存取區(qū)域)寫入圖像數(shù)據(jù)、或讀出圖像數(shù)據(jù)的控制。該MPU寫/讀電路WR可以包括用于讀出圖像數(shù)據(jù)的讀出放大器。MPU列地址譯碼器CD在主機(jī)存取時(shí)，進(jìn)行對應(yīng)于成為存取對象的存儲單元的位線的選擇控制。控制電路CC進(jìn)行存儲塊MB內(nèi)的各個(gè)電路塊的控制。
圖22(B)是后述的縱向型單元的情況下的配置例。在圖22(B)中，存儲單元陣列包括第一存儲單元陣列MA1和第二存儲單元陣列MA2。并且，在存儲單元陣列MA1和MA2之間設(shè)置MPU/LCD行地址譯碼器RD。此外，MPU/LCD行地址譯碼器RD在由主機(jī)側(cè)進(jìn)行存取時(shí)，進(jìn)行存儲單元陣列MA1、MA2中任一個(gè)的字線的選擇。此外，在向數(shù)據(jù)驅(qū)動(dòng)塊的圖像數(shù)據(jù)的輸出時(shí)，進(jìn)行存儲單元陣列MA1、MA2這兩者的字線的選擇。這樣，由于可以在主機(jī)存取時(shí)只選擇成為存取對象的存儲單元陣列的字線，因而與始終選擇兩者的存儲單元陣列的字線的方法相比，可以降低在字線中的信號延遲或消耗電力。
并且，在圖22(A)的情況下設(shè)置在存儲單元陣列MA的D2(或D4)方向側(cè)、在圖22(B)的情況下設(shè)置在存儲單元陣列MA1和MA2之間的MPU/LCD行地址譯碼器RD、控制電路CC、或其配線區(qū)域成為外圍電路部分，其寬度成為WPC。
并且，在本實(shí)施形式中，對于驅(qū)動(dòng)單元或讀出放大器單元的配置，以每個(gè)像素的配置作為前提進(jìn)行說明，但也可以進(jìn)行作為每個(gè)子像素單元的配置的變形實(shí)施。此外，子像素也不限定于R、G、B這3個(gè)子像素構(gòu)成，可以是RGB+1(例如白)的4個(gè)子像素構(gòu)成。
4.5WB和W1、W2的關(guān)系在本實(shí)施形式中，如圖23所示，可以使輸出側(cè)I/F區(qū)域12的D2方向上的寬度W1成為0.13mm≤W1≤0.4mm。此外，可以使電路塊CB1～CBN的寬度WB成為0.65mm≤WB≤1.2mm。此外，可以使輸入側(cè)I/F區(qū)域14的寬度W2成為0.1mm≤W2≤0.2mm。
例如，在輸出側(cè)I/F區(qū)域12，配置D2方向上的個(gè)數(shù)為一個(gè)或多個(gè)的焊盤。并且，如圖6(A)所示，通過在焊盤的下面配置輸出用晶體管、靜電保護(hù)元件用晶體管等，使輸出側(cè)I/F區(qū)域12的寬度W1成為最小限度。因此，考慮到焊盤寬度(例如0.1mm)或焊盤節(jié)距，成為0.13mm≤W1≤0.4mm。
另一方面，在輸入側(cè)I/F區(qū)域14，配置D2方向上的個(gè)數(shù)為一個(gè)的焊盤。并且，如圖6(A)所示，通過在焊盤的下面配置輸入用晶體管、靜電保護(hù)元件用晶體管等，使輸入側(cè)I/F區(qū)域14的寬度W2成為最小限度。因此，考慮到焊盤寬度或焊盤節(jié)距，成為0.1mm≤W2≤0.2mm。并且，在輸出側(cè)I/F區(qū)域12，使D2方向上的焊盤的個(gè)數(shù)成為多個(gè)的原因是，需要在焊盤的下面配置的晶體管的數(shù)量(或大小)，輸出側(cè)I/F區(qū)域12比輸入側(cè)I/F區(qū)域14多。
此外，如在圖19(A)、圖20(A)中說明，以數(shù)據(jù)驅(qū)動(dòng)塊DB或存儲塊MB的D2方向上的寬度為基準(zhǔn)，確定電路塊CB1～CBN的寬度WB。此外，為了實(shí)現(xiàn)細(xì)長的集成電路裝置，在電路塊CB1～CBN上，必須用全局線形成來自邏輯電路塊的邏輯信號、來自灰階電壓生成電路塊的灰階電壓信號、或電源配線。并且，這些配線寬度例如總共成為0.8～0.9mm左右。因此，考慮到這些，電路塊CB1～CBN的寬度WB成為0.65mm≤WB≤1.2mm。
并且，即使W1＝0.4mm、W2＝0.2mm，也由于0.65mm≤WB≤1.2mm，因而WB＞W(wǎng)1+W2成立。此外，在W1、WB、W2為最小值的情況下，成為W1＝0.13mm、WB＝0.65mm、W2＝0.1mm，集成電路裝置的寬度成為W＝0.88mm左右。因此，W＝0.88mm＜2×WB＝1.3mm成立。此外，在W1、WB、W2為最大值的情況下，成為W1＝0.4mm、WB＝1.2mm、W2＝0.2mm，集成電路裝置的寬度成為W＝1.8mm左右。因此，W＝1.8mm＜2×WB＝2.4mm成立。即，W＜2×WB成立。于是，如果W＜2×WB成立，就可以實(shí)現(xiàn)如圖2(B)所示的細(xì)長的集成電路裝置。
通過如本實(shí)施形式那樣在焊盤的下層配置升壓用晶體管和靜電保護(hù)元件中的至少一個(gè)，可以大幅縮小集成電路裝置10的W1的寬度。因此，可以容易使W＜2×WB成立。其結(jié)果，可以提供更纖細(xì)的集成電路裝置。
5.存儲塊、數(shù)據(jù)驅(qū)動(dòng)塊的詳細(xì)5.1塊分割假設(shè)顯示面板是如圖24(A)所示的在垂直掃描方向(數(shù)據(jù)線方向)的像素?cái)?shù)為VPN＝320、在水平掃描方向(掃描線方向)的像素?cái)?shù)為HPN＝240的QVGA面板。此外，假設(shè)相當(dāng)于1像素的圖像(顯示)數(shù)據(jù)的位數(shù)PDB為，R、G、B的各個(gè)為6位，PDB＝18位。此時(shí)，顯示面板的相當(dāng)于1幀的顯示所需的圖像數(shù)據(jù)的位數(shù)成為VPN×HPN×PDB＝320×240×18位。因此，集成電路裝置的存儲器至少儲存相當(dāng)于320×240×18位的圖像數(shù)據(jù)。此外，數(shù)據(jù)驅(qū)動(dòng)器在每一個(gè)水平掃描期間(每一條數(shù)據(jù)線被掃描的期間)，將相當(dāng)于HPN＝240條的數(shù)據(jù)信號(與相當(dāng)于240×18位的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號)輸出至顯示面板。
并且，在圖24(B)中，數(shù)據(jù)驅(qū)動(dòng)器被分割為DBN＝4個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4。此外，存儲器也被分割為MBN＝DBN＝4個(gè)存儲塊MB1～MB4。因此，各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4在每一個(gè)水平掃描期間，將相當(dāng)于HPN/DBN＝240/4＝60條的數(shù)據(jù)信號輸出至顯示面板。此外，各個(gè)存儲塊MB1～MB4儲存相當(dāng)于(VPN×HPN×PDB)/MBN＝(320×240×18)/4位的圖像數(shù)據(jù)。并且，在圖24(B)中，在存儲塊MB1和MB2中共用列地址譯碼器CD12，在存儲塊MB3和MB4中共用列地址譯碼器CD34。
5.2.1在一個(gè)水平掃描期間多次讀出在圖24(B)中，各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4在一個(gè)水平掃描期間輸出相當(dāng)于60條的數(shù)據(jù)信號。因此，必須從對應(yīng)于DB1～DB4的存儲塊MB1～MB4，在每一個(gè)水平掃描期間讀出與相當(dāng)于240條的數(shù)據(jù)信號相對應(yīng)的圖像數(shù)據(jù)。
但是，如果增加在每一個(gè)水平掃描期間讀出圖像數(shù)據(jù)的位數(shù)，那么必須增加排列在D2方向上的存儲單元(讀出放大器)的個(gè)數(shù)。其結(jié)果，集成電路裝置的D2方向上的寬度W變大，妨礙集成電路基片的纖細(xì)化。此外，字線WL變長，還導(dǎo)致WL的信號延遲的問題。
于是，在本實(shí)施形式中，采用這樣一種方法，即，將儲存在各個(gè)存儲塊MB1～MB4中的圖像數(shù)據(jù)，在一個(gè)水平掃描期間從各個(gè)存儲塊MB1～MB4向各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4讀出多次(RN次)。
例如，在圖25中，如A1、A2所示，存儲器存取信號MACS(字線選擇信號)在一個(gè)水平掃描期間只有RN＝2次為激活狀態(tài)(高電平)。由此，圖像數(shù)據(jù)在一個(gè)水平掃描期間從各個(gè)存儲塊向各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊讀出RN＝2次。于是，設(shè)置在數(shù)據(jù)驅(qū)動(dòng)塊內(nèi)的圖26的數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb所包括的數(shù)據(jù)鎖存電路，根據(jù)A3、A4所示的鎖存信號LATa、LATb鎖存讀出的圖像數(shù)據(jù)。并且，DRa、DRb所包括的D/A轉(zhuǎn)換電路進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，DRa、DRb所包括的輸出電路將根據(jù)D/A轉(zhuǎn)換獲得的數(shù)據(jù)信號DATAa、DATAb如A5、A6所示地輸出至數(shù)據(jù)信號輸出線。之后，如A7所示，輸入至顯示面板各個(gè)像素的TFT柵極的掃描信號SCSEL成為激活狀態(tài)，數(shù)據(jù)信號輸入至顯示面板的各個(gè)像素中而被保持。
并且，在圖25中，在第一水平掃描期間讀出2次圖像數(shù)據(jù)，在相同的第一水平掃描期間，將數(shù)據(jù)信號DATAa、DATAb輸出至數(shù)據(jù)信號輸出線。但是，也可以在第一水平掃描期間讀出2次圖像數(shù)據(jù)而進(jìn)行鎖存，在之后的第二水平掃描期間，將對應(yīng)于被鎖存的圖像數(shù)據(jù)的數(shù)據(jù)信號DATAa、DATAb輸出至數(shù)據(jù)信號輸出線。此外，在圖25中，示出了讀出次數(shù)RN＝2的情況，但也可以是RN≥3。
根據(jù)圖25的方法，如圖26所示，從各個(gè)存儲塊讀出與相當(dāng)于30條的數(shù)據(jù)信號相對應(yīng)的圖像數(shù)據(jù)，各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb輸出相當(dāng)于30條的數(shù)據(jù)信號。由此，從各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊輸出相當(dāng)于60條的數(shù)據(jù)信號。這樣，在圖30中，從各個(gè)存儲塊，讀出1次時(shí)只要讀出與相當(dāng)于30條的數(shù)據(jù)信號相對應(yīng)的圖像數(shù)據(jù)就可以。因此，與在一個(gè)水平掃描期間只讀出一次的方法相比，可以減少圖26的D2方向上的存儲單元、讀出放大器的個(gè)數(shù)。其結(jié)果，可以減小集成電路裝置的D2方向上的寬度，可以實(shí)現(xiàn)如圖2(B)所示的超纖細(xì)的細(xì)長集成電路基片。特別是，一個(gè)水平掃描期間的長度，在QVGA的情況下為52μsec左右。另一方面，存儲器的讀出期間例如是40nsec左右，與52μsec相比短得多。因此，即使將在一個(gè)水平掃描期間的讀出次數(shù)從一次增加至多次，對顯示特性帶來的影響也不那么大。
此外，圖24(A)是QVGA(320×240)的顯示面板，但如果將在一個(gè)水平掃描期間的讀出次數(shù)例如作為RN＝4，就也可以適應(yīng)于VGA(640×480)的顯示面板，可以增加設(shè)計(jì)的自由度。
此外，在一個(gè)水平掃描期間的多次讀出，可以通過由行譯碼器(字線選擇電路)在一個(gè)水平掃描期間在各個(gè)存儲塊內(nèi)選擇不同的多條字線的第一方法實(shí)現(xiàn)，也可以通過由行譯碼器(字線選擇電路)在一個(gè)水平掃描期間在各個(gè)存儲塊內(nèi)選擇多次相同的字線的第二方法實(shí)現(xiàn)。或者，也可以通過第一、第二方法兩者的組合來實(shí)現(xiàn)。
5.3數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)單元的配置圖26示出了數(shù)據(jù)驅(qū)動(dòng)器、以及數(shù)據(jù)驅(qū)動(dòng)器所包括的驅(qū)動(dòng)單元的配置例。如圖26所示，數(shù)據(jù)驅(qū)動(dòng)塊包括沿著D1方向并排配置的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb。此外，各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb包括多組30個(gè)(廣義上為Q個(gè))的驅(qū)動(dòng)單元DRC1～DRC30。
如果存儲塊的字線WL1a被選擇、并如圖25的A1所示地第一次的圖像數(shù)據(jù)從存儲塊被讀出，數(shù)據(jù)驅(qū)動(dòng)器DRa就根據(jù)A3所示的鎖存信號LATa鎖存被讀出的圖像數(shù)據(jù)。然后，進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并將對應(yīng)于第一次的讀出圖像數(shù)據(jù)的數(shù)據(jù)信號DATAa如A5所示地輸出至數(shù)據(jù)信號輸出線。
另一方面，如果存儲塊的字線WL1b被選擇、并如圖25的A2所示地第二次的圖像數(shù)據(jù)從存儲塊被讀出，數(shù)據(jù)驅(qū)動(dòng)器DRb就根據(jù)A4所示的鎖存信號LATb鎖存被讀出的圖像數(shù)據(jù)。然后，進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并將對應(yīng)于第二次的讀出圖像數(shù)據(jù)的數(shù)據(jù)信號DATAb如A6所示地輸出至數(shù)據(jù)信號輸出線。
這樣，通過各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb輸出對應(yīng)于30個(gè)像素的相當(dāng)于30條的數(shù)據(jù)信號，可以共輸出對應(yīng)于60個(gè)像素的相當(dāng)于60條的數(shù)據(jù)信號。
并且，如上所述，沿著D2方向排列的驅(qū)動(dòng)單元DRC1～DRC30的個(gè)數(shù)Q，可以用Q＝HPN/(DBN×IN)表示。在圖26的情況下，由于HPN＝240、DBN＝4、IN＝2，因而Q＝240/(4×2)＝30個(gè)。此外，如上所述，在讀出放大器塊SAB中，沿著D2方向排列的讀出放大器個(gè)數(shù)P可以用P＝(HPN×PDB)/(MBN×RN)表示。在圖26的情況下，由于HPN＝240、PDB＝18、MBN＝4、RN＝2，因而P＝(240×18)/(4×2)＝540個(gè)。
5.4存儲單元圖27(A)示出了存儲塊所包括的存儲單元(SRAM)的構(gòu)成例。該存儲單元包括傳送晶體管TRA1、TRA2、負(fù)載晶體管TRA3、TRA4、以及驅(qū)動(dòng)晶體管TRA5、TRA6。如果字線WL成為激活狀態(tài)，傳送晶體管TRA1、TRA2被導(dǎo)通，可以進(jìn)行向節(jié)點(diǎn)NA1、NA2的圖像數(shù)據(jù)的寫入、或從節(jié)點(diǎn)NA1、NA2的圖像數(shù)據(jù)的讀出。此外，被寫入的圖像數(shù)據(jù)通過由晶體管TRA3～TRA6構(gòu)成的觸發(fā)器電路被保持在節(jié)點(diǎn)NA1、NA2中。并且，本實(shí)施形式的存儲單元并不限于圖27(A)的構(gòu)成，例如可以進(jìn)行作為負(fù)載晶體管TRA3、TRA4使用電阻元件、或追加其他晶體管等的變形實(shí)施。
圖27(B)(C)示出了存儲單元的布局例。圖27(B)是橫向型單元的布局例，圖27(C)是縱向型單元的布局例。在此，橫向型單元如圖27(B)所示，是在各個(gè)存儲單元內(nèi)字線WL比位線BL、XBL長的單元。另一方面，縱向型單元如圖27(C)所示，是在各個(gè)存儲單元內(nèi)位線BL、XBL比字線WL長的單元。并且，圖27(C)的WL是與形成在多晶硅層上的傳送晶體管TRA1、TRA2連接的局部字線，但也可以再設(shè)置用于WL的信號延遲防止、電位穩(wěn)定化的金屬層的字線。
圖28示出了作為存儲單元使用圖27(B)所示的橫向型單元時(shí)的存儲塊、驅(qū)動(dòng)單元的配置例。并且，圖28詳細(xì)地示出了驅(qū)動(dòng)單元、存儲塊中的對應(yīng)于1像素的部分。
如圖28所示，接受相當(dāng)于1像素的圖像數(shù)據(jù)的驅(qū)動(dòng)單元DRC，包括R用、G用、B用數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB。如果鎖存信號LAT(LATa、LATb)成為激活狀態(tài)，各個(gè)數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB就鎖存圖像數(shù)據(jù)。此外，驅(qū)動(dòng)單元DRC包括在圖10(A)中說明的R用、G用、B用DACR、DACG、DACB。此外，包括在圖10(B)(C)中說明的輸出部SQ。
讀出放大器SAB中的對應(yīng)于1像素的部分，包括R用讀出放大器SAR0～SAR5、G用讀出放大器SAG0～SAG5、以及B用讀出放大器SAB0～SAB5。并且，在讀出放大器SAR0的D1方向側(cè)沿著D1方向排列的存儲單元MC的位線BL、XBL連接在SAR0上。此外，在讀出放大器SAR1的D1方向側(cè)沿著D1方向排列的存儲單元MC的位線BL、XBL連接在SAR1上。對于其他的讀出放大器和存儲單元的關(guān)系也同樣。
如果字線WL1a被選擇，從存儲單元MC向位線BL、XBL讀出圖像數(shù)據(jù)，在該存儲單元MC的WL1a上連接傳送晶體管的柵極，讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5進(jìn)行信號的放大動(dòng)作。并且，DLATR鎖存來自SAR0～SAR5的6位R用圖像數(shù)據(jù)D0R～D5R，DACR進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出部SQ輸出數(shù)據(jù)信號DATAR。此外，DLATG鎖存來自SAG0～SAG5的6位G用圖像數(shù)據(jù)D0G～D5G，DACG進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出部SQ輸出數(shù)據(jù)信號DATAG。此外，DLATB鎖存來自SAB0～SAB5的6位B用圖像數(shù)據(jù)D0B～D5B，DACB進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出部SQ輸出數(shù)據(jù)信號DATAB。
并且，在圖28的構(gòu)成的情況下，圖25所示的一個(gè)水平掃描期間的圖像數(shù)據(jù)的多次讀出，可以如下所述地實(shí)現(xiàn)。即，在第一水平掃描期間(第一掃描線的選擇期間)，首先選擇字線WL1a而進(jìn)行圖像數(shù)據(jù)的第一次讀出，如圖25的A5所示，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第一水平掃描期間，選擇字線WL1b而進(jìn)行圖像數(shù)據(jù)的第二次讀出，如圖25的A6所示，輸出第二次的數(shù)據(jù)信號DATAb。此外，在之后的第二水平掃描期間(第二掃描線的選擇期間)，首先選擇字線WL2a而進(jìn)行圖像數(shù)據(jù)的第一次讀出，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第二水平掃描期間，選擇字線WL2b而進(jìn)行圖像數(shù)據(jù)的第二次讀出，輸出第二次的數(shù)據(jù)信號DATAb。這樣，在使用橫向型單元的情況下，通過在存儲塊內(nèi)在一個(gè)水平掃描期間選擇不同的多條字線(WL1a、WL2a)，可以實(shí)現(xiàn)一個(gè)水平掃描期間的多次讀出。
圖29示出了作為存儲單元使用圖27(C)所示的縱向型單元時(shí)的存儲塊、驅(qū)動(dòng)單元的配置例。在縱向型單元中，可以使D2方向上的寬度比橫向型單元短。因此，可以使D2方向上的存儲單元的個(gè)數(shù)成為橫向型單元的2倍。并且，在縱向型單元中，使用列選擇信號COLa、COLb，對連接在各個(gè)讀出放大器上的存儲單元的列進(jìn)行切換。
例如，在圖29中，如果列選擇信號COLa成為激活狀態(tài)，那么，在讀出放大器SAR0～SAR5的D1方向側(cè)的存儲單元MC中，列Ca側(cè)的存儲單元MC被選擇，連接在讀出放大器SAR0～SAR5上。并且，儲存在這些被選擇的存儲單元MC中的圖像數(shù)據(jù)的信號被放大，作為D0R～D5R被輸出。另一方面，如果列選擇信號COLb成為激活狀態(tài)，那么，在讀出放大器SAR0～SAR5的D1方向側(cè)的存儲單元MC中，列Cb側(cè)的存儲單元MC被選擇，連接在讀出放大器SAR0～SAR5上。并且，儲存在這些被選擇的存儲單元MC中的圖像數(shù)據(jù)的信號被放大，作為D0R～D5R被輸出。連接在其他讀出放大器上的存儲單元的圖像數(shù)據(jù)的讀出也相同。
并且，在圖29的構(gòu)成的情況下，圖25所示的一個(gè)水平掃描期間的圖像數(shù)據(jù)的多次讀出，可以如下所述地實(shí)現(xiàn)。即，在第一水平掃描期間，首先選擇字線WL1，使列選擇信號COLa成為激活狀態(tài)，進(jìn)行圖像數(shù)據(jù)的第一次讀出，如圖25的A5所示，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第一水平掃描期間，選擇相同的字線WL1而進(jìn)行圖像數(shù)據(jù)的第二次讀出，使列選擇信號COLb成為激活狀態(tài)，進(jìn)行圖像數(shù)據(jù)的第二次讀出，如圖25的A6所示，輸出第二次的數(shù)據(jù)信號DATAb。此外，在之后的第二水平掃描期間，選擇字線WL2，使列選擇信號COLa成為激活狀態(tài)，進(jìn)行圖像數(shù)據(jù)的第一次讀出，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第二水平掃描期間，選擇相同的字線WL2，使列選擇信號COLb為激活，而進(jìn)行圖像數(shù)據(jù)的第二次讀出，輸出第二次的數(shù)據(jù)信號DATAb。這樣，在使用縱向型單元的情況下，通過在存儲塊內(nèi)在一個(gè)水平掃描期間選擇相同的多條字線，可以實(shí)現(xiàn)一個(gè)水平掃描期間的多次讀出。
6.電子設(shè)備圖30(A)、(B)示出了包括本實(shí)施形式的集成電路裝置10的電子設(shè)備(電光裝置)的例子。并且，電子設(shè)備也可以包括除了在圖30(A)、(B)中示出的部件之外的構(gòu)成要素(例如照相機(jī)、操作部、或電源等)。此外，本實(shí)施方式的電子設(shè)備并不限定于手機(jī)，也可以是數(shù)碼相機(jī)、PDA、電子筆記本、電子詞典、放映機(jī)、背投電視、或攜帶型信息終端等。
在30(A)、(B)中，主機(jī)裝置410例如是MPU(Micro ProcessorUnit)、基帶引擎(基帶處理器)等。該主機(jī)裝置410進(jìn)行作為顯示驅(qū)動(dòng)器的集成電路裝置10的控制?；蛞部梢赃M(jìn)行作為應(yīng)用引擎或基帶引擎的處理、或壓縮、擴(kuò)展、校準(zhǔn)等作為圖形引擎的處理。此外，圖30(B)的圖像處理控制器(顯示控制器)420代替主機(jī)裝置410進(jìn)行壓縮、擴(kuò)展、校準(zhǔn)等作為圖形機(jī)的處理。
顯示面板400具有多條數(shù)據(jù)線(源極線)、多條掃描線(柵極線)、以及由數(shù)據(jù)線和掃描線特定的多個(gè)像素。并且，通過改變各個(gè)像素區(qū)域中的電光元件(狹義上為液晶元件)的光學(xué)特性，實(shí)現(xiàn)顯示動(dòng)作。該顯示面板400可以由使用TFT、TFD等開關(guān)元件的有源矩陣方式的面板構(gòu)成。并且，顯示面板400也可以是除了有源矩陣方式之外的面板，也可以是除了液晶面板之外的面板。
在圖30(A)的情況下，作為集成電路裝置10可以使用內(nèi)置存儲器的裝置。即，此時(shí)集成電路裝置10將來自主機(jī)裝置410的圖像數(shù)據(jù)先寫入在內(nèi)置存儲器中，并從內(nèi)置存儲器讀出寫入的圖像數(shù)據(jù)，驅(qū)動(dòng)顯示面板。在圖30(B)的情況下，作為集成電路裝置10可以使用未內(nèi)置存儲器的裝置。即，此時(shí)來自主機(jī)裝置410的圖像數(shù)據(jù)，被寫入在圖像處理控制器420的內(nèi)置存儲器中。并且，集成電路裝置10在圖像處理控制器420的控制下，驅(qū)動(dòng)顯示面板400。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。例如，在說明書或附圖中，至少一次用更廣義或同義的不同的用語(第一接口區(qū)域、第二接口區(qū)域等)同時(shí)記載的用語(輸出側(cè)I/F區(qū)域、輸入側(cè)I/F區(qū)域等)，在說明書或附圖的任何地方也可以置換為該不同的用語。此外，集成電路裝置或電子設(shè)備的構(gòu)成、配置、動(dòng)作也并不限定于在本實(shí)施形式中說明的內(nèi)容，可以進(jìn)行多種變形實(shí)施。
符號說明CB1～CBN第1～第N電路塊10集成電路裝置12輸出側(cè)I/F區(qū)域14輸入側(cè)I/F區(qū)域 20存儲器22存儲單元排列24行地址譯碼器26列地址譯碼器28寫/讀電路40邏輯電路42控制電路44顯示時(shí)刻控制電路46主機(jī)接口電路48RGB接口電路 50數(shù)據(jù)驅(qū)動(dòng)器52數(shù)據(jù)鎖存電路54D/A轉(zhuǎn)換電路56輸出電路70掃描驅(qū)動(dòng)器72移位寄存器 73掃描地址生成電路74地址譯碼器 76電平位移器78輸出電路90電源電路92升壓電路94調(diào)整電路96VCOM生成電路98控制電路110 灰階電壓生成電路112 選擇用電壓生成電路114 灰階電壓選擇電路116 調(diào)整寄存器
權(quán)利要求
1.一種集成電路裝置，其特征在于，包括焊盤；以及靜電保護(hù)元件，形成為長方形的區(qū)域，并和所述焊盤電連接，所述焊盤以所述焊盤的排列方向與所述靜電保護(hù)元件形成區(qū)域的長邊方向平行，并與所述靜電保護(hù)元件的一部分或者全部重疊的方式配置于所述靜電保護(hù)元件的上層。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于所述焊盤具有長方形的形狀，所述焊盤的排列方向?yàn)樗龊副P的短邊方向。
3.根據(jù)權(quán)利要求1或2所述的集成電路裝置，其特征在于所述靜電保護(hù)元件配置于所述焊盤的相互對置的第一和第二短邊中的所述第二短邊側(cè)。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的集成電路，其特征在于包含與所述焊盤電連接的晶體管，構(gòu)成所述晶體管和所述靜電保護(hù)元件的多個(gè)源極區(qū)、柵電極和漏電極形成為溝道寬度沿所述焊盤的短邊方向延伸；所述晶體管包括所述第一短邊側(cè)的一個(gè)或多個(gè)源極區(qū)、柵電極和漏電極，所述靜電保護(hù)元件是包括所述晶體管第二短邊側(cè)的一個(gè)或多個(gè)源極區(qū)，柵電極和漏電極的柵控晶體管。
5.根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的集成電路裝置，其特征在于當(dāng)將從所述集成電路裝置的短邊的第一邊朝向?qū)χ玫牡谌叺姆较蜃鳛榈谝环较?，將從集成電路裝置的長邊的第二邊朝向?qū)χ玫牡谒倪叺姆较蜃鳛榈诙较驎r(shí)，集成電路裝置包括第一～第N電路塊，沿著所述第一方向配置，其中N為大于等于2的整數(shù)；第一接口區(qū)域，在所述第一～第N電路塊的所述第二方向側(cè)，沿著第四邊設(shè)置；以及第二接口區(qū)域，在與所述第1～第N電路塊的所述第二方向相反的第四方向側(cè)，沿著所述第二邊設(shè)置，第1～第N電路塊包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊和所述數(shù)據(jù)驅(qū)動(dòng)塊以外的電路塊；當(dāng)設(shè)定所述第一接口區(qū)域、所述第一～第N電路塊、所述第二接口區(qū)域的所述第二方向的寬度分別為W1、WB、W2時(shí)，集成電路裝置在所述第二方向的寬度W為，W1+WB+W2≤W＜W1+2×WB+W2。
6.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于在集成電路裝置的所述第二方向的寬度W為，W＞2×WB。
7.根據(jù)權(quán)利要求5或6所述的集成電路裝置，其特征在于所述第一接口區(qū)域在所述數(shù)據(jù)驅(qū)動(dòng)塊的所述第二方向側(cè)、不經(jīng)過其他電路塊而配置，所述第二接口區(qū)域在所述數(shù)據(jù)驅(qū)動(dòng)塊的所述第四方向側(cè)，不經(jīng)過其他電路塊而配置。
8.根據(jù)權(quán)利要求5至7中任一項(xiàng)所述的集成電路裝置，其特征在于所述數(shù)據(jù)驅(qū)動(dòng)塊所包括的數(shù)據(jù)驅(qū)動(dòng)器包括沿第二方向排列的Q個(gè)驅(qū)動(dòng)單元，所述Q個(gè)驅(qū)動(dòng)單元分別輸出與1個(gè)像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，當(dāng)設(shè)定所述驅(qū)動(dòng)單元在所述第二方向的寬度為WD時(shí)，所述第一～第N電路塊在所述第二方向的寬度WB為，Q×WD≤WB＜(Q+1)×WD。
9.根據(jù)權(quán)利要求8所述的集成電路裝置，其特征在于當(dāng)設(shè)定顯示面板的水平掃描方向的像素?cái)?shù)為HPN，設(shè)定數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)為DBN，設(shè)定在一水平掃描期間內(nèi)向所述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)為IN時(shí)，則沿著所述第二方向排列的所述驅(qū)動(dòng)單元的個(gè)數(shù)Q為，Q＝HPN/(DBN×IN)。
10.根據(jù)權(quán)利要求5至9中任一項(xiàng)所述的集成電路裝置，其特征在于第一～第N電路塊包括存儲圖像數(shù)據(jù)的至少一個(gè)存儲塊，所述數(shù)據(jù)驅(qū)動(dòng)塊所包括的數(shù)據(jù)驅(qū)動(dòng)器包括沿第二方向排列的Q個(gè)驅(qū)動(dòng)單元，所述Q個(gè)驅(qū)動(dòng)單元分別輸出與1個(gè)像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，當(dāng)設(shè)定所述驅(qū)動(dòng)單元在所述第二方向的寬度為WD，設(shè)定所述存儲塊所包括的外圍電路部分在所述第二方向的寬度為WPC時(shí)，Q×WD≤WB＜(Q+1)×WD+WPC。
11.根據(jù)權(quán)利要求10所述的集成電路裝置，其特征在于當(dāng)設(shè)定顯示面板的水平掃描方向的像素?cái)?shù)為HPN，設(shè)定數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)為DBN，設(shè)定在一個(gè)水平掃描期間內(nèi)向所述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)為IN時(shí)，沿著所述第二方向排列的所述驅(qū)動(dòng)單元的個(gè)數(shù)Q為，Q＝HPN/(DBN×IN)。
12.根據(jù)權(quán)利要求10或11所述的集成電路裝置，其特征在于所述存儲塊和所述數(shù)據(jù)驅(qū)動(dòng)塊沿著所述第一方向相鄰配置。
13.根據(jù)權(quán)利要求10至12中任一項(xiàng)所述的集成電路裝置，其特征在于在一水平掃描期間內(nèi)，從所述存儲塊向鄰接的所述數(shù)據(jù)驅(qū)動(dòng)塊多次讀取所述存儲塊中存儲的圖像數(shù)據(jù)。
14.一種電子設(shè)備，其特征在于，包括根據(jù)權(quán)利要求1至13中任一項(xiàng)所述的集成電路裝置，以及由所述集成電路裝置驅(qū)動(dòng)的顯示面板。
全文摘要
本發(fā)明提供一種細(xì)長的集成電路裝置及包括該集成電路裝置的電子設(shè)備，該集成電路裝置(10)包括焊盤PDx；以及形成為長方形區(qū)域，并和上述焊盤電連接的靜電保護(hù)元件。以焊盤的排列方向與靜電保護(hù)元件ESDx所形成區(qū)域的長邊方向平行，并與靜電保護(hù)元件ESDx的一部分或者全部重疊的方式，在該靜電保護(hù)元件的上層配置焊盤PDx。
文檔編號G09G5/36GK1893066SQ20061009111
公開日2007年1月10日 申請日期2006年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者熊谷敬, 石山久展, 前川和廣, 伊藤悟, 藤瀨隆史, 唐澤純一, 小平覺, 齊木隆行, 高宮浩之 申請人:精工愛普生株式會社