專利名稱：集成電路裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路裝置及電子設(shè)備。
背景技術(shù)：
作為驅(qū)動(dòng)液晶面板等顯示面板的集成電路裝置，現(xiàn)有一種顯示驅(qū)動(dòng)器(LCD驅(qū)動(dòng)器)。在這種顯示驅(qū)動(dòng)器中，為了降低成本，要求縮小芯片的尺寸。
但是，組裝在便攜式電話機(jī)等中的顯示面板的大小大致為恒定。因此，如果只單純采用縮減工序縮小顯示驅(qū)動(dòng)器的集成電路裝置來達(dá)到縮小芯片尺寸的目的，將帶來安裝困難等一系列問題。
專利文獻(xiàn)1特開2001-222249號(hào)公報(bào)發(fā)明內(nèi)容本發(fā)明致力于解決上述技術(shù)問題，目的在于提供一種能夠?qū)崿F(xiàn)電路面積縮小化的集成電路裝置以及包含其的電子設(shè)備。
本發(fā)明涉及下述的集成電路裝置，該集成電路裝置包括第一～第N電路塊(N為大于等于2的整數(shù))，當(dāng)將從第一邊朝向相對(duì)的第三邊的方向作為第一方向，從第二邊朝向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，在所述第一～第N電路塊中的相鄰接的電路塊間，在第I(I為大于等于3的整數(shù))層下層的配線層形成的局部線作為信號(hào)線及電源線兩者中的至少一種被配線，在所述第一～第N電路塊中的不鄰接的電路塊間，在所述第I層和第I層上層的配線層形成的全局線作為信號(hào)線及電源線兩者中的至少一種，配線在介于不鄰接的電路塊間的電路決上。
在本發(fā)明中，由于第一～第N電路塊沿第一方向配置，因而能夠縮小集成電路裝置在第二方向上的寬度，能夠提供微型細(xì)長(zhǎng)的集成電路裝置。而且，本發(fā)明中，在鄰接的電路塊間，在下層的配線層形成的局部線作為信號(hào)線或電源線被配線。通過采用這種設(shè)計(jì)，這些鄰接的電路塊間以最短的路徑連接，能夠防止因配線區(qū)的原因而導(dǎo)致芯片面積的增加。另一方面，本發(fā)明中，在不鄰接的電路塊間，在上層的配線層形成的全局線作為信號(hào)線或電源線，沿第一方向配線在其它的電路塊上。因此，即使是配線在鄰接的電路塊間的局部線的配線條數(shù)很多的情況下，也能夠?qū)⑷志€配線在這些局部線上，從而能夠提高配線效率。
而且，在本發(fā)明中，所述第一～第N電路塊還可以包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊；以及控制所述數(shù)據(jù)驅(qū)動(dòng)塊的邏輯電路塊，其中，用于將來自所述邏輯電路塊的驅(qū)動(dòng)器控制信號(hào)提供給所述數(shù)據(jù)驅(qū)動(dòng)塊的驅(qū)動(dòng)器用全局線沿所述第一方向配線在介于所述邏輯電路塊和所述數(shù)據(jù)驅(qū)動(dòng)塊間的電路塊上。
這樣一來，即使是在邏輯電路塊與數(shù)據(jù)驅(qū)動(dòng)塊之間介有其它電路塊的場(chǎng)合，邏輯電路塊也能夠使用經(jīng)過該其它電路塊上的驅(qū)動(dòng)器用全局線來控制數(shù)據(jù)驅(qū)動(dòng)塊。
而且，在本發(fā)明中，所述第一～第N電路塊包括生成灰階電壓的灰階電壓生成電路塊，其中，用于將來自所述灰階電壓生成電路塊的灰階電壓提供給所述數(shù)據(jù)驅(qū)動(dòng)塊的灰階用全局線沿所述第一方向配線在介于所述灰階電壓生成電路塊和所述數(shù)據(jù)驅(qū)動(dòng)塊間的電路塊上。
這樣一來，即使是在灰階電壓生成電路塊與數(shù)據(jù)驅(qū)動(dòng)塊之間介有其它電路塊的場(chǎng)合，也能夠使用經(jīng)過該其它電路塊上的灰階用全局線，將灰階電壓提供給數(shù)據(jù)驅(qū)動(dòng)塊。
而且，在本發(fā)明中，所述灰階電壓生成電路塊和邏輯電路塊也可以沿所述第一方向鄰接配置。
這樣一來，由于能夠以最短的路徑將來自邏輯電路塊的灰階的調(diào)整數(shù)據(jù)輸入到灰階電壓生成電路塊當(dāng)中，因而能夠防止因配線區(qū)而導(dǎo)致的電路面積的增加。
而且，在本發(fā)明中，所述第一～第N電路塊包括存儲(chǔ)圖像數(shù)據(jù)的至少一個(gè)存儲(chǔ)塊，其中，用于將來自所述邏輯電路塊的至少寫數(shù)據(jù)信號(hào)提供給所述存儲(chǔ)塊的存儲(chǔ)器用全局線沿所述第一方向配線在介于所述邏輯電路塊和所述存儲(chǔ)塊間的電路塊上。
這樣一來，即使是在邏輯電路塊與存儲(chǔ)塊之間介有其它電路塊的場(chǎng)合，也能夠使用經(jīng)過該其它電路塊上的存儲(chǔ)器用全局線，將寫數(shù)據(jù)信號(hào)提供給存儲(chǔ)塊。
而且，在本發(fā)明中，所述數(shù)據(jù)驅(qū)動(dòng)塊和所述存儲(chǔ)塊也可以沿所述第一方向鄰接配置。
這樣一來，與沿第二方向配置存儲(chǔ)塊和數(shù)據(jù)驅(qū)動(dòng)塊的方法相比，能夠縮小集成電路裝置在第二方向上的寬度，從而提供一種微型細(xì)長(zhǎng)的集成電路裝置。而且，在存儲(chǔ)塊、數(shù)據(jù)驅(qū)動(dòng)塊的結(jié)構(gòu)等發(fā)生變化時(shí)，能夠?qū)?duì)其它電路塊的影響降至最低。
而且，在本發(fā)明中，還可以包括包含緩沖器的轉(zhuǎn)發(fā)塊，所述緩沖器將來自所述邏輯電路塊的至少寫數(shù)據(jù)信號(hào)緩存后，輸出給所述存儲(chǔ)塊，并且，所述轉(zhuǎn)發(fā)塊和所述存儲(chǔ)塊可以沿所述第一方向鄰接配置。
這樣一來，能夠減少對(duì)存儲(chǔ)塊輸出的寫數(shù)據(jù)信號(hào)的上升波形或下降波形的變?nèi)酰軌驅(qū)崿F(xiàn)對(duì)存儲(chǔ)塊的正確的數(shù)據(jù)寫入。
而且，在本發(fā)明中，所述第一～第N電路塊也可以包括生成電源電壓的電源電路塊，其中，用于將所述電源電路塊生成的電源電壓提供給所述數(shù)據(jù)驅(qū)動(dòng)塊的電源用全局線沿所述第一方向配線在介于所述電源電路塊和所述數(shù)據(jù)驅(qū)動(dòng)塊間的電路塊上。
這樣一來，由于電源線能以全局線配線，所以通過該全局線提供的電源，可使數(shù)據(jù)驅(qū)動(dòng)塊的內(nèi)部電路開始工作。而且，能夠?qū)㈦娫醋杩沟纳仙种茷樽畹?，使穩(wěn)定的電源供給成為可能。
而且，在本發(fā)明中，所述數(shù)據(jù)驅(qū)動(dòng)塊也可以配置在所述電源電路塊和所述邏輯電路塊之間。
這樣一來，能夠有效利用邏輯電路塊和電源電路塊的第二方向側(cè)或者其反方向的第四方向側(cè)的空出區(qū)域，從而提高配線、配置效率。
而且，在本發(fā)明中，在介于不鄰接的電路塊間的電路塊上，屏蔽線可以配線在所述全局線的下層。
這樣一來，能夠通過屏蔽線清除來自全局線的噪聲，防止全局線下層的電路塊內(nèi)的電路誤操作。
而且，在本發(fā)明中，所述第一～第N電路塊可以包括存儲(chǔ)圖像數(shù)據(jù)的存儲(chǔ)塊，并且所述屏蔽線也可以配線在所述存儲(chǔ)塊的位線和所述全局線之間。
這樣一來，能夠防止位線的電壓電平根據(jù)耦合容量錯(cuò)誤改變。
而且，本發(fā)明涉及下述的集成電路裝置，該集成電路裝置包括第一～第N電路塊(N為大于等于2的整數(shù))，當(dāng)將從第一邊朝向相對(duì)的第三邊的方向作為第一方向，從第二邊朝向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，所述第一～第N電路塊包括用于驅(qū)動(dòng)掃描線的掃描驅(qū)動(dòng)塊；和控制所述掃描驅(qū)動(dòng)塊的邏輯電路塊，作為所述掃描驅(qū)動(dòng)塊的輸出線的掃描驅(qū)動(dòng)器用全局線經(jīng)過所述邏輯電路塊上，從所述掃描驅(qū)動(dòng)塊向配置在所述第一接口區(qū)域的掃描驅(qū)動(dòng)器用焊盤配線，在所述邏輯電路塊上，屏蔽線配線在所述掃描驅(qū)動(dòng)器用全局線的下層。
根據(jù)本發(fā)明，在邏輯電路塊中，屏蔽線(隔離線)在掃描驅(qū)動(dòng)器用全局線的下層配線，所以能夠通過屏蔽線去除來自全局線的噪聲。由此，能夠防止全局線下層的邏輯電路塊內(nèi)的電路誤操作等。
而且，本發(fā)明與一種下述的集成電路裝置相關(guān)，該集成電路裝置包括第一～第N電路塊(N為大于等于2的整數(shù))，當(dāng)將從第一邊朝向相對(duì)的第三邊的方向作為第一方向，從第二邊朝向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，所述第一～第N電路塊包括用于驅(qū)動(dòng)掃描線的掃描驅(qū)動(dòng)塊；和生成電源電壓的電源電路塊，作為所述掃描驅(qū)動(dòng)塊的輸出線的掃描驅(qū)動(dòng)器用全局線經(jīng)過所述電源電路塊上，從所述掃描驅(qū)動(dòng)塊向配置在所述第一接口區(qū)域的掃描驅(qū)動(dòng)器用焊盤配線，在所述電源電路塊上，屏蔽線配線在所述掃描驅(qū)動(dòng)器用全局線的下層。
根據(jù)本發(fā)明，在電源電路塊中，屏蔽線在掃描驅(qū)動(dòng)器用全局線的下層配線，所以能夠通過屏蔽線去除來自全局線的噪聲。由此，能夠防止全局線下層的電源電路塊內(nèi)的電路誤操作等。
而且，本發(fā)明與一種下述的集成電路裝置相關(guān)，該集成電路裝置包括第一～第N電路塊(N為大于等于2的整數(shù))，當(dāng)將從第一邊朝向相對(duì)的第三邊的方向作為第一方向，從第二邊朝向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，所述第一～第N電路塊包括生成灰階電壓的灰階電壓生成電路塊；用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊；和控制所述數(shù)據(jù)驅(qū)動(dòng)塊的邏輯電路塊，其中，所述邏輯電路塊和所述灰階電壓生成電路塊在所述第一方向上鄰接配置，包含緩沖器的緩沖電路配置在所述邏輯電路塊以及所述灰階電壓生成電路塊的所述第四方向側(cè)，其中，所述緩沖器用于對(duì)來自配置在所述第二接口區(qū)域的邏輯用焊盤的信號(hào)執(zhí)行緩存，從所述邏輯用焊盤向所述緩沖電路配線的全局線沿所述第一方向配線在所述第二接口區(qū)域上。
根據(jù)本發(fā)明，能夠利用將邏輯電路塊和灰階電壓生成電路塊鄰接配置時(shí)所產(chǎn)生的區(qū)域來配置緩沖電路。并且，不用太多的配線區(qū)域就能夠?qū)碜赃壿嬘煤副P的大多數(shù)信號(hào)輸入到緩沖電路當(dāng)中，從而能夠提高配線效率。
而且，在本發(fā)明中，所述邏輯電路塊也可以在第一電壓電平的電源下工作，并且，所述緩沖電路也可以包括將來自所述邏輯用焊盤的信號(hào)的電壓電平轉(zhuǎn)換為所述第一電壓電平的電平移位器。
這樣一來，能夠?qū)碜赃壿嬘煤副P的輸入信號(hào)的電壓電平進(jìn)行轉(zhuǎn)換后，再輸入到邏輯電路塊當(dāng)中。
而且，本發(fā)明還與一種下述的電子設(shè)備相關(guān)，該電子設(shè)備包括上述的集成電路裝置、及由所述集成電路裝置驅(qū)動(dòng)的顯示面板。


圖1(A)、(B)、(C)是本實(shí)施例的比較例的說明圖。
圖2(A)、(B)是安裝集成電路裝置的說明圖。
圖3是本實(shí)施例的集成電路裝置的構(gòu)成例。
圖4是各種類型的顯示驅(qū)動(dòng)器及其內(nèi)置的電路塊的實(shí)例。
圖5(A)、(B)是本實(shí)施例的集成電路裝置的平面布局例。
圖6(A)、(B)是集成電路裝置的剖視圖的例子。
圖7是集成電路裝置的電路構(gòu)成例。
圖8(A)、(B)、(C)是數(shù)據(jù)驅(qū)動(dòng)器、掃描驅(qū)動(dòng)器的構(gòu)成例。
圖9(A)、(B)是電源電路、灰階電壓生成電路的構(gòu)成例。
圖10(A)、(B)、(C)是D/A轉(zhuǎn)換電路、輸出電路的構(gòu)成例。
圖11是本實(shí)施例的全局配線方法的說明圖。
圖12(A)、(B)也是本實(shí)施例的全局配線方法的說明圖。
圖13是全局線的配線例。
圖14是轉(zhuǎn)發(fā)塊的構(gòu)成例。
圖15是電源用全局線的配線方法的說明圖。
圖16是邏輯電路塊、掃描驅(qū)動(dòng)塊的布局例。
圖17是電源電路塊、掃描驅(qū)動(dòng)塊的布局例。
圖18是全局線的屏蔽方法的說明圖。
圖19(A)、(B)是讀出放大器的誤操作的說明圖。
圖20(A)、(B)是屏蔽線的配線方法的說明圖。
圖21是從邏輯用焊盤開始的全局線的配線方法的說明圖。
圖22是集成電路裝置的剖面圖的變形例。
圖23(A)、(B)是存儲(chǔ)器、數(shù)據(jù)驅(qū)動(dòng)器的寫/讀分割方法的說明圖。
圖24是1水平掃描期間內(nèi)多次讀出圖像數(shù)據(jù)的方法的說明圖。
圖25是數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)單元的配置例。
圖26是子像素驅(qū)動(dòng)單元的配置例。
圖27是讀出放大器、存儲(chǔ)單元的配置例。
圖28是子像素驅(qū)動(dòng)單元的構(gòu)成例。
圖29(A)、(B)是電子設(shè)備的構(gòu)成例。
具體實(shí)施例方式
以下，詳細(xì)說明本發(fā)明優(yōu)選的實(shí)施例。而且，以下說明的本實(shí)施例并不限定于要求保護(hù)范圍所述的載的本發(fā)明的內(nèi)容，而且，也不限定本實(shí)施例所說明的構(gòu)成全部都是本發(fā)明的必須的解決方法。
1.比較例圖1(A)表示作為本實(shí)施例的比較例的集成電路裝置500。圖1(A)的集成電路裝置500包括存儲(chǔ)塊MB(顯示數(shù)據(jù)RAM)和數(shù)據(jù)驅(qū)動(dòng)塊DB。而且，存儲(chǔ)塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB沿D2方向配置。另外，存儲(chǔ)塊MB、數(shù)據(jù)驅(qū)動(dòng)塊DB的沿D 1方向的長(zhǎng)度與在D2方向的寬度相比為較長(zhǎng)的超扁平的塊。
來自主機(jī)側(cè)的圖像數(shù)據(jù)被寫入存儲(chǔ)塊MB。然后，數(shù)據(jù)驅(qū)動(dòng)塊DB把寫進(jìn)存儲(chǔ)塊MB的數(shù)字圖像數(shù)據(jù)變換為模擬的數(shù)據(jù)電壓，然后驅(qū)動(dòng)顯示面板的數(shù)據(jù)線。這樣，在圖1(A)中圖像信號(hào)流是D2方向。因此，在圖1(A)比較例中，根據(jù)該信號(hào)流，存儲(chǔ)塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB沿D2方向配置。這樣一來，輸入和輸出之間為短路徑，可以優(yōu)化信號(hào)的延遲，可以傳輸效率好的信號(hào)。
然而，對(duì)于圖1(A)的比較例，存在如下技術(shù)缺陷。
第一，就驅(qū)動(dòng)器等集成電路裝置而言，為了低成本化，要求縮小芯片的尺寸。可是，如果采用微細(xì)加工，并通過單純縮小集成電路裝置500以縮小芯片尺寸的話，不僅是短邊方向，而且連長(zhǎng)邊方向也被縮小。所以，導(dǎo)致如圖2(A)所示的安裝困難的技術(shù)缺陷。也就是說，即使優(yōu)選輸出間距例如大于等于22μm，可是，由于如圖2(A)所示的單純縮小后的間距例如只有17μm，間距太窄，所以安裝變得困難。再者，顯示面板的玻璃框變寬，玻璃的取數(shù)減少，造成成本增加。
第二，在顯示驅(qū)動(dòng)器中，根據(jù)顯示面板的種類(非晶形TFT、低溫多晶硅TFT)、像素?cái)?shù)(QCIF、QVGA、VGA)和產(chǎn)品的技術(shù)規(guī)格等，存儲(chǔ)器和數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成有所變化。所以，就圖1(A)的比較例而言，即使有的產(chǎn)品如圖1(B)所示，其焊盤間距、存儲(chǔ)器的單元間距和數(shù)據(jù)驅(qū)動(dòng)器的單元間距是一致的，只要存儲(chǔ)器和數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成發(fā)生變化，如圖1(C)所示，它們的間距也就不一致了。而且，如圖1(C)所示，如果間距不一致，在電路塊之間，為了吸收間距的不一致，不得不形成多余的配線區(qū)域。特別是，對(duì)于在D1方向塊是扁平的圖1(A)的比較例，用于吸收間距不一致的多余配線區(qū)域更大。其結(jié)果是，集成電路裝置500的D2方向的寬度W增大，芯片面積增加，并導(dǎo)致成本的增加。
另一方面，為了避免這類事態(tài)，為使焊盤間距和單元間距取齊而改變存儲(chǔ)器和數(shù)據(jù)驅(qū)動(dòng)器的布局，這又導(dǎo)致開發(fā)周期延長(zhǎng)，結(jié)果，導(dǎo)致成本增加。也就是說，對(duì)于圖1(A)的比較例，各電路塊的電路構(gòu)成和布局都進(jìn)行單獨(dú)設(shè)計(jì)，再進(jìn)行調(diào)整間距的作業(yè)，因而生成不必要的空區(qū)域，并且導(dǎo)致設(shè)計(jì)低效化等問題。
2.集成電路裝置的構(gòu)成圖3示出能夠解決上述技術(shù)缺陷的本實(shí)施例的集成電路裝置10的構(gòu)成。就本實(shí)施例而言，從集成電路裝置10的短邊即第一邊SD1朝著對(duì)面的第三邊SD3的方向作為第一方向D1，把D1的反方向作為第三方向D3。從集成電路裝置10的長(zhǎng)邊即第二邊SD2朝著對(duì)面的第四邊SD4的方向作為第二方向D2，把D2的反方向作為第四方向D4。此外，在圖3中，雖然集成電路裝置10的左邊為第一邊SD1，右邊為第三邊SD3，但是，也可以是左邊為第三邊SD3、右邊為第一邊SD1。
如圖3所示，本實(shí)施例的集成電路裝置10包括沿D1方向配置的第一～第N個(gè)電路塊CB1～CBN(N是大于等于2的整數(shù))。亦即，在圖1(A)的比較例中，電路塊沿D2方向排列，而在本實(shí)施例中，電路塊CB1～CBN沿D1方向排列。而且，各電路塊不像圖1(A)的比較例那樣呈超扁平的塊，而是比較接近方形的塊。
另外，集成電路裝置10包括在第一～第N的電路塊CB1～CBN的D2方向側(cè)沿邊SD4設(shè)置的輸出側(cè)I/F區(qū)域12(廣義為第一接口區(qū)域)。而在第一～第N電路塊CB1～CBN的D4方向側(cè)包括沿邊SD2設(shè)置的輸入側(cè)I/F區(qū)域14(廣義為第二接口區(qū)域)。更具體地說，輸出側(cè)I/F區(qū)域12(第一個(gè)I/O區(qū))配置在電路塊CB1～CBN的D2方向一側(cè)，而不通過例如其它電路塊。而輸入側(cè)I/F區(qū)域14(第二個(gè)I/O區(qū))也不通過例如其它電路塊而直接配置在電路塊CB1～CBN的D4方向一側(cè)。亦即，至少在數(shù)據(jù)驅(qū)動(dòng)塊存在的部分，在D2方向只存在一個(gè)電路塊(數(shù)據(jù)驅(qū)動(dòng)塊)。此外，在把集成電路裝置10作為IP(Intellectual Property知識(shí)產(chǎn)權(quán))核心來使用，并組裝于其他集成電路裝置時(shí)，也可以形成不設(shè)有I/F區(qū)域12、14中至少一個(gè)的構(gòu)成。
輸出側(cè)(顯示面板側(cè))I/F區(qū)域12是與顯示面板形成接口的區(qū)域，包括焊盤、連接于焊盤的輸出用晶體管和保護(hù)元件等各種元件。具體地說，包括向數(shù)據(jù)線輸出數(shù)據(jù)信號(hào)、向掃描線輸出掃描信號(hào)的輸出用晶體管等。此外，在顯示面板是觸摸面板等時(shí)，也可以包括輸入用晶體管。
輸入側(cè)(主機(jī)側(cè))I/F區(qū)域14是與主機(jī)(MPU、圖像處理控制器、基帶引擎)形成接口的區(qū)域，可以包括焊盤、連接于焊盤的輸入(輸入/輸出用)晶體管、輸出用晶體管和保護(hù)元件等各種元件。具體地說，包括用于輸入來自主機(jī)的信號(hào)(數(shù)字信號(hào))的輸入用晶體管、用于向主機(jī)輸出信號(hào)的輸出用晶體管等。
此外，也可以設(shè)置沿短邊即邊SD1、SD3的輸出側(cè)或者輸入側(cè)I/F區(qū)域。另外，作為外部連接端子的凸起等也可以設(shè)置在I/F(接口)區(qū)12、14，也可以設(shè)置在其以外的區(qū)域(第一～第N電路塊CB1～CBN)。當(dāng)設(shè)在I/F區(qū)域12、14以外的區(qū)域時(shí)，可以采用金屬凸起以外的小型凸起技術(shù)(以樹脂為核心的凸起技術(shù))來實(shí)現(xiàn)。
第一～第N電路塊CB1～CBN可以至少包括兩個(gè)(或者三個(gè))不同的電路塊(具備不同功能的電路塊)。以集成電路裝置10是顯示驅(qū)動(dòng)器的情況為例，電路塊CB1～CBN可以包括如數(shù)據(jù)驅(qū)動(dòng)器、存儲(chǔ)器、掃描驅(qū)動(dòng)器、邏輯電路、灰階電壓發(fā)生電路和電源電路中的至少兩個(gè)電路塊。更具體地講，電路塊CB1～CBN至少可以包括數(shù)據(jù)驅(qū)動(dòng)塊和邏輯電路塊，而且，可以包括灰階電壓發(fā)生電路塊。另外，在內(nèi)置存儲(chǔ)器的情況下，還可以包括存儲(chǔ)塊。
例如，圖4表示各種類型的顯示驅(qū)動(dòng)器和內(nèi)置顯示驅(qū)動(dòng)器的電路塊的例子。就內(nèi)置存儲(chǔ)器(RAM)的非晶形TFT(Thin FilmTransistor薄膜晶體管)面板用顯示驅(qū)動(dòng)器而言，電路塊CB1～CBN包括存儲(chǔ)器、數(shù)據(jù)驅(qū)動(dòng)器(源極驅(qū)動(dòng)器)、掃描驅(qū)動(dòng)器(柵極驅(qū)動(dòng)器)、邏輯電路(門陣列電路)、灰階電壓發(fā)生電路(γ校正電路)以及電源電路這些電路塊。另一方面，就存儲(chǔ)器內(nèi)置的低溫多晶硅(LTPS)TFT面板用顯示驅(qū)動(dòng)器而言，因?yàn)榭梢栽诓ＡЩ迳闲纬蓲呙栩?qū)動(dòng)器，所以可以省略掃描驅(qū)動(dòng)電路塊。而對(duì)于存儲(chǔ)器非內(nèi)置的非晶形TFT面板，可以省略存儲(chǔ)塊，對(duì)于存儲(chǔ)器非內(nèi)置的低溫多晶硅TFT面板，可以省略存儲(chǔ)器和掃描驅(qū)動(dòng)器的電路塊。另外，就CSTN(Color Super Twisted Nematic)面板、TFD(Thin Film Diode薄膜二極管)面板而言，則可以省略灰階電壓發(fā)生電路塊。
圖5(A)、圖5(B)表示本實(shí)施例的顯示驅(qū)動(dòng)器集成電路裝置10的平面布局的例子。圖5(A)、圖5(B)是存儲(chǔ)器內(nèi)置的非晶形TFT面板用的例子，例如圖5(A)以QCIF、32階用顯示驅(qū)動(dòng)器為目標(biāo)，而圖5(B)則以QVGA、64階用顯示驅(qū)動(dòng)器為目標(biāo)。
就圖5(A)、(B)而言，其第一～第N電路塊CB1～CBN包括第一～第四存儲(chǔ)塊MB1～MB4(廣義為第一～第I個(gè)存儲(chǔ)塊，I是大于等于2的整數(shù))。與各第一～第四存儲(chǔ)塊MB1～MB4對(duì)應(yīng)，包括沿D1方向其各自鄰接配置的第一～第四數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4(廣義為第一～第I的數(shù)據(jù)驅(qū)動(dòng)塊)。具體地說，存儲(chǔ)塊MB1和數(shù)據(jù)驅(qū)動(dòng)塊DB1沿D1方向相鄰配置，存儲(chǔ)塊MB2則和數(shù)據(jù)驅(qū)動(dòng)塊DB2沿D1方向相鄰配置。而且，數(shù)據(jù)驅(qū)動(dòng)塊DB1用于驅(qū)動(dòng)數(shù)據(jù)線的圖像數(shù)據(jù)(顯示數(shù)據(jù))由鄰接的存儲(chǔ)塊MB1存儲(chǔ)，數(shù)據(jù)驅(qū)動(dòng)塊DB2用于驅(qū)動(dòng)數(shù)據(jù)線的圖像數(shù)據(jù)則由鄰接的存儲(chǔ)塊MB2存儲(chǔ)。
在圖5(A)中，在存儲(chǔ)塊MB1～MB4中的MB1(廣義為第J存儲(chǔ)塊，1≤J＜I)的D3方向一側(cè)鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4中的DB1(廣義為第J數(shù)據(jù)驅(qū)動(dòng)塊)。另外，在存儲(chǔ)塊MB1的D1方向一側(cè)鄰接配置存儲(chǔ)塊MB2(廣義地是第J+1的存儲(chǔ)塊)。然后，在存儲(chǔ)塊MB2的D1方向一側(cè)鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB2(廣義地是第J+1的數(shù)據(jù)驅(qū)動(dòng)塊)。存儲(chǔ)塊MB3、MB4、數(shù)據(jù)驅(qū)動(dòng)塊DB3、DB4的配置也是一樣。這樣，在圖5(A)中，相對(duì)于MB1、MB2的邊界線，MB1、DB1和MB2、DB2對(duì)稱地配置，而相對(duì)于MB3、MB4的邊界線，MB3、DB3和MB4、DB4對(duì)稱地配置。此外，在圖5(A)中，雖然DB2和DB3鄰接配置，但是，不鄰接而在其間配置其它的電路塊也可以。
另一方面，圖5(B)中，對(duì)于在存儲(chǔ)塊MB1～MB4之中的MB1(廣義地為第J存儲(chǔ)塊)的D3方向一側(cè)鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4中的DB1(第J數(shù)據(jù)驅(qū)動(dòng)塊)。另外，在存儲(chǔ)塊MB1的D1方向一側(cè)鄰接配置DB2(第J+1的數(shù)據(jù)驅(qū)動(dòng)塊)。在DB2的D1方向一側(cè)鄰接配置MB2(第J+1的存儲(chǔ)塊)。DB3、MB3、DB4、MB4也同樣配置。此外，雖然在圖5(B)中MB1和DB2、MB2和DB3、MB3和DB4都分別為鄰接配置，但是，不鄰接而在其間配置其它的電路塊也可以。
根據(jù)圖5(A)的配置，具有在存儲(chǔ)塊MB1和MB2以及MB3和MB4之間(在第J、第J+1的存儲(chǔ)塊之間)共用列地址譯碼器的優(yōu)點(diǎn)。另一方面，根據(jù)圖5(B)的配置，能夠使從數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4到輸出側(cè)I/F區(qū)域12的數(shù)據(jù)信號(hào)輸出線的配線間距均勻化，具有可以提高配線效率的優(yōu)點(diǎn)。
本實(shí)施例的集成電路裝置10的布局并非限定于圖5(A)、(B)。例如，存儲(chǔ)塊和數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)量也可以是2、3或大于等于5，也可以對(duì)存儲(chǔ)塊和數(shù)據(jù)驅(qū)動(dòng)塊不進(jìn)行塊的分割而構(gòu)成。而且，也可以實(shí)施存儲(chǔ)塊和數(shù)據(jù)驅(qū)動(dòng)塊不相鄰的實(shí)施方式。而且，即使不設(shè)存儲(chǔ)塊、掃描驅(qū)動(dòng)器塊、電源電路塊或灰階電壓發(fā)生電路塊等這樣的構(gòu)成也是可以的。在電路塊CB1～CBN和輸出側(cè)I/F區(qū)域12、或者輸入側(cè)I/F區(qū)域14之間，也可以設(shè)置在D2方向上的寬度極窄的電路塊(小于等于WB的細(xì)長(zhǎng)電路塊)。另外，電路塊CB1～CBN還可以包括不同的電路塊在D2方向多級(jí)排列的電路塊。例如，也可以把掃描驅(qū)動(dòng)電路和電源電路作為一個(gè)電路塊。
圖6(A)表示本實(shí)施例的集成電路裝置10沿D2方向的截面圖的例子。圖中W1、WB、W2分別為輸出側(cè)I/F區(qū)域12、電路塊CB1～CBN、輸入側(cè)I/F區(qū)域14在D2方向的寬度。另外，W是集成電路裝置10在D2方向的寬度。
對(duì)于本實(shí)施例，如圖6(A)所示，在D2方向上，可以不在電路塊CB1～CBN(數(shù)據(jù)驅(qū)動(dòng)塊DB)和輸出側(cè)、輸入側(cè)I/F區(qū)域12、14之間夾入其它電路塊來構(gòu)成。所以，就可以使W1+WB+W2≤W＜W1+2×WB+W2，能夠?qū)崿F(xiàn)細(xì)長(zhǎng)的集成電路裝置。具體地說，可以使D2方向的寬度W＜2mm，更具體的，可以使W＜1.5mm。而考慮到芯片的檢查和裝配，優(yōu)選W＞0.9mm。此外，長(zhǎng)邊方向的長(zhǎng)度LD則可以做到15mm＜LD＜27mm。芯片的形狀比SP＝LD/W可以做到SP＞10，更具體地說，SP＞12。
圖6(A)的寬度W1、WB、W2分別為輸出側(cè)I/F區(qū)域12、電路塊CB1～CBN、輸入側(cè)I/F區(qū)域14的晶體管形成區(qū)(主體區(qū)域、激活區(qū)域)的寬度。亦即，在I/F區(qū)域12、14形成輸出用晶體管、輸入用晶體管、輸入/輸出用晶體管和靜電保護(hù)元件的晶體管等。另外，在電路塊CB1～CBN區(qū)域形成構(gòu)成電路的晶體管。而且，以形成這類晶體管的阱區(qū)和擴(kuò)散區(qū)作為基準(zhǔn)決定W1、WB、W2。例如，為了實(shí)現(xiàn)更細(xì)長(zhǎng)的集成電路裝置，希望是在電路塊CB1～CBN的晶體管上也形成凸起(能動(dòng)面凸起)。具體的，在晶體管上面(有源區(qū)域)形成以樹脂形成其芯、在樹脂的表面形成金屬層的樹脂芯凸起等。而且，該凸起(外部連接端子)通過金屬配線被連接到配置在I/F區(qū)域12、14的焊盤上。本實(shí)施例的W1、WB、W2不是這樣的突起的形成區(qū)域的寬度，而是在凸起下面形成的晶體管形成區(qū)域的寬度。
電路塊CB1～CBN各自在D2方向的寬度例如可以統(tǒng)一為同寬。此時(shí)，只要各電路塊的寬度實(shí)質(zhì)上相同就可以，例如有數(shù)μm～20μm(數(shù)十μm)程度的差異是在容許范圍以內(nèi)的。而且，在電路塊CB1～CBN中存在寬度不同的電路塊時(shí)，寬度WB可以是電路塊CB1～CBN的寬度中最大的寬度。此時(shí)的最大寬度可以是例如數(shù)據(jù)驅(qū)動(dòng)塊的在D2方向的寬度。或者，在存儲(chǔ)器內(nèi)置的集成電路裝置的情況下，可以是存儲(chǔ)塊的在D2方向的寬度。此外，在電路塊CB1～CBN和I/F區(qū)域12、14之間可以設(shè)置例如寬20～30μm程度的空區(qū)域。
就本實(shí)施例而言，在輸出側(cè)I/F區(qū)域12上可以配置在D2方向的級(jí)數(shù)為一級(jí)或多級(jí)的焊盤。所以，如果考慮焊盤寬度(例如0.1μm)和焊盤間距，輸出側(cè)I/F區(qū)域12的在D2方向的寬度W1可以做到0.13mm≤W1≤0.4mm。另外，因?yàn)樵谳斎雮?cè)I/F區(qū)域14可以配置在D2方向的級(jí)數(shù)為一級(jí)或多級(jí)的焊盤，所以輸入側(cè)I/F區(qū)域14的寬度W2就可以做到0.1mm≤W2≤0.2mm。為了實(shí)現(xiàn)細(xì)長(zhǎng)的集成電路裝置，在電路塊CB1～CBN上需要通過全局線形成來自邏輯電路塊的邏輯信號(hào)、來自灰階電壓發(fā)生電路塊的灰階電壓信號(hào)和電源的配線，這類配線的合計(jì)寬度例如在0.8～0.9mm的程度。因而，考慮到這些情況，電路塊CB1～CBN的寬度WB可以做到0.65≤WB≤1.2mm。
而且，即使W1＝0.4mm，W2＝0.2mm，可是因?yàn)?.65≤WB≤1.2mm，所以WB＞W(wǎng)1+W2成立。另外，在W1、WB、W2都為最小值的情況下，即W1＝0.13mm、WB＝0.65mm、W2＝0.1mm，集成電路裝置的寬度為W＝0.88mm。所以，W＝0.88mm＜2×WB＝1.3mm成立。在W1、WB、W2都為最大值的情況下，W1＝0.4mm、WB＝1.2mm、W2＝0.2mm，則集成電路裝置的寬度為W＝1.8mm的程度。所以，W＝1.8mm＜2×WB＝2.4mm成立。因此，關(guān)系式W＜2×WB成立，能夠?qū)崿F(xiàn)細(xì)長(zhǎng)的集成電路裝置。
對(duì)于圖1(A)的比較例，如圖6(B)所示，沿D2方向配置兩個(gè)以上的多個(gè)電路塊。另外，在D2方向，在電路塊之間、以及在電路塊和I/F區(qū)域之間形成有配線區(qū)域。所以，集成電路裝置500在D2方向(短邊方向)的寬度W就變寬，不能實(shí)現(xiàn)瘦長(zhǎng)的細(xì)長(zhǎng)芯片。因而，即使利用微細(xì)加工使芯片收縮，但是，如圖2(A)所示，由于D1方向(長(zhǎng)邊方向)的長(zhǎng)度LD縮短，輸出間距變成窄間距，所以，導(dǎo)致安裝困難。
針對(duì)這一技術(shù)缺陷，如圖3、圖5(A)、圖5(B)所示，在本實(shí)施例中，沿D1方向配置多個(gè)電路塊CB1～CBN。另外，如圖6(A)所示，可以把晶體管(電路元件)配置在焊盤(凸起)的下面(能動(dòng)面凸起)。通過在電路塊內(nèi)部配線的局部線的上層(焊盤的下層)形成的全局線，也可以形成電路塊之間或者電路塊和I/F區(qū)域之間等的信號(hào)線。所以，如圖2(B)所示，可以在集成電路裝置10在D1方向的長(zhǎng)度LD維持不變的情況下使D2方向的寬度W變窄，實(shí)現(xiàn)超瘦長(zhǎng)的細(xì)長(zhǎng)芯片。結(jié)果是，能夠使輸出間距維持在例如大于等于22μm，可以容易地進(jìn)行安裝。。
而且，在本實(shí)施例中，由于沿D1方向配置多個(gè)電路塊CB1～CBN，故可以容易地應(yīng)對(duì)產(chǎn)品規(guī)格的變更。亦即，由于可以用公共的平臺(tái)設(shè)計(jì)各種規(guī)格的產(chǎn)品，所以能夠提高設(shè)計(jì)效率。例如在圖5(A)、(B)中，在顯示面板的像素?cái)?shù)或灰階數(shù)有增有減的情況下，只需增減存儲(chǔ)塊和數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)、在一個(gè)水平掃描期間中圖像數(shù)據(jù)的讀取次數(shù)等就可以對(duì)應(yīng)。另外，雖然圖5(A)、(B)是存儲(chǔ)器內(nèi)置的非晶形TFT面板用例子，但是，在開發(fā)存儲(chǔ)器內(nèi)置的低溫多晶硅TFT面板用產(chǎn)品的情況下，只要從電路塊CB1～CBN中去掉掃描驅(qū)動(dòng)器塊即可。又如，在開發(fā)存儲(chǔ)器非內(nèi)置的產(chǎn)品的情況下，只要去掉存儲(chǔ)塊即可。而且，如上所述，即使根據(jù)規(guī)格去掉電路塊，在本實(shí)施例中，因?yàn)榭梢詫?duì)其它電路塊產(chǎn)生的影響抑制到最小，故而能夠提高設(shè)計(jì)效率。
在本實(shí)施例中，可以把各個(gè)電路塊CB1～CBN在D2方向的寬度(高度)統(tǒng)一于例如數(shù)據(jù)驅(qū)動(dòng)塊和存儲(chǔ)塊的寬度(高度)。而且，在各個(gè)電路塊的晶體管有增減的情況下，由于可以通過增減各個(gè)電路塊在D1方向的長(zhǎng)度來進(jìn)行調(diào)整，故能夠使設(shè)計(jì)進(jìn)一步高效化。例如，在圖5(A)、(B)中，在灰階電壓發(fā)生電路塊和電源電路塊的構(gòu)成變更、晶體管數(shù)量增減的情況下，也可以通過增減灰階電壓發(fā)生電路塊和電源電路塊在D1方向的長(zhǎng)度來對(duì)應(yīng)。
此外，作為第二比較例，還可以考慮如下配置方法例如，在D1方向上，將數(shù)據(jù)驅(qū)動(dòng)塊細(xì)長(zhǎng)地配置，在數(shù)據(jù)驅(qū)動(dòng)塊的D4方向一側(cè)，沿D1方向配置存儲(chǔ)塊等其他多個(gè)電路塊。但是，對(duì)于該第二比較例，由于幅度較寬的數(shù)據(jù)驅(qū)動(dòng)塊夾入存儲(chǔ)塊等其它電路塊與輸出側(cè)I/F區(qū)域之間，所以，集成電路裝置在D2方向的寬度W變寬，難以實(shí)現(xiàn)瘦長(zhǎng)的細(xì)長(zhǎng)芯片。而且，在數(shù)據(jù)驅(qū)動(dòng)塊和存儲(chǔ)器驅(qū)動(dòng)器塊之間產(chǎn)生了多余的配線區(qū)域，就更加擴(kuò)大了寬度W。在數(shù)據(jù)驅(qū)動(dòng)塊或存儲(chǔ)塊的構(gòu)成發(fā)生變化的情況下，出現(xiàn)在圖1(B)、(C)中說明的間距不一致的問題，無法提高設(shè)計(jì)效率。
作為本實(shí)施例的第三比較例，還可以考慮只對(duì)同一功能的電路塊(例如數(shù)據(jù)驅(qū)動(dòng)塊)進(jìn)行塊的分割、并沿D1方向排列配置的方法。但是，對(duì)于該第三比較例，由于只能使集成電路裝置具有同一的功能(例如數(shù)據(jù)驅(qū)動(dòng)器功能)，故不可能實(shí)現(xiàn)多種產(chǎn)品的擴(kuò)展。針對(duì)該問題，在本實(shí)施例中，電路塊CB1～CBN包括至少具有兩個(gè)不同功能的電路塊。所以，如圖4、圖5(A)、圖5(B)所示，具有能夠提供對(duì)應(yīng)于各種類型顯示面板的多機(jī)種集成電路裝置的優(yōu)點(diǎn)。
3.電路構(gòu)成圖7表示集成電路裝置10的電路構(gòu)成。而且，集成電路裝置10的電路構(gòu)成并不限定于圖7的示例，可以實(shí)施各種變形。存儲(chǔ)器20(顯示數(shù)據(jù)RAM)用于存儲(chǔ)圖像數(shù)據(jù)。存儲(chǔ)單元陣列22包括多個(gè)存儲(chǔ)單元，至少存儲(chǔ)一幀(一幅畫面)的圖像數(shù)據(jù)。此時(shí)，一個(gè)像素由例如R、G、B等三個(gè)子像素(三點(diǎn))構(gòu)成，各子像素例如存儲(chǔ)著六位(k位)的圖像數(shù)據(jù)。行地址譯碼器24(MPU/LCD行地址譯碼器)進(jìn)行有關(guān)行地址的譯碼處理，并進(jìn)行存儲(chǔ)單元陣列22的字線的選擇處理。列地址譯碼器26(MPU列地址譯碼器)則進(jìn)行有關(guān)列地址的譯碼處理，并進(jìn)行存儲(chǔ)單元陣列22的位線的選擇處理。寫/讀電路28(MPU寫/讀電路)進(jìn)行把圖像數(shù)據(jù)寫入存儲(chǔ)單元陣列22的處理和從存儲(chǔ)單元陣列22讀出圖像數(shù)據(jù)的處理。用例如以起始地址和結(jié)束地址為對(duì)頂點(diǎn)的矩形來定義存儲(chǔ)單元陣列22的存取區(qū)域。亦即，用起始地址的列地址及行地址和結(jié)束地址的列地址及行地址來定義存取區(qū)域，并進(jìn)行存儲(chǔ)器的存取。
邏輯電路40(例如自動(dòng)配置配線電路)生成用于控制顯示時(shí)刻的控制信號(hào)和用于控制數(shù)據(jù)處理時(shí)刻的控制信號(hào)等。該邏輯電路40可以由例如門陣列(G/A)等自動(dòng)配置配線形成?？刂齐娐?2生成各種控制信號(hào)，進(jìn)行裝置整體的控制。具體地說，向灰階電壓發(fā)生電路110輸出灰階特性(γ特性)的調(diào)整數(shù)據(jù)(γ校正數(shù)據(jù))，并控制電源電路90的電壓生成。另外，對(duì)使用了行地址譯碼器24、列地址譯碼器26、寫/讀電路28的存儲(chǔ)器進(jìn)行寫/讀處理的控制。顯示時(shí)刻控制電路44生成用于控制顯示時(shí)刻的各種控制信號(hào)，控制從存儲(chǔ)器到顯示面板側(cè)的圖像數(shù)據(jù)的讀取。主機(jī)(MPU)接口電路46對(duì)從主機(jī)的每次訪問生成內(nèi)部脈沖，實(shí)現(xiàn)對(duì)存儲(chǔ)器進(jìn)行訪問的主接口。RGB接口電路48通過點(diǎn)時(shí)鐘實(shí)現(xiàn)將動(dòng)畫的RGB數(shù)據(jù)寫入存儲(chǔ)器的RGB接口。而且，也可以是只設(shè)置主接口電路46、RGB接口電路48中的任一者的構(gòu)成。
在圖7中，從主接口電路46、RGB接口電路48以一個(gè)像素單位向存儲(chǔ)器20進(jìn)行訪問。另一方面，根據(jù)與主接口電路46、RGB接口電路48獨(dú)立的內(nèi)部顯示時(shí)刻，每一個(gè)行周期以行地址所指定的行單位向數(shù)據(jù)驅(qū)動(dòng)器50輸送圖像數(shù)據(jù)。
數(shù)據(jù)驅(qū)動(dòng)器50是用于驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的電路，其構(gòu)成示于圖8(A)。數(shù)據(jù)鎖存電路52鎖存來自存儲(chǔ)器20的數(shù)字圖像數(shù)據(jù)。D/A轉(zhuǎn)換電路54(電壓選擇電路)進(jìn)行鎖存于數(shù)據(jù)鎖存電路52的數(shù)字圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并生成模擬的數(shù)據(jù)電壓。具體地說，接受來自灰階發(fā)生電路110的多個(gè)(例如64階)灰階電壓(基準(zhǔn)電壓)，從這些多個(gè)灰階電壓中選擇與數(shù)字圖像數(shù)據(jù)對(duì)應(yīng)的電壓，并作為數(shù)據(jù)電壓輸出。輸出電路56(驅(qū)動(dòng)電路、緩沖電路)緩沖來自D/A轉(zhuǎn)換電路54的數(shù)據(jù)電壓，而后輸出至顯示面板的數(shù)據(jù)線，并驅(qū)動(dòng)數(shù)據(jù)線。而且，也可以是將輸出電路56的一部分(例如運(yùn)算放大器的輸出級(jí))不包括在數(shù)據(jù)驅(qū)動(dòng)器50中、而配置在其他區(qū)域的構(gòu)成。
掃描驅(qū)動(dòng)器70是用于驅(qū)動(dòng)顯示面板的掃描線的電路，其構(gòu)成例示于圖8(B)。移位寄存器72包括依次連接的多個(gè)觸發(fā)器，與移位時(shí)鐘信號(hào)SCK同步，對(duì)許可輸入輸出信號(hào)EIO進(jìn)行依次移位。電平移位器76將來自移位寄存器72的信號(hào)的電壓電平轉(zhuǎn)換成用于掃描線選擇的高電壓電平。輸出電路78緩沖由電平移位器76轉(zhuǎn)換并輸出的掃描電壓，然后輸出到顯示面板的掃描線，對(duì)掃描線進(jìn)行選擇驅(qū)動(dòng)。掃描驅(qū)動(dòng)器70也可以是如圖8(C)所示的構(gòu)成。圖8(C)中，掃描地址生成電路73生成掃描地址并輸出，地址譯碼器74進(jìn)行掃描地址的譯碼處理。而且，對(duì)于通過該譯碼處理而特定的掃描線，通過電平移位器器76、輸出電路78輸出掃描電壓。
電源電路90是用于生成各種電源電壓的電路，其構(gòu)成示于圖9(A)。升壓電路92是使用升壓用電容、升壓用晶體管以電荷泵的方式使輸入電源電壓和內(nèi)部電源電壓升壓、并生成升壓電壓的電路，可以包括1次～4次升壓電路等。通過該升壓電路92能夠生成掃描驅(qū)動(dòng)器70和灰階電壓發(fā)生電路110使用的高電壓。調(diào)節(jié)電路94進(jìn)行由升壓電路92生成的升壓電壓的電平調(diào)整。VCOM生成電路96生成供給顯示面板的對(duì)向電極的VCOM電壓并輸出?？刂齐娐?8用于進(jìn)行電源電路90的控制，它包括各種控制寄存器等。
灰階電壓發(fā)生電路(γ校正電路)110是用于生成灰階電壓的電路，其構(gòu)成示于圖9(B)。選擇用電壓生成電路112(分壓電路)根據(jù)由電源電路90生成的高電壓的電源電壓VDDH、VSSH輸出選擇用電壓VS0～VS255(廣義為R個(gè)選擇用電壓)。具體地說，選擇用電壓生成電路112包括具有串聯(lián)的多個(gè)電阻元件的梯形電阻電路。而且，將通過該梯形電阻電路將VDDH、VSSH分壓后的電壓作為選擇用電壓VS0～VS255輸出。灰階電壓選擇電路114根據(jù)通過邏輯電路40設(shè)定于調(diào)整寄存器116的灰階特性的調(diào)整數(shù)據(jù)，從選擇用電壓VS0～VS255中，例如在64階的情況下，選擇64個(gè)(廣義地是S個(gè)，R＞S)電壓，作為灰階電壓V0～V63輸出。這樣，可以生成適應(yīng)于顯示面板的優(yōu)選灰階特性(γ校正特性)的灰階電壓。而且，在極性反轉(zhuǎn)驅(qū)動(dòng)的情況下，也可以把正極性用的梯形電阻電路和負(fù)極性用的梯形電阻電路設(shè)置在選擇用電壓生成電路112中。另外，梯形電阻電路的各電阻元件的阻值也可以根據(jù)在調(diào)整寄存器116設(shè)定的調(diào)整數(shù)據(jù)變更。也可以是在選擇用電壓生成電路112或灰階電壓選擇電路114中設(shè)置阻抗變換電路(連接電壓輸出器的運(yùn)算放大器)的構(gòu)成。
圖10(A)表示包括圖8(A)的D/A轉(zhuǎn)換電路54的各DAC(Digital Analog Converter，數(shù)模轉(zhuǎn)換器)的構(gòu)成例。圖10(A)的各DAC可以按每個(gè)子像素(或者每個(gè)像素)設(shè)置，并由ROM譯碼器等構(gòu)成。而且，根據(jù)來自存儲(chǔ)器20的六位數(shù)字圖像數(shù)據(jù)D0～D5及其反轉(zhuǎn)數(shù)據(jù)XD0～XD5，選擇來自灰階電壓發(fā)生電路110的灰階電壓V0～V63中任一個(gè)，由此，將圖像數(shù)據(jù)D0～D5轉(zhuǎn)換成模擬電壓。而且，把所得的模擬電壓信號(hào)DAQ(DAQR、DAQG、DAQB)輸出到輸出電路56。
對(duì)于低溫多晶硅TFT用的顯示驅(qū)動(dòng)器等，將R用、G用、B用數(shù)據(jù)信號(hào)進(jìn)行多路轉(zhuǎn)換后輸送至顯示驅(qū)動(dòng)器的情況下(圖10(C)的情況下)，可以用一個(gè)公共的DAC對(duì)R用、G用、B用的圖象數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換。在這種情況下，圖10(A)的各個(gè)DAC按每個(gè)像素來設(shè)置。
圖10(B)示出圖8(A)的輸出電路56所含的各輸出部分SQ的構(gòu)成。圖10(B)的各輸出部分SQ可以按每個(gè)像素來設(shè)置。各輸出部分SQ包括R(紅)用、G(綠)用、B(藍(lán))用阻抗變換電路OPR、OPG、OPB(連接電壓跟隨器的運(yùn)算放大器)，進(jìn)行來自DAC的信號(hào)DAQR、DAQG、DAQB的阻抗變換，并將數(shù)據(jù)信號(hào)DATAR、DATAG、DATAB輸出到R、G、B用數(shù)據(jù)信號(hào)輸出線。例如在低溫多晶硅TFT面板的情況下，也可以設(shè)置如圖10(C)所示的開關(guān)元件(開關(guān)用晶體管)SWR、SWG、SWB，復(fù)用R用、G用、B用的數(shù)據(jù)信號(hào)后的數(shù)據(jù)信號(hào)DATA由阻抗變換電路OP輸出。另外，也可以在多個(gè)像素中復(fù)用數(shù)據(jù)信號(hào)。而且，還可以是不在輸出部分SQ設(shè)置圖10(B)、(C)所示的阻抗變換電路、而只設(shè)開關(guān)元件等的構(gòu)成。
4.全局配線4.1全局配線方法為了實(shí)現(xiàn)圖2(B)這樣的微型細(xì)長(zhǎng)的集成電路裝置，需要縮小集成電路裝置在D2方向上的寬度W。為了縮小寬度W，又需要高效地對(duì)沿D1方向配置的電路塊間的信號(hào)線、電源線配線。因此，在本實(shí)施例中，通過全局配線方法，對(duì)這些電路塊間的信號(hào)線、電源線進(jìn)行配線。
例如，在圖11中，第一～第N電路塊CB1～CBN沿D1方向配置，在D2方向側(cè)設(shè)有輸出側(cè)I/F區(qū)域12(第一接口區(qū)域)，在其D4方向側(cè)設(shè)有輸入側(cè)I/F區(qū)域14。并且，電路塊CB1～CBN中的電路塊CBM、CBM+1、CBM+2(1≤M≤N-2)鄰接配置。本實(shí)施例中，在像這樣鄰接配置的電路塊CBM、CBM+1之間、和/或CBM+1、CBM+2之間，在第I(I為大于或等于3的整數(shù))層下層的配線層(例如第一～第四鋁配線層ALA、ALB、ALC、ALD)上形成的局部線LL1、LL2作為信號(hào)線及電源線兩者中的至少一種被配線。
另一方面，在電路塊CB1～CBN中的不鄰接的電路塊間，在第I層或第I層上層的配線層(例如，第五鋁配線層ALE)形成的全局線作為信號(hào)線及電源線兩者中的至少一種，沿D1方向配線在介于不鄰接的電路塊間的電路塊上。例如，圖11中，邏輯電路塊LB不與電路塊CBM、CBM+1、CBM+2鄰接。因此，在邏輯電路塊LB與電路塊CBM、CBM+1、CBM+2之間，配線例如在鋁配線層ALE等形成的全局線GLL，以提供來自LB的信號(hào)。而且，在圖11中，電源電路塊PB不與電路塊CBM、CBM+1、CBM+2鄰接。因此，在電源電路塊PB與電路塊CBM、CBM+1、CBM+2之間，配線例如在鋁配線層ALE等形成的全局線GLP，以提供來自PB的電源。
圖12(A)、(B)中示出全局線的具體配線例。在圖12(A)中，電路塊CB1～CBN包括用于驅(qū)動(dòng)數(shù)據(jù)線的數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2、和控制DB1、DB2的邏輯電路塊LB。而且，還包括生成灰階電壓的灰階電壓生成電路塊GB。用于將來自邏輯電路塊LB的驅(qū)動(dòng)器控制信號(hào)提供給數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2的驅(qū)動(dòng)器用全局線GLD沿D1方向配線在介于邏輯電路塊LB和數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2之間的電路塊上。用于將來自灰階電壓生成電路塊GB的灰階電壓提供給數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2的灰階用全局線GLG沿D1方向配線在介于灰階電壓生成電路塊GB和數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2之間的電路塊上。并且，灰階電壓生成電路塊GB和邏輯電路塊LB沿D1方向鄰接配置，在邏輯電路塊LB與灰階電壓生成電路塊GB之間配線用于LB將灰階的調(diào)整數(shù)據(jù)提供給GB的局部線LLG。
在圖12(B)中，電路塊CB1～CBN包括數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2、和存儲(chǔ)提供給DB1、DB2的圖像數(shù)據(jù)的存儲(chǔ)塊MB1、MB2。用于將來自邏輯電路塊LB的至少寫數(shù)據(jù)信號(hào)(或者地址信號(hào)、存儲(chǔ)器控制信號(hào))提供給存儲(chǔ)塊MB1、MB2的存儲(chǔ)器用全局線GLM沿D1方向配線在介于邏輯電路塊LB與存儲(chǔ)塊MB1、MB2之間的電路塊上。而且還配線用于將來自邏輯電路塊LB的驅(qū)動(dòng)器控制信號(hào)提供給數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2的驅(qū)動(dòng)器用全局線GLD。數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2和存儲(chǔ)塊MB1、MB2沿D1方向鄰接配置，在存儲(chǔ)塊MB1與數(shù)據(jù)驅(qū)動(dòng)塊DB1之間配線用于MB1提供圖像數(shù)據(jù)給DB1的局部線LLM1。在存儲(chǔ)塊MB2與數(shù)據(jù)驅(qū)動(dòng)塊DB2之間配線用于MB2提供圖像數(shù)據(jù)給DB2的局部線LLM2。
如圖9(B)所示，灰階電壓生成電路110包括調(diào)整寄存器116。圖7的邏輯電路40對(duì)該調(diào)整寄存器116設(shè)置用于灰階電壓的振幅調(diào)整和灰階特性的微調(diào)(斜率調(diào)整等)的調(diào)整數(shù)據(jù)。如果進(jìn)行這種調(diào)整的話，能夠獲得與顯示面板的種類相應(yīng)的最合適的灰階特性，從而提高顯示質(zhì)量。
但是，用于進(jìn)行這種調(diào)整的調(diào)整數(shù)據(jù)的位數(shù)非常多。因此，在圖12(B)的邏輯電路塊LB與灰階電壓生成電路塊GB之間配線的信號(hào)線的條數(shù)也非常多。
因此，在圖12(B)中，沿D1方向鄰接配置邏輯電路塊LB和灰階電壓生成電路塊GB。進(jìn)而，在邏輯電路塊LB與灰階電壓生成電路塊GB之間配線用于LB提供灰階的調(diào)整數(shù)據(jù)給GB的局部線LLG。
而且，在圖12(B)中，例如數(shù)據(jù)驅(qū)動(dòng)塊DB1接收存儲(chǔ)在存儲(chǔ)塊MB1中的圖像數(shù)據(jù)，進(jìn)行該圖像數(shù)據(jù)的D/A轉(zhuǎn)換等，并驅(qū)動(dòng)顯示面板的數(shù)據(jù)線。于是，從存儲(chǔ)塊MB1提供的圖像數(shù)據(jù)的位數(shù)非常多。因此，在數(shù)據(jù)驅(qū)動(dòng)塊DB1與存儲(chǔ)塊MB1之間配線的信號(hào)線的條數(shù)也非常多。
因此，在圖12(B)中，沿D1方向鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2和存儲(chǔ)塊MB1、MB2。進(jìn)而，在數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2與存儲(chǔ)塊MB1、MB2之間配線用于MB1、MB2向DB1、DB2提供圖像數(shù)據(jù)的局部線LLM1、LLM2。
這樣，在本實(shí)施例中，像邏輯電路塊LB和灰階電壓生成電路塊GB、以及數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2和存儲(chǔ)塊MB1、MB2這樣，將配線在電路塊間的信號(hào)線的條數(shù)很多的電路塊鄰接配置。并且，在這些鄰接的電路塊間，配線了在全局線的配線層(ALE)下層的配線層(ALA～ALD)形成的局部線LLG、LLM1、LLM2。這樣一來，這些鄰接的電路塊間以最短路徑連接，從而能夠防止因配線區(qū)域而引起的芯片面積的增加。
另一方面，配線在邏輯電路塊LB與數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2之間、或邏輯電路塊LB與存儲(chǔ)塊MB1、MB2之間的信號(hào)線的條數(shù)比局部線LLG、LLM1、LLM2的條數(shù)更少。而且，還有其它的電路塊介于邏輯電路塊LB與數(shù)據(jù)存儲(chǔ)塊DB1、DB2、存儲(chǔ)塊MB1、MB2之間。
因此，在本實(shí)施例中，將在局部線LLG、LLM1、LLM2(ALA～ALD)上層的配線層形成的全局線GLD、GLM配線在邏輯電路塊LB與數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2、存儲(chǔ)塊MB1、MB2之間。這樣一來，即使是配線在鄰接的電路塊間的局部線LLM1、LLM2的配線條數(shù)非常多的情況下，也能夠在這些局部線LLM1、LLM2的上層配線全局線GLD、GLM。因此，能夠在電路塊CB1～CBN上配線許多條的全局線，從而提高配線效率。即，因?yàn)槟軌蛲ㄟ^全局線配線很多的信號(hào)線，所以能夠減少繞著電路塊配線在輸出側(cè)I/F區(qū)域12或輸入側(cè)I/F區(qū)域14的信號(hào)線的條數(shù)。最終，能夠縮小集成電路裝置在D2方向上的寬度W，實(shí)現(xiàn)圖2(B)這樣的微型的細(xì)長(zhǎng)芯片。
4.2緩沖電路、行地址譯碼器上的全局線的配線圖13中示出全局線更具體的配線例。在圖13中，用于將來自邏輯電路塊LB的驅(qū)動(dòng)器控制信號(hào)提供給數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB3的驅(qū)動(dòng)器用全局線GLD在緩沖電路BF1～BF3、行地址譯碼器RD1～RD3上配線。即，在作為頂部金屬的第五鋁配線層ALE形成的驅(qū)動(dòng)器用全局線GLD沿D1方向從邏輯電路塊LB開始大致成一直線地配線在緩沖電路BF1～BF3以及行地址譯碼器RD1～RD3上。由這些驅(qū)動(dòng)器用全局線GLD提供的驅(qū)動(dòng)器控制信號(hào)通過緩沖電路BF1～BF3緩存后，輸出到配置在緩沖電路BF1～BF3的D2方向側(cè)的數(shù)據(jù)驅(qū)動(dòng)器DR1～DR3。
而且，在圖13中，用于將來自邏輯電路塊LB的至少寫數(shù)據(jù)信號(hào)(或者地址信號(hào)、存儲(chǔ)器控制信號(hào))提供給存儲(chǔ)塊MB1～MB3的存儲(chǔ)器用全局線GLM沿D1方向配線。即，在第五鋁配線層ALE形成的存儲(chǔ)器用全局線GLM沿D1方向從邏輯電路塊LB開始配線。
更具體而言，在圖13中，對(duì)應(yīng)于存儲(chǔ)塊MB1～MB3配置有轉(zhuǎn)發(fā)塊RP1～RP3。這些轉(zhuǎn)發(fā)塊RP1～RP3包括將來自邏輯電路塊LB的至少寫數(shù)據(jù)信號(hào)(或者地址信號(hào)、存儲(chǔ)器控制信號(hào))緩存后、輸出給存儲(chǔ)塊MB1～MB3的緩沖器。如圖13所示，存儲(chǔ)塊MB1～MB3與轉(zhuǎn)發(fā)塊RP1～RP3沿D1方向鄰接配置。
例如，當(dāng)使用存儲(chǔ)器用全局線GLM將來自邏輯電路塊LB的寫數(shù)據(jù)信號(hào)、地址信號(hào)、存儲(chǔ)器控制信號(hào)提供給存儲(chǔ)塊MB1～MB3時(shí)，如果沒有將這些信號(hào)緩存，那么信號(hào)的上升波形或下降波形會(huì)變?nèi)?。結(jié)果，容易引起數(shù)據(jù)寫入存儲(chǔ)塊MB1～MB3的時(shí)間延長(zhǎng)，或者發(fā)生寫入錯(cuò)誤。
關(guān)于這點(diǎn)，如果像圖13這樣，將轉(zhuǎn)發(fā)塊RP1～RP3鄰接配置在各存儲(chǔ)塊MB1～MB3的例如D1方向側(cè)，則這些寫數(shù)據(jù)信號(hào)、地址信號(hào)、存儲(chǔ)器控制信號(hào)便通過轉(zhuǎn)發(fā)塊RP1～RP3緩存后，輸出給各存儲(chǔ)塊MB1～MB3。因此，能夠減輕信號(hào)的上升波形或下降波形的變?nèi)酰瑢?shí)現(xiàn)對(duì)存儲(chǔ)塊MB1～MB3的正確的數(shù)據(jù)寫入。
在圖13中，集成電路裝置包括生成灰階電壓的灰階電壓生成電路塊GB。用于將來自灰階電壓生成電路塊GB的灰階電壓提供給數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB3的灰階用全局線GLG沿D1方向配線。即，在第五鋁配線層ALE形成的灰階用全局線GLG沿D1方向從邏輯電路塊LB開始配線。用于將來自灰階用全局線GLG的灰階電壓提供給數(shù)據(jù)驅(qū)動(dòng)器DR1～DR3的灰階電壓供給線GSL1～GSL3在各數(shù)據(jù)驅(qū)動(dòng)器DR1～DR3中沿D2方向配線。具體而言，灰階電壓供給線GSL1～GSL3跨過后述的多個(gè)子像素驅(qū)動(dòng)單元，沿D2方向在各子像素驅(qū)動(dòng)單元的D/A轉(zhuǎn)換器上配線。
進(jìn)而，在本實(shí)施例中，如圖13所示，存儲(chǔ)器用全局線GLM沿D1方向在灰階用全局線GLG和驅(qū)動(dòng)器用全局線GLD之間配線。
即，如圖13所示，在本實(shí)施例中，緩沖電路BF1～BF3和行地址譯碼器RD1～RD3沿D1方向配置。通過將驅(qū)動(dòng)器用全局線GLD從邏輯電路塊LB沿D1方向配線在這些緩沖電路BF1～BF3、行地址譯碼器RD1～RD3上，能夠大幅提高配線效率。
而且，需要對(duì)數(shù)據(jù)驅(qū)動(dòng)器DR1～DR3提供來自灰階電壓生成電路塊GB的灰階電壓，因此沿D1方向?qū)译A用全局線GLG進(jìn)行配線。
另一方面，通過存儲(chǔ)器用全局線GLM向行地址譯碼器RD1～RD3提供地址信號(hào)、存儲(chǔ)器控制信號(hào)等。因此，優(yōu)選存儲(chǔ)器用全局線GLM在行地址譯碼器RD1～RD3附近配線。
關(guān)于這點(diǎn)，在圖13中，存儲(chǔ)器用全局線GLM在灰階用全局線GLG和驅(qū)動(dòng)器用全局線GLD之間配線。因此，能夠以最短的路徑將來自存儲(chǔ)器用全局線GLM的地址信號(hào)、存儲(chǔ)器控制信號(hào)等提供給行地址譯碼器RD1～RD3。而且，灰階用全局線GLG沿D1方向大致成一直線地配線在該存儲(chǔ)器用全局線GLM的上側(cè)。因此，使用一層鋁配線層ALE就能夠不使全局線GLG、GLM、GLD交叉地進(jìn)行配線，從而能夠提高配線效率。
4.3轉(zhuǎn)發(fā)塊圖14中示出轉(zhuǎn)發(fā)塊的構(gòu)成例。在圖14中，來自邏輯電路塊LB的寫數(shù)據(jù)信號(hào)(WD0、WD1...)通過由2個(gè)反相器構(gòu)成的緩沖器BFA1、BFA2...緩存后，輸出到下一級(jí)的轉(zhuǎn)發(fā)塊。具體而言，在圖13中，經(jīng)緩存后的信號(hào)從配置在存儲(chǔ)塊MB1的D1方向側(cè)的轉(zhuǎn)發(fā)塊RP1向配置在存儲(chǔ)塊MB2的D1方向側(cè)的下一級(jí)轉(zhuǎn)發(fā)塊RP2輸出。來自邏輯電路塊LB的寫數(shù)據(jù)信號(hào)通過緩沖器BFB1、BFB2...緩存后，輸出到存儲(chǔ)塊。具體而言，在圖13中，經(jīng)緩存后的信號(hào)從配置在存儲(chǔ)塊MB1的D1方向側(cè)的轉(zhuǎn)發(fā)塊RP1向存儲(chǔ)塊MB1輸出。這樣，在本實(shí)施例中，對(duì)于寫數(shù)據(jù)信號(hào)，不僅設(shè)有用于向下一級(jí)的存儲(chǔ)塊輸出的緩沖器BFA1、BFA2...，而且還設(shè)有各存儲(chǔ)塊用的緩沖器BFB1、BFB2...。通過這種設(shè)計(jì)，能夠有效地防止由于存儲(chǔ)塊的存儲(chǔ)單元的寄生容量的原因而導(dǎo)致寫數(shù)據(jù)信號(hào)的波形的變?nèi)酢⒁约皩懭霑r(shí)間延長(zhǎng)和發(fā)生寫入錯(cuò)誤等。
而且，來自邏輯電路塊LB的地址信號(hào)(CPU列地址、CPU行地址、LCD行地址等)經(jīng)緩沖器BFC1...緩存后，輸出到存儲(chǔ)塊以及下一級(jí)的轉(zhuǎn)發(fā)塊。而來自邏輯電路塊LB的存儲(chǔ)器控制信號(hào)(讀/寫切換信號(hào)、CPU使能信號(hào)、存儲(chǔ)體選擇信號(hào)等)經(jīng)緩沖器BFD1...緩存后，輸出到存儲(chǔ)塊以及下一級(jí)的轉(zhuǎn)發(fā)塊。
而且，在圖14的轉(zhuǎn)發(fā)塊中也設(shè)有來自存儲(chǔ)塊的讀數(shù)據(jù)信號(hào)用的緩沖器。具體而言，如果激活存儲(chǔ)體選擇信號(hào)BANKM(H電平)，并選擇該存儲(chǔ)塊，于是來自該存儲(chǔ)塊的讀數(shù)據(jù)信號(hào)經(jīng)緩沖器BFE1、BFE2...緩存后，輸出給讀數(shù)據(jù)線RD0L、RD1L...另一方面，如果沒有激活存儲(chǔ)體選擇信號(hào)BANKM(L電平)，那么緩沖器BFE1、BFE2...的輸出狀態(tài)為高阻抗?fàn)顟B(tài)。由此，能夠適當(dāng)?shù)貙碜源鎯?chǔ)體選擇信號(hào)已激活的其它存儲(chǔ)塊的讀數(shù)據(jù)信號(hào)輸出給邏輯電路塊LB。
4.4電源電路、邏輯電路、掃描驅(qū)動(dòng)器的配置圖15中，在D1方向上配置的電路塊CB1～CBN包括生成電源電壓的電源電路塊PB、數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2、以及邏輯電路塊LB。此外還包括掃描驅(qū)動(dòng)塊SB1、SB2。
在圖15中，用于將電源電路塊PB生成的電源電壓提供給數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2、以及邏輯電路塊LB的電源用全局線GPD、GPL沿D1方向配線在介于PB與DB1、DB2之間、或PB與LB之間的電路塊上。
即，顯示驅(qū)動(dòng)器的電路在LV區(qū)域(廣義上，第一電路區(qū))、或MV區(qū)域(廣義上，第二電路區(qū))等上形成，其中，LV區(qū)域配置有以LV(Low Voltage，低電壓)電壓電平(廣義上，第一電壓電平)的電源工作的電路，MV區(qū)域配置有以高于LV的MV(MiddleVoltage，中壓)電壓電平(廣義上，第二電壓電平)的電源工作的電路。例如，邏輯電路塊和存儲(chǔ)塊的電路在LV區(qū)域內(nèi)形成。而數(shù)據(jù)驅(qū)動(dòng)塊所具有的D/A轉(zhuǎn)換器和運(yùn)算放大器的電路在MV區(qū)域內(nèi)形成。因此，組裝在顯示驅(qū)動(dòng)器中的電源電路塊需要生成這些LV或MV的電源電壓，再提供給各電路塊。
在這種情況下，如果只使用輸出側(cè)I/F區(qū)域12、或輸入側(cè)I/F區(qū)域14對(duì)電源線進(jìn)行配線，那么便很難在這些區(qū)域12、14再配線其它的信號(hào)線，因而造成配線效率降低。而且，如果繞著電源線進(jìn)行配線，那么又存在電源阻抗上升、電源供給能力下降的可能。
因此，在本實(shí)施例中，信號(hào)線和電源線都以全局線進(jìn)行配線。例如，在圖15中，使用電源用全局線GPD向數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2提供電源電路塊PB生成的MV或LV的電源。數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2內(nèi)的D/A轉(zhuǎn)換器、運(yùn)算放大器等根據(jù)提供的MV的電源工作。而數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2內(nèi)的鎖存電路等根據(jù)提供的LV的電源工作。而且，在圖15中，使用電源用全局線GPL向邏輯電路塊LB提供電源電路塊PB生成的LV的電源。這樣一來，即使外部沒有提供數(shù)字電源，邏輯電路塊LB也能以電源電路塊PB提供的LV的電源進(jìn)行工作。
在圖15中，因?yàn)閺碾娫措娐穳KPB開始的全局線GPD、GPL大致成一直線地配線在數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2、邏輯電路塊LB上，所以能夠?qū)㈦娫醋杩沟纳仙种茷樽畹?，使穩(wěn)定的電源供給成為可能。
而且，在圖15中，數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2配置在電源電路塊PB與邏輯電路塊LB之間。此外，在圖15中，集成電路裝置的兩端配置有掃描驅(qū)動(dòng)塊SB1、SB2。即，掃描驅(qū)動(dòng)塊SB1配置在邏輯電路塊LB的D1方向側(cè)，掃描驅(qū)動(dòng)塊SB2配置在電源電路塊PB的D3方向側(cè)。
在像這樣地將掃描驅(qū)動(dòng)塊SB1、SB2配置在集成電路裝置兩端的情況下，希望將輸出有掃描信號(hào)的掃描驅(qū)動(dòng)器用焊盤也配置在集成電路裝置的兩端時(shí)要考慮配線效率。另一方面，將數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2配置在集成電路裝置的中央部附近。因此，希望將輸出有數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器用焊盤配置在集成電路裝置的中央部附近時(shí)要考慮配線效率。
因此，在圖15中，將掃描驅(qū)動(dòng)器用焊盤的配置區(qū)域設(shè)置在輸出側(cè)I/F區(qū)域12的兩端，將數(shù)據(jù)驅(qū)動(dòng)器用焊盤的配置區(qū)域設(shè)置在這些掃描驅(qū)動(dòng)器用焊盤配置區(qū)之間。通過采用這種設(shè)計(jì)，能夠高效地將掃描驅(qū)動(dòng)塊SB1、SB2的輸出線、和數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2的輸出線連接到掃描驅(qū)動(dòng)器用焊盤配置區(qū)的焊盤、和數(shù)據(jù)驅(qū)動(dòng)器用焊盤配置區(qū)的焊盤。
尤其，在圖15中，將電路面積大的電源電路塊PB和邏輯電路塊LB配置在數(shù)據(jù)驅(qū)動(dòng)塊DB1、DB2的兩側(cè)。這樣一來，能夠有效活用這些電路面積大的電源電路塊PB和邏輯電路塊LB的D2方向側(cè)的空出區(qū)域(B1、B2所示的區(qū)域)來形成掃描驅(qū)動(dòng)器用焊盤配置區(qū)。因此，能夠提高輸出側(cè)I/F區(qū)域12上的配線效率，并縮小集成電路裝置在D2方向上的寬度W，實(shí)現(xiàn)微型細(xì)長(zhǎng)的集成電路裝置。
4.5屏蔽線圖16中示出掃描驅(qū)動(dòng)塊SB1和邏輯電路塊LB附近的詳細(xì)布局。在圖16中，作為掃描驅(qū)動(dòng)塊SB1的輸出線的掃描驅(qū)動(dòng)器用全局線GLS1在邏輯電路塊LB上從掃描驅(qū)動(dòng)塊SB1開始配線到輸出側(cè)I/F區(qū)域12的掃描驅(qū)動(dòng)器用焊盤。此外，圖17中示出掃描驅(qū)動(dòng)塊SB2和電源電路塊PB附近的詳細(xì)布局。在圖17中，作為掃描驅(qū)動(dòng)塊SB2的輸出線的掃描驅(qū)動(dòng)器用全局線GLS2在電源電路塊PB上從掃描驅(qū)動(dòng)塊SB2開始配線到輸出側(cè)I/F區(qū)域12的掃描驅(qū)動(dòng)器用焊盤。
在圖16、圖17中，掃描驅(qū)動(dòng)器用焊盤的個(gè)數(shù)很多，掃描驅(qū)動(dòng)塊SB1、SB2的輸出線的條數(shù)也很多。因此，掃描驅(qū)動(dòng)器用全局線GLS1、GLS2的配線區(qū)域所占的面積也很大。結(jié)果，在圖16、圖17中，掃描驅(qū)動(dòng)器用全局線GLS1、GLS2的配線區(qū)域在邏輯電路塊LB上和電源電路塊PB上以很廣的范圍形成。
并且，掃描驅(qū)動(dòng)塊SB1、SB2的輸出晶體管在例如30V這樣的高電源電壓(HV)下工作。因此，如圖16、圖17所示，如果將掃描驅(qū)動(dòng)器用全局線GLS1、GLS2配線在邏輯電路塊LB和/或電源電路塊PB上時(shí)，掃描驅(qū)動(dòng)器用全局線GLS1、GLS2的電壓電平的變化所引起的噪聲通過寄生的耦合電容，傳送到邏輯電路塊LB和/或電源電路塊PB內(nèi)的電路或信號(hào)線上。結(jié)果，可能導(dǎo)致電路誤操作等問題。
因此，在本實(shí)施例中，在邏輯電路塊LB和/或電源電路塊PB上，將屏蔽線配線在掃描驅(qū)動(dòng)器用全局線GLS1、GLS2的下層。具體而言，當(dāng)掃描驅(qū)動(dòng)器用全局線GLS1、GLS2在第五鋁配線層ALE形成時(shí)，配線在其下層的第四鋁配線層ALD等形成的屏蔽線。
圖18中示出屏蔽線的布局例。在圖18中，從掃描驅(qū)動(dòng)塊SB1開始的掃描驅(qū)動(dòng)器用全局線GLS1通過邏輯電路塊LB，配線到掃描驅(qū)動(dòng)器用焊盤Pn、Pn+1、Pn+2...。在邏輯電路塊LB，屏蔽線SDL1、SDL2、SDL3配線在這些掃描驅(qū)動(dòng)器用全局線GLS1的下層。如果這樣進(jìn)行屏蔽線的配線，能夠防止掃描驅(qū)動(dòng)器用全局線GLS1的電壓電平的變化引起的噪聲通過耦合電容傳送到邏輯電路塊LB內(nèi)的電路和/或信號(hào)線上。因此，能夠防止電路誤操作。
此外，在本實(shí)施例中，如圖11、圖12(A)、圖12(B)所示，當(dāng)將全局線配線在不鄰接的電路塊間時(shí)，在介于不鄰接的電路塊間的電路塊上，將屏蔽線配線在全局線的下層。例如，在圖12(B)中，在不鄰接的灰階電壓生成電路塊GB和數(shù)據(jù)驅(qū)動(dòng)塊DB1之間配線灰階用全局線GLG。這時(shí)，在介于不鄰接的灰階電壓生成電路塊GB和數(shù)據(jù)驅(qū)動(dòng)塊DB1之間的電路塊、即存儲(chǔ)塊MB1上，將屏蔽線配線在全局線GLG的下層。具體而言，將屏蔽線配線在存儲(chǔ)塊MB1的位線和全局線GLG之間。
即、如果在存儲(chǔ)塊MB1上配線灰階用全局線GLG，那么可能產(chǎn)生下面的問題。例如，在圖19(A)中，字線WL激活，位線BL的電壓電平高于位線XBL的電壓電平，因而讀出放大器的輸出SAQ輸出正常的邏輯“1”。
對(duì)此，在圖19(B)中，由于全局線GLG的電壓電平發(fā)生變化，所以XBL的電壓電平根據(jù)GLG和其下層的位線XBL之間的耦合電容而發(fā)生了變化。因此，讀出放大器的輸出SAQ可能會(huì)輸出異常的邏輯“0”。
因此，本實(shí)施例中，在存儲(chǔ)塊上，在位線的下層配線屏蔽線，在屏蔽線的上層配線從灰階電壓生成電路塊開始的灰階用全局線。
例如，圖20(A)中示出橫向型單元的情況下、屏蔽線SDL的配線例。在圖20(A)中，最下層的第一鋁配線層ALA用于節(jié)點(diǎn)連接，其上層的第二鋁配線層ALB用于位線BL、XBL、和VDD的電源線。第三鋁配線層ALC用于字線WL、和VSS的電源線，第四鋁配線層ALD用于連接到VSS的屏蔽線SDL。最上層的第五鋁配線層ALE用于全局線GLG(灰階電壓輸出線)。
圖20(B)中示出縱向型單元的情況下、屏蔽線SDL的配線例。在圖20(B)中，ALA用于節(jié)點(diǎn)連接，ALB用于字線WL、和VDD電源線。ALC用于位線BL、XBL、和VSS的電源線，ALD用于屏蔽線SDL。ALE用于全局線GLG。
在圖20(A)、(B)中，位線BL、XBL一同沿D1方向(集成電路裝置的長(zhǎng)邊方向)配線，屏蔽線SDL與位線BL、XBL重疊這樣沿D1方向配線。即，屏蔽線SDL在位線BL、XBL的上層形成，并覆蓋BL、XBL。
這樣一來，能夠?qū)θ志€GLG的電壓電平的變化通過耦合電容傳送到位線BL、XBL的情況進(jìn)行屏蔽。因此，能夠防止位線BL、XBL的電壓電平發(fā)生變化而使讀出放大器誤輸出。
此外，如圖20(A)、(B)所示，如果在各存儲(chǔ)單元配線屏蔽線SDL，則屏蔽線SDL不是β配線，而是在屏蔽線間形成有間隙。通過形成這樣的間隙，金屬層和絕緣膜間可以透氣，有望提高可靠性和成品率。
在圖20(B)中，在相鄰的屏蔽線SDL間的間隙處配線VSS的電源線。這樣一來，向上方向的屏蔽通過屏蔽線SDL實(shí)現(xiàn)，橫向的屏蔽通過VSS的電源線實(shí)現(xiàn)，因而能夠有效地進(jìn)行屏蔽。
4.6邏輯電路、灰階電壓生成電路的配置圖21中示出邏輯電路塊LB、灰階電壓生成電路塊GB的詳細(xì)布局例。在圖21中，邏輯電路塊LB和灰階電壓生成電路塊GB在D1方向上鄰接配置。在圖21中還設(shè)有緩沖電路BFL。該緩沖電路BFL包括緩沖器，用于對(duì)來自邏輯用焊盤的信號(hào)(邏輯信號(hào))執(zhí)行緩存，其中，邏輯用焊盤配置在輸入側(cè)I/F區(qū)域14(第二接口區(qū)域)內(nèi)。在圖21中，該緩沖電路BFL配置在邏輯電路塊LB以及灰階電壓生成電路塊GB的D4方向側(cè)。從邏輯用焊盤到緩沖電路BFL的全局線GLBF沿D1方向配線在輸入側(cè)I/F區(qū)域14上。
邏輯電路塊LB在LV電壓電平(第一電壓電平)的電源下操作。緩沖電路BFL包括將來自邏輯用焊盤的信號(hào)的電壓電平轉(zhuǎn)換為L(zhǎng)V電壓電平的電平移位器。如果設(shè)計(jì)這種電平移位器，即使是在邏輯電路塊LB的LV電源的電壓電平與輸入側(cè)I/F區(qū)域14的I/O電源的電壓電平不同的情況下，也能夠?qū)⒃揑/O電源的電壓電平轉(zhuǎn)換為L(zhǎng)V的電壓電平。由此，能夠?qū)碜赃壿嬘煤副P的輸入信號(hào)的電壓電平轉(zhuǎn)換為L(zhǎng)V的電壓電平后，再提供給邏輯電路塊LB。
如上所述，用于灰階調(diào)整的調(diào)整數(shù)據(jù)的位數(shù)非常多。因此，在圖21中，將邏輯電路塊LB和灰階電壓生成電路塊GB鄰接配置的同時(shí)，還在LB與GB之間配線用于提供調(diào)整數(shù)據(jù)的局部線LLG。
另一方面，顯示驅(qū)動(dòng)器包括MPU接口、RGB接口等接口，且來自邏輯用焊盤的輸入信號(hào)也非常多。因此，需要將來自邏輯用焊盤的大多數(shù)輸入信號(hào)連接到邏輯電路塊LB。
因此，在圖21中，能夠有效活用鄰接配置邏輯電路塊LB與灰階電壓生成電路塊GB時(shí)所產(chǎn)生的D4方向側(cè)的空出區(qū)域，在該空出區(qū)域內(nèi)配置緩沖電路BFL。即，將緩沖電路BFL配置在邏輯電路塊LB及灰階電壓生成電路塊GB的D4方向側(cè)。
如果采用這種配置，那么在分別將緩沖電路BFL、邏輯電路塊LB、灰階電壓生成電路塊GB在D1方向上的寬度設(shè)為WBF、WLB、WGB時(shí)，WBF＝WLB+WGB的關(guān)系成立。即，能夠使緩沖電路BFL在D2方向上的寬度WBF寬于邏輯電路塊LB在D2方向上的寬度WLB。由此，不占用太多的配線區(qū)域就能夠?qū)碜赃壿嬘煤副P的大多數(shù)信號(hào)輸入到緩沖電路BFL中，從而能夠提高配線效率。
即，如果緩沖電路BFL的寬度WBF與邏輯電路塊LB的寬度WLB大致相當(dāng)，則很難將來自邏輯用焊盤的大多數(shù)輸入信號(hào)連接到緩沖電路BFL。關(guān)于這點(diǎn)，在圖21中，由于加寬了緩沖電路BFL的寬度WBF，因而以配線區(qū)域小的簡(jiǎn)單的布局，就能夠?qū)⒋蠖鄶?shù)的輸入信號(hào)連接到緩沖電路，提高了布局效率。
此外，圖22中示出集成電路裝置沿D2方向的剖面圖的變形例。在圖22中，在輸出側(cè)I/F區(qū)域12的焊盤下層配置ESD元件(靜電保護(hù)元件)、掃描驅(qū)動(dòng)器的輸出晶體管等。在輸入側(cè)I/F區(qū)域14的焊盤下層配置ESD元件、電源電路的升壓晶體管等。在圖22中，焊盤的外周還設(shè)有配線區(qū)域。具體而言，將焊盤的外周作為全局配線區(qū)使用，配線在鋁配線層形成的電源線。這樣一來，即使在由于例如ESD元件的存在而不能將焊盤下層的配線層用于電源線的情況下，也能利用焊盤外周的全局配線區(qū)配線電源線，以此能夠提高配線效率。
5.1塊分割如圖23(A)所示，顯示面板是垂直掃描方向(數(shù)據(jù)線方向)的像素?cái)?shù)VPN＝320、水平掃描方向(掃描線方向)的像素?cái)?shù)HPN＝240的QVGA面板。另外，一個(gè)像素份的圖像(顯示)數(shù)據(jù)的位數(shù)PDB的R、G、B各為6位，且PDB＝18位。在此情況下，顯示面板的一幀顯示所需要的圖像數(shù)據(jù)的位數(shù)VPN×HPN×PDB＝320×240×18位。所以，集成電路裝置的存儲(chǔ)器至少需要存儲(chǔ)320×240×18位的圖像數(shù)據(jù)。而且，數(shù)據(jù)驅(qū)動(dòng)器向顯示面板輸出每一個(gè)水平掃描期間(一根掃描線掃描的時(shí)間)HPN＝240根數(shù)據(jù)信號(hào)(對(duì)應(yīng)于240×18位的圖像數(shù)據(jù)的數(shù)據(jù)信號(hào))。
而且，在圖23(B)中，數(shù)據(jù)驅(qū)動(dòng)器被分割成DBN＝4個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4。而存儲(chǔ)器也被分割成MBN＝DBN＝4個(gè)存儲(chǔ)塊MB1～MB4。亦即，例如把數(shù)據(jù)驅(qū)動(dòng)塊、存儲(chǔ)塊、焊盤塊進(jìn)行宏單元化的四個(gè)驅(qū)動(dòng)器宏單元DMC1、DMC2、DMC3、DMC4沿D1方向配置。所以，各驅(qū)動(dòng)器塊DB1～DB4在每一個(gè)水平掃描期間向顯示面板輸出HPN/DBN＝240/4＝60根數(shù)據(jù)信號(hào)。另外，各存儲(chǔ)塊MB1～MB4存儲(chǔ)(VPN×HPN×PDB)/MBN＝(320×240×18)/4位的圖像數(shù)據(jù)。
5.2一水平掃描期間的多次讀取在圖23(B)中，各數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4在一個(gè)水平掃描期間輸出60根(如果R、G、B個(gè)為3根，則60×3＝180根)的數(shù)據(jù)信號(hào)。所以，每一個(gè)水平掃描期間，必須從對(duì)應(yīng)于DB1～DB4的存儲(chǔ)塊MB1～MB4讀取240根對(duì)應(yīng)于數(shù)據(jù)信號(hào)的圖像數(shù)據(jù)。
然而，如果每一個(gè)水平掃描期間讀取的圖像數(shù)據(jù)的位數(shù)增加，就會(huì)發(fā)生需要增加D2方向上排列的存儲(chǔ)單元(讀出放大器)個(gè)數(shù)。其結(jié)果是，集成電路裝置D2方向的寬度W增大，防礙使芯片瘦長(zhǎng)。另外，帶來字線WL變長(zhǎng)、WL的信號(hào)延遲的問題。
于是，在本實(shí)施例中，采用如下方法在一個(gè)水平掃描期間，從各存儲(chǔ)塊MB1～MB4多次(RN次)將存儲(chǔ)在各存儲(chǔ)塊MB1～MB4中的圖像數(shù)據(jù)讀取到數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4。
例如，在圖24中，如A1、A2所示，在一個(gè)水平掃描期間，只在RN＝2，存儲(chǔ)器存取信號(hào)MACS(字選擇信號(hào))為激活(高電平)。由此，在一個(gè)水平掃描期間，RN＝2次從各存儲(chǔ)塊向各數(shù)據(jù)驅(qū)動(dòng)塊讀取圖像數(shù)據(jù)。這樣，設(shè)置于數(shù)據(jù)驅(qū)動(dòng)塊內(nèi)的圖25的第一、第二數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb所含的數(shù)據(jù)鎖存電路根據(jù)A3、A4所示的鎖存信號(hào)LATa、LATb鎖存讀取的圖像數(shù)據(jù)。而且，第一、第二數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb所含的D/A轉(zhuǎn)換電路則進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，DRa、DRb所含的輸出電路把通過D/A轉(zhuǎn)換所得的數(shù)據(jù)信號(hào)DATAa、DATAb如A5、A6所示輸出至數(shù)據(jù)信號(hào)輸出線。之后，如A7所示，輸入到顯示面板的各像素的TFT的柵極的掃描信號(hào)SCSEL為激活，數(shù)據(jù)信號(hào)被輸入至各像素，并予以保持。
而且，在圖24中，在第一個(gè)水平掃描期間，兩次讀取圖像數(shù)據(jù)，在同一個(gè)第一水平掃描期間，把數(shù)據(jù)信號(hào)DATAa、DATAb輸出至數(shù)據(jù)信號(hào)輸出線。但是，也可以是，在第一水平期間兩次讀取圖像數(shù)據(jù)DATAa、DATAb并進(jìn)行鎖存，在接下來的第二水平期間，把對(duì)應(yīng)被鎖存的圖像數(shù)據(jù)的數(shù)據(jù)信號(hào)DATAa、DATAb輸出至數(shù)據(jù)信號(hào)輸出線。另外，圖24中表示讀取次數(shù)RN＝2的情況，但是，也可以是RN≥3。
根據(jù)圖24的方法，如圖25所示，從各存儲(chǔ)塊讀取對(duì)應(yīng)于30根的數(shù)據(jù)信號(hào)的圖像數(shù)據(jù)，各數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb則輸出30根的數(shù)據(jù)信號(hào)。由此，從各數(shù)據(jù)驅(qū)動(dòng)塊輸出60根的數(shù)據(jù)信號(hào)。如此，在圖24中，如果通過一次讀取而從各存儲(chǔ)器讀取對(duì)應(yīng)于30根的數(shù)據(jù)信號(hào)的圖像數(shù)據(jù)即可。所以，相比在一個(gè)水平掃描期間只讀取一次的方法，可以減少圖25的D2方向的存儲(chǔ)單元、讀出放大器的個(gè)數(shù)。其結(jié)果是，可以減小集成電路裝置D2方向的寬度，可以實(shí)現(xiàn)超瘦長(zhǎng)的細(xì)長(zhǎng)芯片。特別是，一個(gè)水平掃描期間的長(zhǎng)度在QVGA的情況下是52μsec的水平。另一方面，存儲(chǔ)器的讀出時(shí)間例如是40nsec的水平，與52μsec相比非常短。所以，即使在一個(gè)水平掃描期間的讀取次數(shù)從一次增加到多次，對(duì)于顯示特性并無多大的影響。
而且，圖23(A)是QVGA(320×240)的顯示面板，如果使一個(gè)水平掃描期間的讀取次數(shù)RN＝4，也可以適應(yīng)于VGA(640×480)顯示面板，從而可以增加設(shè)計(jì)的自由度。
而且，也可以用第一方法實(shí)現(xiàn)一個(gè)水平掃描期間多次讀取，即通過行地址譯碼器(字線選擇電路)在一個(gè)水平掃描期間對(duì)各存儲(chǔ)塊內(nèi)的不同的多根字線進(jìn)行選擇；也可以用第二方法實(shí)現(xiàn)一個(gè)水平掃描期間多次讀取，即通過行地址譯碼器在一個(gè)水平掃描期間對(duì)各存儲(chǔ)塊內(nèi)的相同的字線進(jìn)行多次選擇；或者，也可以通過第一、第二方法的組合來實(shí)現(xiàn)。
5.3數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)單元的配置數(shù)據(jù)驅(qū)動(dòng)器和數(shù)據(jù)驅(qū)動(dòng)器所含驅(qū)動(dòng)單元的配置舉例示于圖25。如圖25所示，數(shù)據(jù)驅(qū)動(dòng)塊包括在D1方向堆積的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb(第一～第m個(gè)數(shù)據(jù)驅(qū)動(dòng)器)。另外，各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb又包括多個(gè)30(廣義地為Q個(gè))個(gè)驅(qū)動(dòng)單元DRC1～DRC30。
在存儲(chǔ)塊字線WL1a被選出、且如圖24的A1所示從存儲(chǔ)塊讀取第一次圖像數(shù)據(jù)時(shí)，第一數(shù)據(jù)驅(qū)動(dòng)器DRa根據(jù)A3所示的鎖存信號(hào)LATa，鎖存讀出的圖像數(shù)據(jù)。而且，進(jìn)行被鎖存圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并把對(duì)應(yīng)于第一次讀取的圖像數(shù)據(jù)的數(shù)據(jù)信號(hào)DATAa如A5所示的那樣輸出至數(shù)據(jù)信號(hào)輸出線。
另一方面，在存儲(chǔ)塊字線WL1b被選出、且如圖24的A2所示從存儲(chǔ)塊讀取第二次的圖像數(shù)據(jù)時(shí)，第二數(shù)據(jù)驅(qū)動(dòng)器DRb根據(jù)A4所示的鎖存信號(hào)LATa，鎖存讀出的圖像數(shù)據(jù)。而且，進(jìn)行被鎖存圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并把對(duì)應(yīng)于第二次讀取的圖像數(shù)據(jù)的數(shù)據(jù)信號(hào)DATAb如A6所示的那樣輸出至數(shù)據(jù)信號(hào)輸出線。
如上所述，各數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb輸出對(duì)應(yīng)30個(gè)像素的30根的數(shù)據(jù)信號(hào)，總共輸出對(duì)應(yīng)于60個(gè)像素的60根的數(shù)據(jù)信號(hào)。
如圖25那樣，如果沿D1方向配置(堆積)多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb，則可以防止由于數(shù)據(jù)驅(qū)動(dòng)器規(guī)模的大小而導(dǎo)致使集成電路裝置D2方向的寬度W擴(kuò)大的情況。另外，數(shù)據(jù)驅(qū)動(dòng)器根據(jù)顯示面板的類型采用各種構(gòu)成。在這樣的情況下，只要根據(jù)把多個(gè)數(shù)據(jù)驅(qū)動(dòng)器沿D1方向配置的方法，就可以高效率地布置各種構(gòu)成的數(shù)據(jù)驅(qū)動(dòng)器。此外，圖25示出了在D1方向上數(shù)據(jù)驅(qū)動(dòng)器的配置數(shù)目為兩個(gè)時(shí)的情況，但是配置數(shù)也可以大于等于3個(gè)。
而且，圖25中各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb包括沿D2方向排列配置的30個(gè)(Q個(gè))驅(qū)動(dòng)單元DRC1～DRC30。這里，驅(qū)動(dòng)單元DRC1～DRC30分別接收一個(gè)像素的圖像數(shù)據(jù)。而且，進(jìn)行一個(gè)像素的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出對(duì)應(yīng)一個(gè)像素圖像數(shù)據(jù)的數(shù)據(jù)信號(hào)。這種驅(qū)動(dòng)單元DRC1～DRC30的各單元可以包括數(shù)據(jù)的鎖存電路、圖10(A)的DAC(1像素的DAC)、圖10(B)和圖10(C)的輸出部分SQ。
而且，在圖25中，顯示面板水平掃描方向的像素?cái)?shù)(在由多個(gè)集成電路裝置分擔(dān)并驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的情況下，各集成電路裝置所承擔(dān)的水平掃描方向的像素?cái)?shù))為HPN，數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)(塊分割數(shù))為DBN，在一個(gè)水平掃描期間對(duì)驅(qū)動(dòng)單元輸入圖像數(shù)據(jù)的輸入次數(shù)為IN。而且，IN等于圖24所說明的一個(gè)水平掃描期間的圖像數(shù)據(jù)讀取次數(shù)RN。在這情況下，沿D2方向排列的驅(qū)動(dòng)單元DRC1～DRC30的個(gè)數(shù)可以表示為Q＝HPN/(DBN×IN)。圖25的情況下，因?yàn)镠PN＝240、DBN＝4、IN＝2，所以Q＝240/(4×2)＝30個(gè)。
而且，在驅(qū)動(dòng)單元DRC1～DRC30的D2方向的寬度(間距)為WD、數(shù)據(jù)驅(qū)動(dòng)塊所含外圍電路部分(緩沖電路、配線區(qū)域等)的D2方向的寬度為WPCB的情況下，第一～第N電路塊CB1～CBN的D2方向的寬度WB(最大寬度)可以表示為Q×WD≤WB＜(Q+1)×WD+WPCB。另外，在存儲(chǔ)塊所含外圍電路部分(行地址譯碼器RD、配線區(qū)域)的D2方向的寬度為WPC的情況下，可以表示為Q×WD≤WB＜(Q+1)×WD+WPC。
而且，顯示面板水平掃描方向的像素?cái)?shù)為HPN、1像素的圖像數(shù)據(jù)的位數(shù)為PDB、存儲(chǔ)塊的塊數(shù)為MBN(＝DBN)、在一個(gè)水平掃描期間從存儲(chǔ)塊讀取圖像數(shù)據(jù)的讀取次數(shù)為RN。此時(shí)，在讀出放大器塊SAB中沿D2方向排列的讀出放大器(輸出一位圖像數(shù)據(jù)的讀出放大器)的個(gè)數(shù)P可以表示為P＝(HPN×PDP)/(MBN×RN)。在圖25的情況下，由于HPN＝240、PDP＝18、MBN＝4、RN＝2，所以，P＝(240×18)/(4×2)＝54個(gè)。而且，個(gè)數(shù)P是與有效存儲(chǔ)單元數(shù)對(duì)應(yīng)的有效讀出放大器數(shù)，不包括偽存儲(chǔ)單元用讀出放大器等非有效讀出放大器的個(gè)數(shù)。
而且，讀出放大器塊SAB所含的各讀出放大器的D2方向的寬度(間距)為WS時(shí)，讀出放大器塊SAB(存儲(chǔ)塊)的D2方向的寬度WSAB可以表示為WSAB＝P×WS。而且，在存儲(chǔ)塊所含外圍電路部分的D2方向的寬度為WPC時(shí)，電路塊CB1～CBN的D2方向的寬度WB(最大寬度)可以表示為P×WS≤WB＜(P+PDB)×WS+WPC。
5.4數(shù)據(jù)驅(qū)動(dòng)塊的布局?jǐn)?shù)據(jù)驅(qū)動(dòng)塊更為詳細(xì)的布局舉例示于圖26。在圖26中，數(shù)據(jù)驅(qū)動(dòng)塊包括其各自輸出對(duì)應(yīng)一個(gè)子像素的圖像數(shù)據(jù)的數(shù)據(jù)信號(hào)的多個(gè)子像素驅(qū)動(dòng)單元SDC1～SDC180。而且，就該數(shù)據(jù)驅(qū)動(dòng)塊而言，沿D1方向(沿子像素驅(qū)動(dòng)單元長(zhǎng)邊的方向)配置多個(gè)子像素驅(qū)動(dòng)單元的同時(shí)，沿垂直于D1的D2方向也配置多個(gè)子像素驅(qū)動(dòng)單元。亦即，子像素驅(qū)動(dòng)單元SDC1～SDC180呈矩陣式配置。而且，用來實(shí)現(xiàn)數(shù)據(jù)驅(qū)動(dòng)塊輸出線與顯示面板的數(shù)據(jù)線電連接的焊盤則配置在數(shù)據(jù)驅(qū)動(dòng)塊的D2方向側(cè)。
例如，圖25的數(shù)據(jù)驅(qū)動(dòng)器DRa的驅(qū)動(dòng)單元DRC1由圖26的子像素驅(qū)動(dòng)單元SDC1、SDC2、SDC3構(gòu)成。這里，SDC1、SDC2、SDC3分別是R(紅)用、G(綠)用、B(蘭)用的子像素驅(qū)動(dòng)單元，從存儲(chǔ)塊輸入對(duì)應(yīng)第一根數(shù)據(jù)信號(hào)的R、G、B圖像數(shù)據(jù)(R1、G1、B1)。而且，子像素驅(qū)動(dòng)單元SDC1、SDC2、SDC3對(duì)這些圖像數(shù)據(jù)(R1、G1、B1)進(jìn)行D/A轉(zhuǎn)換，把第一根R、G、B數(shù)據(jù)信號(hào)(數(shù)據(jù)電壓)輸出至對(duì)應(yīng)第一根數(shù)據(jù)線的R、G、B用焊盤。
同樣，驅(qū)動(dòng)單元DRC2由R用、G用、B用的子像素驅(qū)動(dòng)單元SDC4、SDC5、SDC6構(gòu)成。從存儲(chǔ)塊輸入對(duì)應(yīng)第二根數(shù)據(jù)信號(hào)的R、G、B圖像數(shù)據(jù)(R2、G2、B2)。而且，子像素驅(qū)動(dòng)單元SDC4、SDC5、SDC6對(duì)這些圖像數(shù)據(jù)(R2、G2、B2)進(jìn)行D/A轉(zhuǎn)換，把第二根R、G、B數(shù)據(jù)信號(hào)(數(shù)據(jù)電壓)輸出至對(duì)應(yīng)第二根數(shù)據(jù)線的R、G、B用焊盤。其它子像素驅(qū)動(dòng)單元也是一樣。
而且，子像素的數(shù)目并不限定于三個(gè)，也可以大于等于四個(gè)。另外，子像素驅(qū)動(dòng)單元的配置也不限于圖26，也可以是例如把R用、G用、B用子像素驅(qū)動(dòng)單元沿D2方向堆積配置。
5.5存儲(chǔ)塊的布局存儲(chǔ)塊的布局舉例示于圖27。圖27詳細(xì)表示存儲(chǔ)塊中對(duì)應(yīng)于一個(gè)像素(R、G、B各為6位，合計(jì)18位)的部分。
對(duì)應(yīng)于讀出放大器塊中一個(gè)像素的部分包括R用讀出放大器SAR0～SAR5、G用讀出放大器SAG0～SAG5、B用讀出放大器SAB0～SAB5。另外，在圖27中沿D1方向堆積配置兩個(gè)(廣義為多個(gè))讀出放大器(及緩沖器)。而且，在堆積配置的讀出放大器SAR0～SAR1的D1方向側(cè)沿D1方向排列的2行存儲(chǔ)單元列中上側(cè)行的存儲(chǔ)單元列的位線例如連接于SAR0，下側(cè)行的存儲(chǔ)單元列的位線例如連接于SAR1。而且，SAR0、SAR1對(duì)從存儲(chǔ)單元讀取的圖像數(shù)據(jù)的信號(hào)進(jìn)行放大，由此，從SAR0、SAR1輸出2位圖像數(shù)據(jù)。其它讀出放大器和存儲(chǔ)單元的關(guān)系也是一樣。
在圖27的構(gòu)成的情況下，如圖24所示的一個(gè)水平掃描期間圖像數(shù)據(jù)的多次讀取可以如下述來實(shí)現(xiàn)。亦即，在第一水平掃描期間(第一掃描線選擇期間)先選擇字線WL1a，進(jìn)行圖像數(shù)據(jù)的第一次讀取，如圖24的A5所示，輸出第一次數(shù)據(jù)信號(hào)DATAa。在此情況下，來自讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的R、G、B圖像數(shù)據(jù)被分別輸入至子像素驅(qū)動(dòng)單元SDC1、SDC2、SDC3。接著，在同一個(gè)第一水平掃描期間選擇字線WL1b，進(jìn)行圖像數(shù)據(jù)的第二次讀取，如圖24的A6所示，輸出第二次數(shù)據(jù)信號(hào)DATAb。在此情況下，來自讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的R、G、B圖像數(shù)據(jù)被分別輸入至圖26的子像素驅(qū)動(dòng)單元SDC91、SDC92、SDC93。另外，在接下來的第二水平掃描期間(第二個(gè)掃描線選擇期間)，先選擇字線WL2a，進(jìn)行圖像數(shù)據(jù)的第一次讀取，并輸出第一次的數(shù)據(jù)信號(hào)DATAa。接著，在同一個(gè)第二水平掃描期間，選擇字線WL2b，進(jìn)行圖像數(shù)據(jù)的第二次讀取，并輸出第二次的數(shù)據(jù)信號(hào)DATAb。
而且，也可以實(shí)施不在D1方向堆積配置讀出放大器的變形。而且，也可以用列選擇信號(hào)切換連接于各讀出放大器的存儲(chǔ)單元列。在這情況下，通過在存儲(chǔ)塊內(nèi)、在一個(gè)水平掃描期間多次選擇相同字線，可以實(shí)現(xiàn)一個(gè)水平掃描期間的多次讀取。
5.6子像素驅(qū)動(dòng)單元的布局子像素驅(qū)動(dòng)單元的詳細(xì)布局舉例示于圖28。如圖28所示，各個(gè)子像素驅(qū)動(dòng)單元SDC1～SDC180包括鎖存電路LAT、電平移位器L/S、D/A轉(zhuǎn)換器DAC、以及輸出部SSQ。此外，也可以在鎖存電路LAT和電平移位器L/S之間設(shè)置用于灰階控制的FRC(FrameRate Control幀速控制)電路等其它邏輯電路。
各個(gè)子像素驅(qū)動(dòng)單元所含鎖存電路LAT用于鎖存來自存儲(chǔ)塊MB1的作為一個(gè)子像素的6位圖像數(shù)據(jù)。電平移位器L/S對(duì)來自鎖存電路LAT的6位圖像數(shù)據(jù)信號(hào)進(jìn)行電壓電平的變換。D/A轉(zhuǎn)換器DAC用灰階電壓進(jìn)行6位圖像數(shù)據(jù)的D/A轉(zhuǎn)換。輸出部SSQ包括用于進(jìn)行D/A轉(zhuǎn)換器DAC的輸出信號(hào)的阻抗變換的運(yùn)算放大器OP(連接電壓跟隨器)，驅(qū)動(dòng)對(duì)應(yīng)于一個(gè)子像素的一根數(shù)據(jù)線。而且，輸出部SSQ除了運(yùn)算放大器OP外還可以包括放電用、8色顯示用DAC驅(qū)動(dòng)用的晶體管(開關(guān)元件)。
而且，如圖28所示，各個(gè)子像素驅(qū)動(dòng)單元包括LV區(qū)域(廣義地，第一電路區(qū))，配置有以LV(Low Voltage，低電壓)的電壓電平(廣義為第一電壓電平)的電源進(jìn)行工作的電路；以及MV區(qū)域(廣義為第二電路區(qū))，配置有以高于LV的MV(Middle Voltage-中等電壓)電壓電平(廣義為第二電壓電平)的電源進(jìn)行工作的電路。這里，LV是邏輯電路塊LB、存儲(chǔ)塊MB等的工作電壓。MV是D/A轉(zhuǎn)換器、運(yùn)算放大器、電源電路等的工作電壓。而且，掃描驅(qū)動(dòng)器的輸出晶體管由HV(High Voltage高電壓)電壓電平(廣義為第三電壓電平)的電源供電，并驅(qū)動(dòng)掃描線。
例如，在子像素驅(qū)動(dòng)單元的LV區(qū)域(第一電路區(qū))中配置鎖存電路LAT(或者其他的邏輯電路)。另外，在MV區(qū)域配置包括D/A轉(zhuǎn)換器DAC、運(yùn)算放大器OP的輸出部SSQ。電平移位器L/S將LV電壓電平的信號(hào)變換成MV電壓電平的信號(hào)。
而且，在圖28中，在子像素驅(qū)動(dòng)單元SDC1～SDC180的D4方向側(cè)設(shè)有緩沖電路BF1。該緩沖電路BF1用來暫存來自邏輯電路LB的驅(qū)動(dòng)器控制信號(hào)，并輸出至子像素驅(qū)動(dòng)單元SDC1～SDC180。換言之，是作為驅(qū)動(dòng)器控制信號(hào)的轉(zhuǎn)發(fā)器塊而發(fā)揮作用。
具體地說，緩沖電路BF1包括配置在LV區(qū)域的LV緩沖器和配置在MV區(qū)域的MV緩沖器。而且，LV緩沖器接受來自邏輯電路LB的LV電壓電平的驅(qū)動(dòng)器控制信號(hào)(鎖存信號(hào)等)并暫存，再輸出至配置在其D2方向側(cè)的子像素驅(qū)動(dòng)單元的LV區(qū)域的電路(LAT)。另外，MV緩沖器接受來自邏輯電路LB的LV電壓電平的驅(qū)動(dòng)器控制信號(hào)(DAC控制、輸出控制信號(hào)等)，并且通過電平移位器變換成MV的電壓電平并暫存，再輸出至配置在其D2方向一側(cè)的子像素驅(qū)動(dòng)單元的MV區(qū)域的電路(DAC、SSQ)。
而且，例如圖28所示，在本實(shí)施中，以各個(gè)子像素驅(qū)動(dòng)單元的MV區(qū)域(或者同為L(zhǎng)V區(qū)域的)沿D1方向彼此鄰接的方式，配置子像素驅(qū)動(dòng)單元SDC1～SDC180。亦即，鄰接的子像素驅(qū)動(dòng)單元隔著沿D2方向的鄰接邊界鏡像配置。例如，以MV區(qū)域彼此鄰接的方式，配置子像素驅(qū)動(dòng)單元SDC1和SDC2。而子像素驅(qū)動(dòng)單元SDC3和SDC91也配置成MV區(qū)域彼此鄰接。而且，子像素驅(qū)動(dòng)單元SDC2和SDC3配置成LV區(qū)域彼此鄰接。
如果如圖28所示以MV區(qū)域鄰接的方式配置，則不需在子像素驅(qū)動(dòng)單元之間設(shè)置護(hù)圈。所以，相比于使MV區(qū)域和LV區(qū)域鄰接的方法，可以縮小數(shù)據(jù)驅(qū)動(dòng)塊的D1方向的寬度，實(shí)現(xiàn)集成電裝置的小面積化。
另外，根據(jù)圖28的配置方法，可以將彼此鄰接的子像素驅(qū)動(dòng)單元(驅(qū)動(dòng)單元)的MV區(qū)域作為子像素驅(qū)動(dòng)單元(驅(qū)動(dòng)單元)的輸出信號(hào)的引出線的配線區(qū)域而有效利用，從而可以提高布局的效率。
而且，根據(jù)圖28的配置方法，可以將存儲(chǔ)塊相對(duì)于子像素驅(qū)動(dòng)單元的LV區(qū)域(第一電路區(qū))鄰接配置。例如在圖28中，將存儲(chǔ)塊MB1鄰接于子像素驅(qū)動(dòng)單元SDC1、SDC88的LV區(qū)域而配置。另外，存儲(chǔ)塊MB2鄰接于子像素驅(qū)動(dòng)單元SDC93、SDC180的LV區(qū)域而配置。而且，存儲(chǔ)塊MB1、MB2通過LV電壓電平的電源進(jìn)行工作。所以，如上所述，鄰接存儲(chǔ)塊而配置子像素驅(qū)動(dòng)單元的LV區(qū)域，就能有效縮小由數(shù)據(jù)驅(qū)動(dòng)塊及存儲(chǔ)塊構(gòu)成的驅(qū)動(dòng)器宏單元在D1方向的寬度，實(shí)現(xiàn)集成電路裝置的小面積化。
另外，即使在集成電路裝置不包括存儲(chǔ)塊的情況下，也可以根據(jù)圖28的方法把圖14中說明的轉(zhuǎn)發(fā)器塊配置在相鄰的子像素驅(qū)動(dòng)單元的LV區(qū)域之間的區(qū)域內(nèi)。由此，可以是，來自邏輯電路塊LB的LV電壓電平的信號(hào)(圖像數(shù)據(jù)信號(hào))由轉(zhuǎn)發(fā)器塊暫存，再輸入子像素驅(qū)動(dòng)單元。
6.電子設(shè)備包括本實(shí)施例的集成電路裝置10的電子設(shè)備(電氣光學(xué)裝置)的例子示于圖29(A)、(B)。而且，電子設(shè)備還可以包括圖29(A)、(B)所示以外的構(gòu)成部件(比如照相機(jī)、操作部或電源等)。而且，本實(shí)施例的電子設(shè)備并不限定在便攜式電話機(jī)，數(shù)碼相機(jī)、PDA、電子備忘錄、電子詞典、投影儀、背投電視機(jī)或者便攜式信息終端等等均可。
在圖29(A)、圖29(B)中，主機(jī)設(shè)備410比如是MPU(MicroProcessor Unit，微處理單元)、基帶引擎(基帶處理器)等。該主機(jī)設(shè)備410進(jìn)行顯示驅(qū)動(dòng)器即集成電路裝置10的控制?；蛘撸部梢赃M(jìn)行作為應(yīng)用引擎和基帶引擎的處理、以及壓縮、伸長(zhǎng)、校準(zhǔn)等的作為圖像引擎的處理。另外，圖29(B)的圖像處理控制器420則代替主機(jī)設(shè)備410，進(jìn)行壓縮、伸長(zhǎng)、校準(zhǔn)等作為圖像引擎的處理。
顯示面板400包括多根數(shù)據(jù)線(源極線)、多根掃描線(柵極線)、以及由數(shù)據(jù)線及掃描線確定的多個(gè)像素。而且，通過改變各個(gè)像素區(qū)域的電氣光學(xué)元件(狹義的是液晶元件)的光學(xué)特性來實(shí)現(xiàn)顯示動(dòng)作。該顯示面板400可以由采用TFT、TFD等開關(guān)元件的有源矩陣方式的面板構(gòu)成。而且，顯示面板400也可以是有源矩陣方式以外的面板，也可以是液晶面板以外的面板。
在圖29(A)的情況下，作為集成電路裝置10，可以用存儲(chǔ)器內(nèi)置型的。亦即，在此情況下，集成電路裝置10把來自主機(jī)410的圖像數(shù)據(jù)暫時(shí)寫入內(nèi)置存儲(chǔ)器，并且從內(nèi)置存儲(chǔ)器讀出被寫入的圖像數(shù)據(jù)，用于驅(qū)動(dòng)顯示面板。另一方面，在圖29(B)的情況下，作為集成電路裝置10可以用存儲(chǔ)器非內(nèi)置的存儲(chǔ)器。亦即，在此情況下，來自主機(jī)410的圖像數(shù)據(jù)被寫入圖像處理控制器420的內(nèi)置存儲(chǔ)器中。而且，集成電路裝置10在圖像處理控制器420的控制下驅(qū)動(dòng)顯示面板400。
如上所述，有關(guān)本實(shí)施例作了詳細(xì)地說明。可以實(shí)施實(shí)質(zhì)上不脫離本發(fā)明的新內(nèi)容及效果的多種變形，對(duì)于本領(lǐng)域技術(shù)人員來說，想必容易理解這一點(diǎn)。因此，這類變形應(yīng)全部包括在本發(fā)明的范圍內(nèi)。例如，在說明書或者附圖中，至少一次與更為廣義或者同義的不同用語(第一接口區(qū)域、第二接口區(qū)域、第一電路區(qū)、第二電路區(qū)等)一起記載的用語(輸出側(cè)I/F區(qū)域、LV區(qū)、MV區(qū)等)在說明書和附圖的任何地方都可以置換為不同的用語。
附圖標(biāo)記說明CB1-CBN 第一-第N電路塊 PB 電源電路塊DB、DB1、DB2 數(shù)據(jù)驅(qū)動(dòng)塊GB 灰階電壓生成電路塊MB、MB1、MB2 存儲(chǔ)塊 LB 邏輯電路塊GLL、GLP、GLD、GLM、GLG 全局線LLG、LLM1、LLM2 局部線DMC1-DMC4 驅(qū)動(dòng)器宏單元 DRC1-DRC30 驅(qū)動(dòng)單元SDC1-SDC180 子像素驅(qū)動(dòng)單元10 集成電路裝置 12 輸出側(cè)I/F區(qū)域14 輸入側(cè)I/F區(qū)域 20 存儲(chǔ)器22 存儲(chǔ)單元陣列 24 行地址譯碼器26 列地址譯碼器 28 寫/讀電路40 邏輯電路 42 控制電路44 顯示時(shí)刻控制電路 46 主接口電路48RGB 接口電路 50 數(shù)據(jù)驅(qū)動(dòng)器
52 數(shù)據(jù)鎖存電路54D/A 變換電路56 輸出電路70 掃描驅(qū)動(dòng)器72 移位寄存器 73 掃描地址生成電路74 地址譯碼器 76 電平移位器78 輸出電路90 電源電路92 升壓電路94 調(diào)節(jié)電路96 VCOM生成電路98 控制電路110 灰階電壓生成電路 112 選擇用電壓生成電路114 灰階電壓選擇電路 116 調(diào)整寄存器
權(quán)利要求
1.一種集成電路裝置，其特征在于包括第一～第N電路塊，當(dāng)將從第一邊朝向相對(duì)的第三邊的方向作為第一方向，從第二邊朝向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中，所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊，其中，N為大于等于2的整數(shù)；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，在所述第一～第N電路塊中的相鄰接的電路塊間，在第I層下層的配線層上形成的局部線作為信號(hào)線及電源線兩者中的至少一種被配線，其中，I為大于等于3的整數(shù)，在所述第一～第N電路塊中的不鄰接的電路塊間，在所述第I層和第I層上層的配線層上形成的全局線作為信號(hào)線及電源線兩者中的至少一種，配線在介于不鄰接的電路塊間的電路塊上。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其特征在于所述第一～第N電路塊包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊；以及用于控制所述數(shù)據(jù)驅(qū)動(dòng)塊的邏輯電路塊，其中，用于將來自所述邏輯電路塊的驅(qū)動(dòng)器控制信號(hào)提供給所述數(shù)據(jù)驅(qū)動(dòng)塊的驅(qū)動(dòng)器用全局線，沿所述第一方向配線在介于所述邏輯電路塊和所述數(shù)據(jù)驅(qū)動(dòng)塊之間的電路塊上。
3.根據(jù)權(quán)利要求2所述的集成電路裝置，其特征在于所述第一～第N電路塊包括用于生成灰階電壓的灰階電壓生成電路塊，其中，用于將來自所述灰階電壓生成電路塊的灰階電壓提供給所述數(shù)據(jù)驅(qū)動(dòng)塊的灰階用全局線，沿所述第一方向配線在介于所述灰階電壓生成電路塊和所述數(shù)據(jù)驅(qū)動(dòng)塊間的電路塊上。
4.根據(jù)權(quán)利要求3所述的集成電路裝置，其特征在于所述灰階電壓生成電路塊和邏輯電路塊沿所述第一方向鄰接配置。
5.根據(jù)權(quán)利要求2至4中任一項(xiàng)所述的集成電路裝置，其特征在于所述第一～第N電路塊包括存儲(chǔ)圖像數(shù)據(jù)的至少一個(gè)存儲(chǔ)塊，其中，用于將來自所述邏輯電路塊的至少寫數(shù)據(jù)信號(hào)提供給所述存儲(chǔ)塊的存儲(chǔ)器用全局線，沿所述第一方向配線在介于所述邏輯電路塊和所述存儲(chǔ)塊之間的電路塊上。
6.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于所述數(shù)據(jù)驅(qū)動(dòng)塊和所述存儲(chǔ)塊沿所述第一方向鄰接配置。
7.根據(jù)權(quán)利要求6所述的集成電路裝置，其特征在于包括包含緩沖器的轉(zhuǎn)發(fā)塊，所述緩沖器將來自所述邏輯電路塊的至少寫數(shù)據(jù)信號(hào)緩存后，輸出給所述存儲(chǔ)塊，所述轉(zhuǎn)發(fā)塊和所述存儲(chǔ)塊沿所述第一方向鄰接配置。
8.根據(jù)權(quán)利要求2至7中任一項(xiàng)所述的集成電路裝置，其特征在于所述第一～第N電路塊包括生成電源電壓的電源電路塊，其中，用于將所述電源電路塊生成的電源電壓提供給所述數(shù)據(jù)驅(qū)動(dòng)塊的電源用全局線，沿所述第一方向配線在介于所述電源電路塊和所述數(shù)據(jù)驅(qū)動(dòng)塊之間的電路塊上。
9.根據(jù)權(quán)利要求8所述的集成電路裝置，其特征在于所述數(shù)據(jù)驅(qū)動(dòng)塊配置在所述電源電路塊和所述邏輯電路塊之間。
10.根據(jù)權(quán)利要求1至9中任一項(xiàng)所述的集成電路裝置，其特征在于在介于不鄰接的電路塊間的電路塊上，屏蔽線配線在所述全局線的下層。
11.根據(jù)權(quán)利要求10所述的集成電路裝置，其特征在于所述第一～第N電路塊包括用于存儲(chǔ)圖像數(shù)據(jù)的存儲(chǔ)塊，其中，在所述存儲(chǔ)塊的位線與所述全局線之間配線所述屏蔽線。
12.一種集成電路裝置，其特征在于包括第一～第N電路塊，當(dāng)將從第一邊朝向相對(duì)的第三邊的方向作為第一方向，從第二邊向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中，所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊，其中，N為大于等于2的整數(shù)；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，所述第一～第N電路塊包括用于驅(qū)動(dòng)掃描線的掃描驅(qū)動(dòng)塊；以及控制所述掃描驅(qū)動(dòng)塊的邏輯電路塊，作為所述掃描驅(qū)動(dòng)塊的輸出線的掃描驅(qū)動(dòng)器用全局線經(jīng)過所述邏輯電路塊上，從所述掃描驅(qū)動(dòng)塊朝向配置在所述第一接口區(qū)域的掃描驅(qū)動(dòng)器用焊盤配線，在所述邏輯電路塊上，屏蔽線配線在所述掃描驅(qū)動(dòng)器用全局線的下層。
13.一種集成電路裝置，其特征在于包括第一～第N電路塊，當(dāng)將從第一邊向相對(duì)的第三邊的方向作為第一方向，從第二邊向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中，所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊，其中，N為大于等于2的整數(shù)；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，所述第一～第N電路塊包括用于驅(qū)動(dòng)掃描線的掃描驅(qū)動(dòng)塊；以及生成電源電壓的電源電路塊，作為所述掃描驅(qū)動(dòng)塊的輸出線的掃描驅(qū)動(dòng)器用全局線經(jīng)過所述電源電路塊上，從所述掃描驅(qū)動(dòng)塊向配置在所述第一接口區(qū)域的掃描驅(qū)動(dòng)器用焊盤配線，在所述電源電路塊上，屏蔽線配線在所述掃描驅(qū)動(dòng)器用全局線的下層。
14.一種集成電路裝置，其特征在于包括第一～第N電路塊，當(dāng)將從第一邊向相對(duì)的第三邊的方向作為第一方向，從第二邊向相對(duì)的第四邊的方向作為第二方向時(shí)，所述第一～第N電路塊沿所述第一方向配置，其中，所述第一邊是集成電路裝置的短邊，所述第二邊是集成電路裝置的長(zhǎng)邊，其中，N為大于等于2的整數(shù)；第一接口區(qū)域，沿所述第四邊設(shè)置在所述第一～第N電路塊的所述第二方向側(cè)；以及第二接口區(qū)域，當(dāng)將所述第二方向的反方向作為第四方向時(shí)，所述第二接口區(qū)域沿所述第二邊設(shè)置在所述第一～第N電路塊的所述第四方向側(cè)，其中，所述第一～第N電路塊包括生成灰階電壓的灰階電壓生成電路塊；用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊；以及控制所述數(shù)據(jù)驅(qū)動(dòng)塊的邏輯電路塊，其中，所述邏輯電路塊和所述灰階電壓生成電路塊在所述第一方向上鄰接配置，包含緩沖器的緩沖電路配置在所述邏輯電路塊以及所述灰階電壓生成電路塊的所述第四方向側(cè)，其中，所述緩沖器用于對(duì)來自配置在所述第二接口區(qū)域的邏輯用焊盤的信號(hào)執(zhí)行緩存，從所述邏輯用焊盤朝向所述緩沖電路配線的全局線沿所述第一方向配線在所述第二接口區(qū)域上。
15.根據(jù)權(quán)利要求14所述的集成電路裝置，其特征在于所述邏輯電路塊在第一電壓電平的電源下工作，所述緩沖電路包括將來自所述邏輯用焊盤的信號(hào)的電壓電平轉(zhuǎn)換為所述第一電壓電平的電平移位器。
16.一種電子設(shè)備，其特征在于包括根據(jù)權(quán)利要求1至15中任一項(xiàng)所述的集成電路裝置；以及由所述集成電路裝置驅(qū)動(dòng)的顯示面板。
全文摘要
本發(fā)明提供一種能夠?qū)崿F(xiàn)電路面積縮小化的集成電路裝置、電子設(shè)備。集成電路裝置包括第一～第N電路塊CB1～CBN、沿第四邊設(shè)置在第一～第N電路塊CB1～CBN的D2方向側(cè)的第一接口區(qū)域(12)、以及沿第二邊設(shè)置在第一～第N電路塊的D4方向側(cè)的第二接口區(qū)域(14)。在鄰接的電路塊之間，在第I層下層的配線層上形成的局部線LLG作為信號(hào)線及電源線兩者中的至少一種被配線。在不鄰接的電路塊間，在第I層及其上層的配線層形成的全局線GLG、GLD作為信號(hào)線及電源線兩者中的至少一種，沿D1方向配線在介于不鄰接的電路塊間的電路塊上。
文檔編號(hào)G09G3/20GK1892792SQ200610090330
公開日2007年1月10日 申請(qǐng)日期2006年6月29日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者伊藤悟, 森口昌彥, 前川和廣, 井富登, 小平覺, 唐澤純一, 熊谷敬, 石山久展, 藤瀨隆史 申請(qǐng)人:精工愛普生株式會(huì)社