專利名稱：阻抗變換電路、驅(qū)動電路及控制方法
技術領域：
本發(fā)明涉及阻抗變換電路、驅(qū)動電路及阻抗變換電路的控制方法。
背景技術：
一直以來，作為用于手機等電子設備上的液晶面板(廣義上的光電裝置)有簡單矩陣型液晶面板以及采用了薄膜晶體管(ThinFilm Transistor以下簡稱TFT)等開關元件的有源矩陣型液晶面板，這是大家所公知的。
簡單矩陣型液晶面板與有源矩陣型的相比，具有容易實現(xiàn)低功耗化的優(yōu)點，但是，也存在難以實現(xiàn)多色彩化和運動圖像顯示的缺點。另一方面，有源矩陣型液晶面板具有適于多色彩化和運動圖像顯示的優(yōu)點，但是，又存在難以實現(xiàn)低功耗化的缺點。
近年來，為了提供高品質(zhì)的圖像，迫切需要實現(xiàn)在手機等便攜式電子設備的多色彩化和運動圖像顯示。因此，開始采用有源矩陣型液晶面板以替代至今為止所使用的簡單矩陣型液晶面板。
優(yōu)選在有源矩陣型液晶面板中，在驅(qū)動該液晶面板的數(shù)據(jù)線的數(shù)據(jù)驅(qū)動器(廣義上的驅(qū)動電路)中設置阻抗變換電路作為輸出緩沖器。阻抗變換電路包括運算放大器，由于具有強驅(qū)動能力，可以向數(shù)據(jù)線穩(wěn)定地提供電壓。
該阻抗變換電路向數(shù)據(jù)線提供與灰階數(shù)據(jù)(廣義上的數(shù)據(jù))對應的灰階電壓。這時，例如特開2003-233354號公報所公開的那樣，阻抗變換電路驅(qū)動數(shù)據(jù)線，該阻抗變換電路從預先生成的多個灰階電壓中選擇與灰階數(shù)據(jù)相對應的灰階電壓，并輸入該灰階電壓。
每條數(shù)據(jù)線都設置有這樣驅(qū)動數(shù)據(jù)線的阻抗變換電路。因此，如圖28所示，在數(shù)據(jù)線的排列方向上配置有多個阻抗變換電路。
在圖28所示的情況下，基準電壓發(fā)生電路800產(chǎn)生與6位的灰階數(shù)據(jù)對應的多個灰階電壓V0～V63?；鶞孰妷喊l(fā)生電路800通過電阻元件將系統(tǒng)電源電壓VDD和系統(tǒng)接地電源電壓VSS之間的電壓進行分壓，生成多個灰階電壓V0～V63。
為了將這樣生成的多個灰階電壓V0～V63提供給各阻抗變換電路，配置提供多個灰階電壓的灰階電壓信號線群使這些灰階電壓信號線沿數(shù)據(jù)線的排列方向延伸。各阻抗變換電路的輸入與灰階數(shù)據(jù)對應，并與灰階電壓信號線群的任何一個電連接。
為了實現(xiàn)液晶面板的顯示圖像的高品質(zhì)化，要求實現(xiàn)多灰階化。該多灰階化意味著增加灰階電壓的種類。因此，也就意味著增加圖28所示的灰階電壓信號線群的信號線數(shù)量。這樣，隨著多灰階化的發(fā)展，圖28所示的灰階電壓信號線群的配線區(qū)域?qū)挾萕D也越來越大。
下面考慮一下例如每一點的灰階數(shù)據(jù)是6位時(64灰階時)的配線區(qū)域?qū)挾萕D。例如在圖29(B)所示的情況下，各灰階電壓信號線交替采用了一層配線層、兩層配線層，以使鄰接的灰階電壓信號線的配線間容量為最小。在這種情況下，如圖29(A)所示，各信號線的寬度是1.25μm、設計標準上配線之間是0.3μm。這時，配線區(qū)域?qū)挾萕D大約是100μm(≈1.25μm×64+0.3μm×63)。因此，當增加每一點的灰階數(shù)據(jù)的位數(shù)時，例如為256灰階時，配線區(qū)域?qū)挾萕D大約可以達到400μm。
這樣，灰階電壓信號線群的配線區(qū)域一方面沿數(shù)據(jù)線的排列方向延伸，另一方面其寬度也隨著多灰階化而變大。而且，相對于數(shù)據(jù)驅(qū)動器整體的面積，灰階電壓信號線群的配線區(qū)域所占的比率較高。這樣，伴隨著多灰階化，灰階電壓信號線群的配線區(qū)域所占的比率越來越高，從而引起配置(布局)面積增大等問題，導致高成本化。
而且，如上所述，伴隨著多灰階化，灰階電壓之間的電壓差變得越來越小，當然會對可以高精確度地設置各灰階電壓有更高的要求。

發(fā)明內(nèi)容
鑒于以上技術問題，本發(fā)明的目的在于提供可以在維持灰階數(shù)的同時減少灰階電壓信號線數(shù)量，高精確度地輸出灰階電壓的阻抗變換電路、驅(qū)動電路以及阻抗變換電路的控制方法。
為解決上述問題，本發(fā)明涉及一種阻抗變換電力，用于輸出與(j+k)(j是正整數(shù)，k是大于等于2的整數(shù))位的灰階數(shù)據(jù)對應的電壓，其包括運算放大器，作為電壓跟隨器連接，將根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種電壓中選中的電壓作為輸入電壓進行供給(提供給所述阻抗變換電路)；以及輸出電壓設置電路，根據(jù)所述灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)，對所述運算放大器的輸出進行預充電或放電，其中，在所述輸出電壓設置電路對所述運算放大器的輸出進行預充電或放電之后，所述運算放大器將與所述輸入電壓相比只有死區(qū)寬度不同的電壓作為輸出電壓進行輸出，所述死區(qū)寬度由根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)發(fā)生變化的所述運算放大器的動作電流確定。
在本發(fā)明中，阻抗變換電路將與(j+k)位的灰階數(shù)據(jù)的高j位的數(shù)據(jù)對應的2j種電壓中的任何一個作為輸入電壓，并以該輸入電壓為基準(參考)，將2k種電壓中的與灰階數(shù)據(jù)的低k位對應的電壓作為輸出電壓。因此，只要可以從2j種電壓中選擇輸入電壓就可以了。這樣，因為在維持灰階數(shù)的同時可以減少灰階電壓信號線數(shù)量，所以可以減少應該產(chǎn)生的灰階電壓的種類。而且，可以減少將產(chǎn)生的灰階電壓進行供給的灰階電壓信號線的數(shù)量，從而可以縮窄配線區(qū)域?qū)挾?，其結(jié)果是，可以將灰階電壓信號線群在配線區(qū)域中所占比率控制得較低。即、即使是灰階數(shù)增多，也可以縮小適用(應用)阻抗變換電路的數(shù)據(jù)驅(qū)動器的芯片面積，實現(xiàn)低成本化。
而且，在本發(fā)明中，通過變化運算放大器的動作電流，使死區(qū)寬度發(fā)生變化，從而可以產(chǎn)生各灰階電壓。這樣一來，即使在隨著多灰階化，灰階電壓之間的電壓差逐漸變小的情況下，也可以高精確度地設置各灰階電壓。
此外，在本發(fā)明涉及的阻抗變換電路中，所述運算放大器包括第一導電型差動放大電路，所述第一導電型差動放大電路包括第一導電型的第一差動晶體管對，在各晶體管的源極上提供來自于第一電流源的電流，而且，在各晶體管的柵極上提供所述輸入電壓和所述輸出電壓；以及第一電流鏡電路，用于生成所述第一差動晶體管對的各晶體管的漏極電流；第二導電型差動放大電路，所述第二導電型差動放大電路包括第二導電型的第二差動晶體管對，在各晶體管的源極上提供來自于第二電流源的電流，而且，在各晶體管的柵極上提供所述輸入電壓和所述輸出電壓；以及第二電流鏡電路，用于生成所述第二差動晶體管對的各晶體管的漏極電流；以及輸出電路，所述輸出電路包括第二導電型的第一驅(qū)動晶體管，根據(jù)在由構(gòu)成所述第一差動晶體管對的晶體管中在柵極上提供所述輸入電壓的輸入側(cè)晶體管的漏極電壓控制其柵極電壓；以及第一導電型的第二驅(qū)動晶體管，根據(jù)在由構(gòu)成所述第二差動晶體管對的晶體管中在柵極上提供所述輸入電壓的輸入側(cè)晶體管的漏極電壓控制其柵極電壓，其中，所述第一和第二驅(qū)動晶體管的漏極相互連接，將該連接節(jié)點的電壓作為所述輸出電壓進行輸出，其中，將所述第一差動晶體管對的所述輸入側(cè)晶體管的第一輸入側(cè)電流驅(qū)動能力設置為小于構(gòu)成所述第一差動晶體管對的晶體管的另一輸出側(cè)晶體管的第一輸出側(cè)電流驅(qū)動能力，將所述第二差動晶體管對的所述輸入側(cè)晶體管的第二輸入側(cè)電流驅(qū)動能力設置為小于構(gòu)成所述第二差動晶體管對的晶體管的另一輸出側(cè)晶體管的第二輸出側(cè)電流驅(qū)動能力，通過根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)控制所述第一和第二電流源的至少一個的電流，從而使所述死區(qū)寬度發(fā)生變化。
本發(fā)明涉及的運算放大器，原來沒有設計輸出的死區(qū)，但是，在本發(fā)明中，因為打算采用了存在死區(qū)的結(jié)構(gòu)，并有效地利用了該死區(qū)，所以，可以以簡潔的結(jié)構(gòu)實現(xiàn)相對于一個的輸入電壓可輸出2k種的輸出電壓。因此，通過將該阻抗變換電路應用在數(shù)據(jù)驅(qū)動器的阻抗變換裝置上，從而可以將應該發(fā)生的灰階電壓的種類降低至2k分之一。
此外，在本發(fā)明涉及的阻抗變換電路中，還包括所述第一電流源，所述第一電流源包括第一電流源晶體管，與所述第一導電型的第一差動晶體管對的各晶體管的源極連接，在柵極上提供第一恒壓；以及一個或多個第一電流調(diào)整用晶體管，在其柵極上提供所述第一恒壓，其中，通過根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)在所述第一電流源晶體管的源極、漏極之間電連接或者電絕緣所述第一電流調(diào)整用晶體管的源極或漏極，從而使所述第一電流源的電流發(fā)生變化。
此外，本發(fā)明涉及的阻抗變換電路中，還包括所述第二電流源，所述第二電流源包括第二電流源晶體管，與所述第二導電型的第二差動晶體管對的各晶體管的源極連接，在其柵極上提供第二恒壓；一個或多個第二電流調(diào)整用晶體管，在其柵極上提供所述第二恒壓，通過根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)在所述第二電流源晶體管的源極、漏極之間電連接或者電絕緣所述第二電流調(diào)整用晶體管的源極或漏極，可以使所述第二電流源的電流發(fā)生變化。
根據(jù)本發(fā)明，通過根據(jù)灰階數(shù)據(jù)變更供給到構(gòu)成差動晶體管對的晶體管上的電流，從而可以變更死區(qū)寬度，所以，可以提供通過簡潔的結(jié)構(gòu)相對于一個的輸入電壓輸出大于等于4(＝22)種的電壓的阻抗變換電路。這樣，應用該阻抗變換電路的數(shù)據(jù)驅(qū)動器的芯片面積就可以更小，從而可以進一步實現(xiàn)低成本化。
此外，本發(fā)明涉及的阻抗變換電路中，在根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)使所述第一和第二電流源的電流發(fā)生變化的情況下，在增大所述第一電流源的電流時，減小所述第二電流源的電流；在增大所述第二電流源的電流時，減小所述第一電流源的電流。
在本發(fā)明中，著重考慮了在進行放電時第一差動放大電路的動作不對輸出電路產(chǎn)生影響，在進行預充電時第二差動放大電路的動作不對輸出電路產(chǎn)生影響。而且，在增大第一和第二電流源中的任一個的電流時，減小另一個的電流源的電流。這樣，停止或者限制不對輸出電路產(chǎn)生影響的、提供另一個電流源的電流的差動放大電路的動作，可以在如上所述效果的基礎上獲得阻抗變換電路的低功耗化的效果。
此外，本發(fā)明涉及的阻抗變換電路還包括第一電流源，所述第一電流源包括與所述第一導電型的第一差動晶體管對的各晶體管的源極連接的第一電流源晶體管，通過在所述第一電流源晶體管的柵極上提供根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的電壓，可以使所述第一電流源的電流發(fā)生變化。
此外，本發(fā)明涉及的阻抗變換電路包括第二電流源，所述第二電流源包括與所述第二導電型的第二差動晶體管對的各晶體管的源極連接的第二電流源晶體管，通過在所述第二電流源晶體管的柵極上提供根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的電壓，可以使所述第二電流源的電流發(fā)生變化。
根據(jù)本發(fā)明，因為可以控制第一或第二電流源晶體管的柵極電壓，所以，即使是各晶體管等元件存在著不規(guī)則(特性不一)的情況，也可以高精確度地控制第一或第二電流源的電流。因此，可以提供更高精確度地生成各灰階電壓的阻抗變換電路。
此外，在本發(fā)明涉及的阻抗變換電路中，可以通過增大所述第一和第二電流源的至少一個的電流，從而增大所述死區(qū)寬度，通過減小所述第一和第二電流源的至少一個的電流，從而縮小所述死區(qū)寬度。
此外，在本發(fā)明涉及的阻抗變換電路中，所述輸出電壓設置電路，可以在預充電時，將所述運算放大器的輸出設置為與所述輸入電壓相比具有高電位的預充電電壓，在放電時，將所述運算放大器的輸出設置為與所述輸入電壓相比具有低電位的預充電電壓。
此外，本發(fā)明涉及一種用于驅(qū)動光電裝置的驅(qū)動電路，其中，所述光電裝置包括多條掃描線、多條數(shù)據(jù)線、以及由掃描線和數(shù)據(jù)線指定的多個像素電極，所述驅(qū)動電路包括電壓選擇電路，將根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種的電壓中選擇出的電壓作為所述輸入電壓進行輸出；以及根據(jù)上述任一項所述的阻抗變換電路，其中，將所述輸出電壓提供給所述多條數(shù)據(jù)線中的任何一條。
此外，本發(fā)明涉及一種用于驅(qū)動光電裝置的驅(qū)動電路，其中，所述光電裝置包括多條掃描線、多條數(shù)據(jù)線、以及由掃描線和數(shù)據(jù)線指定的多個像素電極，所述驅(qū)動電路包括電壓選擇電路，將根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種的電壓中選擇出的電壓作為所述輸入電壓進行輸出；上述的阻抗變換電路；以及電流源控制電壓發(fā)生電路，用于產(chǎn)生根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的電壓，其中，所述電流源控制電壓發(fā)生電路提供所述第一和第二電流源晶體管的至少一個柵極電壓。
此外，在本發(fā)明涉及的驅(qū)動電路中還包括基準電壓發(fā)生電路，所述基準電壓發(fā)生電路用于生成將第一和第二電源電壓之間的電壓進行分壓而得到的2j種電壓。
根據(jù)本發(fā)明，可以提供一種包括阻抗變換電路的驅(qū)動電路，所述阻抗變換電路可以在維持灰階數(shù)的同時，減少灰階電壓信號線數(shù)量，并且可以高精確度地輸出灰階電壓。因此，可以縮小驅(qū)動電路的芯片面積，實現(xiàn)所述驅(qū)動電路的低成本化和多灰階化。
此外，本發(fā)明涉及一種用于輸出與(j+k)(j是正整數(shù)，k是大于等于2的整數(shù))位的灰階數(shù)據(jù)對應的電壓的阻抗變換電路的控制方法，根據(jù)所述灰階數(shù)據(jù)的低k位中最高位的數(shù)據(jù)，將運算放大器的輸出進行預充電或放電之后，所述運算放大器將與所述輸入電壓相比只有死區(qū)寬度不同的電壓作為輸出電壓進行輸出，其中，所述運算放大器作為電壓跟隨器連接，并在其輸入上提供作為輸入電壓的、根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種電壓中選擇出的電壓，所述死區(qū)寬度由根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的所述運算放大器的動作電流確定。


圖1是采用本實施例的阻抗變換電路的液晶裝置的框圖。
圖2是圖1的數(shù)據(jù)驅(qū)動器的結(jié)構(gòu)例的框圖。
圖3是圖1的掃描驅(qū)動器的結(jié)構(gòu)例框圖。
圖4是本實施例的數(shù)據(jù)驅(qū)動器的要部的結(jié)構(gòu)例的結(jié)構(gòu)圖。
圖5是每一點的灰階數(shù)據(jù)的結(jié)構(gòu)的一例的說明圖。
圖6是在本實施例中的阻抗變換電路的動作的一例示意圖。
圖7是在本實施例中的阻抗變換電路的動作的其他例的示意圖。
圖8是在本實施例中的數(shù)據(jù)驅(qū)動器的灰階特性的一例的示意圖。
圖9是在本實施例的第一結(jié)構(gòu)例中的阻抗變換電路的結(jié)構(gòu)的概略框圖。
圖10是每一點的灰階數(shù)據(jù)的具體說明圖。
圖11是圖9的阻抗變換電路的動作例的時序圖。
圖12是在本實施例的第一結(jié)構(gòu)例中的運算放大器的結(jié)構(gòu)例的電路圖。
圖13表示用于說明圖9的電流控制解碼器的動作的真值表的一例。
圖14是為灰階數(shù)據(jù)的低(k-1)位的數(shù)據(jù)所表示的值與死區(qū)寬度之間關系的示意圖。
圖15(A)～圖15(C)是關于第一和第二電流調(diào)整用晶體管的數(shù)量的說明圖。
圖16是在j是4、k是2時第一結(jié)構(gòu)例的阻抗變換電路的結(jié)構(gòu)概略框圖。
圖17是圖16的運算放大器的結(jié)構(gòu)例的電路圖。
圖18是在被預充電時的圖17的運算放大器和輸出電壓設置電路的結(jié)構(gòu)模式圖。
圖19是圖18的運算放大器的輸出電壓的動作波形的一例。
圖20是在被預充電時圖17的運算放大器和輸出電壓設置電路的結(jié)構(gòu)模式圖。
圖21是圖20的運算放大器的輸出電壓的動作波形的一例。
圖22是用于進行第一和第二電流源的電流值的其他控制的電流控制解碼器的真值表的示例。
圖23是在本實施例的第二結(jié)構(gòu)例中的阻抗變換電路的結(jié)構(gòu)概要框圖。
圖24是在第二結(jié)構(gòu)例中的運算放大器的結(jié)構(gòu)例電路圖。
圖25是用于說明圖23電流控制解碼器的動作的真值表的一例。
圖26是在k是2時的第二結(jié)構(gòu)例中阻抗變換電路的結(jié)構(gòu)概要框圖。
圖27是用于說明k是2時的電流控制解碼器的動作的真值表的一例。
圖28是各阻抗變換電路的配置方向和數(shù)據(jù)線的排列方向之間關系的說明圖。
圖29(A)、圖29(B)是灰階電壓信號線群的配線區(qū)域的說明圖。
具體實施例方式
以下，參照附圖，對本發(fā)明的實施例進行詳細說明。以下說明的實施例并不是對記載在權利要求范圍內(nèi)的本發(fā)明的內(nèi)容的不當限定。而且，以下所說明的所有結(jié)構(gòu)也不都是本發(fā)明所必需的構(gòu)成要件。
1.液晶裝置圖1是采用本實施例的阻抗變換電路的液晶裝置的框圖示例。
該液晶裝置(廣義上的顯示裝置)510包括液晶面板(廣義上的顯示面板)512、數(shù)據(jù)驅(qū)動器(數(shù)據(jù)線驅(qū)動電路)520、掃描驅(qū)動器(掃描線驅(qū)動電路)530、控制器540、以及電源電路542。此外，液晶裝置510不必包括所有這些電路模塊，可以省略其中一部分電路塊。
這里，液晶面板(廣義上的顯示面板、光電裝置)512包括多條掃描線(狹義上的柵極線)、多條數(shù)據(jù)線(狹義上的源極線)、以及由多條掃描線和多條數(shù)據(jù)線指定的多個像素電極。在這種情況下，通過將薄膜晶體管TFT(Thin Film Transistor，廣義上的開關元件)連接在數(shù)據(jù)線上，將像素電極連接在該TFT上，可以構(gòu)成有源矩陣型液晶裝置。
具體地說，液晶面板512形成于有源矩陣襯底(例如玻璃襯底)上。在該有源矩陣襯底上，配置有多條沿圖1的Y方向排列的、并分別向X方向延伸的掃描線G1～GM(M是大于等于2的自然數(shù))，以及多條沿X方向排列的、并分別向Y方向延伸的數(shù)據(jù)線S1～SN(N是大于等于2的自然數(shù))。此外，在掃描線GK(1≤K≤M，K是自然數(shù))和數(shù)據(jù)線SL(1≤L≤N，L是自然數(shù))的交叉點相對應的位置上，設置了薄膜晶體管TFTKL(廣義上的開關元件)。
TFTKL的柵極電極與掃描線GK連接，TFTKL的源極電極與數(shù)據(jù)線SL連接，TFTKL的漏極電極與像素電極PEKL連接。該像素電極PEKL和對置電極(共用電極)VCOM之間形成液晶電容CLKL(液晶元件)和輔助電容CSKL，該對置電極與像素電極PEKL隔著液晶元件(廣義上的光電物質(zhì))對置。而且，在形成的TFTKL和像素電極PEKL等的有源矩陣襯底與形成的對置電極VCOM的對置襯底之間封入液晶，根據(jù)像素電極PEKL和對置電極VCOM之間的外加電壓，像素的透射比發(fā)生變化。
此外，由電源電路542生成提供給對置電極VCOM的公共電壓。此外，對置電極VCOM也可以不形成為對置襯底上的一面，而是形成為和各掃描線對應的帶狀。
數(shù)據(jù)驅(qū)動器520根據(jù)灰階數(shù)據(jù)驅(qū)動液晶面板512的數(shù)據(jù)線S1～SN。另一方面，掃描驅(qū)動器530依次掃描液晶面板512的掃描線G1～GM。
控制器540根據(jù)由未作圖示的中央運算處理裝置(CentralProcessing Unit)等的主機所設置的內(nèi)容，控制數(shù)據(jù)驅(qū)動器520、掃描驅(qū)動器530以及電源電路542。
具體地說，控制器540對數(shù)據(jù)驅(qū)動器520和掃描驅(qū)動器530實施例如動作模式的設置或者提供在內(nèi)部生成的垂直同步信號或水平同步信號，對電源電路542實施對置電極VCOM的公共電壓的極性反轉(zhuǎn)定時(timing)的控制。
電源電路542根據(jù)由外部提供的基準電壓，生成驅(qū)動液晶面板512所必需的各種電壓或?qū)χ秒姌OVCOM的公共電壓。
此外，在圖1中，液晶裝置510是包括控制器540的結(jié)構(gòu)，但是，控制器540也可以設置于液晶裝置510的外部?；蛘?，主機可以和控制器540同時包含在液晶裝置510之內(nèi)。此外，可以是數(shù)據(jù)驅(qū)動器520、掃描驅(qū)動器530、控制器540、以及電源電路542的一部分或全部形成在液晶面板512上。
1.1數(shù)據(jù)線驅(qū)動電路圖2示出了圖1的數(shù)據(jù)驅(qū)動器520的結(jié)構(gòu)例。
數(shù)據(jù)驅(qū)動器520包括移位寄存器522、數(shù)據(jù)鎖存器524、行鎖存器526、基準電壓發(fā)生電路527、DAC 528(數(shù)字、模擬變換電路。廣義上的電壓選擇電路)、以及輸出緩沖器529。
移位寄存器522與各數(shù)據(jù)線對應設置，包括依次連接的多個觸發(fā)器。該移位寄存器522與時鐘信號CLK同步保持使能輸入輸出信號EIO時，與時鐘信號CLK同步依次將使能輸入輸出信號EIO移位至鄰接的觸發(fā)器。
由控制器540向數(shù)據(jù)鎖存器524輸入例如以18位(6位(灰階數(shù)據(jù))×3(RGB各色))為單位的灰階數(shù)據(jù)(DIO)(廣義上的數(shù)字數(shù)據(jù))。數(shù)據(jù)鎖存器524與在移位寄存器522的各觸發(fā)器中依次被移位的使能輸入輸出信號EIO同步鎖存該灰階數(shù)據(jù)(DIO)。
行鎖存器526與由控制器540提供的水平同步信號LP同步鎖存由數(shù)據(jù)鎖存器524鎖存的一水平掃描單位的灰階數(shù)據(jù)。
基準電壓發(fā)生電路527生成多個基準電壓(灰階電壓)，各基準電壓(灰階電壓)對應于各灰階數(shù)據(jù)?；鶞孰妷喊l(fā)生電路527包括伽馬校正電阻，將伽馬校正電阻兩端的電壓通過電阻元件分壓所得的電壓作為灰階電壓輸出。因此，可以通過變更電阻元件的電阻比，調(diào)整與灰階數(shù)據(jù)對應的灰階電壓，實現(xiàn)所謂的伽馬校正。
DAC 528生成應該向各數(shù)據(jù)線提供的模擬灰階電壓。具體地說，DAC 528根據(jù)來自于行鎖存器526的數(shù)字灰階數(shù)據(jù)(數(shù)字數(shù)據(jù))，從通過基準電壓發(fā)生電路527生成的多個灰階電壓中選擇任何一個灰階電壓作為與數(shù)字灰階數(shù)據(jù)(數(shù)字數(shù)據(jù))對應的模擬灰階電壓輸出。
輸出緩沖器529將來自于DAC 528的灰階電壓進行緩沖后，向數(shù)據(jù)線輸出，驅(qū)動數(shù)據(jù)線。具體地說，輸出緩沖器529包括與數(shù)據(jù)線對應設置的阻抗變換電路IPC1～IPCN，各阻抗變換電路將來自于DAC 528的灰階電壓進行阻抗變換后，向各數(shù)據(jù)線輸出。各阻抗變換電路是采用作為電壓跟隨器連接的運算放大器(Op-Amp)構(gòu)成的。
1.2掃描驅(qū)動器圖3示出圖1的掃描驅(qū)動器530的結(jié)構(gòu)例。
掃描驅(qū)動器530包括移位寄存器532、電平移位器534、以及輸出緩沖器536。
移位寄存器532與各掃描線對應設置，包括依次連接的多個觸發(fā)器。該移位寄存器532與時鐘信號CLK同步將使能輸入輸出信號EIO保持在觸發(fā)器時，與時鐘信號CLK同步依次將使能輸入輸出信號EIO移位至鄰接的觸發(fā)器。這里輸入的使能輸入輸出信號EIO是由控制器540提供的垂直同步信號。
電平移位器534將來自于移位寄存器532的電壓電平移位為與液晶面板512的液晶元件和TFT的晶體管能力(容量)相匹配的電壓的電平。作為該電壓電平需要例如20V～50V的高電壓電平。
輸出緩沖器536將通過電平移位器534移位了的掃描電壓進行緩沖后，向掃描線輸出，驅(qū)動掃描線。
2.阻抗變換電路通過采用本實施例中的阻抗變換電路，可以在維持灰階數(shù)的同時減少灰階電壓信號線數(shù)量。
圖4示出本實施例中數(shù)據(jù)驅(qū)動器的要部的結(jié)構(gòu)例。但是，和圖2所示的數(shù)據(jù)驅(qū)動器520相同的部分標注了相同的符號，所以，適當?shù)厥÷云湔f明。
基準電壓發(fā)生電路527包括伽馬校正電阻。伽馬校正電阻將系統(tǒng)電源電壓VDD(第一電源電壓)和系統(tǒng)接地電源電壓VSS(第二電源電壓)之間的電壓進行電阻分割而得的電壓作為灰階電壓V0S、VwS、…、VxS、…、VyS、VzS輸出。
分別將灰階電壓V0S、VwS、…、VxS、…、VyS、VzS向灰階電壓信號線GVL0、GVLw、…、GVLx、…、GVLy、GVLz提供。
DAC 528包括與數(shù)據(jù)線對應設置的第一～第N解碼器DEC1～DECN。各解碼器從灰階電壓V0S、VwS、…、VxS、…、VyS、VzS中選擇灰階電壓，該灰階電壓是在對應于數(shù)據(jù)線的(j+k)(j是正整數(shù)，k是大于等于2的整數(shù))位的灰階數(shù)據(jù)中與高j位的數(shù)據(jù)相對應的灰階電壓。例如，各解碼器通過所謂的ROM構(gòu)成，根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)及其反轉(zhuǎn)數(shù)據(jù)，選擇來自于基準電壓發(fā)生電路527的灰階電壓V0S、VwS、…、VxS、…、VyS、VzS中的任何一個。
輸出緩沖器529包括與數(shù)據(jù)線對應設置的阻抗變換電路IPC1～IPCN。向阻抗變換電路IPCh(1≤h≤N、h是整數(shù))提供第h解碼器DECh所選中的灰階電壓作為輸入電壓。即、向阻抗變換電路IPCh提供根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種的電壓中選擇出的電壓作為輸入電壓。然后，阻抗變換電路IPCh將使該輸入電壓的電位發(fā)生變化的2k種電壓中與灰階數(shù)據(jù)低k位的數(shù)據(jù)對應的電壓，作為輸出電壓向數(shù)據(jù)線Sh輸出。
這樣，DAC 528的各解碼器連接的灰階電壓信號群的信號線數(shù)量與圖28中的例如2(j+k)相比，在本實施例中可以是2j。
圖5示出每一點的灰階數(shù)據(jù)的結(jié)構(gòu)例。
每條數(shù)據(jù)線都生成有圖5所示的灰階數(shù)據(jù)。該灰階數(shù)據(jù)由6位構(gòu)成，最高的位是D5，最低的位是D0。通過具有這樣結(jié)構(gòu)的灰階數(shù)據(jù)，每一點可以表現(xiàn)64灰階。
圖6示出本實施例中阻抗變換電路動作的一例。
圖6示出圖4所示的阻抗變換電路將與例如6位的灰階數(shù)據(jù)中最低1位的數(shù)據(jù)對應的電壓作為輸出電壓輸出時的動作例。即、示出了k是1的情況。在這種情況下，圖4的阻抗變換電路將2種電壓中的任一個作為輸出電壓進行輸出。
表現(xiàn)64灰階時，阻抗變換電路需要輸出灰階電壓V0～V63。這時阻抗變換電路的輸入電壓可以是灰階電壓V0S、V2S、V4S、…、V60S、V62S中的任何一個。因此，可以在選擇阻抗變換電路的輸入電壓的解碼器上連接提供灰階電壓V0S～V62S的灰階電壓信號線群。即、基準電壓發(fā)生電路527生成的灰階電壓數(shù)可以是32。
圖7示出在本實施例中阻抗變換電路動作的其他例子。
圖7示出圖4所示的阻抗變換電路將與例如6位的灰階數(shù)據(jù)中低2位的數(shù)據(jù)對應的電壓作為輸出電壓輸出時的動作例。即、示出了k是2的情況。在這種情況下，圖4的阻抗變換電路將22種電壓中的任何一種作為輸出電壓進行輸出。
表現(xiàn)64灰階時，阻抗變換電路的輸入電壓可以是灰階電壓V0S、V4S、V8S、…、V56S、V60S中的任何一個。因此，可以在選擇阻抗變換電路的輸入電壓的解碼器上連接提供灰階電壓V0S～V60S的灰階電壓信號線群。即、基準電壓發(fā)生電路527產(chǎn)生的灰階電壓數(shù)可以是16。
圖8示出在本實施例中數(shù)據(jù)驅(qū)動器的灰階特性的一例。
圖8示出將實施圖7所示動作的阻抗變換電路應用于本實施例中的數(shù)據(jù)驅(qū)動器520時的情況。這種情況下，可以在維持橫軸表示的灰階數(shù)(＝64)的同時，減少縱軸表示的提供給灰階電壓信號線群的灰階電壓數(shù)。
這樣，阻抗變換電路可以對應(j+k)位的灰階數(shù)據(jù)，向數(shù)據(jù)線提供2(j+k)種灰階電壓中的任何一種。然后，因為阻抗變換電路輸出與該灰階數(shù)據(jù)的低k位對應的灰階電壓，所以，解碼器只要能夠從2j種的灰階電壓中選擇灰階電壓就可以了。因此，由于可以減少基準電壓發(fā)生電路527發(fā)生的灰階電壓數(shù)，所以可以減少灰階電壓信號線的數(shù)量，縮窄圖4所示配線區(qū)域?qū)挾萕D1。這樣，可以降低灰階電壓信號線群在配線區(qū)域所占的比率，所以，即使是灰階數(shù)增多，也可以提供芯片面積較小的數(shù)據(jù)驅(qū)動器。
2.1第一結(jié)構(gòu)例圖9是在本實施例第一結(jié)構(gòu)例中阻抗變換電路的結(jié)構(gòu)概略框圖。圖9示出了阻抗變換電路IPC1的結(jié)構(gòu)例，其他阻抗變換電路IPC2～IPCN的結(jié)構(gòu)也是相同的。
圖10示出本實施例的每一點的灰階數(shù)據(jù)的結(jié)構(gòu)例。
阻抗變換電路IPC1輸出與(j+k)位的灰階數(shù)據(jù)對應的輸出電壓Vout1。在本實施例中，每一點采用了(j+k)位的灰階數(shù)據(jù)。然后，如果灰階數(shù)據(jù)表現(xiàn)為D(j+k-1)～D0，那么，該灰階數(shù)據(jù)的高j位的數(shù)據(jù)可以表現(xiàn)為D(j+k-1)～Dk，該灰階數(shù)據(jù)的低k位的數(shù)據(jù)可以表現(xiàn)為D(k-1)～D0。這時，灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)是D(k-1)。
阻抗變換電路IPC1輸出與灰階數(shù)據(jù)的低k位對應的灰階電壓。因此，在阻抗變換電路IPC1的內(nèi)部或者外部設置電流控制解碼器IDC1。電流控制解碼器IDC1解碼灰階數(shù)據(jù)的低k位的數(shù)據(jù)D(k-1)～D0，輸出該數(shù)據(jù)D(k-1)～D0對應的控制信號。根據(jù)該控制信號進行控制，以使增加或減少運算放大器OP1的動作電流的電流值。每個阻抗變換電路都設置有這樣的電流控制解碼器。
在圖9中，通過第一解碼器DEC1選擇輸向阻抗變換電路IPC1的輸入電壓。如上所述，第一解碼器DEC1根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)及其反轉(zhuǎn)數(shù)據(jù)從基準電壓發(fā)生電路527產(chǎn)生的2j種的灰階電壓中選擇任何一個，作為阻抗變換電路IPC1的輸入電壓Vin輸出。
阻抗變換電路IPC1包括作為電壓跟隨器連接的運算放大器OP1、以及輸出電壓設置電路OVS1。在作為電壓跟隨器連接的運算放大器OP1的輸入上提供輸入電壓Vin。該運算放大器OP1驅(qū)動數(shù)據(jù)線S1。作為該電壓跟隨器連接的運算放大器將以輸入電壓Vin為基準，將只有規(guī)定(預定)電壓不同的電壓作為輸出電壓，所述規(guī)定電壓為被稱為死區(qū)。該死區(qū)的寬度由根據(jù)灰階數(shù)據(jù)的低k位的數(shù)據(jù)D(k-1)～D0而發(fā)生變化的運算放大器OP1的動作電流確定。運算放大器OP1根據(jù)節(jié)電信號PS停止或開始驅(qū)動其輸出。
輸出電壓設置電路OVS1根據(jù)灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)D(k-1)對運算放大器OP1的輸出進行預充電或放電。在圖9中，當預充電時，將運算放大器OP1的輸出作為預充電電壓設置為系統(tǒng)電源電壓VDD，當放電時，將運算放大器OP1的輸出作為放電電壓設置為系統(tǒng)接地電源電壓VSS。這里，預充電電壓只要是高于輸入電壓Vin的電壓就可以。此外，放電電壓只要是低于輸入電壓Vin的電壓就可以。
輸出電壓設置電路OVS1包括預充電晶體管preTr和放電晶體管disTr。預充電晶體管preTr是由p型金屬氧化膜半導體(MetalOxide SemiconductorMOS)晶體管構(gòu)成的。放電晶體管disTr是由n型MOS晶體管構(gòu)成的。在預充電晶體管preTr的源極上提供預充電電壓，其漏極與運算放大器OP1的輸出連接。在放電晶體管disTr的源極上提供放電電壓，其漏極與運算放大器OP1的輸出連接。
在圖9中，當通過節(jié)電信號PS(或其反轉(zhuǎn)信號XPS)進行運算放大器OP1的輸出驅(qū)動的停止控制時，在預充電晶體管preTr的柵極上提供預充電控制信號PC，所述預充電控制信號PC是將節(jié)電信號PS和灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)D(k-1)進行邏輯運算結(jié)果。此外，在放電晶體管disTr的柵極上提供放電控制信號DC，所述放電控制信號DC是對節(jié)電信號PS和該數(shù)據(jù)D(k-1)進行邏輯運算結(jié)果?？刂祁A充電晶體管preTr和放電晶體管disTr以使它們在源極、漏極之間不同時處于導通狀態(tài)。
圖11是圖9的阻抗變換電路IPC1的動作例的時序圖。
在圖11中，將圖1的液晶面板512的一水平掃描期間(廣義上的驅(qū)動期間)作為1H。然后，在驅(qū)動期間的初始輸出設置期間(第一期間)，運算放大器OP1停止其輸出的驅(qū)動，輸出電壓設置電路OVS1對運算放大器OP1的輸出進行預充電或放電。具體地說，當節(jié)電信號PS為H電平，灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)D(k-1)是“0”時，輸出電壓設置電路OVS1對運算放大器OP1的輸出進行預充電?；蛘?，當節(jié)電信號PS為H電平，灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)D(k-1)是“1”時，輸出電壓設置電路OVS1對運算放大器OP1的輸出進行放電。
然后，在該驅(qū)動期間中的輸出設置期間后的運算放大器驅(qū)動期間(第二期間)，運算放大器OP1開始其輸出的驅(qū)動，將與輸入電壓Vin相比只有運算放大器OP1的死區(qū)寬ΔVa(ΔVb)不同的電壓作為輸出電壓進行輸出。具體地說，當節(jié)電信號PS為L電平時，將從放電電壓開始變化形成的、以輸入電壓Vin為基準只有死區(qū)寬度ΔVa低的電壓作為輸出電壓進行輸出。或者，當節(jié)電信號PS為L電平時，將從預充電電壓變化形成的、以輸入電壓Vin為基準只有死區(qū)寬度ΔVb高的電壓作為輸出電壓進行輸出。
例如將輸入電壓Vin作為灰階電壓V4S的情況下，當放電時將相對于灰階電壓V4S只有死區(qū)寬度ΔVa低的電壓作為灰階電壓V5進行輸出。此外，預充電時將相對于灰階電壓V4S只有死區(qū)寬度ΔVb高的電壓作為灰階電壓V4進行輸出。
在本實施例中，通過使運算放大器OP1的動作電流變化來確定該死區(qū)寬度ΔVa、ΔVb。因此，即使在元件特性不一的情況下也可以高精確度地確定死區(qū)寬度，其結(jié)果是可以高精度地輸出灰階電壓。
圖12是在本實施例的第一結(jié)構(gòu)例中運算放大器OP1的結(jié)構(gòu)例的電路圖。圖12中除了運算放大器OP1之外，還示出了輸出電壓設置電路OVS1的結(jié)構(gòu)。
運算放大器OP1包括p型(廣義上的第一導電型)差動放大電路100、n型(廣義上的第二導電型)差動放大電路110以及輸出電路120。
p型差動放大電路100包括p型的第一差動晶體管對DT1和第一電流鏡電路CM1。第一差動晶體管對DT1包括p型MOS晶體管PT1、PT2。在晶體管PT1、PT2的源極上提供來自于第一電流源CS1的電流。在晶體管PT1的柵極上供給輸入電壓Vin。在晶體管PT2的柵極上供給輸出電壓Vout1。
第一電流源CS1包括第一電流源晶體管CST1和一個或多個第一電流調(diào)整用晶體管CG1。在第一電流源晶體管CST1和一個或多個第一電流調(diào)整用晶體管CG1的各晶體管的柵極上提供作為用于產(chǎn)生恒電流的恒壓的參考電壓Vrefp(第一恒壓)。第一電流源晶體管CST1是由p型MOS晶體管構(gòu)成的，其源極或漏極與晶體管PT1、PT2的源極連接。第一電流源晶體管CST1的漏極或源極與第一電流源控制用的p型MOS晶體管CC1的漏極連接。一個或多個第一電流調(diào)整用晶體管CG1分別由p型MOS晶體管構(gòu)成，其源極或漏極通過開關元件與晶體管PT1、PT2的源極連接。在圖12中，第一電流調(diào)整用的晶體管CG1有(k-1)個，各晶體管通過開關元件與晶體管PT1、PT2的源極連接。開關元件SWp1～SWp(k-1)根據(jù)控制信號Cp1～Cp(k-1)進行接通/斷開的控制?？刂菩盘朇p1～Cp(k-1)是通過圖9所示的電流控制解碼器IDC1生成的。
這樣結(jié)構(gòu)的第一電流源CS1可以根據(jù)控制信號Cp1～Cp(k-1)對提供給構(gòu)成第一差動晶體管對DT1的晶體管PT1、PT2的電流進行控制(可以使電流增加或減少)。
然后，在晶體管CC1的源極上提供系統(tǒng)電源電壓VDD，在柵極上提供節(jié)電信號PS。通過將該晶體管CC1設為導通狀態(tài)，可以使第一電流源CS1發(fā)生電流，通過將晶體管CC1設為截止狀態(tài)，可以使第一電流源CS1停止發(fā)生電流。
第一電流鏡電路CM1生成晶體管PT1、PT2的漏極電流。具體地說，第一電流鏡電路CM1包括柵極彼此連接的n型MOS晶體管NT1、NT2，在晶體管NT1、NT2的源極上提供系統(tǒng)接地電源電壓VSS。晶體管NT1的漏極與晶體管PT1的漏極連接。晶體管NT2的漏極與晶體管PT2的漏極及晶體管NT2的柵極連接。
n型差動放大電路110包括n型第二差動晶體管對DT2和第二電流鏡電路CM2。第二差動晶體管對DT2包括n型MOS晶體管NT3、NT4。向晶體管NT3、NT4的源極提供來自于第二電流源CS2的電流。在晶體管NT3的柵極上提供輸入電壓Vin。在晶體管NT4的柵極上提供輸出電壓Vout1。
第二電流源CS2包括第二電流源晶體管CST2、以及一個或多個第一電流調(diào)整用晶體管CG2。在第二電流源晶體管CST2和一個或多個第二電流調(diào)整用晶體管CG2的各晶體管的柵極上提供作為用于發(fā)生恒電流的恒壓的參考電壓Vrefn(第二恒壓)。第二電流源晶體管CST2是由n型MOS晶體管構(gòu)成的，其源極或漏極與晶體管NT3、NT4的源極連接。第二電流源晶體管CST2的漏極或源極與第二電流源控制用的n型MOS晶體管CC2的漏極連接。一個或多個第二電流調(diào)整用晶體管CG2分別由n型MOS晶體管構(gòu)成，其源極或漏極通過開關元件與晶體管NT3、NT4的源極連接。在圖12中，第二電流調(diào)整用晶體管CG2有(k-1)個，各晶體管通過開關元件與晶體管NT3、NT4的源極連接。開關元件SWn1～SWn(k-1)根據(jù)控制信號Cn1～Cn(k-1)進行接通/斷開的控制?？刂菩盘朇n1～Cn(k-1)是由圖9所示的電流控制解碼器IDC1生成的。
具有這樣結(jié)構(gòu)的第二電流源CS2可以根據(jù)控制信號Cn1～Cn(k-1)對提供給構(gòu)成第二差動晶體管對DT2的晶體管NT3、NT4的電流進行控制。
然后，在晶體管CC2的源極上提供系統(tǒng)接地電源電壓VSS，在柵極上提供節(jié)電信號PS的反轉(zhuǎn)信號XPS。通過將該晶體管CC2設為導通狀態(tài)，可以使第二電流源CS2的電流發(fā)生，通過將晶體管CC2設為截止狀態(tài)，可以使第二電流源CS2的電流發(fā)生停止。
第二電流鏡電路CM2生成晶體管NT3、NT4的漏極電流。具體地說，第二電流鏡電路CM2包括柵極共用的p型MOS晶體管PT3、PT4，在晶體管PT3、PT4的源極上提供系統(tǒng)電源電壓VDD。晶體管PT3的漏極與晶體管NT3的漏極連接。晶體管PT4的漏極與晶體管NT4的漏極及晶體管PT4的柵極連接。
輸出電路120包括第一驅(qū)動晶體管Dtr1、第二驅(qū)動晶體管Dtr2。而且，第一和第二驅(qū)動晶體管Dtr1、Dtr2的漏極彼此連接，輸出電路120將該連接節(jié)點的電壓作為輸出電壓Vout1進行輸出。
第一驅(qū)動晶體管Dtr1是由n型MOS晶體管構(gòu)成的。在該n型MOS晶體管的源極上提供系統(tǒng)接地電源電壓VSS。此外，根據(jù)構(gòu)成第一差動晶體管對DT1的晶體管PT1(構(gòu)成第一差動晶體管對的晶體管中，在其柵極上提供輸入電壓Vin的輸入側(cè)晶體管)的漏極電壓，控制該n型MOS晶體管的柵極電壓。第一驅(qū)動晶體管Dtr1的柵極連接下拉用n型MOS晶體管PD1的漏極。在該晶體管PD1的源極上提供系統(tǒng)接地電源電壓VSS，在柵極上提供節(jié)電信號PS。因此，當節(jié)電信號PS為H電平時，可以固定第一驅(qū)動晶體管Dtr1的柵極電壓，使第一驅(qū)動晶體管Dtr1的動作穩(wěn)定。
第二驅(qū)動晶體管Dtr2是由p型MOS晶體管構(gòu)成的。在該p型MOS晶體管的源極上提供系統(tǒng)電源電壓VDD。此外，根據(jù)構(gòu)成第二差動晶體管對DT2的晶體管NT3(構(gòu)成第二差動晶體管對的晶體管中，在其柵極上提供輸入電壓Vin的輸入側(cè)晶體管)的漏極電壓，控制該p型MOS晶體管的柵極電壓。第二驅(qū)動晶體管Dtr2的柵極連接下拉用p型MOS晶體管PU1的漏極。在該晶體管PU1的源極上提供系統(tǒng)電源電壓VDD，在柵極上提供節(jié)電信號PS的反轉(zhuǎn)信號XPS。因此，當節(jié)電信號PS的反轉(zhuǎn)信號XPS為L電平時，可以固定第二驅(qū)動晶體管Dtr2的柵極電壓，使第二驅(qū)動晶體管Dtr2的動作穩(wěn)定。
然后，在第一差動晶體管對DT1中，將輸入側(cè)晶體管的晶體管PT1的電流驅(qū)動能力設置為小于晶體管PT2(構(gòu)成第一差動晶體管對DT1的晶體管的另一輸出側(cè)晶體管)的電流驅(qū)動能力。因此，當晶體管PT1、PT2的柵極電壓相同時，晶體管PT2的驅(qū)動能力要大于晶體管PT1的驅(qū)動能力。這樣的第一差動晶體管對DT1在晶體管的溝道寬是W、晶體管的溝道長是L時，例如可以使晶體管PT1的W/L小于晶體管PT2的W/L。
同樣的，將晶體管NT3的電流驅(qū)動能力設置為小于晶體管NT4(構(gòu)成第二差動晶體管對DT2的晶體管另一輸出側(cè)晶體管)的電流驅(qū)動能力，所述晶體管NT3是第二差動晶體管對DT2的輸入側(cè)晶體管。因此，當晶體管NT3、NT4的柵極電壓相同時，晶體管NT4的驅(qū)動能力要大于晶體管NT3的驅(qū)動能力。這樣的第二差動晶體管對DT2，例如可以使晶體管NT3的W/L小于晶體管NT4的W/L。
這樣，可以使運算放大器OP1的輸出電壓Vout1成為相對于輸入電壓Vin只有死區(qū)寬度不同的電壓。該死區(qū)寬度對應于構(gòu)成各差動晶體管對的晶體管間的電流驅(qū)動能力差。而且，通過變更第一及第二電流源的至少一個電流值，可以使死區(qū)寬度變化。該電流值是通過控制信號Cp1～Cp(k-1)、Cn1～Cn(k-1)控制的。
圖13示出用于說明圖9的電流控制解碼器IDC1動作的真值表的一例。
向電流控制解碼器IDC1輸入灰階數(shù)據(jù)的低k位的數(shù)據(jù)D(k-1)～D0。然后，當數(shù)據(jù)D(k-1)是“0”時，輸出電壓設置電路OVS1將運算放大器OP1的輸出放電。因此，電流控制解碼器IDC1生成控制信號Cp1～Cp(k-1)、Cn1～Cn(k-1)，以使第一和第二電流源CS1、CS2的電流值隨著數(shù)據(jù)D(k-2)～D0所表示的值從“00…00”向“11…11”逐漸增大而逐漸變小。
此外，當數(shù)據(jù)D(k-1)是“1”時，輸出電壓設置電路OVS1預充電運算放大器OP1的輸出。因此，電流控制解碼器IDC1生成控制信號Cp1～Cp(k-1)、Cn1～Cn(k-1)，以使第一和第二電流源CS1、CS2的電流值隨著數(shù)據(jù)D(k-2)～D0所表示的值從“00…00”向“11…11”逐漸增大而逐漸變大。
圖14示出數(shù)據(jù)D(k-2)～D0所表示的值與死區(qū)寬度之間的關系。
如圖11中所做說明，當預充電時，以輸入電壓Vin為基準僅比該輸入電壓Vin高死區(qū)寬度的電壓成為輸出電壓Vout1(即輸入電壓Vin高于輸出電壓Vout1，兩者的差為死區(qū)寬度)，當放電時，以輸入電壓Vin為基準僅比該輸入電壓Vin低死區(qū)寬度的電壓成為輸出電壓Vout1。而且，該死區(qū)寬度與D(k-2)～D0所表示的值相互對應。
例如，在數(shù)據(jù)D(k-1)是“1”、而數(shù)據(jù)D(k-2)～D0是“0…0”時，在預充電之后，與輸入電壓Vin相比只高死區(qū)寬度ΔVb1的電壓成為輸出電壓Vout1。此外，當數(shù)據(jù)D(k-1)是“1”、而數(shù)據(jù)D(k-2)～D0是“0…01”時，在預充電之后，與輸入電壓Vin相比只高死區(qū)寬度ΔVb2的電壓成為輸出電壓Vout1。而且，當數(shù)據(jù)D(k-1)是“1”、而數(shù)據(jù)D(k-2)～D0是“1…1”時，在預充電之后，與輸入電壓Vin相比只高死區(qū)寬度ΔVb3的電壓成為輸出電壓Vout1。
相反，例如在數(shù)據(jù)D(k-1)是“0”、而數(shù)據(jù)D(k-2)～D0是“1…1”時，在放電之后，與輸入電壓Vin相比只低死區(qū)寬度ΔVa1的電壓成為輸出電壓Vout1。此外，當數(shù)據(jù)D(k-1)是“0”，數(shù)據(jù)D(k-2)～D0是“1…10”時，在放電之后，與輸入電壓Vin相比只低死區(qū)寬度ΔVa2的電壓成為輸出電壓Vout1。而且，當數(shù)據(jù)D(k-1)是“0”、而數(shù)據(jù)D(k-2)～D0是“0…0”時，在放電之后，與輸入電壓Vin相比只低死區(qū)寬度ΔVa3的電壓成為輸出電壓Vout1。
因此，例如將k設為2，輸入電壓Vin設為灰階電壓V8S，那么，通過數(shù)據(jù)D1～D0“11”、“10”所確定的死區(qū)寬度，獲得相當于灰階電壓V8、V9的輸出電壓Vout1。此外，通過數(shù)據(jù)D1～D0“01”、“00”所確定的死區(qū)寬度，獲得相當于灰階電壓V10、V11的輸出電壓Vout1。
此外，圖12和圖13中對第一和第二電流調(diào)整用晶體管的數(shù)量分別是(k-1)的情況做了說明，但是，在第一結(jié)構(gòu)例中并不限于這個數(shù)量。
圖15(A)、圖15(B)、圖15(C)示出關于第一和第二電流調(diào)整用晶體管的數(shù)量的說明圖。
圖15(A)示出第一和第二電流源CS1、CS2的電流值的一例，所述第一和第二電流源CS1、CS2決定k是3時的灰階數(shù)據(jù)的低2位的數(shù)據(jù)D1～D0所對應的死區(qū)寬度。這里為了簡略說明使第一和第二電流源CS1、CS2的電流值與數(shù)據(jù)D1～D0對應在I～4I的范圍內(nèi)變化。
圖15(B)示出在第二電流源CS2中的第二電流源晶體管CST2、第二電流調(diào)整用晶體管CG2的一個結(jié)構(gòu)例。第一電流源CS1的情況也是相同的。在圖15(B)中，第二電流調(diào)整用晶體管CG2是由三個晶體管構(gòu)成的，各晶體管的電流驅(qū)動能力和第二電流源晶體管CST2的電流驅(qū)動能力相同。因此，通過由控制信號控制開關元件SWn1～SWn3，可以在處于導通狀態(tài)的晶體管CC2中通過電流值是I、2I、3I、4I中的任一個的漏極電流。
圖15(C)示出在第二電流源CS2中的第二電流源晶體管CST2、第二電流調(diào)整用晶體管CG2的其他結(jié)構(gòu)例。第一電流源CS1的情況也是相同的。在圖15(C)中，第二電流調(diào)整用晶體管CG2是由兩個晶體管構(gòu)成的。和圖15(B)不同，第二電流調(diào)整用晶體管CG2是由和第二電流源晶體管CST2的電流驅(qū)動能力相同的晶體管以及電流驅(qū)動能力是第二電流源晶體管CST2的兩倍的晶體管構(gòu)成的。即使在這種情況下，通過由控制信號控制開關元件SWn1～SWn2，可以在處于導通狀態(tài)的晶體管CC2中通過電流值是I、2I、3I、4I中的任何一個的漏極電流。
因此，如圖15(A)所示，圖15(B)、圖15(C)的任何一種結(jié)構(gòu)都可以使與數(shù)據(jù)D1～D0對應的死區(qū)寬度發(fā)生變化。因此，第一結(jié)構(gòu)例沒有限制第一和第二電流調(diào)整用晶體管的數(shù)量。
下面，關于第一結(jié)構(gòu)例中的阻抗變換電路IPC1，對j是4，k是2的情況進行具體說明。
圖16示出j是4，k是2時的第一結(jié)構(gòu)例的阻抗變換電路的結(jié)構(gòu)的概略框圖。但是，在圖16中，對和圖9相同的部分標注了相同的符號，并適當省略對其的說明。
圖16中，第一解碼器DEC1根據(jù)灰階數(shù)據(jù)的高4位的數(shù)據(jù)，從16(＝24)種的灰階電壓V0S、V4S、…、V56S、V60S中選擇任何一種，作為阻抗變換電路IPC1的輸入電壓Vin進行輸出。然后，阻抗變換電路IPC1將使該輸入電壓Vin的電位變化而獲得的22種電壓中的與前灰階數(shù)據(jù)的低2位的數(shù)據(jù)D1～D0對應的電壓作為輸出電壓Vout1進行輸出。
圖17示出圖16的運算放大器OP1的結(jié)構(gòu)例的電路圖。在圖17中除了運算放大器OP1之外，還示出了輸出電壓設置電路OVS1的結(jié)構(gòu)。圖17中，和圖12、圖16相同的部分標注了相同的符號，并適當省略了對其的說明。
因為k是2，所以，在圖17中第一電流調(diào)整用晶體管CG1為一個，第二電流調(diào)整用晶體管CG2為一個。分別根據(jù)控制信號Cp1、Cn1對開關元件SWp1、SWn1進行開關控制。具體地說，按照圖13所示真值表，在放電的情況(數(shù)據(jù)D1是“0”的情況)下，控制開關元件SWp1、SWn1接通，以使和數(shù)據(jù)D0是“1”的情況相比，在數(shù)據(jù)D0是“0”時第一和第二電流源CS1、CS2的電流值變大。此外，在預充電的情況(數(shù)據(jù)D1是“1”的情況)下，控制開關元件SWp1、SWn1接通，以使和數(shù)據(jù)D0是“0”的情況相比，在數(shù)據(jù)D0是“1”時第一和第二電流源CS1、CS2的電流值變大。
這樣，通過變化電流源的電流值，可以使死區(qū)寬度發(fā)生變化。以下，就該死區(qū)寬度進行說明。
如上所述，作為電壓跟隨器連接的運算放大器包括差動晶體管對。在設計這樣的運算放大器時，一般同程度地設置構(gòu)成差動晶體管對的兩個晶體管的電流驅(qū)動能力。這是因為需要消除運算放大器的輸出的死區(qū)，并使阻抗變換裝置的輸入電壓和輸出電壓相等。
以圖17的結(jié)構(gòu)為例，說明一般的設計例中的動作。在圖17的p型差動放大電路100的一般的設計例中，晶體管PT1、PT2的電流驅(qū)動能力是相等的。在圖17的n型差動放大電路110的一般的設計例中，晶體管NT3、NT4的電流驅(qū)動能力是相等的。
而且，當輸入電壓Vin下降時輸出電壓Vout1也下降，當輸入電壓Vin上升時輸出電壓Vout1也上升。而且，通過使晶體管PT1、PT2的電流驅(qū)動能力相等，從而控制兩個晶體管的柵極電壓相等，輸入電壓Vin和輸出電壓Vout1相等。此外，通過使晶體管NT3、NT4的電流驅(qū)動能力相等，從而控制兩個晶體管的柵極電壓相等，輸入電壓Vin和輸出電壓Vout1相等。
與此相對，在第一結(jié)構(gòu)例中，使構(gòu)成第一差動晶體管對DT1的兩個晶體管的電流驅(qū)動能力不同，而且，也使構(gòu)成第二差動晶體管對DT2的兩個晶體管的電流驅(qū)動能力不同。
首先，參照圖18和圖19，對放電時的運算放大器OP1的動作進行說明。
圖18示出放電時的圖17的運算放大器OP1和輸出電壓設置電路OVS1的結(jié)構(gòu)模式圖。但是，和圖17相同的部分標注了相同的符號，并適當省略對其的說明。
圖19示出放電時圖17的運算放大器OP1的輸出電壓Vout1的動作波形的一例。
首先，對開關元件SWp1、SWn1為斷開狀態(tài)的情況進行說明。在圖18的p型差動放大電路100中，晶體管PT1的電流驅(qū)動能力小于晶體管PT2的電流驅(qū)動能力。確定這些電流的是第一電流源CS1。假設第一電流源CS1的電流值是20I，那么，在平衡狀態(tài)下，晶體管PT1的漏極電流是8I，晶體管PT2的漏極電流是12I。
另一方面，在圖18的n型差動放大電路110中，晶體管NT3的電流驅(qū)動能力小于晶體管NT4的電流驅(qū)動能力。確定這些電流的是第二電流源CS2。假設第二電流源CS2的電流值是20I，那么，在平衡狀態(tài)下，晶體管NT3的漏極電流是8I，晶體管NT4的漏極電流是12I。
這里，通過放電控制信號DC，將輸出電壓Vout1設置為系統(tǒng)接地電源電壓VSS。這時，在p型差動放大電路100中晶體管PT2的漏極電流增加，為例如15I，晶體管PT1的漏極電流為5I。另外在第一電流鏡電路CM1中，通過引入來自于第一驅(qū)動晶體管Dtr1的柵極的電流10I來保持平衡，以使晶體管NT1、NT2的漏極電流相同(15I)。因此，第一驅(qū)動晶體管Dtr1的柵極電壓下降，控制第一驅(qū)動晶體管Dtr1趨向截止狀態(tài)(控制漏極電流逐漸減少)。
另一方面，在n型差動放大電路110中晶體管NT4的漏極電流減少，為例如5I，晶體管NT3的漏極電流為15I。另外在第二電流鏡電路CM2中，通過引入來自于第二驅(qū)動晶體管Dtr2的柵極的電流10I來保持平衡，以使晶體管PT3、PT4的漏極電流相同(5I)。因此，第二驅(qū)動晶體管Dtr2的柵極電壓下降，控制第二驅(qū)動晶體管Dtr2趨向?qū)顟B(tài)(控制增大漏極電流)。
這時，通過第二電流鏡電路CM2，晶體管NT3、NT4的漏極電流在相同狀態(tài)下穩(wěn)定。這里，晶體管NT3、NT4是n型MOS晶體管，晶體管NT3的電流驅(qū)動能力小于晶體管NT4的電流驅(qū)動能力。因此，在作為晶體管NT3的柵極電壓的輸入電壓Vin高于作為晶體管NT4的柵極電壓的輸出電壓Vout1的狀態(tài)下穩(wěn)定。該輸入電壓Vin和輸出電壓Vout1之間的差為死區(qū)ΔVa。于是，如圖6所示，當輸入電壓Vin例如是灰階電壓V0S時，可以將輸出電壓Vout1作為灰階電壓V1進行輸出。
這里，如果開關元件SWn1為接通狀態(tài)，第二電流源CS2的電流為40I，那么，晶體管NT3的漏極電流為30I，晶體管NT4的漏極電流是10I。因為，通過第二電流鏡電路CM2，晶體管NT3、NT4的漏極電流在相同的狀態(tài)下穩(wěn)定，其結(jié)果是在作為晶體管NT3的柵極電壓的輸入電壓Vin高于作為晶體管NT4的柵極電壓的輸出電壓Vout1的狀態(tài)下穩(wěn)定。這時，與第二電流源CS2的電流是20I時相比，用于獲得漏極電流為10I的晶體管NT3的柵極電壓和用于獲得漏極電流為10I的晶體管NT4的柵極電壓之間的差變大。因此，死區(qū)寬度ΔVa也變得更大。即、第二電流源CS2的電流值越大，死區(qū)寬度ΔVa越大，相反，第二電流源CS2的電流值越小，死區(qū)寬度ΔVa越小。
下面，參照圖20和圖21，對預充電時運算放大器OP1的動作進行說明。
圖20示出預充電時圖17的運算放大器OP1和輸出電壓設置電路OVS1的結(jié)構(gòu)模式圖。不過，和圖17相同的部分標注了相同的符號，并適當省略對其的說明。
圖21示出預充電時圖17中運算放大器OP1的輸出電壓Vout1的動作波形的一例。
首先，對開關元件SWp1、SWn1處于斷開狀態(tài)的情況進行說明。在圖20中，根據(jù)預充電控制信號PC將輸出電壓Vout1設置為系統(tǒng)電源電壓VDD。這時，在n型差動放大電路110中晶體管NT4的漏極電流增加，為例如15I，晶體管NT3的漏極電流為5I。在第二電流鏡電路CM2中，通過將電流10I通入第二驅(qū)動晶體管Dtr2的柵極來保持平衡，以使晶體管PT3、PT4的漏極電流相同(15I)。因此，第二驅(qū)動晶體管Dtr2的柵極電壓上升，控制第二驅(qū)動晶體管Dtr2趨向截止狀態(tài)。
另一方面，在p型差動放大電路100中，晶體管PT2的漏極電流減少，為例如5I，晶體管PT1的漏極電流為15I。另外在第一電流鏡電路CM1中，通過將電流10I通入第一驅(qū)動晶體管Dtr1的柵極來保持平衡，以使晶體管NT1、NT2的漏極電流相同(51)。因此，第一驅(qū)動晶體管Dtr1的柵極電壓上升，控制第一驅(qū)動晶體管Dtr1趨向?qū)顟B(tài)(在導通方向上控制第一驅(qū)動晶體管Dtr1)。
這時，通過第一電流鏡電路CM1，晶體管PT1、PT2在漏極電流相同狀態(tài)下穩(wěn)定。這里，晶體管PT1、PT2是p型MOS晶體管，晶體管PT1的電流驅(qū)動能力小于晶體管PT2的電流驅(qū)動能力。因此，在作為晶體管PT1的柵極電壓的輸入電壓Vin低于作為晶體管PT2的柵極電壓的輸出電壓Vout1的狀態(tài)下穩(wěn)定。該輸入電壓Vin和輸出電壓Vout1之間的差為死區(qū)ΔVb。于是，如圖6所示，當輸入電壓Vin例如是灰階電壓V0S時，可以將輸出電壓Vout1作為灰階電壓V0進行輸出。
這里，如果開關元件SWp1為接通狀態(tài)，第一電流源CS1的電流為40I，那么，晶體管PT1的漏極電流為30I，晶體管PT2的漏極電流是10I。因為，通過第一電流鏡電路CM1，在晶體管PT1、PT2的漏極電流相同的狀態(tài)下穩(wěn)定，其結(jié)果是，在作為晶體管PT1的柵極電壓的輸入電壓Vin低于作為晶體管PT2的柵極電壓的輸出電壓Vout1的狀態(tài)下穩(wěn)定。這時，與第一電流源CS1的電流是10I時相比，用于獲得漏極電流為10I的晶體管PT1的柵極電壓和用于獲得漏極電流為10I的晶體管PT2的柵極電壓之間的差變大。因此，死區(qū)寬度ΔVb也變得更大。即、第一電流源CS1的電流值越大，死區(qū)寬度ΔVb越大，相反，第一電流源CS1的電流值越小，死區(qū)寬度ΔVb越小。
如上所述，原來沒有在運算放大器中設計輸出死區(qū)。但是，在第一結(jié)構(gòu)例的阻抗變換電路中，根據(jù)灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)，將作為電壓跟隨器連接的運算放大器的輸出預充電或者放電，其中，向該運算放大器的輸入提供根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種電壓中選擇出的電壓作為輸入電壓。之后，運算放大器輸出與輸入電壓相比只有運算放大器的死區(qū)寬度不同的電壓。這樣，在第一結(jié)構(gòu)例的阻抗變換電路中，通過積極利用該死區(qū)，相對于一個的輸入電壓可以輸出2k種輸出電壓。通過將這樣的阻抗變換電路應用于數(shù)據(jù)驅(qū)動器的阻抗變換裝置，可以將基準電壓發(fā)生電路527產(chǎn)生的灰階電壓數(shù)減少為2k分之一。
此外，上述的“死區(qū)”在以下方面不同于運算放大器的一般意義上的“輸入-輸出偏移”?！拜斎?輸出偏移”是因為晶體管閾值的波動或者構(gòu)成輸出電路的驅(qū)動晶體管和構(gòu)成電流鏡電路的晶體管的不適當?shù)哪z料(sizing篩分)而產(chǎn)生的。因此，即使是存在“輸入-輸出偏移”，但從預充電電壓所達到的電壓與從放電電壓所達到的電壓是相等的。另一方面，上述“死區(qū)”是由于構(gòu)成差動晶體管對的晶體管的電流驅(qū)動能力的差異引起的，所以，從預充電電壓所達到的電壓與從放電電壓所達到的電壓是不相等的。
此外，在第一結(jié)構(gòu)例中，不論是預充電時還是放電時，都是根據(jù)通過數(shù)據(jù)D(k-2)～D0所表示的值使第一和第二電流源CS1、CS2的電流值發(fā)生變化，但是，第一結(jié)構(gòu)例并不限于此。例如，因為如上所述，考慮到當進行放電時p型差動放大電路100的動作對輸出電路120沒有影響，當進行預充電時n型差動放大電路110的動作對輸出電路120沒有影響，所以，可以將第一和第二電流源CS1、CS2的電流值進行如下控制。
圖22示出用于進行第一和第二電流源CS1、CS2的電流值的其他控制的電流控制解碼器IDC1的真值表的例子。
即、在進行放電時，生成控制信號Cp1～Cp(k-1)以便停止或限制p型差動放大電路100的第一電流源CS1的動作電流，使第一電流源CS1的電流值為最小(或者是0)。這時，與圖13相同，生成控制信號Cn1～Cn(k-1)。
此外，在進行預充電時，生成控制信號Cn1～Cn(k-1)以便停止或限制n型差動放大電路110的第二電流源CS2的動作電流，使第二電流源CS2的電流值為最小(或者是0)。這時，與圖13相同，生成控制信號Cp1～Cp(k-1)。
更具體地說，當增大第一電流源CS1的電流值時，第二電流源CS2的電流值減小，當增大第二電流源CS2的電流值時，第一電流源CS1的電流值減小。這樣，不僅可以獲得第一結(jié)構(gòu)例的效果，而且因為可以減少不對輸出產(chǎn)生影響的差動放大電路的功耗，所以能夠?qū)崿F(xiàn)低功耗化。
2.2第二結(jié)構(gòu)例圖23示出本實施例的第二結(jié)構(gòu)例的阻抗變換電路的結(jié)構(gòu)概略框圖。但是，和圖9相同的部分標注了相同的符號，并適當省略了對其的說明。在圖23中示出了阻抗變換電路IPC1的結(jié)構(gòu)例，但是，其他阻抗變換電路IPC2～IPCN的結(jié)構(gòu)也是相同的。
第二結(jié)構(gòu)例的阻抗變換電路IPC1包括作為電壓跟隨器連接的運算放大器OP11、輸出電壓設置電路OVS1、以及電流源控制電壓發(fā)生電路REFV1。向該運算放大器OP11的輸入提供輸入電壓Vin。運算放大器OP11的輸出是基于灰階數(shù)據(jù)的低k位中低(k-1)位的數(shù)據(jù)確定死區(qū)寬度。
輸出電壓設置電路OVS1，基于灰階數(shù)據(jù)的低k位中最高位的數(shù)據(jù)，將運算放大器OP11的輸出預充電或放電。例如k是2，則基于灰階數(shù)據(jù)的低2位的最高位的數(shù)據(jù)D1進行預充電或放電。
然后，運算放大器OP11停止其輸出的驅(qū)動，輸出電壓設置電路OVS1將運算放大器OP11的輸出進行預充電或者放電。之后，運算放大器OP11開始驅(qū)動其輸出，將相對于輸入電壓Vin只有運算放大器OP11的死區(qū)寬度不同的電壓作為輸出電壓進行輸出。如上所述的第二結(jié)構(gòu)例的動作和第一結(jié)構(gòu)例是相同的。
第二結(jié)構(gòu)例和第一結(jié)構(gòu)例的不同之處在于阻抗變換電路IPC1包括電流源控制電壓發(fā)生電路REFV1。電流源控制電壓發(fā)生電路REFV1生成用于控制電流源的電流值的控制電壓，所述電流源產(chǎn)生運算放大器OP11的動作電流。即、通過向p型MOS晶體管的柵極提供基于灰階數(shù)據(jù)的低k位的數(shù)據(jù)D(k-1)～D0而變化的電壓，可以使第一電流源CS1的電流發(fā)生變化，該p型MOS晶體管作為構(gòu)成第一電流源CS1的第一電流源晶體管?；蛘撸ㄟ^向n型MOS晶體管的柵極提供基于灰階數(shù)據(jù)的低k位的數(shù)據(jù)D(k-1)～D0而變化的電壓，可以使第二電流源CS2的電流發(fā)生變化，該n型MOS晶體管作為構(gòu)成第二電流源CS2的第二電流源晶體管?？梢酝瑫r控制第一和第二電流源，也可以控制第一和第二電流源中的任何一個。
該電流源控制電壓發(fā)生電路REFV1基于由電流控制解碼器IDC11生成的控制信號生成控制電壓。電流控制解碼器IDC11基于灰階數(shù)據(jù)的低k位的數(shù)據(jù)D(k-1)～D0生成控制信號。該電流控制解碼器IDC11設置于阻抗變換電路IPC1的內(nèi)部或外部。
這樣，在第二結(jié)構(gòu)例中，因為是通過電流源控制電壓發(fā)生電路REFV1生成電流源的控制電壓，所以，即使存在各晶體管等元件的不規(guī)則(特性不一)，也可以通過第一結(jié)構(gòu)例高精確度地生成各灰階電壓。
圖24示出本實施例的第二結(jié)構(gòu)例的運算放大器OP11的結(jié)構(gòu)例的電路圖。在圖24中，除了運算放大器OP11之外，還示出了輸出電壓設置電路OVS1、電流源控制電壓發(fā)生電路REFV1的結(jié)構(gòu)。在圖24中，與圖12相同的部分標注了相同的符號，并適當省略了對其的說明。
運算放大器OP11包括p型(第一導電型)差動放大電路200、n型(第二導電型)差動放大電路210、以及輸出電路120。因為輸出電路120與第一結(jié)構(gòu)例中相同，所以，省略對其的說明。
p型差動放大電路200與第一結(jié)構(gòu)例中p型差動放大電路100的不同之處在于第一電流源CS1的結(jié)構(gòu)，因為其他部分和第一結(jié)構(gòu)例中相同，所以，省略對其的說明。p型差動放大電路200的第一電流源CS1由p型MOS晶體管構(gòu)成，由電流源控制電壓發(fā)生電路REFV1提供該晶體管的柵極電壓Vgp。
n型差動放大電路210與第一結(jié)構(gòu)例中n型差動放大電路110的不同之處在于第二電流源CS2的結(jié)構(gòu)，因為其他部分和第一結(jié)構(gòu)例中相同，所以，省略對其的說明。n型差動放大電路210的第二電流源CS2由n型MOS晶體管構(gòu)成，由電流源控制電壓發(fā)生電路REFV1提供該晶體管的柵極電壓Vgn。
電流源控制電壓發(fā)生電路REFV1包括基準電流晶體管RTr0?；鶞孰娏髟淳w管RTr0由n型MOS晶體管構(gòu)成，在該晶體管的柵極上提供系統(tǒng)電源電壓VDD。然后，電流源控制電壓發(fā)生電路REFV1通過電流鏡結(jié)構(gòu)，生成構(gòu)成第一和第二電流源CS1、CS2的晶體管的柵極電壓Vgp、Vgn，以使和例如基準電流源晶體管RTr0的漏極電流相同。
更具體地說，電流源控制電壓發(fā)生電路REFV1包括第三電流鏡電路CM3。第三電流鏡電路CM3由p型MOS晶體管RPT1、RPT2構(gòu)成。在晶體管RPT1、RPT2的源極上提供系統(tǒng)電源電壓VDD，兩晶體管的柵極彼此連接。晶體管RPT1的柵極和漏極也彼此連接。
晶體管RPT1的漏極與晶體管RTr0的漏極連接。在晶體管RTr0的源極上提供系統(tǒng)接地電源電壓VSS。
電流源控制電壓發(fā)生電路REFV1還包括n型MOS晶體管RNT1。晶體管RNT1的漏極與晶體管RPT2的漏極連接。晶體管RNT1的柵極和漏極連接。在晶體管RNT1的源極上提供系統(tǒng)接地電源電壓VSS。
此外，電流源控制電壓發(fā)生電路REFV1包括一個或多個基準電流調(diào)整用晶體管RTr1～RTr(k-1)。一個或多個基準電流調(diào)整用晶體管RTr1～RTr(k-1)分別由n型MOS晶體管構(gòu)成。而且，在晶體管RTr1～RTr(k-1)的源極上提供系統(tǒng)接地電源電壓VSS，各晶體管通過開關元件與晶體管RPT1的漏極連接。通過控制信號Cr1～Cr(k-1)控制各開關元件接通、斷開。即、基于控制信號Cr1～Cr(k-1)變更晶體管RTr0的漏極電流，其結(jié)果是變更了晶體管RPT1的漏極電流。
在具有這樣結(jié)構(gòu)的電流源控制電壓發(fā)生電路REFV1中，晶體管RPT1的柵極與構(gòu)成p型差動放大電路200的第一電流源CS1的晶體管的柵極連接。此外，晶體管RNT1的柵極與構(gòu)成n型差動放大電路210的第二電流源CS2的晶體管的柵極連接。
如果通過晶體管RTr0及與處于接通狀態(tài)的開關元件連接的晶體管RTr1～RTr(k-1)的任何一個產(chǎn)生電流I1，則通過第三電流鏡電路CM3，晶體管RPT2的漏極電流也成為I1。
這里，如果著眼于晶體管RPT1和構(gòu)成第一電流源CS1的晶體管，則構(gòu)成所謂的電流鏡電路。此外，如果著眼于晶體管RNT1和構(gòu)成第二電流源CS2的晶體管，則同樣構(gòu)成電流鏡電路。因此，電流源控制電壓發(fā)生電路REFV1可以產(chǎn)生柵極電壓Vgp，以使第一電流源CS1的電流和晶體管RPT1的漏極電流相同。此外，電流源控制電壓發(fā)生電路REFV1可以產(chǎn)生柵極電壓Vgn，以使第二電流源CS2的電流和晶體管RNT1的漏極電流相同。
因為可以通過控制信號Cr1～Cr(k-1)變更晶體管RPT1的漏極電流，所以，可以基于控制信號Cr1～Cr(k-1)控制第一和第二電流源CS1、CS2的電流值。
此外，在圖24中，可以在晶體管RTr0、RTr1～RTr(k-1)的柵極上提供系統(tǒng)電源電壓VDD，也可以提供不同于系統(tǒng)電源電壓VDD的規(guī)定電壓。但是，在柵極上提供系統(tǒng)電源電壓VDD可以抑制各晶體管的電流波動。
圖25示出用于說明圖23的電流控制解碼器IDC11的動作的真值表的一例。
與圖13一樣，電流控制解碼器IDC11也可以生成控制信號Cr1～Cr(k-1)，以使隨著由數(shù)據(jù)D(k-2)～D0所表示的值從“00…00”向“11…11”變大，第一和第二電流源CS1、CS2的電流值逐漸變小。
圖26示出在k是2時的第二結(jié)構(gòu)例中阻抗變換電路IPC11的結(jié)構(gòu)概略框圖。但是圖26和圖24相同的部分標注了相同的符號，并適當省略對其的說明。
當k是2時，可以和晶體管RTr0并聯(lián)連接的晶體管只有晶體管RTr1，通過控制信號Cr1控制該晶體管的導通/截止。
圖27示出用于說明k是2時的電流控制解碼器IDC11的動作的真值表的一例。
當k是2時，向電流控制解碼器IDC11輸入灰階數(shù)據(jù)的低2位D1～D0的數(shù)據(jù)。
當數(shù)據(jù)D1是“0”時，因為輸出電壓設置電路OVS1將運算放大器OP11的輸出放電，從而生成控制信號Cr1以使在數(shù)據(jù)D0是“0”時，開關元件SWr1接通，數(shù)據(jù)D0是“1”時，開關元件SWr1斷開。
此外，當數(shù)據(jù)D1是“1”時，因為輸出電壓設置電路OVS1將運算放大器OP11的輸出預充電，從而生成控制信號Cr1以使在數(shù)據(jù)D0是“0”時，開關元件SWr1斷開，在數(shù)據(jù)D0是“1”時，開關元件SWr1接通。
因為通過開關元件SWr1接通可以增大晶體管RPT1的漏極電流，所以，其結(jié)果是，可以增大死區(qū)寬度。另一方面，通過斷開開關元件SWr1，與開關元件SWr1接通的時候相比，可以縮小死區(qū)寬度。
此外，在第二結(jié)構(gòu)例中，也可以和第一結(jié)構(gòu)例所說明的圖15(A)～圖15(C)一樣，不受晶體管RTr1～RTr(k-1)的個數(shù)所限制，通過調(diào)整各晶體管的電流驅(qū)動能力可以實現(xiàn)個數(shù)的改變。
此外，在第二結(jié)構(gòu)例中，也可以和第一結(jié)構(gòu)例所說明的圖22一樣，通過在放電時減小第一電流源CS1的電流值，在預充電時減小第二電流源CS2的電流值，從而實現(xiàn)低耗電化。這是通過采用例如灰階數(shù)據(jù)的低k位的最高位D(k-1)的數(shù)據(jù)，控制晶體管RNT1、RPT1的柵極電壓，或者直接控制晶體管CC1、CC2，從而停止或限制第一或第二電流源CS1、CS2的電流來實現(xiàn)的。
此外，本發(fā)明并不僅限于如上所述實施例，在本發(fā)明的宗旨范圍內(nèi)可以有各種變形。例如，本發(fā)明并不僅限于適用于驅(qū)動如上所述液晶面板，也可以適用于驅(qū)動場致發(fā)光、等離子顯示裝置。
此外，在本發(fā)明的涉及到從屬權利要求的發(fā)明中，也可以將從屬的權利要求的一部分結(jié)構(gòu)要件省略。此外，本發(fā)明的獨立權利要求1所涉及的發(fā)明要部也可以從屬于其他獨立權利要求。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
附圖標記說明100、200p型差動放大電路 110、210n型差動放大電路120輸出電路 510液晶裝置512液晶面板 520數(shù)據(jù)驅(qū)動器522移位寄存器524數(shù)據(jù)鎖存器526行鎖存器 527基準電壓發(fā)生電路528DAC 529輸出緩沖器530掃描驅(qū)動器540控制器542電源電路 CM1第一電流鏡電路CM2第二電流鏡電路CM3第三電流鏡電路Cn1～Cn(k-1)、Cp1～Cp(k-1)、Cr1～Cr(k-1)控制信號CS1第一電流源CS2第二電流源CST1第一電流源晶體管 CST2第二電流源晶體管CG1第一電流調(diào)整用晶體管CG2第二電流調(diào)整用晶體管DC放電控制信號
DEC1～DECN第一～第N解碼器DT1第一差動晶體管對DT2第二差動晶體管對Dtr1第一驅(qū)動晶體管 Dtr2第二驅(qū)動晶體管IDC1、IDC11電流控制解碼器IPC1、IPC11阻抗變換電路OP1、OP11運算放大器 OVS1輸出電壓設置電路PC預充電控制信號 PS節(jié)電信號SWn1～SWn(k-1)、SWp1～SWp(k-1)、SWr1～SWr(k-1)開關元件Vin輸入電壓Vout1輸出電壓Vrefn、Vrefp參考電壓 VSS系統(tǒng)接地電源電壓VDD系統(tǒng)電源電壓XPS節(jié)電信號的反轉(zhuǎn)信號 preTr預充電晶體管disTr放電晶體管
權利要求
1.一種阻抗變換電路，用于輸出與(j+k)位的灰階數(shù)據(jù)對應的電壓，其中，j是正整數(shù)，k是大于等于2的整數(shù)，所述阻抗變化電路的特征在于，包括運算放大器，作為電壓跟隨器連接，將根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種電壓中選擇的電壓作為輸入電壓進行供給；以及輸出電壓設置電路，根據(jù)所述灰階數(shù)據(jù)的低k位的最高位的數(shù)據(jù)，對所述運算放大器的輸出進行預充電或放電，其中，在所述輸出電壓設置電路對所述運算放大器的輸出進行預充電或放電之后，所述運算放大器將與所述輸入電壓相比只有死區(qū)寬度不同的電壓作為輸出電壓進行輸出，所述死區(qū)寬度由根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的所述運算放大器的動作電流確定。
2.根據(jù)權利要求1所述的阻抗變換電路，其特征在于所述運算放大器包括第一導電型差動放大電路，所述第一導電型差動放大電路包括第一導電型的第一差動晶體管對，在各晶體管的源極上提供來自于第一電流源的電流，而且，在各晶體管的柵極上提供所述輸入電壓和所述輸出電壓；以及第一電流鏡電路，用于生成所述第一差動晶體管對的各晶體管的漏極電流；第二導電型差動放大電路，所述第二導電型差動放大電路包括第二導電型的第二差動晶體管對，在各晶體管的源極上提供來自于第二電流源的電流，而且，在各晶體管的柵極上提供所述輸入電壓和所述輸出電壓；以及第二電流鏡電路，用于生成所述第二差動晶體管對的各晶體管的漏極電流；以及輸出電路，所述輸出電路包括第二導電型的第一驅(qū)動晶體管，根據(jù)在由構(gòu)成所述第一差動晶體管對的晶體管中在柵極上提供所述輸入電壓的輸入側(cè)晶體管的漏極電壓控制其柵極電壓；以及第一導電型的第二驅(qū)動晶體管，根據(jù)在由構(gòu)成所述第二差動晶體管對的晶體管中在柵極上提供所述輸入電壓的輸入側(cè)晶體管的漏極電壓控制其柵極電壓，其中，所述第一和第二驅(qū)動晶體管的漏極相互連接，所述輸出電路將該連接節(jié)點的電壓作為所述輸出電壓輸出，其中，將所述第一差動晶體管對的所述輸入側(cè)晶體管的第一輸入側(cè)電流驅(qū)動能力設置為小于構(gòu)成所述第一差動晶體管對的晶體管的另一輸出側(cè)晶體管的第一輸出側(cè)電流驅(qū)動能力，將所述第二差動晶體管對的所述輸入側(cè)晶體管的第二輸入側(cè)電流驅(qū)動能力設置為小于構(gòu)成所述第二差動晶體管對的晶體管的另一輸出側(cè)晶體管的第二輸出側(cè)電流驅(qū)動能力，通過根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)控制所述第一和第二電流源的至少一個的電流，從而使所述死區(qū)寬度發(fā)生變化。
3.根據(jù)權利要求2所述的阻抗變換電路，其特征在于還包括所述第一電流源，所述第一電流源包括第一電流源晶體管，與所述第一導電型的第一差動晶體管對的各晶體管的源極連接，在柵極上提供第一恒壓；以及一個或多個第一電流調(diào)整用晶體管，在其柵極上提供所述第一恒壓，其中，通過根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)在所述第一電流源晶體管的源極、漏極之間電連接或者電絕緣所述第一電流調(diào)整用晶體管的源極或漏極，從而使所述第一電流源的電流發(fā)生變化。
4.根據(jù)權利要求2或3所述的阻抗變換電路，其特征在于還包括所述第二電流源，所述第二電流源包括第二電流源晶體管，與所述第二導電型的第二差動晶體管對的各個晶體管的源極連接，在其柵極上提供第二恒壓；以及，一個或多個第二電流調(diào)整用晶體管，在其柵極上提供所述第二恒壓，其中，通過根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)在所述第二電流源晶體管的源極、漏極之間電連接或者電絕緣所述第二電流調(diào)整用晶體管的源極或漏極，從而使所述第二電流源的電流發(fā)生變化。
5.根據(jù)權利要求2至4中任一項所述的阻抗變換電路，其特征在于在根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)使所述第一和第二電流源的電流發(fā)生變化的情況下，在增大所述第一電流源的電流時，減小所述第二電流源的電流；在增大所述第二電流源的電流時，減小所述第一電流源的電流。
6.根據(jù)權利要求2所述的阻抗變換電路，其特征在于還包括所述第一電流源，所述第一電流源包括與所述第一導電型的第一差動晶體管對的各晶體管的源極連接的第一電流源晶體管，其中，通過在所述第一電流源晶體管的柵極上提供根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的電壓，從而使所述第一電流源的電流發(fā)生變化。
7.根據(jù)權利要求2或6所述的阻抗變換電路，其特征在于還包括所述第二電流源，所述第二電流源包括與所述第二導電型的第二差動晶體管對的各晶體管的源極連接的第二電流源晶體管，其中，通過在所述第二電流源晶體管的柵極上提供根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的電壓，從而使所述第二電流源的電流發(fā)生變化。
8.根據(jù)權利要求2至7中任一項所述的阻抗變換電路，其特征在于通過增大所述第一和第二電流源的至少一個的電流，從而增大所述死區(qū)寬度，通過減小所述第一和第二電流源的至少一個的電流，從而縮小所述死區(qū)寬度。
9.根據(jù)權利要求1至8中任一項所述的阻抗變換電路，其特征在于所述輸出電壓設置電路，在預充電時，將所述運算放大器的輸出設置為與所述輸入電壓相比具有高電位的預充電電壓，所述輸出電壓設置電路，在放電時，將所述運算放大器的輸出設置為與所述輸入電壓相比具有低電位的預充電電壓。
10.一種驅(qū)動電路，用于驅(qū)動光電裝置，所述光電裝置包括多條掃描線、多條數(shù)據(jù)線、以及由掃描線和數(shù)據(jù)線所指定的多個像素電極，所述驅(qū)動電路的特征在于包括電壓選擇電路，將根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種的電壓中選擇的電壓作為所述輸入電壓進行輸出；以及根據(jù)權利要求1至9中任一項所述的阻抗變換電路，其中，將所述輸出電壓提供給所述多條數(shù)據(jù)線中的任何一條。
11.一種驅(qū)動電路，用于驅(qū)動光電裝置，所述光電裝置包括多條掃描線、多條數(shù)據(jù)線、以及由掃描線和數(shù)據(jù)線指定的多個像素電極，所述驅(qū)動電路的特征在于包括電壓選擇電路，將根據(jù)灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種的電壓中選擇的電壓作為所述輸入電壓進行輸出；根據(jù)權利要求6或7所述的阻抗變換電路；以及，電流源控制電壓發(fā)生電路，用于產(chǎn)生根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的電壓，其中，所述電流源控制電壓發(fā)生電路提供所述第一和第二電流源晶體管的至少一個的柵極電壓。
12.根據(jù)權利要求10或11所述的驅(qū)動電路，其特征在于還包括基準電壓發(fā)生電路，所述基準電壓發(fā)生電路用于生成將第一和第二電源電壓之間的電壓進行分壓而得到的2j種電壓。
13.一種阻抗變換電路的控制方法，用于輸出與(j+k)位的灰階數(shù)據(jù)對應的電壓，其中，j是正整數(shù)，k是大于等于2的整數(shù)，所述控制方法的特征在于根據(jù)所述灰階數(shù)據(jù)的低k位中最高位的數(shù)據(jù)，對運算放大器的輸出進行預充電或放電之后，所述運算放大器將與所述輸入電壓相比只有死區(qū)寬度不同的電壓作為輸出電壓進行輸出，其中，所述運算放大器作為電壓跟隨器連接，并在其輸入上提供作為輸入電壓的、根據(jù)所述灰階數(shù)據(jù)的高j位的數(shù)據(jù)從2j種電壓中選擇的電壓，所述死區(qū)寬度由根據(jù)所述灰階數(shù)據(jù)的低k位的數(shù)據(jù)而發(fā)生變化的所述運算放大器的動作電流確定。
全文摘要
本發(fā)明公開了可在維持灰階數(shù)的同時減少灰階電壓信號線數(shù)量，高精確度地輸出灰階電壓的阻抗變換電路、驅(qū)動電路及控制方法。阻抗變換電路IPC
文檔編號G09G3/20GK1744188SQ2005100958
公開日2006年3月8日 申請日期2005年9月2日 優(yōu)先權日2004年9月3日
發(fā)明者牧克彥 申請人:精工愛普生株式會社