專利名稱：低功耗電子鎖管控電路及鑰匙電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種集成電路電子產(chǎn)品，特別涉及一種電子鎖的管理控制電路及與其配 套使用的鑰匙的電路。
技術(shù)背景電子鎖已經(jīng)得到廣泛使用，目前的電子鎖一般均包括電子控制裝置和機(jī)械鎖部分，電子 控制裝置通過(guò)識(shí)別鑰匙芯片的ID，對(duì)通過(guò)的ID發(fā)出開鎖指令再通過(guò)人力或電機(jī)驅(qū)動(dòng)方式打 開鎖具，對(duì)沒(méi)有通過(guò)的則拒發(fā)開鎖指令。這種電子鎖存在以下缺陷， 一是一把鑰匙只能開一 把鎖，二是不能記錄和査詢開鎖時(shí)間、次數(shù)和丌鎖人，三是內(nèi)部電源一直處于使用狀態(tài)，功 耗較高。發(fā)明內(nèi)容本實(shí)用新型的目的是設(shè)計(jì)一種具有記錄、査詢及可進(jìn)行權(quán)限管理的低功耗電子鎖管控電 路及鑰匙電路。實(shí)現(xiàn)本實(shí)用新型的技術(shù)方案是， 一種低功耗電子鎖管控電路，其特征是，所述管控電路 設(shè)置一微處理器，微處理器使用環(huán)接的串口線作為信息輸入、輸出，與電子鑰匙連接，接收 鑰匙芯片的命令幀；微處理器以總線方式(I2C)與存儲(chǔ)器連接，處理后的數(shù)據(jù)放入存儲(chǔ)器存 儲(chǔ)；微處理器以fC總線方式與時(shí)鐘芯片連接；微處理器CPU與電池電壓監(jiān)測(cè)芯片連接；微 處理器的輸出信號(hào)端與機(jī)械鎖具的控制器接口相連接。一種鑰匙電路，其特征是所述的鑰匙上設(shè)置有一微處理器，微處理器使用環(huán)接的串口線 作為信息輸入輸出，與電子鎖管控電路連接，微處理器以總線方式(I2C)與存儲(chǔ)器連接，處 理后的數(shù)據(jù)放入存儲(chǔ)器存儲(chǔ)；鑰匙設(shè)置一啟動(dòng)電路和電源，啟動(dòng)電路與電子鎖管控電路接觸后，獲得高電平，然后開啟鑰匙的電源，微處理器啟動(dòng)后將電源啟動(dòng)電路進(jìn)行自保持。本實(shí)用新型的優(yōu)點(diǎn)是1、 一把鑰匙可以開多個(gè)鎖。2、 鑰匙的開鎖權(quán)限可由主站系統(tǒng)設(shè)定。3、 每個(gè)鎖的每把鑰匙(每個(gè)人)的開鎖時(shí)間和開鎖次數(shù)可以記錄。4、 通訊接口使上款所述數(shù)據(jù)實(shí)現(xiàn)事后檢索查詢及實(shí)時(shí)查詢。5、 鎖具不動(dòng)作時(shí)，系統(tǒng)不耗電，鑰匙插入鎖具時(shí)，由鑰匙提供系統(tǒng)電源，降低了功耗。


圖1是本實(shí)用新型電子鎖原理的方框圖。 圖2是本實(shí)用新型電子鎖的電路圖。 圖3是本實(shí)用新型鑰匙原理的方框圖。 圖4是本實(shí)用新型鑰匙的電路圖。
具體實(shí)施方式
一、 鎖控電路參見圖l，電子鎖管控電路的微處理器為P89LPC922(U1)，存儲(chǔ)器為24C256WI(U2)，時(shí) 鐘芯片為PCF8563T(U3)，電池電壓監(jiān)測(cè)芯片為BL8506 (U5)。參見圖2，所述的微處理器 Ul的4腳通過(guò)電阻R3接3.3V電源，5腳接地，9腳接存儲(chǔ)器U2的5腳，10腳接存儲(chǔ)器U2 的6腳，11、 12腳并連后接電子鎖接口 IN-YS的3腳，13腳接鎖具控制接口 OUT-S的1腳， 14腳接鎖具控制接口 OUT-S的3腳，15腳接3.3V電源，16腳接電池電壓監(jiān)測(cè)芯片U5的1 腳，18腳和鎖具控制接口 OUT-S的2腳并連后通過(guò)電阻R4接3.3V電源；微處理器Ul 、存 儲(chǔ)器U2及時(shí)鐘芯片U3均通過(guò)上拉電阻R5、 R6以I2C總線方式連接通信。當(dāng)鑰匙接口和電子鎖接口接上后，由鑰匙內(nèi)部電池通過(guò)電子鎖接口 (IN-YS) 1、 2腳向 鎖具電路中提供5V電源，經(jīng)電源U4調(diào)整為3.3V的恒壓源，供鎖控電路使用，電源U4為 spx5205;鎖控電路中的微處理器U1初始化后，使電子鎖接口IN-YS的3腳就獲得高電平， 該高電平回饋給鑰匙，用于開啟鑰匙的自啟動(dòng)電路，接通鑰匙內(nèi)部電源。整個(gè)鎖控電路通過(guò)時(shí)鐘電池El和PCF8563T時(shí)鐘芯片獲得實(shí)時(shí)時(shí)鐘值，微處理器Ul開 始工作后，通過(guò)ll、 12腳與鑰匙進(jìn)行單向串口通信，鑰匙與電子鎖按制定的規(guī)約進(jìn)行信息交 流，當(dāng)信息交流滿足通訊規(guī)約且有開鎖權(quán)限，則電子鎖的微處理器Ul通過(guò)18展卩(P0.3 )向機(jī) 械鎖具發(fā)出開鎖命令，即實(shí)現(xiàn)開鎖過(guò)程。微處理器U1的13腳(P0.7)、 14腳(P0.6)用作 微處理器U1的輸入，通過(guò)這兩腳的信息來(lái)檢測(cè)鎖具的狀態(tài)，若檢測(cè)到機(jī)械鎖具為已丌狀態(tài)， 則不必重新發(fā)送開鎖命令。在開鎖過(guò)程中微處理器Ul將開鎖時(shí)間、開鎖次數(shù)、開鎖的鑰匙 ID號(hào)以及其他開鎖信息均記錄在存儲(chǔ)器中，方便以后查詢。微處理器U1監(jiān)測(cè)電池電壓值， 當(dāng)電池電壓低于規(guī)定值后，將信息傳遞給鑰匙。二、 鑰匙電路參見圖3，鑰匙電路的微處理器為P89LPC922(U6)，數(shù)據(jù)存儲(chǔ)器為24C256WI(U7)。參見 圖4，微處理器U6的9腳、10腳分別接存儲(chǔ)器U7的5腳和6腳，11、 12腳并連后接電子鎖接口 S0CKT1的3腳，微處理器U6的20腳和電阻R7、 R8以及三極管Ql構(gòu)成鑰匙內(nèi)部 電源自啟動(dòng)及自鎖電路；微處理器U6與存儲(chǔ)器U7通過(guò)上拉電阻R10、 R11以^C方式進(jìn)行 連接通信。當(dāng)鑰匙插入鎖具時(shí)，5V電源通過(guò)S0CKT1送出至電子鎖具電路，電子鎖開始工作，使 電子鎖中的接口 IN-YS的3腳獲得高電平，從而使S0CKT1的第三腳通過(guò)IN-YS也獲得高電 平，此時(shí)通過(guò)三極管Ql開啟鑰匙的自啟動(dòng)電路，使電源U8能夠輸出3.3V穩(wěn)壓電源，此3.3V 電源開始給鑰匙內(nèi)部系統(tǒng)供電，電源U8為spx5205。微處理器U6的20腳(PO.l)在開鎖期 間始終向電源U8的使能端(第3腳)輸送高電平，使得丌鎖期間電源U8 —直處于工作狀態(tài)， 以維持整個(gè)電路中的3.3V恒壓。微處理器U6開始工作后，通過(guò)ll、 12腳向電子鎖發(fā)送命 令幀，電子鎖再根據(jù)接收到的相關(guān)信息進(jìn)行識(shí)別處理從而決定開鎖與否。在開鎖過(guò)程中微處 理器U6將開鎖時(shí)間、開鎖次數(shù)、電子鎖的ID號(hào)以及其他開鎖信息均記錄在存儲(chǔ)器中U7， 方便以后査詢。當(dāng)鑰匙與電子鎖完成通訊并相互斷開后，鑰匙中的微處理器U6向電源U8的 第3腳發(fā)出低電平，禁止電源U8工作，從而關(guān)斷鑰匙的總電源。下拉電阻R8提高三極管 Ql導(dǎo)通的開啟門限，提高抗干擾能力。鑰匙中的開鎖權(quán)限可以根據(jù)需要由主站設(shè)置，因此管理人員在將鑰匙分發(fā)給開鎖人之前 可以輕松對(duì)鑰匙進(jìn)行權(quán)限設(shè)置，可規(guī)定哪把鑰匙固定只能開哪幾把鎖，并可設(shè)定鑰匙的時(shí)效 性，即該鑰匙只能在規(guī)定的時(shí)間內(nèi)使用才有效，否則即便有鑰匙也無(wú)法開鎖。該鑰匙系統(tǒng)中 設(shè)一自啟動(dòng)電路，主要目的是為了降低功耗，鎖具不動(dòng)作時(shí)，系統(tǒng)不耗電，只有當(dāng)鑰匙插入 鎖具時(shí)，由鑰匙提供系統(tǒng)外部電源，再分別啟動(dòng)鎖具及鑰匙的內(nèi)部電源，以供內(nèi)部器件使用， 從而降低了系統(tǒng)對(duì)電源的消耗。
權(quán)利要求1、一種低功耗電子鎖管控電路，其特征是，所述管控電路設(shè)置一微處理器U1，所述微處理器U1使用環(huán)接的串口線作為信息輸入、輸出端線，與電子鑰匙連接，接收鑰匙芯片的命令幀；微處理器U1以I2C總線方式與存儲(chǔ)器U2連接，處理后的數(shù)據(jù)放入存儲(chǔ)器U2；微處理器U1以I2C總線方式與時(shí)鐘芯片U3連接，獲取實(shí)時(shí)時(shí)鐘信息；微處理器U1與電池電壓監(jiān)測(cè)芯片U5連接；微處理器U1的輸出信號(hào)端與機(jī)械鎖具的控制器接口相連接。
2、 按權(quán)利要求l所述的低功耗電子鎖管控電路，其特征是，所述微處理器U1采用 P89LPC922芯片，存儲(chǔ)器U2采用24C256WI芯片，時(shí)鐘芯片U3為PCF8563T，電池電壓監(jiān) 測(cè)芯片U5為BL8506。
3、 按權(quán)利要求2所述的低功耗電子鎖管控電路，其特征是，所述微處理器U1的4腳通 過(guò)電阻R3接3.3V電源，5腳接地，9腳接存儲(chǔ)器U2的5腳，10腳接存儲(chǔ)器U2的6腳，11、 12腳并連后接電子鎖接口IN-YS的3展卩，13腳接鎖具控制接口OUT-S的l腳，14腳接鎖具 控制接口 OUT-S的3腳，15腳接3.3V電源，16腳接電池電壓監(jiān)測(cè)芯片U5的1腳，18腳和 鎖具控制接口OUT-S的2腳并連后通過(guò)電阻R4接3.3V電源；微處理器U1、存儲(chǔ)器U2及 時(shí)鐘芯片U3均通過(guò)上拉電阻R5、 R6以I2C總線方式連接通信。
4、 一種鑰匙電路，其特征是所述的鑰匙電路上設(shè)置有一微處理器U6，所述微處理器U6 使用環(huán)接的串口線作為信息輸入輸出端線，與電子鎖管控電路連接，微處理器U6以fC總線 方式與存儲(chǔ)器U7連接，處理后的數(shù)據(jù)放入存儲(chǔ)器U7存儲(chǔ)；鑰匙設(shè)置一啟動(dòng)電路和電源U8， 啟動(dòng)電路與電子鎖管控電路接觸后，獲得高電平，然后丌啟鑰匙的電源U8，微處理器U6啟 動(dòng)后將電源啟動(dòng)電路進(jìn)行自保持。
5、 按權(quán)利要求4所述的鑰匙電路，其特征是所述的微處理器U6為P89LPC922，存儲(chǔ)器 U7為24C256WI。
6、 按權(quán)利要求5所述的鑰匙電路，其特征是，所述微處理器U6的9腳、10腳分別接 存儲(chǔ)器U7的5腳和6腳，11、 12腳并連后接電子鎖接口 SOCKT1的3展卩，微處理器U6的 20腳和電阻R7、 R8以及三極管Q1構(gòu)成鑰匙內(nèi)部電源自啟動(dòng)及自鎖電路；微處理器U6與存 儲(chǔ)器U7通過(guò)上拉電阻RIO、 Rll以I2C方式進(jìn)行連接通信。
專利摘要低功耗電子鎖管控電路及鑰匙電路，特征是管控電路設(shè)置一微處理器，微處理器使用環(huán)接的串口線作為信息輸入、輸出，與電子鑰匙連接，接收鑰匙芯片的命令幀；微處理器以總線方式與存儲(chǔ)器、時(shí)鐘芯片連接；微處理器與電池電壓監(jiān)測(cè)芯片連接；微處理器的輸出信號(hào)端與機(jī)械鎖具的控制器接口連接；鑰匙電路上設(shè)置有一微處理器，微處理器使用環(huán)接的串口線作為信息輸入輸出，與電子鎖管控電路連接，微處理器以總線方式與存儲(chǔ)器連接。本實(shí)用新型的優(yōu)點(diǎn)是，一把鑰匙可以開多個(gè)鎖，鑰匙的開鎖權(quán)限可由主站系統(tǒng)設(shè)定，每個(gè)鎖的每把鑰匙的開鎖時(shí)間和開鎖次數(shù)可以記錄，鎖具不動(dòng)作時(shí)系統(tǒng)不耗電。
文檔編號(hào)E05B49/00GK201092778SQ20072004428
公開日2008年7月30日 申請(qǐng)日期2007年9月28日 優(yōu)先權(quán)日2007年9月28日
發(fā)明者楊事正 申請(qǐng)人:安徽省電力公司淮南供電公司