專利名稱：一種用于智能鎖的獨立cpu應(yīng)急電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種CPU應(yīng)急電路，尤其涉及一種用于智能鎖的獨立CPU應(yīng)急電路。
背景技術(shù)：
現(xiàn)代智能鎖包括IC卡鎖、感應(yīng)卡鎖、指紋鎖等，均是利用計算機技術(shù)實現(xiàn)對鎖具的時控、記憶、開啟權(quán)限控制等智能化管理。但由于技術(shù)復(fù)雜，當出現(xiàn)電路故障時必須采取應(yīng)急措施，所以有人再用機械開啟作為應(yīng)急措施。這樣大大降低了智能鎖的安全性，換句話說，其安全、保密性就等同于普通的機械鎖。于是又有人發(fā)明了雙CPU電路，即一路CPU電路故障時啟動另一路CPU電路，被稱為雙CPU電路。但普通的雙CPU電路共用一個電子離合器，和一個橋式推動電路。這樣若電子離合器、橋式推動電路出現(xiàn)故障或二者的結(jié)合部分如繼電器、開關(guān)等出現(xiàn)故障時，整鎖都將成為死鎖。如公告號為CN2329733Y、專利號為ZL98215002.4的一種用于IC卡門鎖的微電腦應(yīng)急鎖的實用新型專利就是這種結(jié)構(gòu)。

發(fā)明內(nèi)容
本實用新型所要解決的技術(shù)問題就是克服現(xiàn)有技術(shù)的不足，提供一種安全性、保密性、可靠性好的用于智能鎖的獨立CPU應(yīng)急電路。
本實用新型解決上述技術(shù)問題所采用的技術(shù)方案是一種用于智能鎖的獨立CPU應(yīng)急電路，包括鎖外微處理器U1和鎖內(nèi)微處理器U2，鎖外微處理器和鎖內(nèi)微處理器之間設(shè)置有相匹配的密碼，他們通過結(jié)合機構(gòu)進行電連接并接通電源，所述鎖內(nèi)微處理器與獨立的執(zhí)行機構(gòu)進行電連接。
本實用新型的有益效果是由于二路CPU及橋式電路各自完全獨立，互相之間不存在任何電子和聯(lián)動方面的聯(lián)系，這樣就大大提高了智能鎖的安全性、保密性、可靠性。


附圖1為本實用新型的原理框圖；附圖2為本實用新型的鎖外微處理器的電路圖；附圖3為本實用新型的鎖內(nèi)微處理器的電路圖。
具體實施方式

以下結(jié)合附圖及實施例對本實用新型作進一步描述如圖所示，一種用于智能鎖的獨立CPU應(yīng)急電路，包括鎖外微處理器1和鎖內(nèi)微處理器2，鎖外微處理器1和鎖內(nèi)微處理器2之間設(shè)置有相匹配的密碼，他們通過結(jié)合機構(gòu)3進行電連接并接通電源4，所述鎖內(nèi)微處理器2與獨立的執(zhí)行機構(gòu)5進行電連接。所述的鎖外微處理器1的VDD端和GP3端與電源4的正極相連接，GP2端和GP4端通過電阻R1接地，VDD、GP0、GP1、GND端分別連接到扦接件J13-1；所述的鎖內(nèi)微處理器2的VDD、GP0、GP、GND端分別連接到扦接件J2 3-2，扦接件J1 3-1和扦接件J2 3-2構(gòu)成所述的所述的結(jié)合機構(gòu)3，鎖內(nèi)微處理器2的GP3端通過扦接件J2 3-2與電源4的正極相連接，并與執(zhí)行機構(gòu)5中的三極管Q5-1的發(fā)射極相連接，GP2端通過電阻R4與三極管Q5-1的基極相連接，所述的執(zhí)行機構(gòu)5還包括電感L5-3，二極管D5-4，和電子離合器5-5，所述的電感L5-3和二極管D5-4的一端并接到三極管Q5-1的基極上，另一端與電子離合器5-5輸出端連接，三極管Q5-1的基極與電子離合器5-5的輸入端連接。電感L5-3也可以是繼電器。所述的鎖外微處理器1的GP2和GP4端與電阻R1之間還串接有發(fā)光二極管，可反映電源4是否接通。GP3和VDD端還與扦接件JP相連接。當電源4損壞時，可外接其他電源。其工作原理是鎖內(nèi)微處理器1和鎖外微處理器2平時均斷電，當兩者通過扦接件J1(3-1)和扦接件J2(3-2)對接時電源4接通，外部微處理器1首先產(chǎn)生若干字節(jié)隨機數(shù)并發(fā)送給內(nèi)部微處理器2，內(nèi)部微處理器2接收3后回送若干字節(jié)自己生成的隨機數(shù)，并發(fā)給外部微處理器1。然后，外部微處理器1將密碼與兩批隨機數(shù)按某種算法進行運算(即加密)，并發(fā)送給內(nèi)部微處理器2。內(nèi)部微處理器2接收到外部微處理器1發(fā)來的第二批數(shù)據(jù)后，將其與兩批隨機數(shù)按某種算法進行運算(即解密)，再與其密碼進行比較，相同即接通電子離合器5-5進行開鎖。反之，則不開鎖。
權(quán)利要求1.一種用于智能鎖的獨立CPU應(yīng)急電路，包括鎖外微處理器U1(1)和鎖內(nèi)微處理器U2(2)，鎖外微處理器(1)和鎖內(nèi)微處理器(2)之間設(shè)置有相匹配的密碼，他們通過結(jié)合機構(gòu)(3)進行電連接并接通電源(4)，其特征是所述鎖內(nèi)微處理器(2)與獨立的執(zhí)行機構(gòu)(5)進行電連接。
2.根據(jù)權(quán)利要求1所述的一種用于智能鎖的獨立CPU應(yīng)急電路，其特征在于所述的鎖外微處理器U1(1)的VDD端和GP3端與電源(4)的正極相連接，GP2端和GP4端通過電阻R1接地，VDD、GP0、GP1、GND端分別連接到扦接件J1(3-1)；所述的鎖內(nèi)微處理器U2(2)的VDD、GP0、GP、GND端分別連接到扦接件J2(3-2)，扦接件J1(3-1)和扦接件J2(3-2)構(gòu)成所述的所述的結(jié)合機構(gòu)(3)，鎖內(nèi)微處理器U2(2)的GP3端通過扦接件J2(3-2)與電源(4)的正極相連接，并與執(zhí)行機構(gòu)(5)中的三極管Q(5-1)的發(fā)射極相連接，GP2端通過電阻R4與三極管Q(5-1)的基極相連接，所述的執(zhí)行機構(gòu)(5)還包括電感L(5-3)，二極管D(5-4)，和電子離合器(5-5)，所述的電感L(5-3)和二極管D(5-4)的一端并接到三極管Q(5-1)的基極上，另一端與電子離合器(5-5)輸出端連接，三極管Q(5-1)的基極與電子離合器(5-5)的輸入端連接。
3.根據(jù)權(quán)利要求1或2所述的一種用于智能鎖的獨立CPU應(yīng)急電路，其特征在于所述的鎖外微處理器(1)的GP2和GP4端與電阻R1之間還串接有發(fā)光二極管，GP3和VDD端還與扦接件JP相連接。
專利摘要本實用新型涉及一種CPU應(yīng)急電路，尤其涉及一種用于智能鎖的獨立CPU應(yīng)急電路。本實用新型所采用的技術(shù)方案是一種用于智能鎖的獨立CPU應(yīng)急電路，包括鎖外微處理器U1和鎖內(nèi)微處理器U2，鎖外微處理器和鎖內(nèi)微處理器之間設(shè)置有相匹配的密碼，他們通過結(jié)合機構(gòu)進行電連接并接通電源，所述鎖內(nèi)微處理器與獨立的執(zhí)行機構(gòu)進行電連接。本實用新型的有益效果是由于二路CPU及執(zhí)行機構(gòu)各自完全獨立，互相之間不存在任何電子和聯(lián)動方面的聯(lián)系，這樣就大大提高了智能鎖的安全性、保密性、可靠性。
文檔編號E05B49/00GK2654800SQ03259169
公開日2004年11月10日 申請日期2003年6月22日 優(yōu)先權(quán)日2003年6月22日
發(fā)明者吳榮輝, 陳壽法 申請人:吳榮輝, 陳壽法