基于fpga的腦電信號(hào)采集系統(tǒng)和方法
【專利摘要】本發(fā)明公開了基于FPGA的腦電信號(hào)采集系統(tǒng)和方法，該系統(tǒng)包括有多通道信號(hào)接收模塊、并行處理模塊、信號(hào)濾波模塊、峰值檢測(cè)模塊和信號(hào)提取模塊，所述多通道信號(hào)接收模塊的輸出端依次通過并行處理模塊、信號(hào)濾波模塊和峰值檢測(cè)模塊連接至信號(hào)提取模塊的輸入端。本發(fā)明通過基于FPGA的處理平臺(tái)接收腦電信號(hào)，利用移位寄存器進(jìn)行均值濾波、峰值檢測(cè)，利用存儲(chǔ)隊(duì)列和計(jì)數(shù)器進(jìn)行信號(hào)提取，實(shí)用較少的資源達(dá)到濾波效果，將有用信號(hào)從每個(gè)通道中提取出來，具備高靈活性和高速并行計(jì)算等優(yōu)勢(shì)，能夠并行處理多個(gè)通道，從而實(shí)時(shí)采集和提取，以便下游模塊分析和處理。本發(fā)明作為基于FPGA的腦電信號(hào)采集系統(tǒng)和方法可廣泛應(yīng)用于信號(hào)分析領(lǐng)域。
【專利說明】基于FPGA的腦電信號(hào)采集系統(tǒng)和方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號(hào)分析領(lǐng)域，尤其是基于FPGA的腦電信號(hào)采集系統(tǒng)和方法。

【背景技術(shù)】
[0002]研究大腦皮層活動(dòng)狀況，從而了解大腦的工作原理、醫(yī)治腦疾病等，具有重要的科學(xué)意義及廣闊的應(yīng)用前景。但是當(dāng)大腦皮層生物電信號(hào)通道數(shù)多、信息量大時(shí)，如何保證對(duì)大規(guī)模信號(hào)的實(shí)時(shí)采集和提取，成為了一個(gè)亟需迫切解決的問題。
[0003]傳統(tǒng)的大規(guī)模腦電信號(hào)采集和提取可分為軟件與硬件方法兩大類:軟件方法優(yōu)點(diǎn)是成本較低，操作較為簡(jiǎn)單。缺點(diǎn)是由于運(yùn)算速度的限制，無法滿足對(duì)大規(guī)模腦電信號(hào)的在線處理要求；硬件方法多采用高性能計(jì)算機(jī)作為主要處理單元，優(yōu)點(diǎn)是能滿足信號(hào)的在線處理要求，缺點(diǎn)是其移植性非常差且配置復(fù)雜，價(jià)格昂貴，功耗過高，使其僅限于實(shí)驗(yàn)研究，難以作為產(chǎn)業(yè)化實(shí)現(xiàn)。傳統(tǒng)的腦電采集和提取方法，最多僅能處理1000個(gè)通道，相對(duì)于大腦皮層數(shù)以億計(jì)的活動(dòng)細(xì)胞，完全不能滿足需求。


【發(fā)明內(nèi)容】

[0004]為了解決上述技術(shù)問題，本發(fā)明的目的是:提供一種基于FPGA的以較少硬件資源實(shí)現(xiàn)的應(yīng)對(duì)干擾環(huán)境的多通道腦電信號(hào)采集系統(tǒng)。
[0005]為了解決上述技術(shù)問題，本發(fā)明的另一目的是:提供一種基于FPGA的以較少硬件資源實(shí)現(xiàn)的應(yīng)對(duì)干擾環(huán)境的多通道腦電信號(hào)采集方法。
[0006]本發(fā)明所采用的技術(shù)方案是:基于FPGA的腦電信號(hào)采集系統(tǒng)，包括有多通道信號(hào)接收模塊、并行處理模塊、信號(hào)濾波模塊、峰值檢測(cè)模塊和信號(hào)提取模塊，所述多通道信號(hào)接收模塊的輸出端依次通過并行處理模塊、信號(hào)濾波模塊和峰值檢測(cè)模塊連接至信號(hào)提取模塊的輸入端。
[0007]進(jìn)一步，所述多通道信號(hào)接收模塊包括有第一計(jì)數(shù)器和用于接收腦電信號(hào)并將腦電信號(hào)送到相應(yīng)通道進(jìn)行并行輸出的腦電信號(hào)選擇器，所述第一計(jì)數(shù)器的輸出端連接至腦電信號(hào)選擇器的輸入端。
[0008]進(jìn)一步，所述并行處理模塊包括有與腦電信號(hào)選擇器中通道數(shù)相應(yīng)的多通道處理模塊，所述多通道處理模塊為根據(jù)TGAM模塊編碼標(biāo)準(zhǔn)實(shí)現(xiàn)的解碼模塊。
[0009]進(jìn)一步，所述信號(hào)濾波模塊包括有移位寄存器和均值濾波器，所述移位寄存器用于保存腦電信號(hào)數(shù)據(jù)，所述移位寄存器的輸出端連接至均值濾波器的輸入端。
[0010]進(jìn)一步，所述峰值檢測(cè)模塊包括有數(shù)據(jù)寄存器、波峰檢測(cè)子模塊和峰值判斷子模塊，所述數(shù)據(jù)寄存器用于接收均值濾波器的輸出信號(hào)，所述數(shù)據(jù)寄存器的輸出端通過波峰檢測(cè)子模塊連接至峰值判斷子模塊的輸出端。
[0011]進(jìn)一步，所述信號(hào)提取模塊包括有存儲(chǔ)器、腦電信號(hào)計(jì)數(shù)器和數(shù)據(jù)發(fā)送子模塊，所述存儲(chǔ)器用于接收峰值檢測(cè)模塊發(fā)送的信號(hào)，所述存儲(chǔ)器的輸出端連接至數(shù)據(jù)發(fā)送子模塊的輸入端，所述腦電信號(hào)計(jì)數(shù)器與存儲(chǔ)器連接。
[0012]本發(fā)明所采用的另一技術(shù)方案是:基于FPGA的腦電信號(hào)采集方法，包括以下步驟:
A、多通道信號(hào)接收模塊將腦電信號(hào)按照時(shí)分復(fù)用方式分別送到相應(yīng)的通道中并行輸出；
B、并行處理模塊接收上述并行輸出信號(hào)，并根據(jù)編碼標(biāo)準(zhǔn)對(duì)每個(gè)通道的信號(hào)解碼從而得到原始腦電信號(hào)；
C、利用移位寄存器對(duì)上述原始腦電信號(hào)進(jìn)行均值濾波；
D、利用上述均值濾波的結(jié)果對(duì)信號(hào)進(jìn)行波峰檢測(cè)，然后進(jìn)行峰值判斷；
E、將峰值判斷的結(jié)果發(fā)送至信號(hào)提取模塊并輸出。
[0013]進(jìn)一步，所述移位寄存器中保存4個(gè)腦電信號(hào)，所述均值濾波的濾波表達(dá)式為:
P，=p+n1/4+n4/4,
其中P為當(dāng)前的均值，P’為下一時(shí)刻的均值，Ii1為當(dāng)前的腦電信號(hào)幅度值，n4為前面第四個(gè)時(shí)刻的腦電信號(hào)幅度值。
[0014]進(jìn)一步，所述步驟D具體包括以下子步驟:
D1、將最近的6個(gè)均值濾波結(jié)果數(shù)據(jù)存入數(shù)據(jù)寄存器；
D2、讀取數(shù)據(jù)寄存器中的數(shù)據(jù)，若前三個(gè)數(shù)據(jù)逐漸變大，后三個(gè)數(shù)據(jù)逐漸變小，則記錄峰值；
D3、利用上述得到的峰值和3個(gè)設(shè)定好的峰值判斷值分離出3種不同細(xì)胞的腦電信號(hào)。
[0015]進(jìn)一步，所述步驟E具體包括以下子步驟:
E1、步驟D3中的腦電信號(hào)存儲(chǔ)到信號(hào)提取模塊中的存儲(chǔ)隊(duì)列中；
E2、信號(hào)提取模塊中，對(duì)應(yīng)3種不同細(xì)胞的腦電信號(hào)的3個(gè)計(jì)數(shù)器分別對(duì)3種不同細(xì)胞的腦電信號(hào)進(jìn)行計(jì)數(shù)。
[0016]本發(fā)明的有益效果是:本發(fā)明系統(tǒng)通過基于FPGA的處理平臺(tái)接收腦電信號(hào)，利用移位寄存器進(jìn)行均值濾波、峰值檢測(cè)，利用存儲(chǔ)隊(duì)列和計(jì)數(shù)器進(jìn)行信號(hào)提取，實(shí)用較少的資源達(dá)到濾波效果，將有用信號(hào)從每個(gè)通道中提取出來，具備高靈活性和高速并行計(jì)算等優(yōu)勢(shì)，能夠并行處理多個(gè)通道，從而實(shí)時(shí)采集和提取，以便下游模塊分析和處理。
[0017]本發(fā)明的另一有益效果是:本發(fā)明方法通過基于FPGA的處理平臺(tái)接收腦電信號(hào)，利用移位寄存器進(jìn)行均值濾波、峰值檢測(cè)，利用存儲(chǔ)隊(duì)列和計(jì)數(shù)器進(jìn)行信號(hào)提取，實(shí)用較少的資源達(dá)到濾波效果，將有用信號(hào)從每個(gè)通道中提取出來，具備高靈活性和高速并行計(jì)算等優(yōu)勢(shì)，能夠并行處理多個(gè)通道，從而實(shí)時(shí)采集和提取，以便下游模塊分析和處理。

【專利附圖】

【附圖說明】
[0018]圖1為本發(fā)明系統(tǒng)結(jié)構(gòu)框圖；
圖2為本發(fā)明系統(tǒng)的具體結(jié)構(gòu)框圖；
圖3為本發(fā)明方法的步驟流程圖。

【具體實(shí)施方式】
[0019]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步說明:
參照?qǐng)D1，本發(fā)明基于FPGA的腦電信號(hào)采集系統(tǒng)，包括有多通道信號(hào)接收模塊、并行處理模塊、信號(hào)濾波模塊、峰值檢測(cè)模塊和信號(hào)提取模塊，所述多通道信號(hào)接收模塊的輸出端依次通過并行處理模塊、信號(hào)濾波模塊和峰值檢測(cè)模塊連接至信號(hào)提取模塊的輸入端。
[0020](I)多通道信號(hào)接收模塊
由于FPGA可以處理的通道多達(dá)數(shù)以萬個(gè)，而FPGA的管腳數(shù)僅有幾百個(gè)。參照?qǐng)D2，本發(fā)明采用時(shí)分復(fù)用的方式，多個(gè)通道共用一個(gè)管腳，按時(shí)分復(fù)用方式，每個(gè)通道依次傳輸。FPGA模塊內(nèi)部有計(jì)數(shù)器，用于指示目前的腦電信號(hào)屬于哪個(gè)通道。選擇器根據(jù)計(jì)數(shù)器的指示，將目前的腦電信號(hào)送到相應(yīng)的通道中，然后并行輸出。
[0021](2)并行處理模塊
參照?qǐng)D2，F(xiàn)PGA按時(shí)分復(fù)用方式得到每個(gè)通道的信號(hào)后，分別進(jìn)入不同的處理單元。這些處理單元都是并行工作的，從而保證了每個(gè)通道都能得到實(shí)時(shí)處理。并行處理模塊需按照TGAM模塊根據(jù)信號(hào)的編碼標(biāo)準(zhǔn)開發(fā)相應(yīng)的解碼模塊，以恢復(fù)出原始生物電信號(hào)。
[0022](3)信號(hào)濾波模塊
腦細(xì)胞的跳動(dòng)周期，一般為2Hz，相對(duì)于FPGA的50MHz處理速度來說非常小。腦電信號(hào)是一個(gè)低頻率的信號(hào)。在信號(hào)采集過程中，由于受到各種干擾，腦電信號(hào)包含了許多噪聲。因此有必要對(duì)接收的腦電信號(hào)進(jìn)行低通濾波，從而得到較為精確的腦電信號(hào)。
[0023]本發(fā)明采用采用均值濾波器，對(duì)原始腦電信號(hào)進(jìn)行濾波。具體實(shí)施方法為:采用移位寄存器保存4個(gè)腦電數(shù)據(jù)。計(jì)算原始腦電信號(hào)的均值，公式為P’=ρ+ηι/4-η4/4。其中P為當(dāng)前的均值，P’為下一時(shí)刻的均值，Ii1為當(dāng)前的腦電信號(hào)幅度值，η4為前面第四個(gè)時(shí)刻的腦電信號(hào)幅度值。在FPGA中可以通過移位的方式實(shí)現(xiàn)除以4的運(yùn)算，可大量節(jié)省資源，并能提高速度。
[0024]本發(fā)明的信號(hào)濾波方法，每個(gè)通道的濾波僅需要8個(gè)寄存器、一個(gè)加法器和一個(gè)減法器實(shí)現(xiàn)，使用了較少的資源達(dá)到了濾波效果。
[0025](4)峰值檢測(cè)模塊
濾波后的腦電信號(hào)，通過采用波峰檢測(cè)，判斷是否有腦電信號(hào)。具體實(shí)施方法為:采用移位寄存器保存前后6個(gè)均值濾波器的結(jié)果；對(duì)這6個(gè)均值濾波器的大小進(jìn)行判斷，如果前三個(gè)值為逐漸變大，而后三個(gè)值逐漸變小，則說明有一個(gè)信號(hào)波峰出現(xiàn)。例如移位寄存器中保存了 nl"n6 —共6個(gè)數(shù)據(jù)，如果nl小于等于n2, n2小于等于n3, n4大于等于n5, n5大于小于n6，則說明出現(xiàn)一個(gè)信號(hào)波峰。
[0026]波峰檢測(cè)完成后，完成峰值判斷。由于一個(gè)通道采樣得到的腦電波信號(hào)，極有可能是幾個(gè)腦細(xì)胞合成的。每個(gè)腦細(xì)胞的峰值均不相同，因此可通過判斷峰值的大小，從而分離出不同細(xì)胞的腦電信號(hào)。具體實(shí)施方法為:設(shè)置三個(gè)峰值判斷值町，1?2，1?3，其中1?1〈1?2〈1?3。當(dāng)n3或n4小于Rl時(shí)，判斷此為毛刺；當(dāng)n3或n4大于Rl小于R2時(shí)，判斷此為細(xì)胞I的腦電信號(hào)；當(dāng)113或n4大于R2小于R3時(shí)，判斷此為細(xì)胞2的腦電信號(hào)；當(dāng)113或n4大于R3時(shí)，判斷此為細(xì)胞3的腦電信號(hào)。
[0027]由于Rl、R2和R3的峰值可以配置，因而適應(yīng)多種不同的環(huán)境需求，可以根據(jù)環(huán)境要求，動(dòng)態(tài)調(diào)整配置值。
[0028](5)信號(hào)提取模塊
經(jīng)過前面流程的處理，每個(gè)通道可判斷得到三個(gè)腦細(xì)胞的腦電信號(hào)。每個(gè)通道有三個(gè)輸出，經(jīng)過峰值檢測(cè)模塊后，將此信號(hào)的波峰值送至三個(gè)不同的輸出顯示。
[0029]具體實(shí)施方法為:先將原始腦電信號(hào)儲(chǔ)存于存儲(chǔ)器中，存儲(chǔ)25個(gè)采樣點(diǎn)。當(dāng)存儲(chǔ)器滿后，按先進(jìn)先出的原則，讀出一個(gè)值的同時(shí)存儲(chǔ)一個(gè)新值。
[0030]提取模塊內(nèi)部有三個(gè)計(jì)數(shù)器，分別對(duì)應(yīng)于三個(gè)輸出。當(dāng)峰值檢測(cè)判斷出峰值后，相應(yīng)的計(jì)數(shù)器開始計(jì)數(shù)，共計(jì)數(shù)50個(gè)。例如，識(shí)別為細(xì)胞3的腦電信號(hào)后，第3個(gè)計(jì)數(shù)器開始計(jì)數(shù)，每得到一個(gè)新采樣值，計(jì)數(shù)器加1，當(dāng)加到50時(shí)，將計(jì)數(shù)器的值變成O。
[0031]當(dāng)計(jì)數(shù)器不為O時(shí)，讀取存儲(chǔ)器的值，送到對(duì)應(yīng)的輸出端。
[0032]以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可以作出種種的等同變換或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
【權(quán)利要求】
1.基于FPGA的腦電信號(hào)采集系統(tǒng)，其特征在于:包括有多通道信號(hào)接收模塊、并行處理模塊、信號(hào)濾波模塊、峰值檢測(cè)模塊和信號(hào)提取模塊，所述多通道信號(hào)接收模塊的輸出端依次通過并行處理模塊、信號(hào)濾波模塊和峰值檢測(cè)模塊連接至信號(hào)提取模塊的輸入端。
2.根據(jù)權(quán)利要求1所述的基于FPGA的腦電信號(hào)采集系統(tǒng)，其特征在于:所述多通道信號(hào)接收模塊包括有第一計(jì)數(shù)器和用于接收腦電信號(hào)并將腦電信號(hào)送到相應(yīng)通道進(jìn)行并行輸出的腦電信號(hào)選擇器，所述第一計(jì)數(shù)器的輸出端連接至腦電信號(hào)選擇器的輸入端。
3.根據(jù)權(quán)利要求2所述的基于FPGA的腦電信號(hào)采集系統(tǒng)，其特征在于:所述并行處理模塊包括有與腦電信號(hào)選擇器中通道數(shù)相應(yīng)的多通道處理模塊，所述多通道處理模塊為根據(jù)TGAM模塊編碼標(biāo)準(zhǔn)實(shí)現(xiàn)的解碼模塊。
4.根據(jù)權(quán)利要求1所述的基于FPGA的腦電信號(hào)采集系統(tǒng)，其特征在于:所述信號(hào)濾波模塊包括有移位寄存器和均值濾波器，所述移位寄存器用于保存腦電信號(hào)數(shù)據(jù)，所述移位寄存器的輸出端連接至均值濾波器的輸入端。
5.根據(jù)權(quán)利要求4所述的基于FPGA的腦電信號(hào)采集系統(tǒng)，其特征在于:所述峰值檢測(cè)模塊包括有數(shù)據(jù)寄存器、波峰檢測(cè)子模塊和峰值判斷子模塊，所述數(shù)據(jù)寄存器用于接收均值濾波器的輸出信號(hào)，所述數(shù)據(jù)寄存器的輸出端通過波峰檢測(cè)子模塊連接至峰值判斷子模塊的輸出端。
6.根據(jù)權(quán)利要求5所述的基于FPGA的腦電信號(hào)采集系統(tǒng)，其特征在于:所述信號(hào)提取模塊包括有存儲(chǔ)器、腦電信號(hào)計(jì)數(shù)器和數(shù)據(jù)發(fā)送子模塊，所述存儲(chǔ)器用于接收峰值檢測(cè)模塊發(fā)送的信號(hào)，所述存儲(chǔ)器的輸出端連接至數(shù)據(jù)發(fā)送子模塊的輸入端，所述腦電信號(hào)計(jì)數(shù)器與存儲(chǔ)器連接 。
7.基于FPGA的腦電信號(hào)采集方法，其特征在于:包括以下步驟: A、多通道信號(hào)接收模塊將腦電信號(hào)按照時(shí)分復(fù)用方式分別送到相應(yīng)的通道中并行輸出； B、并行處理模塊接收上述并行輸出信號(hào)，并根據(jù)編碼標(biāo)準(zhǔn)對(duì)每個(gè)通道的信號(hào)解碼從而得到原始腦電信號(hào)； C、利用移位寄存器對(duì)上述原始腦電信號(hào)進(jìn)行均值濾波； D、利用上述均值濾波的結(jié)果對(duì)信號(hào)進(jìn)行波峰檢測(cè)，然后進(jìn)行峰值判斷； E、將峰值判斷的結(jié)果發(fā)送至信號(hào)提取模塊并輸出。
8.根據(jù)權(quán)利要求7所述的基于FPGA的腦電信號(hào)采集方法，其特征在于:所述移位寄存器中保存4個(gè)腦電信號(hào)，所述均值濾波的濾波表達(dá)式為:
P，=p+n1/4+n4/4, 其中P為當(dāng)前的均值，P’為下一時(shí)刻的均值，Ii1為當(dāng)前的腦電信號(hào)幅度值，n4為前面第四個(gè)時(shí)刻的腦電信號(hào)幅度值。
9.根據(jù)權(quán)利要求7所述的基于FPGA的腦電信號(hào)采集方法，其特征在于:所述步驟D具體包括以下子步驟: D1、將最近的6個(gè)均值濾波結(jié)果數(shù)據(jù)存入數(shù)據(jù)寄存器； D2、讀取數(shù)據(jù)寄存器中的數(shù)據(jù)，若前三個(gè)數(shù)據(jù)逐漸變大，后三個(gè)數(shù)據(jù)逐漸變小，則記錄峰值； D3、利用上述得到的峰值和3個(gè)設(shè)定好的峰值判斷值分離出3種不同細(xì)胞的腦電信號(hào)。
10.根據(jù)權(quán)利要求9所述的基于FPGA的腦電信號(hào)采集方法，其特征在于:所述步驟E具體包括以下子步驟: El、步驟D3中的腦電信號(hào)存儲(chǔ)到信號(hào)提取模塊中的存儲(chǔ)隊(duì)列中； E2、信號(hào)提取模塊中，對(duì)應(yīng)3種不同細(xì)胞的腦電信號(hào)的3個(gè)計(jì)數(shù)器分別對(duì)3種不同細(xì)胞的腦電信號(hào)進(jìn)行 計(jì)數(shù)。
【文檔編號(hào)】A61B5/0476GK104068851SQ201410265174
【公開日】2014年10月1日 申請(qǐng)日期:2014年6月13日 優(yōu)先權(quán)日:2014年6月13日
【發(fā)明者】潘文明, 麥穗冬, 夏效禹, 王騰飛, 王小航 申請(qǐng)人:廣州中國科學(xué)院先進(jìn)技術(shù)研究所