專利名稱：快速盲源分離胎兒心電檢測儀及檢測方法
技術(shù)領(lǐng)域：
本發(fā)明屬于醫(yī)療器械領(lǐng)域，具體涉及用于胎兒心電監(jiān)護(hù)的快速盲源分離胎 兒心電檢測儀及檢測方法。
背景技術(shù)：
隨著社會對母嬰健康和安全的要求日益提高，對胎兒發(fā)育的生理和病理研 究成為一項(xiàng)重要課題。胎兒監(jiān)護(hù)是采用生理物理和生物化學(xué)等手段，對胎兒宮
內(nèi)發(fā)育和安危狀況進(jìn)行評價的一個重要方法。胎兒心電圖(FECG ， Fetal Elec加cardiogram)能夠提供有關(guān)胎兒健康的信息，從而確定胎兒疾病情況，因此， 胎兒心電檢測在胎兒監(jiān)護(hù)臨床應(yīng)用上具有非常重要的意義。
目前，廣泛應(yīng)用于臨床的胎兒監(jiān)護(hù)多指胎心率電子監(jiān)護(hù)和胎心宮縮監(jiān)護(hù)。 基于超聲多普勒技術(shù)的電子胎兒監(jiān)護(hù)(EFM， electronic fetal monitoring )的敏 感性高，在孕時能及時發(fā)現(xiàn)胎兒缺氧及酸中毒，但產(chǎn)時EFM有較高的假陽性率
(即誤報率)，從而導(dǎo)致剖宮產(chǎn)率和陰道手術(shù)產(chǎn)率的增加，不利于母嬰健康和安 全。因此，對產(chǎn)時EFM的有效性還不確定，臨床上對EFM曲線的理解及對異 常情況的處理等還存在爭議。胎心宮縮監(jiān)護(hù)(CTG， Cardiotocography)監(jiān)測胎 兒處于良好正常狀態(tài)時是可靠的，但預(yù)測胎兒缺氧的可靠性差。
胎兒心電信號是心臟活動的最源發(fā)性信號，這種信號電位變化的方向、次 序和時間等都有一定規(guī)律，并反映了整個心臟活動的循環(huán)興奮過程。與心音和 心動信號相比，胎兒心電信號是最能反映心臟活動全貌的生理信號，而且胎兒 出現(xiàn)異常時，胎兒心電圖(FECG ， FetalElectrocardiogram)形態(tài)的變化比基于超 聲多普勒的胎心率電子監(jiān)護(hù)和胎心宮縮監(jiān)護(hù)等指標(biāo)的變化發(fā)生得更早、更敏感。 從FECG不僅能提取胎兒的平均和瞬時心率的變化，而且能像一般成人心電圖
(ECG， Electrocardiogram )那樣，從描繪的心電波形中得到更多胎兒心臟狀 況的信息。通過對FECG這些波形變化(如心率、心律、QRS時限等)的分 析，結(jié)合臨床觀察，可及時發(fā)現(xiàn)胎兒缺氧、臍帶纏繞等妊娠期或分娩期的病理情況以便及早采取措施來保證胎兒健康，降低圍產(chǎn)期胎兒的發(fā)病率和死亡率。 少數(shù)異常的胎兒心電圖是胎兒先天性心臟病的表現(xiàn)，可及早中止妊娠，或進(jìn)行 宮內(nèi)心臟修補(bǔ)手術(shù)，以達(dá)到優(yōu)生目的。
但是，從母親腹部表面采集的FECG信號常混有母親的心電信號以及各種 偽跡與噪聲。從頻域上分析，胎兒心電和母親心電的頻譜相互重疊。從時域上
分析，胎兒心電圖的QRS波群有10%—30%與母親心電的QRS波群相互重疊， 因此為了正確作出臨床診斷，非常有必要獲取清晰的FECG信號即胎兒心電信號。
傳統(tǒng)提取胎兒心電信號的方法主要有匹配濾波法和自適應(yīng)噪聲抵消法。匹 配濾波法將從腹部的混合心電信號中用域值檢測法檢測出母親心電QRS波群， 然后將監(jiān)測到的母親心電波制作成一個模板，用腹部的混合心電信號減去這個 模板以消去母親心電。但是，這種相減的方法不能完全去除母親心電信號，殘 留的母親心電信兮將嚴(yán)重影響對胎兒心電信號的后期的醫(yī)學(xué)分析診斷。自適應(yīng) 噪聲抵消法把母親心電信號作為參考輸入進(jìn)行自適應(yīng)濾波運(yùn)算，最后將母親心 電信號抵消，從而提取胎兒心電信號。但是，這種方法的參考信號與混合心電 信號常常存在延時，嚴(yán)重影響自適應(yīng)算法的性能，降低母親心電信號抵消的效 果。
盲信號處理(BSP， Blind Signal Processing)是20世紀(jì)最后十年屮迅速發(fā)展起 來的一個研究領(lǐng)域，具有可靠的理論基礎(chǔ)和廣泛的應(yīng)用潛力。它可以分成若干 個互相關(guān)聯(lián)而目標(biāo)有所區(qū)別的子領(lǐng)域，如盲源分離(BSS ， Blind Source Separation)。采用盲源分離方法，能夠在對源信號基本特性等先驗(yàn)知識缺乏的 情況下，僅僅根據(jù)源信號間的統(tǒng)計(jì)獨(dú)立性特征，通過一系列數(shù)學(xué)推導(dǎo)，以分離 出各源信號的估計(jì)信號，最后通過分離出來的信號的特征來判決所需耍的有用 信號。目前，己經(jīng)有相關(guān)的機(jī)構(gòu)或?qū)＜姨岢霭衙ぴ捶蛛x方法應(yīng)用到胎兒心電檢 測當(dāng)中。盲源分離的ICA方法或FastlCA方法是現(xiàn)在主要的應(yīng)用方法，，但是該 類盲源分離方法利用了大量的統(tǒng)計(jì)信息，所以計(jì)算復(fù)雜，影響了實(shí)時性處理； 因此，只能通過降低采樣精度和采樣率來完成算法的運(yùn)算，因此在實(shí)時觀察中 許多細(xì)微特征容易被忽略。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)和不足，提供一種用于胎兒心電監(jiān)護(hù)的快速盲源分離胎兒心電檢測儀，本發(fā)明采用盲源分離方法，其一方面 采用高速采集和處理的架構(gòu)，可以實(shí)時完成分離方法，從混合心電信號中檢測 出胎兒心電信號，及時跟蹤胎兒心電變化情況；另一方面，針對胎兒心電圖的 特點(diǎn)，采用盲源分離方法，解決了目前母親心電信號和胎兒心電信號時域和頻 域相互重疊難以分離的問題，從而實(shí)現(xiàn)高效準(zhǔn)確的提取出胎兒心電信號以用于 診斷。
本發(fā)明的目的還在于提供用于胎兒心電監(jiān)護(hù)的快速盲源分離胎兒心電檢測 方法。
本發(fā)明的目的通過下述技術(shù)方案實(shí)現(xiàn)快速盲源分離胎兒心電檢測儀包括 雙通道采集及模數(shù)轉(zhuǎn)換模塊、自帶內(nèi)部存儲器的數(shù)據(jù)存儲及邏輯控制單元
(FPGA)、用于盲源分離的數(shù)字信號處理器(DSP)、核心控制處理器(ARM) 以及輸出設(shè)備；其中，所述雙通道采集及模數(shù)轉(zhuǎn)換模塊的輸入端與普通心電圖 導(dǎo)聯(lián)電纜電連接，以采集兩路模擬混疊心電信號，雙通道采集及模數(shù)轉(zhuǎn)換模塊 的兩輸出端通過兩路數(shù)據(jù)通道與數(shù)據(jù)存儲及邏輯控制單元(FPGA)電連接，將 經(jīng)過模數(shù)轉(zhuǎn)換后的兩路數(shù)字混疊心電信號發(fā)送至數(shù)據(jù)存儲及邏輯控制單元
(FPGA)，數(shù)據(jù)存儲及邏輯控制單元(FPGA)通過兩路數(shù)據(jù)通道與數(shù)字信號處 理器(DSP)電連接，數(shù)字信號處理器(DSP)還依次與核心控制處理器(ARM) 以及輸出設(shè)備電連接；所述數(shù)字信號處理器(DSP)設(shè)置有互相電連接的盲源分 離模塊和濾波器，同時，所述數(shù)字信號處理器(DSP)和核心控制處理器(ARM) 均外接有程序存儲器(Flash)和數(shù)據(jù)存儲器(SDRAM)。
為了更好地實(shí)現(xiàn)本發(fā)明目的，可以對本發(fā)明中的各組成部件做如下限定
a. 所述雙通道采集及模數(shù)轉(zhuǎn)換模塊包括雙通道信號采集模塊和2個AD轉(zhuǎn) 換器，其中，雙通道信號采集模塊的輸入端與普通心電圖導(dǎo)聯(lián)電纜電連接，兩 個輸出端各與1個AD轉(zhuǎn)換器電連接。
b. 所述自帶內(nèi)部存儲器的數(shù)據(jù)存儲及邏輯控制單元(FPGA)中的內(nèi)部存儲 器包括4個數(shù)據(jù)緩存區(qū)(緩存區(qū)a、緩存區(qū)b、緩存區(qū)c、緩存區(qū)d)，其中，緩 存區(qū)a、緩存區(qū)b用于緩存從雙通道采集及模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)存儲及邏輯控制 單元(FPGA)之間的數(shù)據(jù)通道I輸入的數(shù)字混疊心電信號，緩存區(qū)c、緩存區(qū) d用于緩存從雙通道采集及模數(shù)轉(zhuǎn)換模塊與數(shù)據(jù)存儲及邏輯控制單元(FPGA)
之間的數(shù)據(jù)通道n輸入的數(shù)字混疊心電信號，以實(shí)現(xiàn)采用乒乓機(jī)制存儲數(shù)字混疊心電信號，避免了數(shù)據(jù)存儲及邏輯控制單元(FPGA)與雙通道采集及模數(shù)轉(zhuǎn)換模塊、數(shù)據(jù)存儲及邏輯控制單元(FPGA)與數(shù)字信號處理器(DSP)之間高 速讀寫數(shù)字混疊心電信號數(shù)據(jù)的沖突；同時數(shù)據(jù)存儲及邏輯控制單元(FPGA) 對系統(tǒng)邏輯部分進(jìn)行控制，具體為數(shù)據(jù)存儲及邏輯控制單元(FPGA)單元對數(shù) 字信號處理器(DSP)外接的數(shù)據(jù)存儲器(SDRAM)和程序存儲器(Flash)進(jìn) 行地址譯碼以及系統(tǒng)復(fù)位信號控制、數(shù)據(jù)和程序讀寫邏輯控制等；優(yōu)選的，上述緩存區(qū)a、緩存區(qū)b、緩存區(qū)c、緩存區(qū)D的容量均為1KB。c. 所述自帶內(nèi)部存儲器的數(shù)據(jù)存儲及邏輯控制單元(FPGA)還可以外接 LED燈，用于數(shù)據(jù)緩存區(qū)存滿數(shù)字混疊心電信號數(shù)據(jù)時，點(diǎn)亮LED燈以提示寫 滿錯誤。d. 所述數(shù)字信號處理器(DSP)的濾波器為FIR濾波器。e. 所述輸出設(shè)備為打印設(shè)備、存儲設(shè)備和終端顯示器中的一種或任意多種， 輸出設(shè)備與核心控制處理器(ARM)電連接。f. 所述數(shù)字信號處理器(DSP)外接的數(shù)據(jù)存儲器(STRAM)包括4個數(shù) 據(jù)緩存區(qū)(緩存區(qū)A、緩存區(qū)B、緩存區(qū)C、緩存區(qū)D)，其中，緩存區(qū)A、緩 存區(qū)B用于緩存從數(shù)據(jù)存儲及邏輯控制單元(FPGA)與數(shù)字信號處理器(DSP) 之間的數(shù)據(jù)通道x輸入的數(shù)字混疊心電信號，緩存區(qū)C、緩存區(qū)D用于緩存從 數(shù)據(jù)存儲及邏輯控制單元(FPGA)與數(shù)字信號處理器(DSP)之間的數(shù)據(jù)通道 y輸入的數(shù)字混疊心電信號，以實(shí)現(xiàn)采用乒乓機(jī)制存儲數(shù)字混疊心電信號。優(yōu)選的，上述緩存區(qū)A、緩存區(qū)B、緩存區(qū)C、緩存區(qū)D容量均為32KB， 且每個緩存區(qū)均分為32個1KB的扇區(qū)， 一個緩存區(qū)有32個扇區(qū)。為了更好地實(shí)現(xiàn)本發(fā)明目的，可以對本發(fā)明中的雙通道采集及模數(shù)轉(zhuǎn)換模 塊做進(jìn)一步限定-a-l.所述2個AD轉(zhuǎn)換器均采用大于10bit采樣精度的模數(shù)轉(zhuǎn)換器。 a-2.所述雙通道信號采集模塊具體包括前置放大器、兩路濾波放大電路、 定標(biāo)信號發(fā)生器和定標(biāo)信號控制接口，兩路濾波放大電路均由工頻陷波器與主 放大器電連接組成。其中前置放大器與普通心電圖導(dǎo)聯(lián)電纜電連接，接收兩 路模擬混疊心電信號，前置放大器的兩個輸出端各與1個濾波放大電路中的工 頻陷波器電連接，兩路濾波放大電路中的主放大器同時與定標(biāo)信號發(fā)生器電連 接，兩路濾波放大電路中的主放大器各與1個AD轉(zhuǎn)換器電連接，定標(biāo)信號控制接口通過數(shù)據(jù)存儲及邏輯控制單元(FPGA)與數(shù)字信號處理器(DSP)電連 接，接收數(shù)字信號處理器(DSP)傳來的定標(biāo)信號?？梢詫Ρ景l(fā)明中雙通道信號采集模塊中的部件做進(jìn)一步限定a-2-1.所述兩路濾波放大電路中的工頻陷波器用于進(jìn)一步濾除前置放大器 傳來的模擬混疊心電信號中攜帶的工頻干擾，以避免工頻干擾對主放大器產(chǎn)生 阻塞。a-2-2.所述兩路濾波放大電路中的主放大器均由驅(qū)動放大電路和有增益的 二階低通濾波器相互電連接組成，將工頻陷波器傳來的模擬混疊心電信號放大 到AD轉(zhuǎn)換器所要求的輸入電壓范圍。a-2-3.所述定標(biāo)信號發(fā)生器采用lmV定標(biāo)信號發(fā)生器電路。a-2-4.所述前置放大器包括差動放大器a、差動放大器b、驅(qū)動放大器c、 驅(qū)動放大器d、用于抑制工頻干擾的右腿驅(qū)動電路、模擬開關(guān)以及導(dǎo)聯(lián)電纜屏蔽 層驅(qū)動電路。其中所述差動放大器a和差動放大器b均設(shè)置有用于提高差動放大器的輸入阻 抗和共模抑制比的緩沖放大器；差動放大器a分別與右腿驅(qū)動電路、導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路、驅(qū)動放大 器c電連接；差動放大器b分別與右腿驅(qū)動電路、導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路、驅(qū)動放大 器d電連接；驅(qū)動放大器c、驅(qū)動放大器d同時與模擬開關(guān)電連接；模擬開關(guān)與定標(biāo)信號控制接口電連接，用于根據(jù)數(shù)字信號處理器(DSP)經(jīng) 定標(biāo)信號控制接口輸入的定標(biāo)信號控制前置放大器與工頻陷波器的通路和斷 路；右腿驅(qū)動電路通過普通心電圖導(dǎo)聯(lián)電纜與孕產(chǎn)婦右腿導(dǎo)通，用于通過普通 心電圖導(dǎo)聯(lián)電纜為孕產(chǎn)婦右腿施加一電壓，以抑制工頻電場的干擾；導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路與普通心電圖導(dǎo)聯(lián)電纜屏蔽層連接，用于減少導(dǎo) 聯(lián)電纜屏蔽層與纜芯的分布電容對兩差動放大器輸入阻抗和共模抑制比的影 響；a_2_4-l.所述模擬開關(guān)采用74HC4053芯片。9一種用于胎兒心電監(jiān)護(hù)的快速盲源分離胎兒心電檢測方法，包括以下歩驟A、 雙通道采集及模數(shù)轉(zhuǎn)換模塊從普通心電圖導(dǎo)聯(lián)電纜采集兩路模擬混疊心 電信號，然后依次對兩路模擬混疊心電信號進(jìn)行過濾工頻信號、放大、模數(shù)轉(zhuǎn) 換，進(jìn)而將模數(shù)轉(zhuǎn)換后的兩路數(shù)字混疊心電信號經(jīng)兩路數(shù)據(jù)通道發(fā)送到數(shù)據(jù)存 儲及邏輯控制單元(FPGA);B、 數(shù)據(jù)存儲及邏輯控制單元(FPGA)把兩路數(shù)字混疊心電信號存儲到內(nèi) 部存儲器中，并采用中斷方式發(fā)送中斷信號通知數(shù)字信號處理器(DSP)批量讀 取數(shù)字混疊心電信號；C、 數(shù)字信號處理器(DSP)收到中斷信號后，采用直接內(nèi)存訪問(DMA) 模式批量讀取數(shù)據(jù)存儲及邏輯控制單元(FPGA)內(nèi)部存儲器中的數(shù)字混疊心電 信號，然后存儲到該數(shù)字信號處理器(DSP)所外接的數(shù)據(jù)存儲器(SDRAM) 中；數(shù)字信號處理器(DSP)采用盲源分離方法對數(shù)字混疊心電信號進(jìn)行盲源分 離，然后對分離出的兩組源信號進(jìn)行濾波，即可濾除母體心電信號、提取胎兒 心電信號，提取所并將胎兒心電信號存儲到該數(shù)字信號處理器(DSP)所外接的 數(shù)據(jù)存儲器(SDRAM)中；D、 核心控制處理器(ARM)采用DMA模式讀取數(shù)字信號處理器(DSP) 所外接的數(shù)據(jù)存儲器(SDRAM)中的胎兒心電信號，然后存儲到接口控制模塊 所外接的數(shù)據(jù)存儲器(SDRAM)中；E、 接口控制模塊控制所外接的數(shù)據(jù)存儲器(SDRAM)中的胎兒心電信號 輸出到輸出設(shè)備。上述方法中，步驟B所述數(shù)據(jù)存儲及邏輯控制單元(FPGA)把兩路數(shù)字混 疊心電信號存儲到內(nèi)部存儲器，是采用乒乓機(jī)制進(jìn)行存儲。上述方法中，步驟C所述數(shù)字信號處理器(DSP)存儲數(shù)字混疊心電信號 以及胎兒心電信號，均是采用乒乓機(jī)制進(jìn)行存儲。上述方法中，步驟C所述數(shù)字信號處理器(DSP)采用盲源分離方法對數(shù) 字混疊心電信號進(jìn)行盲源分離，該盲源分離方法具體如下C-l.對兩路數(shù)字混疊心電信號, 進(jìn)行白化，其中，t表示采樣時間，將兩路數(shù)字混疊心電信號轉(zhuǎn)化為兩路不相關(guān)的混疊心電信號，即兩路白 化混疊心電信號x;0) 、 x;(O ;C-2.計(jì)算兩路白化混疊心電信號x,1(,) 、 的最小值A(chǔ),隱= n"1(^, x2mm = n^x;柳，對兩路白化混疊心電信號進(jìn)行位置移動以分 別將兩路白化混疊心電信號的最小值轉(zhuǎn)化為0，獲得兩路移動后的白化混疊心 電信號，即^(0仨^(0_氣睡；C-3.計(jì)算兩路移動后的白化混疊心電信號x,2(0、《W的最大值氣max =111嚴(yán)化2(0}, 、_ =m(aX{X,2W}， 根據(jù)兩個最大值計(jì)算旋轉(zhuǎn)角度A =tan-、^^)，根據(jù)旋轉(zhuǎn)角度在坐標(biāo)面上對步驟C-2獲得的兩路移動后的白化混疊心電信號進(jìn)行旋轉(zhuǎn)，獲得第一次旋轉(zhuǎn)后的混疊心電信號x^)、 x〗(0; C-4.計(jì)算第 一 次旋轉(zhuǎn)后的混疊心電信號、 x23(0的最大值《ax -mp^xfW},《腿=m,aX{x23(,)}， 根據(jù)兩個最大值計(jì)算旋轉(zhuǎn)角度 y92 =tan-'(4=^)，根據(jù)旋轉(zhuǎn)角度在坐標(biāo)面上對步驟C-3獲得的兩路第一次旋轉(zhuǎn)后的白化混疊心電信號進(jìn)行旋轉(zhuǎn)，獲得第二次旋轉(zhuǎn)后的兩路混疊心電信號x24(/)，即可分離出第一個源信號X24(0，其中，x24(0 —xfWsinA+^WcosA; C-5.計(jì)算第二次旋轉(zhuǎn)后的兩路混疊心電信號x^)、《(0的去相關(guān)性系數(shù) ，其中，a= ]，對第二旋轉(zhuǎn)后的混疊心電信號^(0進(jìn)行去相關(guān)，即可分離出第二個源信號A5(0，其中xf(r)^;1(0-6^4(0。本發(fā)明相對于現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn)1、 本發(fā)明采用盲源分離的算法，可以準(zhǔn)確的實(shí)現(xiàn)對信噪比較低的混疊心電 信號進(jìn)行分離，解決了目前母親心電信號和胎兒心電信號時域和頻域相互重疊 難以分離的問題，從而實(shí)現(xiàn)高效準(zhǔn)確的提取出胎兒心電信號以用于診斷；2、 本發(fā)明采用的盲源分離算法分離混疊心電信號僅僅利用了源信號的統(tǒng)計(jì)幾何特征，采用白化加上矢量旋轉(zhuǎn)的方法，不需要應(yīng)用信息熵、高階統(tǒng)計(jì)量的 計(jì)算，可以快速、有效地處理高采樣精度和高采樣率的混疊信號，并且與高速的數(shù)字信號處理器(DSP)相結(jié)合，運(yùn)算速度快，可以實(shí)時的檢測胎兒心電信號;3、 本專利中應(yīng)用的對象是兩個信號源的情形，觀測信號至少是兩個，在盲 信號處理中對應(yīng)的模型是適定的，盲信號處理的不確定性僅僅在信號幅度和順序排列上，不影響母嬰心電波形頻率的判斷，使得該方法具有較高的分離精度;4、 本發(fā)明中的自帶內(nèi)部存儲器的數(shù)據(jù)存儲及邏輯控制單元(FPGA)采用乒乓機(jī)制存儲雙通道采集及模數(shù)轉(zhuǎn)換模塊傳來的兩路數(shù)字混疊心電信號，數(shù)字 混疊心電信號直接存儲在內(nèi)部存儲器中，避免了采樣數(shù)據(jù)寫入片外存儲器的延 時，存儲速度高，從而避免了信號高速讀寫的沖突，為準(zhǔn)確分析提供了有力保障；5、 本發(fā)明中的自帶內(nèi)部存儲器的數(shù)據(jù)存儲及邏輯控制單元(FPGA)與數(shù) 字信號處理器(DSP)之間采用直接內(nèi)存訪問(DMA)模式進(jìn)行數(shù)據(jù)傳輸，傳 輸速度更快，更準(zhǔn)確，為準(zhǔn)確分析提供了有力保障；6、 本發(fā)明中的核心控制處理器(ARM)采用DMA模式讀取數(shù)字信號處理 器(DSP)，傳輸速度更快，更準(zhǔn)確；7、 本發(fā)明中的核心控制處理器(ARM)可以外接如電子硬盤等存儲設(shè)備， 將胎兒心電信號高速存儲到存儲設(shè)備中，還可以外接終端顯示器來顯示胎兒心 電圖，還可以外接打印設(shè)備打印胎兒心電圖；8、 本發(fā)明中的雙通道采集及模數(shù)轉(zhuǎn)換模塊中的2個AD轉(zhuǎn)換器均采用大于 10bit采樣精度的模數(shù)轉(zhuǎn)換器，即一個采樣點(diǎn)用2個字節(jié)表示，而且AD轉(zhuǎn)換器 的采樣速度在1MSPS至10MSPS范圍內(nèi)可以調(diào)整，能實(shí)現(xiàn)高精度、高速的模數(shù) 轉(zhuǎn)換；9、 本發(fā)明中的雙通道采集及模數(shù)轉(zhuǎn)換模塊中的雙通道信號采集模塊采用雙 通道結(jié)構(gòu)，能同時采集兩路信號進(jìn)行處理；10、 本發(fā)明中的雙通道信號采集模塊包括兩路濾波放大電路，其包括的主 放大器均由驅(qū)動放大電路和有增益的二階低通濾波器相互電連接組成，能夠?qū)?工頻陷波器傳來的模擬混疊心電信號放大到AD轉(zhuǎn)換器所要求的輸入電壓范圍；11、 本發(fā)明中的工頻陷波器能夠進(jìn)一步濾除前置放大器傳來的模擬混疊心 電信號中攜帶的工頻干擾，以避免工頻干擾對主放大器產(chǎn)生阻塞；12、 本發(fā)明中的前置放大器設(shè)置有差動放大器，能夠有效地提高差動放大 器的輸入阻抗和共模抑制比；13、 本發(fā)明中的前置放大器設(shè)置有右腿驅(qū)動電路，通過普通心電圖導(dǎo)聯(lián)電 纜為孕產(chǎn)婦右腿施加一電壓，以抑制工頻電場的干擾；14、 本發(fā)明中的前置放大器設(shè)置有導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路與普通心電圖 導(dǎo)聯(lián)電纜屏蔽層連接，可以減少導(dǎo)聯(lián)電纜屏蔽層與纜芯的分布電容對兩差動放大器輸入阻抗和共模抑制比的影響。


圖1為本發(fā)明快速盲源分離胎兒心電檢測儀的結(jié)構(gòu)示意圖2為本發(fā)明雙通道采集及模數(shù)轉(zhuǎn)換模塊的結(jié)構(gòu)示意圖； 圖2-1為本發(fā)明前置放大器的電路圖； 圖2-2為本發(fā)明工頻陷波器的電路圖2-3為本發(fā)明lmV定標(biāo)信號發(fā)生器的電路圖2-4為本發(fā)明主放大器的電路圖3為本發(fā)明數(shù)據(jù)采集兵乓緩存機(jī)制的硬件示意圖3-l為本發(fā)明FPGA乒乓機(jī)制存儲信號及通知DSP讀取信號的流程圖4為本發(fā)明盲源分離的主流程圖4-1為本發(fā)明盲源分離中白化矩陣計(jì)算流程圖4-2為本發(fā)明盲源分離中移位與旋轉(zhuǎn)角度流程圖4-3為本發(fā)明盲源分離中第二次旋轉(zhuǎn)角度計(jì)算流程圖4-4為本發(fā)明盲源分離中去相關(guān)系數(shù)流程圖。
具體實(shí)施例方式
下面結(jié)合實(shí)施以及附圖對本發(fā)明作進(jìn)一步詳細(xì)的描述，但本發(fā)明的實(shí)施方 式不限于此。
如圖1所示，快速盲源分離胎兒心電檢測儀包括雙通道采集及模數(shù)轉(zhuǎn)換 模塊、自帶內(nèi)部存儲器的FPGA、用于盲源分離的DSP、 ARM、打印設(shè)備、存 儲設(shè)備和終端顯示器；其中，所述雙通道采集及模數(shù)轉(zhuǎn)換模塊的輸入端與普通 心電圖導(dǎo)聯(lián)電纜電連接，以采集兩路模擬混疊心電信號，雙通道采集及模數(shù)轉(zhuǎn) 換模塊的兩輸出端通過兩路數(shù)據(jù)通道與FPGA電連接，將經(jīng)過模數(shù)轉(zhuǎn)換后的兩 路數(shù)字混疊心電信號發(fā)送至FPGA， FPGA通過兩路數(shù)據(jù)通道與DSP電連接， DSP還與ARM電連接，ARM分別與打印設(shè)備、存儲設(shè)備和終端顯示器電連接； DSP設(shè)置有互相電連接的盲源分離模塊和濾波器，同時，DSP和ARM均外接 有Flash和SDRAM 。
為了更好地實(shí)現(xiàn)本發(fā)明目的，在本實(shí)施例應(yīng)用中，雙通道采集及模數(shù)轉(zhuǎn)換模塊的具體結(jié)構(gòu)如下
如圖2所示，所述雙通道采集及模數(shù)轉(zhuǎn)換模塊包括雙通道信號采集模塊和2 個AD轉(zhuǎn)換器，所述雙通道信號采集模塊具體包括前置放大器、兩路濾波放大 電路、定標(biāo)信號發(fā)生器和定標(biāo)信號控制接口，兩路濾波放大電路均由工頻陷波 器與主放大器電連接組成。用于雙通道心電信號采集。其中前置放大器與普 通心電圖導(dǎo)聯(lián)電纜電連接，接收兩路模擬混疊心電信號，前置放大器的兩個輸 出端各與1個濾波放大電路中的工頻陷波器電連接，兩路濾波放大電路中的主 放大器同時與定標(biāo)信號發(fā)生器電連接，兩路濾波放大電路中的主放大器各與1
個AD轉(zhuǎn)換器電連接，定標(biāo)信號控制接口通過FPGA與DSP電連接，接收DSP 傳來的定標(biāo)信號。
所述2個AD轉(zhuǎn)換器均采用大于10bit采樣精度的模數(shù)轉(zhuǎn)換器，即一個采樣 點(diǎn)需要用2個字節(jié)表示，以完成對兩路模擬信號到數(shù)字信號的轉(zhuǎn)變，保證了后 端處理準(zhǔn)確處理。AD轉(zhuǎn)換器的采樣速度在1MSPS至IOMSPS范圍內(nèi)可以調(diào)整，。
其中，前置放大器的電路結(jié)構(gòu)如圖2 — 1所示。前置放大器包括差動放大器 a、差動放大器b、驅(qū)動放大器c、驅(qū)動放大器d、用于抑制工頻干擾的右腿驅(qū)動 電路、模擬開關(guān)以及導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路。其中
本前置放大器電路導(dǎo)聯(lián)接口 L0、 Ll、 L2、 RD接入普通心電圖導(dǎo)聯(lián)電纜的 纜芯，接口 Shield—drive接入導(dǎo)聯(lián)電纜的屏蔽層；
由OPl、 OP4和OP7及相關(guān)元器件構(gòu)成的3個緩沖放大器，提高后級差動 放大器的輸入阻抗和共模抑制比；
由運(yùn)放OP2和OP6及相關(guān)元器件構(gòu)成的2個差動放大器分別將導(dǎo)聯(lián)接口 Ll 與L0、 L2與L0輸入的電位差信號進(jìn)行放大；
由運(yùn)放OP9及相關(guān)元器件構(gòu)成的右腿驅(qū)動電路，通過導(dǎo)聯(lián)接口 RD經(jīng)普通 心電圖導(dǎo)聯(lián)電纜為孕產(chǎn)婦右腿施加一電壓，以抑制工頻50Hz電場的干擾；
由電阻R42、 R43、 R44和運(yùn)放OP8構(gòu)成導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路，與普通 心電圖導(dǎo)聯(lián)電纜屏蔽層連接，用于減少導(dǎo)聯(lián)電纜屏蔽層與纜芯的分布電容對兩 差動放大器輸入阻抗和共模抑制比的影響；
由OP3和OP5及相關(guān)元器件構(gòu)成的驅(qū)動放大器c、驅(qū)動放大器d對差動放 大器a和差動放大器b傳入的兩路模擬混疊心電信號進(jìn)一步放大后送入由 74HC4053芯片組成的模擬開關(guān)，模擬開關(guān)用于系統(tǒng)定標(biāo)測試時切斷前置放大器 與后級的連接，以便系統(tǒng)正常完成定標(biāo)工作。端口 CAL Ctrl受DSP控制器控制，當(dāng)CAL—Ctrl被置成高電平時，其輸出端Chl和Ch2同時被接入模擬地，切 斷了前置放大器與工頻陷波器的連接；當(dāng)定標(biāo)工作完成之后，CAL一Ctrl被置成 低電平，前置放大器與工頻陷波器連接，信號通過模擬開關(guān)進(jìn)入下一級工頻陷 波器。
如圖2—2所示，工頻陷波器主要由運(yùn)放OPl、 OP2、電感VR1、電容C3、 電容C4以及多個電阻相互電連接組成。工頻陷波器電路進(jìn)一步濾除前置放大器 傳來的模擬混疊心電信號中攜帶的50Hz工頻干擾，以避免工頻干擾對主放大器 產(chǎn)生阻塞。電感VR1可用于調(diào)整工頻陷波器的Q值，以減少工頻陷波器對心電 信號中50Hz頻率成分的影響。
如圖2_4所示，主放大器由運(yùn)放OP3、運(yùn)放OP4、運(yùn)放OP5、運(yùn)放OP6 及相關(guān)元器件組成。在系統(tǒng)進(jìn)行定標(biāo)測試時，定標(biāo)信號從OP3的CAL端口注入。 其中，運(yùn)放OP3與相關(guān)元器件連接組成驅(qū)動放大電路。運(yùn)放OP4、 OP5、 OP6 及相關(guān)元器件組成有增益的二階低通濾波器，將模擬混疊心電信號放大到AD 轉(zhuǎn)換器要求的輸入電壓范圍。
如圖2_3所示，所述定標(biāo)信號發(fā)生器采用lmV定標(biāo)信號發(fā)生器電路，該 電路用于提供標(biāo)準(zhǔn)lmV定標(biāo)信號。該電路受連接DSP控制器IO 口的DSP—CAL 端口控制，當(dāng)DSP—CAL為低電平時，定標(biāo)信號發(fā)生器工作，為系統(tǒng)測試提供定 標(biāo)信號，信號從CAL端口注入主放大器。
為了更好地實(shí)現(xiàn)本發(fā)明目的，在本實(shí)施例應(yīng)用中，F(xiàn)PGA中的內(nèi)部存儲器 包括4個(緩存區(qū)a、緩存區(qū)b、緩存區(qū)c、緩存區(qū)d)，其中，緩存區(qū)a、緩存 區(qū)b用于緩存從雙通道采集及模數(shù)轉(zhuǎn)換模塊與FPGA之間的數(shù)據(jù)通道I輸入的 數(shù)字混疊心電信號，緩存區(qū)c、緩存區(qū)d用于緩存從雙通道采集及模數(shù)轉(zhuǎn)換模塊 與FPGA之間的數(shù)據(jù)通道II輸入的數(shù)字混疊心電信號，以實(shí)現(xiàn)采用乒乓機(jī)制存 儲數(shù)字混疊心電信號，避免了 FPGA與雙通道采集及模數(shù)轉(zhuǎn)換模塊、FPGA與 DSP之間高速讀寫數(shù)字混疊心電信號數(shù)據(jù)的沖突；同時FPGA對系統(tǒng)邏輯部分 進(jìn)行控制，具體為FPGA單元對DSP外接的SDRAM和Flash進(jìn)行地址譯碼以 及系統(tǒng)復(fù)位信號控制、數(shù)據(jù)和程序讀寫邏輯控制等.。
優(yōu)選的，上述緩存區(qū)a、緩存區(qū)b、緩存區(qū)c、緩存區(qū)D的容量均為1KB。 FPGA還可以外接LED燈，用于數(shù)據(jù)緩存區(qū)存滿數(shù)字混疊心電信號數(shù)據(jù)時， 點(diǎn)亮LED燈以提示數(shù)據(jù)緩存區(qū)寫滿錯誤。為了更好地實(shí)現(xiàn)本發(fā)明目的，在本實(shí)施例應(yīng)用中，所述DSP的濾波器為
FIR濾波器。
所述DSP外接的STRAM包括4個數(shù)據(jù)緩存區(qū)(緩存區(qū)A、緩存區(qū)B、緩 存區(qū)C、緩存區(qū)D)，其中，緩存區(qū)A、緩存區(qū)B用于緩存從數(shù)據(jù)存儲及邏輯控 制單元(FPGA)與數(shù)字信號處理器(DSP)之間的數(shù)據(jù)通道x輸入的數(shù)字混疊 心電信號，緩存區(qū)C、緩存區(qū)D用于緩存從數(shù)據(jù)存儲及邏輯控制單元(FPGA) 與數(shù)字信號處理器(DSP)之間的數(shù)據(jù)通道y輸入的數(shù)字混疊心電信號，以實(shí)現(xiàn) 采用乒乓機(jī)制存儲數(shù)字混疊心電信號。
優(yōu)選的，上述緩存區(qū)A、緩存區(qū)B、緩存區(qū)C、緩存區(qū)D容量均為32KB， 且每個緩存區(qū)均分為32個1KB的扇區(qū)， 一個緩存區(qū)有32個扇區(qū)。
所述輸出設(shè)備為打印設(shè)備、存儲設(shè)備和終端顯示器中的一種或任意多種， 輸出設(shè)備與核心控制處理器(ARM)電連接。
一種用于胎兒心電監(jiān)護(hù)的快速盲源分離胎兒心電檢測方法，如圖3所示， 包括以下步驟
A、 雙通道采集及模數(shù)轉(zhuǎn)換模塊從普通心電圖導(dǎo)聯(lián)電纜采集兩路模擬混疊心 電信號，然后依次對兩路模擬混疊心電信號進(jìn)行過濾工頻信號、放大、模數(shù)轉(zhuǎn) 換，進(jìn)而將模數(shù)轉(zhuǎn)換后的兩路數(shù)字混疊心電信號經(jīng)兩路數(shù)據(jù)通道發(fā)送到FPGA;
B、 FPGA采用兵乓機(jī)制把兩路數(shù)字混疊心電信號直接存儲到內(nèi)部存儲器中， 并采用中斷方式發(fā)送中斷信號通知DSP批量讀取數(shù)字混疊心電信號；
C、 DSP收到中斷信號后，采用DMA模式批量讀取FPGA內(nèi)部存儲器中的 數(shù)字混疊心電信號，然后采用乒乓機(jī)制存儲到DSP所外接的SDRAM中；DSP 采用盲源分離方法對數(shù)字混疊心電信號進(jìn)行盲源分離，然后對分離出的兩組源 信號進(jìn)行濾波，即可濾除母體心電信號、提取胎兒心電信號，提取所并將胎兒 心電信號采用乒乓機(jī)制存儲到DSP所外接的SDRAM中；
D、 ARM采用DMA模式讀取DSP所外接的SDRAM中的胎兒心電信號， 然后存儲到接口控制模塊所外接的SDRAM中；
E、 接口控制模塊控制所外接的SDRAM中的胎兒心電信號輸出到輸出設(shè)備。上述方法中，步驟B所述FPGA采用兵乓機(jī)制把兩路數(shù)字混疊心電信號直
接存儲到內(nèi)部存儲器中，并采用中斷方式發(fā)送中斷信號通知DSP批量讀取數(shù)字 混疊心電信號，F(xiàn)PGA針對從數(shù)據(jù)通道I 、數(shù)據(jù)通道輸入的數(shù)字混疊心電信號均
采用以下具體操作
B-1.FPGA首先檢査當(dāng)前數(shù)據(jù)通道所對應(yīng)的緩存區(qū)1滿標(biāo)志，如果緩存區(qū)1 標(biāo)志為不滿，則將該當(dāng)前數(shù)據(jù)通道傳來的數(shù)字混疊心電信號存儲在緩沖區(qū)l，緩 沖區(qū)l的存儲地址遞增l，并累加計(jì)數(shù)；
B-2.當(dāng)緩存區(qū)1寫滿1KB字節(jié)后，設(shè)置緩存區(qū)1滿的標(biāo)志，緩存區(qū)1結(jié)束 存儲數(shù)字混疊心電信號，F(xiàn)PGA發(fā)送中斷信號通知DSP讀取緩存區(qū)1中的數(shù)字 混疊心電信號；
B-3.當(dāng)緩存區(qū)l標(biāo)志為滿，并且被DSP讀取數(shù)字混疊心電信號的時候，當(dāng) 前數(shù)據(jù)通道傳來的數(shù)字混疊心電信號按照上述步驟B-l 、 B-2所述的操作存儲 在當(dāng)前數(shù)據(jù)通道所對應(yīng)的另一個緩沖區(qū)，即緩沖區(qū)2中，并通知(DSP讀取緩 存區(qū)2中的數(shù)字混疊心電信號；
B-4當(dāng)緩存區(qū)l、緩存區(qū)2標(biāo)志均為滿時，則點(diǎn)亮FPGA外接的LED燈提 示溢出錯誤。
上述方法中，步驟C所述DSP采用DMA模式批量讀取FPGA內(nèi)部存儲器 中的數(shù)字混疊心電信號，然后采用乒乓機(jī)制存儲到DSP所外接的SDRAM中，
DSP針對從數(shù)據(jù)通道u、數(shù)據(jù)通道n輸入的數(shù)字混疊心電信號均采用以下具體
操作
C-a.DSP收到中斷信號后，首先檢査當(dāng)前數(shù)據(jù)通道所對應(yīng)的緩存區(qū)滿標(biāo)志， 如果緩存區(qū)x標(biāo)志為不滿，則通過DMA方式讀取當(dāng)前數(shù)據(jù)通道傳來的1KB數(shù) 字混疊心電信號并存儲在緩沖區(qū)x的一個未滿的扇區(qū)中，存儲完畢后，檢查是 否已經(jīng)寫完該當(dāng)前數(shù)據(jù)通道緩存區(qū)；
C-b.如果寫入地址指針沒有指向該當(dāng)前數(shù)據(jù)通道緩存區(qū)x的區(qū)尾，則地址 累加，指向緩存區(qū)x的下一個扇區(qū)；否則，置該當(dāng)前數(shù)據(jù)通道有待處理數(shù)據(jù)標(biāo) 志有效，并把該當(dāng)前數(shù)據(jù)通道所對應(yīng)的另外一個緩存區(qū)y置為未滿，寫入指針 指向緩存區(qū)y的區(qū)頭，當(dāng)前數(shù)據(jù)通道傳來的數(shù)字混疊心電信號按照上述步驟C-a 所述的操作存儲在緩沖區(qū)y;
當(dāng)當(dāng)前數(shù)據(jù)通道以及另一個數(shù)據(jù)通道的有待處理數(shù)據(jù)標(biāo)志都有效的時候，DSP從置有待處理數(shù)據(jù)標(biāo)志的兩個緩存區(qū)讀取數(shù)據(jù)，然后，將兩個數(shù)據(jù)通道的 有待處理數(shù)據(jù)標(biāo)志清除，并進(jìn)行下一步盲源分離的操作。
上述方法中，步驟C所述DSP采用盲源分離方法對數(shù)字混疊心電信號進(jìn)行 盲源分離，該盲源分離方法是基于混疊信號的數(shù)學(xué)模型，模型表述為 xW = As(0，式中，t表示采樣時間，S(0 = "O2(0，"'A(0f為源信號矢量， x(^"(,)，X2(,)，…，x^))r為觀測信號矢量，A為未知的附x"的混疊矩陣，符號('f 表示矩陣的轉(zhuǎn)置，盲源分離方法如圖4所示，步驟如下
C-l.對兩路數(shù)字混疊心電信號"w ，進(jìn)行白化，將兩路數(shù)字混疊心
電信號轉(zhuǎn)化為兩路不相關(guān)的混疊心電信號，即兩路白化混疊心電信號^W、 x^);其操作過程是尋找一個白化矩陣，對《G) ， 進(jìn)行一個線性的變換， 以便進(jìn)行分離，白化矩陣的計(jì)算流程如圖4_1所示
C-l-l.對信號的二階矩運(yùn)算，得到信號的協(xié)方差矩陣C:E[^)x^)]，具體
的步驟是先分別計(jì)算《G)， 的方差，作為協(xié)方差矩陣的對角線元素，
然后求《G) ， 的互二階矩得到非對角線元素，該協(xié)方差矩陣為對角矩陣；
C-1-2.對上面的協(xié)方差矩陣進(jìn)行特征值分解C:VDV 其中矩陣V為正交 矩陣，即VV、1，矩陣D為對角陣，它表示矩陣V與其轉(zhuǎn)置的乘積為單位矩陣， 矩陣I為單位矩陣；
C-1-3.在得到正交矩陣V后，對對角矩陣D的對角元素開平方后在倒數(shù)一個 新矩陣，記為D—l而后得到白化矩陣Q:VDl;
C-1-4.對混疊信號進(jìn)行線性變換，得到白化信號xG) —Qx(G，白化矩陣的元 素為仏!、 "u《2、 ％，經(jīng)正交變換Q后，得到的白化信號x(O滿足可^ )] = 1，
其中新的兩路白化混疊心電信號、 JC;(O ， X;(0 — ^X々)+ ^X2(0 ，
c-2.計(jì)算x〖w、 ^(,)的最小值11，=^11{乂11(,)}, x2mm=i^n{x;(o}，對x&)、 x;(o進(jìn)行位置移動以分別將x;(o、 x;(o的最小值轉(zhuǎn)化為o，獲得兩路移動后的
白化混疊心電信號，即^W —xjW —x'，，該位置移動的計(jì)算流程圖如圖4一2
x2(o"2(o-x2,min
所示
C畫2畫l.分別求x;(O、 x;(,)的最小值x^,m^x;(W， x2，=r^ng(0}，即在信
號的整個樣本里尋找最小值；c-2 -2.對x;w、 x;(,)分別減去它們的最小值，使得它們?yōu)榉秦?fù)信號。即兩
路移動后的白化混疊心電信號1")卩1")一、皿，在每個時刻上進(jìn)行減法。
x2(0 —x2(0 — x2min
C-3.如圖 4 一 2 所示，計(jì)算x,2(0 、 x&)的最大值 xlmax =111^{々(/)}, x2max :mpx(xf(W ， 根據(jù)兩個最大值計(jì)算旋轉(zhuǎn)角度
A^an-1(^^)，根據(jù)旋轉(zhuǎn)角度在坐標(biāo)面上對《(,)、x^)進(jìn)行旋轉(zhuǎn)，獲得第一
次旋轉(zhuǎn)后的混疊心電信號x&)、 x23(,);
C-4.如圖 4 _ 3 所示，計(jì)算x&) 、 x23(r)的最大值 xf， =m,aX{x,3(0}， x23max =mpc{x23(0}， 根據(jù)兩個最大值計(jì)算旋轉(zhuǎn)角度
A二taiT1(4^)，根據(jù)旋轉(zhuǎn)角度在坐標(biāo)面上對x&)、 x^)進(jìn)行旋轉(zhuǎn)，獲得第二
次旋轉(zhuǎn)后的兩路混疊心電信號x^)、 x24(r)，分離出第一個源信號x^)，其中， x; (/)仨x (0 sin A + x(0 cos / 2;
C-5.計(jì)算x^)、 x^)的去相關(guān)性系數(shù)"，其中，"=可 )]，對x&)進(jìn)
行去相關(guān)，即可分離出第二個源信號xf(r)，其中《(0 = <(0-"124(0，具體操作 如圖4一4所示
C-5-1.計(jì)算x，(0與x^)的互相關(guān)函數(shù)可^(0《(0]，該公式體現(xiàn)了信號的互功
率；
C-5-2.計(jì)算信號x&)的二階矩M《W2]，這個公式表述了了信號的功率；計(jì) 算去相關(guān)性的系數(shù)"=^^。
由此可以計(jì)算得到第二個源信號，—x&)-"《(0， xf(/)為分離的第二個 源信號。
上述分離方法中分離出來的第二個源信號A^)、第一個源信號《《，由于胎
兒心率通常在120次/min 160次/min，是成人心率(60次/min 100次/min) 的2倍以上，并且，成人心率信號一般強(qiáng)于胎兒心率信號，因此，通過終端顯 示器，可以判斷確定胎兒心電信號。
上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí) 施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、 替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
19
權(quán)利要求
1、快速盲源分離胎兒心電檢測儀，其特征在于包括雙通道采集及模數(shù)轉(zhuǎn)換模塊、自帶內(nèi)部存儲器的數(shù)據(jù)存儲及邏輯控制單元、用于盲源分離的數(shù)字信號處理器、核心控制處理器以及輸出設(shè)備；其中，所述雙通道采集及模數(shù)轉(zhuǎn)換模塊的輸入端與普通心電圖導(dǎo)聯(lián)電纜電連接，雙通道采集及模數(shù)轉(zhuǎn)換模塊的兩輸出端通過兩路數(shù)據(jù)通道與數(shù)據(jù)存儲及邏輯控制單元電連接，數(shù)據(jù)存儲及邏輯控制單元通過兩路數(shù)據(jù)通道與數(shù)字信號處理器電連接，數(shù)字信號處理器還依次與核心控制處理器以及輸出設(shè)備電連接；所述數(shù)字信號處理器設(shè)置有互相電連接的盲源分離模塊和濾波器，同時，所述數(shù)字信號處理器和核心控制處理器均外接有程序存儲器和數(shù)據(jù)存儲器。
2、 根據(jù)權(quán)利要求1所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述雙通道采集及模數(shù)轉(zhuǎn)換模塊包括前置放大器、兩路濾波放大電路、定標(biāo)信號 發(fā)生器、定標(biāo)信號控制接口和2個AD轉(zhuǎn)換器，兩路濾波放大電路均由工頻陷 波器與主放大器電連接組成，所述前置放大器與普通心電圖導(dǎo)聯(lián)電纜電連接， 前置放大器的兩個輸出端各與1個濾波放大電路中的工頻陷波器電連接，兩路 濾波放大電路中的主放大器同時與定標(biāo)信號發(fā)生器電連接，兩路濾波放大電路 中的主放大器各與1個AD轉(zhuǎn)換器電連接，定標(biāo)信號控制接口通過數(shù)據(jù)存儲及 邏輯控制單元與數(shù)字信號處理器電連接。
3、 根據(jù)權(quán)利要求2所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述2個AD轉(zhuǎn)換器均采用大于10bit采樣精度的模數(shù)轉(zhuǎn)換器。
4、 根據(jù)權(quán)利要求2所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述前置放大器包括差動放大器a、差動放大器b、驅(qū)動放大器c、驅(qū)動放大器d、 用于抑制工頻干擾的右腿驅(qū)動電路、模擬開關(guān)以及導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路， 其中所述差動放大器a和差動放大器b均設(shè)置有用于提高差動放大器的輸入 阻抗和共模抑制比的緩沖放大器；差動放大器a分別與右腿驅(qū)動電路、導(dǎo)聯(lián)電 纜屏蔽層驅(qū)動電路、驅(qū)動放大器c電連接；差動放大器b分別與右腿驅(qū)動電路、 導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路、驅(qū)動放大器d電連接；驅(qū)動放大器c、驅(qū)動放大器d 同時與模擬開關(guān)電連接；模擬開關(guān)與定標(biāo)信號控制接口電連接；右腿驅(qū)動電路 通過普通心電圖導(dǎo)聯(lián)電纜與孕產(chǎn)婦右腿導(dǎo)通；導(dǎo)聯(lián)電纜屏蔽層驅(qū)動電路與普通 心電圖導(dǎo)聯(lián)電纜屏蔽層連接。
5、 根據(jù)權(quán)利要求1所述的快速盲源分離胎兒心電檢測儀，其特征在于所 述輸出設(shè)備為打印設(shè)備、存儲設(shè)備和終端顯示器中的一種或任意多種。
6、 快速盲源分離胎兒心電檢測方法，其特征在于，包括以下步驟-A、 雙通道采集及模數(shù)轉(zhuǎn)換模塊從普通心電圖導(dǎo)聯(lián)電纜采集兩路模擬混疊心電信號，然后依次對兩路模擬混疊心電信號進(jìn)行過濾工頻信號、放大、模數(shù)轉(zhuǎn) 換，進(jìn)而將模數(shù)轉(zhuǎn)換后的兩路數(shù)字混疊心電信號經(jīng)兩路數(shù)據(jù)通道發(fā)送到數(shù)據(jù)存儲及邏輯控制單元；B、 數(shù)據(jù)存儲及邏輯控制單元把兩路數(shù)字混疊心電信號存儲到內(nèi)部存儲器 中，并采用中斷方式發(fā)送中斷信號通知數(shù)字信號處理器批量讀取數(shù)字混疊心電 信號；C、 數(shù)字信號處理器收到中斷信號后，采用直接內(nèi)存訪問模式批量讀取數(shù)據(jù) 存儲及邏輯控制單元內(nèi)部存儲器中的數(shù)字混疊心電信號，然后存儲到該數(shù)字信 號處理器所外接的數(shù)據(jù)存儲器中；數(shù)字信號處理器采用盲源分離方法對數(shù)字混 疊心電信號進(jìn)行盲源分離，然后對分離出的兩組源信號進(jìn)行濾波，即可濾除母 體心電信號、提取胎兒心電信號，提取所并將胎兒心電信號到該數(shù)字信號處理 器所外接的數(shù)據(jù)存儲器中；D、 核心控制處理器采用DMA模式讀取數(shù)字信號處理器所外接的數(shù)據(jù)存儲 器中的胎兒心電信號，然后存儲到接口控制模塊所外接的數(shù)據(jù)存儲器中；E、 接口控制模塊控制所外接的數(shù)據(jù)存儲器中的胎兒心電信號輸出到輸出設(shè)備。
7、 根據(jù)權(quán)利要求6所述的快速盲源分離胎兒心電檢測方法，其特征在于 步驟B所述數(shù)據(jù)存儲及邏輯控制單元把兩路數(shù)字混疊心電信號存儲到內(nèi)部存儲 器，是采用乒乓機(jī)制進(jìn)行存儲。
8、 根據(jù)權(quán)利要求6所述的快速盲源分離胎兒心電檢測方法，其特征在于-步驟C所述數(shù)字信號處理器存儲數(shù)字混疊心電信號以及胎兒心電信號，均是采用乒乓機(jī)制進(jìn)行存儲。
9、 根據(jù)權(quán)利要求6所述的快速盲源分離胎兒心電檢測方法，其特征在于 步驟C所述數(shù)字信號處理器采用盲源分離方法對數(shù)字混疊心電信號進(jìn)行盲源分離，該盲源分離方法具體如下9-1.對兩路數(shù)字混疊心電信號義(0 ， 進(jìn)行白化，其中，t表示采樣時間，將兩路數(shù)字混疊心電信號轉(zhuǎn)化為兩路不相關(guān)的混疊心電信號，即兩路白化混疊心電信號x;(r)、 x;(0;9-2.計(jì)算兩路白化混疊心電信號x,1(0、 4(/)的最小值，對兩路白化混疊心 電信號進(jìn)行位置移動以分別將兩路白化混疊心電信號的最小值轉(zhuǎn)化為0，獲得 兩路移動后的白化混疊心電信號x力)、9-3.計(jì)算兩路移動后的白化混疊心電信號^2(/)、 g(r)的最大值，根據(jù)兩個 最大值計(jì)算旋轉(zhuǎn)角度，根據(jù)旋轉(zhuǎn)角度在坐標(biāo)面上對步驟10-2獲得的兩路移動 后的白化混疊心電信號進(jìn)行旋轉(zhuǎn)，獲得第一次旋轉(zhuǎn)后的混疊心電信號;cf(O、;9-4.計(jì)算第一次旋轉(zhuǎn)后的混疊心電信號<(,)、S(O的最大值，根據(jù)兩個最 大值計(jì)算旋轉(zhuǎn)角度，根據(jù)旋轉(zhuǎn)角度在坐標(biāo)面上對步驟10-3獲得的兩路第一次 旋轉(zhuǎn)后的白化混疊心電信號進(jìn)行旋轉(zhuǎn)，獲得第二次旋轉(zhuǎn)后的兩路混疊心電信號 ^W、《(O，即可分離出第一個源信號x^);9-5.計(jì)算第二次旋轉(zhuǎn)后的兩路混疊心電信號<(,)、《(O的去相關(guān)性系數(shù)"，對第二次旋轉(zhuǎn)后的混疊心電信號^(0進(jìn)行去相關(guān)，即可分離出第二個源信 號xf(/)。
全文摘要
本發(fā)明為快速盲源分離胎兒心電檢測儀及檢測方法，包括雙通道采集及模數(shù)轉(zhuǎn)換模塊、自帶內(nèi)部存儲器的FPGA、用于盲源分離的DSP、ARM以及輸出設(shè)備，雙通道采集及模數(shù)轉(zhuǎn)換模塊與普通心電圖導(dǎo)聯(lián)電纜電連接，雙通道采集及模數(shù)轉(zhuǎn)換模塊通過兩路數(shù)據(jù)通道與FPGA電連接，F(xiàn)PGA通過兩路數(shù)據(jù)通道與DSP電連接，DSP還依次與ARM以及輸出設(shè)備電連接；DSP和ARM均外接有程序存儲器和數(shù)據(jù)存儲器。本發(fā)明采用高速采集和處理架構(gòu)，實(shí)時從混疊心電信號中檢測出胎兒心電信號，采用盲源分離的方法，解決了母親心電信號和胎兒心電信號時域和頻域相互重疊難以分離的問題，高效準(zhǔn)確的提取出胎兒心電信號用于診斷。
文檔編號A61B5/0444GK101513345SQ20081022048
公開日2009年8月26日 申請日期2008年12月26日 優(yōu)先權(quán)日2008年12月26日
發(fā)明者傅予力, 劉震宇, 楊祖元, 坤 蔡, 侃 謝, 謝勝利 申請人:華南理工大學(xué)