專利名稱：視頻編碼單元及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種編碼單元，特別是涉及一種視頻編碼單元及其實(shí)現(xiàn)方法。
背景技術(shù)：
視頻記錄系統(tǒng)是航電系統(tǒng)中專門用于記錄飛機(jī)座艙顯示器視頻畫面的裝置，它將飛行過程中的所有飛行控制畫面完整地記錄到非易失的存儲介質(zhì)中，供飛行結(jié)束后的地面分析使用，視頻記錄系統(tǒng)主要由視頻編碼單元、主控單元、存儲單元構(gòu)成，信號流圖如圖I所示，視頻編碼單元接收多路高清視頻并對其進(jìn)行編碼壓縮，通過PCIE總線將壓縮好的碼流數(shù)據(jù)送給主控單元，主控單元負(fù)責(zé)對碼流數(shù)據(jù)進(jìn)行打包、文件管理，最后送入到存儲單元中保存。視頻編碼單元是視頻記錄系統(tǒng)中最關(guān)鍵的部分，因?yàn)橐曨l編碼性能的好壞直接決定了圖像質(zhì)量的優(yōu)劣，也間接影響到視頻記錄系統(tǒng)內(nèi)部總線數(shù)據(jù)吞吐率的需求和后端存儲介質(zhì)的容量需求，目前，視頻編碼標(biāo)準(zhǔn)大多采用IS0/IEC與ITU-T組成的聯(lián)合視頻組(JVT)制定的H. 264/AVC標(biāo)準(zhǔn)，而實(shí)現(xiàn)該標(biāo)準(zhǔn)可以通過多種途徑，如采用在CPU或DSP上運(yùn)行視頻壓縮算法的方式實(shí)現(xiàn)，即常說的軟編碼，或采用FPGA(Field — Programmable Gate Array,現(xiàn)場可編程門陣列)芯片通過現(xiàn)場編程的手段實(shí)現(xiàn)對視頻的編碼處理，但上述方式或多或少都存在一些不可避免的缺陷，軟編碼方式技術(shù)難度大、開發(fā)門檻高、開發(fā)周期長且前端視頻接口芯片選擇面小，而采用FPGA芯片的方式雖然能夠較靈活地實(shí)現(xiàn)對多路視頻的編碼，但因FPGA芯片在實(shí)現(xiàn)了視頻編碼的同時(shí)，內(nèi)部的冗余單元仍處于工作狀態(tài)，導(dǎo)致功耗較大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種視頻編碼單元及其實(shí)現(xiàn)方法，其具有易于開發(fā)、功耗低、性能高等特點(diǎn)，完全可以滿足機(jī)載高清視頻記錄系統(tǒng)的需要。本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題的一種視頻編碼單元，其特征在于，其包括DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯 片、第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD芯片、ASIC芯片、橋接芯片，DVI視頻接口芯片、LVDS視頻接口芯片都與第一總線選擇開關(guān)連接，DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片都與CPLD芯片連接，RGB視頻接口芯片、YPbPr視頻接口芯片還都與第二總線選擇開關(guān)連接，第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD芯片與ASIC芯片連接，ASIC芯片與橋接芯片連接，DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片的作用是將輸入的各種不同格式的視頻轉(zhuǎn)換為ASIC芯片能夠接受的數(shù)字視頻模式，第一總線選擇開關(guān)和第二總線選擇開關(guān)根據(jù)ASIC芯片GPIO輸出的電平信號選擇其中一路數(shù)字視頻信號輸出。優(yōu)選地，所述ASIC芯片包括視頻輸入模塊、視頻預(yù)處理模塊、H. 264編碼引擎、CPU模塊、DDR控制器模塊、時(shí)鐘模塊、GPIO模塊、I2C模塊、PCI接口、RS232調(diào)試串口、JTAG調(diào)試口等接口 ；視頻輸入模塊接收輸入的數(shù)字視頻信號，對其進(jìn)行解碼處理，輸出數(shù)據(jù)流到緩沖區(qū)等待視頻預(yù)處理；視頻預(yù)處理模塊對視頻執(zhí)行去隔行、去噪、OSD疊加等操作；H. 264編碼引擎負(fù)責(zé)對視頻進(jìn)行H. 264編碼，根據(jù)設(shè)置的幀率、量化系數(shù)、碼流大小、碼率控制方式、關(guān)鍵幀間隔對視頻進(jìn)行編碼處理;CPU模塊是ASIC芯片內(nèi)部的控制單元，它管理著整個(gè)芯片任務(wù)的調(diào)度和執(zhí)行；DDR控制器模塊是內(nèi)存請求者與DDR存儲器之間的接口，它執(zhí)行所有的DDR存儲器控制功能去支持來自用戶接口的讀寫操作，使得用戶邏輯無需考慮DDR存儲器的控制和時(shí)鐘問題而訪問DDR存儲器；時(shí)鐘模塊接收外部的時(shí)鐘信號并通過內(nèi)部PLL電路產(chǎn)生CPU模塊的主頻時(shí)鐘和DDR存儲器需要的工作時(shí)鐘；GPI0模塊用于生成或采集特定應(yīng)用的輸出或輸入信號，如高低電平信號或上升、下降沿信號；I2C模塊通過I2C總線控制外部的串行接口設(shè)備，如視頻接口芯片，滿足不同視頻接口的需求；PCI接口內(nèi)部集成PCI總線控制器，視頻編碼的最終數(shù)據(jù)將通過PCI接口輸出到PCI主設(shè)備或橋接芯片，PCI主設(shè)備也通過PCI總線訪問ASIC芯片的內(nèi)部資源；RS232調(diào)試串口輸出ASIC芯片的工作狀態(tài)信息，可以實(shí)時(shí)觀察芯片的工作情況；JTAG調(diào)試口多用于調(diào)試，可以輔助設(shè)計(jì)人員讀寫芯片內(nèi)部的資源。
本發(fā)明還提供一種視頻編碼單元的實(shí)現(xiàn)方法，其特征在于，其包括以下步驟步驟一選擇ASIC芯片選型；ASIC芯片作為視頻編碼的主芯片，必須具備強(qiáng)大的視頻編碼能力，支持H. 264Main profile和Baseline profile視頻壓縮格式,至少具備兩路聞清視頻同時(shí)編碼的能力，具有視頻處理功能和外圍接口 ；步驟二 選擇視頻接口芯片選型；針對不同的視頻輸入需用不同的接口芯片，視頻接口芯片將原始信號轉(zhuǎn)換為ASIC芯片所能接收的數(shù)字視頻；步驟三PCI到PCIE總線轉(zhuǎn)換；此步驟需根據(jù)ASIC芯片接口類型決定是否需要，若ASIC芯片本身具有PCIE總線接口，則該步驟不需要，若ASIC芯片為PCI總線接口，則需要PCI到PCIE總線的轉(zhuǎn)換，可以通過增加CPU芯片或橋接芯片來完成總線轉(zhuǎn)換；步驟四CPLD芯片的邏輯實(shí)現(xiàn)，CPLD芯片完成視頻編碼單元的邏輯控制，通過接收信號來產(chǎn)生視頻編碼單元需要的信號。本發(fā)明的積極進(jìn)步效果在于本發(fā)明為機(jī)載視頻記錄系統(tǒng)內(nèi)部的視頻編碼單元提供了一種新的實(shí)現(xiàn)途徑，它充分利用了 ASIC芯片專用性強(qiáng)、效率高、實(shí)現(xiàn)簡單的特點(diǎn)，配合不同的視頻接口芯片可以實(shí)現(xiàn)多種不同輸入格式視頻的編碼壓縮，外總線采用PCIE總線同主控單元交聯(lián)，連接關(guān)系簡單、高效，采用CPLD芯片實(shí)現(xiàn)一些簡單必要的邏輯控制，減少了大量控制芯片的使用，另外，本發(fā)明整體設(shè)計(jì)高效合理先進(jìn)、功耗較同類產(chǎn)品具有絕對優(yōu)勢，將為機(jī)載視頻記錄系統(tǒng)帶來前所未有的變革。


圖I為現(xiàn)有視頻記錄系統(tǒng)的原理框圖。圖2為本發(fā)明視頻編碼單元的原理框圖。圖3為本發(fā)明中ASIC芯片的原理框圖。圖4為本發(fā)明視頻編碼單元的功能示意框圖。
具體實(shí)施方式
下面結(jié)合附圖給出本發(fā)明較佳實(shí)施例，以詳細(xì)說明本發(fā)明的技術(shù)方案。如圖2所示，本發(fā)明視頻編碼單元包括DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片、第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD(ComplexProgrammable Logic Device,復(fù)雜可編程邏輯器件)芯片、ASIC (Application SpecificIntegrated Circuit，專用集成電路)芯片、橋接芯片，DVI視頻接口芯片、LVDS視頻接口芯片都與第一總線選擇開關(guān)連接，DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片都與CPLD芯片連接，RGB視頻接口芯片、YPbPr視頻接口芯片還都與第二總線選擇開關(guān)連接，第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD芯片與ASIC芯片連接，ASIC芯片與橋接芯片連接。視頻接口芯片(包括DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片等)的作用是將輸入的各種不同格式的視頻轉(zhuǎn)換為ASIC芯片能夠接受的數(shù)字視頻模式，一般為24bit RGB(8:8:8)或16bit YCbCr4:2:2模式；因單顆ASIC芯片 一般處理2路高清視頻，當(dāng)輸入四路高清視頻時(shí)，可以通過兩顆總線選擇開關(guān)實(shí)現(xiàn)四選二，即第一總線選擇開關(guān)選擇DVI或LVDS視頻接口芯片輸出的一路數(shù)字視頻輸出，第二總線選擇開關(guān)選擇RGB或YPbPr視頻接口芯片輸出的一路數(shù)字視頻輸出；CPLD芯片實(shí)現(xiàn)對前端視頻有無的探測；ASIC芯片對輸入的2路高清視頻進(jìn)行H. 264的編碼壓縮并將編碼后數(shù)據(jù)通過PCI總線送給橋接芯片；橋接芯片實(shí)現(xiàn)PCI總線到PCIE總線的轉(zhuǎn)換，實(shí)現(xiàn)同主控單元的PCIE總線連接。DVI視頻接口芯片選型有多種方案可以選擇，常用的有TI公司設(shè)計(jì)的TFP401和ADI公司設(shè)計(jì)的AD9388，兩芯片支持的最大視頻分辨率都為UXGA (1600X 1200)，最大像素頻率為165MHz，所以都可以接收單TMDS鏈的DVI視頻信號。兩芯片區(qū)別是TFP401數(shù)字視頻輸出為 24bit RGB(8:8:8)模式，而 AD9388 為 16bit YCbCr4:2:2 模式。LVDS視頻接口芯片選用美國國家半導(dǎo)體公司的DS90CF384MTD，它支持分辨率大小有 VGA (640X480)、SVGA (800X600)、XGA (1024X768)，DS90CF384MTD 芯片可以接收A0-A2串行信號或A0-A3串行信號，并將其轉(zhuǎn)化為18bit RGB(6:6:6)單像素格式或24bitRGB(8:8:8)單像素格式，當(dāng)輸出為18bit RGB(6:6:6)時(shí)，可以通過將RGB的低兩位接地的方式將其當(dāng)成24bitRGB(8:8:8)處理。RGB視頻分為5線RGB視頻和3線RGB視頻，5線RGB表示同步信號H、V獨(dú)立于RGB，而3線RGB表示H、V內(nèi)嵌到G信號中，RGB視頻接口芯片可以選用ADI公司設(shè)計(jì)的ADV7401 和 AD9883，ADV7401 芯片將模擬 RGB 視頻轉(zhuǎn)化為 16bit YCbCr4:2:2 模式，AD9883芯片將模擬RGB視頻轉(zhuǎn)化為24bit RGB(8:8:8)模式；YPbPr視頻為色差分量接口視頻，將模擬的Y、Pb、Pr信號分開，使用三條線纜來獨(dú)立傳輸，保障了色彩還原的準(zhǔn)確性，目前很多領(lǐng)域都支持色差信號的輸入，如高清電視，YPbPr視頻接口芯片可以選用ADI公司設(shè)計(jì)的ADV7401，ADV7401芯片將模擬YPbPr視頻轉(zhuǎn)化為 16bit YCbCr4:2:2 模式；第一總線選擇開關(guān)和第二總線選擇開關(guān)根據(jù)ASIC芯片GPIO輸出的電平信號選擇其中一路數(shù)字視頻信號輸出并將其送入到ASIC芯片的VIDE0INPUT 口，第一總線選擇開關(guān)、第二總線選擇開關(guān)可以選用TI公司設(shè)計(jì)的SN74CB3516212型開關(guān)，它是一款12位總線選擇開關(guān)；
CPLD芯片采用Xilinx公司設(shè)計(jì)的XC95144XL-7CSG144I型芯片，主要用于對視頻接口芯片輸出的DE信號進(jìn)行判斷，若有視頻輸入，DE信號為規(guī)則的波形信號，通過CPLD內(nèi)部的邏輯運(yùn)算可以輸出一高電平信號到ASIC芯片的GPIO端，若無視頻輸入，DE信號為非正常的波形信號，則CPLD輸出一低電平信號到GPIO端，ASIC芯片通過GPIO端的高低電平可以知曉有無視頻輸入。視頻接口單元的其他邏輯控制也可以通過CPLD芯片完成，如多狀態(tài)的選擇輸出、時(shí)鐘的產(chǎn)生等。為了能夠?qū)?路高清視頻進(jìn)行編碼，我們需要選擇了一款高性能的ASIC芯片，海思半導(dǎo)體公司的Hi35系列和富 瀚公司設(shè)計(jì)的FH87系列芯片都能夠滿足本發(fā)明的需求，它們采用純硬件模式完成H. 264編碼，可以和多種視頻接口芯片配合接收多種形式的數(shù)字視頻，具有靈活的視頻編碼選項(xiàng)設(shè)置和豐富的視頻預(yù)處理功能，較低的功耗和較小的封裝保證了其工作穩(wěn)定性和易用性。為了實(shí)現(xiàn)PCI同PCIE總線的互聯(lián)，本發(fā)明使用了 PCI-PCIE橋接芯片PEX8114-BC13BI G，該芯片簡單易用，面積小易于布局，功耗小易于散熱和穩(wěn)定。綜上所述，本發(fā)明視頻編碼單元選用一款帶有PCI總線的ASIC芯片實(shí)現(xiàn)對2路高清視頻同時(shí)編碼，可以完成DVI視頻、LVDS視頻、模擬RGB視頻的接入，通過選用N片ASIC芯片實(shí)現(xiàn)2XN (N=l、2、3、4)路視頻的擴(kuò)展編碼，采用PCI-PCIE橋接芯片實(shí)現(xiàn)PCI到PCIE總線轉(zhuǎn)換，從而完成與主控單元的交聯(lián)。如圖3所示，ASIC芯片內(nèi)部包括視頻輸入模塊、視頻預(yù)處理模塊、H. 264編碼引擎、CPU模塊、DDR控制器模塊、時(shí)鐘模塊、GPIO模塊、I2C模塊共八個(gè)模塊，還包含PCI接口、RS232調(diào)試串口、JTAG調(diào)試口等接口，視頻輸入模塊與視頻預(yù)處理模塊連接，視頻預(yù)處理模塊與H. 264編碼引擎連接，CPU模塊、DDR控制器模塊都與H. 264編碼引擎連接，DDR存儲器、CPU模塊都與DDR控制器模塊連接，I2C模塊、時(shí)鐘模塊、GPIO模塊、PCI接口、RS232調(diào)試串口、JTAG調(diào)試口等都與CPU模塊連接。視頻輸入模塊接收輸入的數(shù)字視頻信號，對其進(jìn)行解碼處理，輸出數(shù)據(jù)流到緩沖區(qū)等待視頻預(yù)處理；視頻預(yù)處理模塊對視頻執(zhí)行去隔行、去噪、OSD疊加等操作；H. 264編碼引擎負(fù)責(zé)對視頻進(jìn)行H. 264編碼，根據(jù)設(shè)置的幀率、量化系數(shù)、碼流大小、碼率控制方式、關(guān)鍵幀間隔對視頻進(jìn)行編碼處理;CPU模塊是ASIC芯片內(nèi)部的控制單元，它管理著整個(gè)芯片任務(wù)的調(diào)度和執(zhí)行；DDR控制器模塊是內(nèi)存請求者與DDR存儲器之間的接口，它執(zhí)行所有的DDR存儲器控制功能去支持來自用戶接口的讀寫操作，使得用戶邏輯無需考慮DDR存儲器的控制和時(shí)鐘問題而訪問DDR存儲器；時(shí)鐘模塊接收外部的時(shí)鐘信號并通過內(nèi)部PLL電路產(chǎn)生CPU模塊的主頻時(shí)鐘和DDR存儲器需要的工作時(shí)鐘；GPIO模塊用于生成或采集特定應(yīng)用的輸出或輸入信號，如高低電平信號或上升、下降沿信號；I2C模塊通過I2C總線控制外部的串行接口設(shè)備，如視頻接口芯片，滿足不同視頻接口的需求；PCI接口內(nèi)部集成PCI總線控制器，視頻編碼的最終數(shù)據(jù)將通過PCI接口輸出到PCI主設(shè)備或橋接芯片，PCI主設(shè)備也通過PCI總線訪問ASIC芯片的內(nèi)部資源；RS232調(diào)試串口輸出ASIC芯片的工作狀態(tài)信息，可以實(shí)時(shí)觀察芯片的工作情況；JTAG調(diào)試口多用于調(diào)試，可以輔助設(shè)計(jì)人員讀寫芯片內(nèi)部的資源，如寄存器或緩存區(qū)，從而高效地對視頻編碼單元進(jìn)行調(diào)試。如圖4所示，本實(shí)施例中視頻編碼單元需要接收I路高清DVI視頻、I路高清LVDS視頻、I路高清RGB視頻和I路高清YPbPr視頻，并選擇其中的任意2路進(jìn)行實(shí)時(shí)的編碼壓縮，編碼后的碼流數(shù)據(jù)通過PCIE高速總線送入到主控單元。以ASIC芯片為核心，根據(jù)不同的視頻輸入格式配置不同的前端視頻接口芯片，增加CPLD芯片用于視頻編碼單元的邏輯控制，采用PCI-PCIE橋接芯片實(shí)現(xiàn)PCI總線到PCIE總線的橋接轉(zhuǎn)換，該實(shí)現(xiàn)方法包括以下步驟步驟一選擇ASIC芯片選型。ASIC芯片作為視頻編碼的主芯片，必須具備強(qiáng)大的視頻編碼能力，支持H. 264Main profile和Baseline profile視頻壓縮格式,至少具備2路高清視頻(XGA分辨率或以上)同時(shí)編碼的能力，具有豐富的視頻處理功能，包括去隔行、去噪聲、OSD疊加、圖像縮放等，具有豐富的外圍接口，如I2C、PCI等，能夠接收多種格式的數(shù)字視頻，如16bit YCbCr4:2:2、24bit RGB(8:8:8)且內(nèi)外同步模式均可選擇。為了能夠?qū)?路高清視頻進(jìn)行編碼，我們選擇了一款高性能的ASIC芯片(比如海思半導(dǎo)體公司的Hi35系列或富瀚公司設(shè)計(jì)的FH87芯片)，其內(nèi)部功能框圖如圖3所示，它采用純硬件模式完成
H.264編碼，可以和多種視頻接口芯片配合接收多種形式的數(shù)字視頻，具有靈活的視頻編碼選項(xiàng)設(shè)置和豐富的視頻預(yù)處理功能，較低的功耗和較小的封裝保證了其工作穩(wěn)定性和易用 性；步驟二 選擇視頻接口芯片選型。機(jī)載高清視頻記錄系統(tǒng)有多種視頻輸入格式，常見的有模擬RGB視頻、LVDS視頻、DVI視頻，針對不同的視頻輸入需用不同的接口芯片，接口芯片可以選擇TI公司或ADI公司的相關(guān)產(chǎn)品。DVI視頻、LVDS視頻、RGB視頻和YPbPr視頻是目前視頻領(lǐng)域常用的幾種類型，在機(jī)載航電領(lǐng)域也被廣泛采用，DVI視頻和LVDS視頻為通過專用數(shù)字接口來傳輸視頻的形式，具有高速的傳輸性能和良好的抗干擾能力，RGB視頻和YPbPr視頻是較傳統(tǒng)的視頻接口形式，在很多系統(tǒng)或設(shè)備中還一直保留使用，要對這四種接口形式的視頻進(jìn)行編碼，必須選擇相應(yīng)的視頻接口芯片將原始信號轉(zhuǎn)換為ASIC芯片所能接收的數(shù)字視頻，因ASIC芯片可以接受多形式的數(shù)字視頻，故接口芯片的選擇面很廣泛;步驟三PCI到PCIE總線轉(zhuǎn)換。此步驟需根據(jù)ASIC芯片接口類型決定是否需要，若ASIC芯片本身具有PCIE總線接口，則該步驟不需要，若ASIC芯片為PCI總線接口，則需要PCI到PCIE總線的轉(zhuǎn)換，可以通過增加CPU芯片或橋接芯片來完成總線轉(zhuǎn)換。，完成對主控單元PCIE總線的連接，有兩種方式可完成此轉(zhuǎn)換(a)可以通過橋接芯片將兩總線互聯(lián)，橋接芯片作為主控單元的第一級外設(shè)，而ASIC芯片作為主控單元的第二級外設(shè)；(b)可以通過加入CPU芯片，該CPU芯片需同時(shí)具有PCI和PCIE總線接口，可以完成兩總線的局部鏈接，同時(shí)還可以分離主控單元的部分功能，如視頻數(shù)據(jù)打包和文件管理；步驟四CPLD芯片的邏輯實(shí)現(xiàn)，CPLD芯片完成視頻編碼單元的邏輯控制，如一些時(shí)鐘信號的產(chǎn)生或一些狀態(tài)位輸出，通過接收一些信號來產(chǎn)生視頻編碼單元需要的一些必要的信號。視頻編碼單元對視頻進(jìn)行編碼，存在一種比較特殊的情況，就是視頻編碼單元在上電工作后視頻才正常輸入，這就造成ASIC芯片無法對輸入視頻進(jìn)行識別，為了解決此問題，我們可通過增加CPLD芯片，通過編寫邏輯對視頻接口芯片輸出的DE信號進(jìn)行探測并輸出高低電平信號給ASIC芯片的GPIO 口，一旦有視頻輸入，GPIO 口的高電平信號便可作為ASIC芯片輸入信號告知ASIC芯片，從而對視頻進(jìn)行識別并啟動(dòng)編碼。
由于視頻編碼單元采用ASIC芯片為主編碼芯片，ASIC (Application SpecificIntegrated Circuits)即專用集成電路,它將CPU模塊、H. 264編碼引擎、視頻預(yù)處理模塊、DDR控制器等集成到單芯片內(nèi)，減少了設(shè)計(jì)體積和重量，同時(shí)因芯片的專用性，不包含其它的冗余單元，無功耗浪費(fèi)，故總體設(shè)計(jì)功耗較低。進(jìn)一步，視頻編碼單元的設(shè)計(jì)是以ASIC芯片為中心，增加外圍芯片以實(shí)現(xiàn)整體功能，因ASIC芯片集成了多種功能單元，故外圍芯片的設(shè)計(jì)簡單，連線減少，硬件設(shè)計(jì)簡單，可靠性也將明顯提高；同時(shí)，因ASIC芯片內(nèi)部集成了視頻編碼引擎等功能模塊，無需額外開發(fā)視頻壓縮算法，使得軟件開發(fā)只需要完成針對不同需求的應(yīng)用軟件的開發(fā)，降低了開發(fā)難度。進(jìn)一步，ASIC芯片是針對視頻編碼而專門設(shè)計(jì)的，功能性能設(shè)計(jì)、電路設(shè)計(jì)、工藝設(shè)計(jì)之間緊密結(jié)合，這種一體化的設(shè)計(jì)將使視頻編碼單元具有前所未有的高性能。進(jìn)一步，因視頻編碼完全在ASIC芯片內(nèi)部實(shí)現(xiàn)，工作原理、數(shù)據(jù)流程、調(diào)用資源等對于用戶來說相當(dāng)于一個(gè)“黑匣子”，增強(qiáng)了保密性，更能適合軍用機(jī)載環(huán)境下的需求。雖然以上描述了本發(fā)明的具體實(shí)施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些 僅是舉例說明，在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下，可以對這些實(shí)施方式做出多種變更或修改。因此，本發(fā)明的保護(hù)范圍由所附權(quán)利要求書限定。
權(quán)利要求
1.一種視頻編碼單元，其特征在于，其包括DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片、第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD芯片、ASIC芯片、橋接芯片，DVI視頻接口芯片、LVDS視頻接口芯片都與第一總線選擇開關(guān)連接，DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片都與CPLD芯片連接，RGB視頻接口芯片、YPbPr視頻接口芯片還都與第二總線選擇開關(guān)連接，第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD芯片與ASIC芯片連接，ASIC芯片與橋接芯片連接，DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片的作用是將輸入的各種不同格式的視頻轉(zhuǎn)換為ASIC芯片能夠接受的數(shù)字視頻模式，第一總線選擇開關(guān)和第二總線選擇開關(guān)根據(jù)ASIC芯片GPIO輸出的電平信號選擇其中一路數(shù)字視頻信號輸出。
2.如權(quán)利要求I所述的視頻編碼單元，其特征在于，所述ASIC芯片包括視頻輸入模塊、視頻預(yù)處理模塊、H. 264編碼引擎、CPU模塊、DDR控制器模塊、時(shí)鐘模塊、GPIO模塊、I2C模塊、PCI接口、RS232調(diào)試串口、JTAG調(diào)試口等接口 ；視頻輸入模塊接收輸入的數(shù)字視頻信號，對其進(jìn)行解碼處理，輸出數(shù)據(jù)流到緩沖區(qū)等待視頻預(yù)處理；視頻預(yù)處理模塊對視頻執(zhí)行去隔行、去噪、OSD疊加等操作；H. 264編碼引擎負(fù)責(zé)對視頻進(jìn)行H. 264編碼，根據(jù)設(shè)置的幀率、量化系數(shù)、碼流大小、碼率控制方式、關(guān)鍵幀間隔對視頻進(jìn)行編碼處理;CPU模塊是ASIC芯片內(nèi)部的控制單元，它管理著整個(gè)芯片任務(wù)的調(diào)度和執(zhí)行；DDR控制器模塊是內(nèi)存請求者與DDR存儲器之間的接口，它執(zhí)行所有的DDR存儲器控制功能去支持來自用戶接口的讀寫操作，使得用戶邏輯無需考慮DDR存儲器的控制和時(shí)鐘問題而訪問DDR存儲器；時(shí)鐘模塊接收外部的時(shí)鐘信號并通過內(nèi)部PLL電路產(chǎn)生CPU模塊的主頻時(shí)鐘和DDR存儲器需要的工作時(shí)鐘；GPIO模塊用于生成或采集特定應(yīng)用的輸出或輸入信號，如高低電平信號或上升、下降沿信號；I2C模塊通過I2C總線控制外部的串行接口設(shè)備，如視頻接口芯片，滿足不同視頻接口的需求；PCI接口內(nèi)部集成PCI總線控制器，視頻編碼的最終數(shù)據(jù)將通過PCI接口輸出到PCI主設(shè)備或橋接芯片，PCI主設(shè)備也通過PCI總線訪問ASIC芯片的內(nèi)部資源；RS232調(diào)試串口輸出ASIC芯片的工作狀態(tài)信息，可以實(shí)時(shí)觀察芯片的工作情況；JTAG調(diào)試口多用于調(diào)試，可以輔助設(shè)計(jì)人員讀寫芯片內(nèi)部的資源。
3.一種視頻編碼單元的實(shí)現(xiàn)方法，其特征在于，其包括以下步驟 步驟一選擇ASIC芯片選型；ASIC芯片作為視頻編碼的主芯片，必須具備強(qiáng)大的視頻編碼能力，支持H. 264Main profile和Baseline profile視頻壓縮格式,至少具備兩路高清視頻同時(shí)編碼的能力，具有視頻處理功能和外圍接口 ； 步驟二 選擇視頻接口芯片選型；針對不同的視頻輸入需用不同的接口芯片，視頻接口芯片將原始信號轉(zhuǎn)換為ASIC芯片所能接收的數(shù)字視頻； 步驟三PCI到PCIE總線轉(zhuǎn)換；此步驟需根據(jù)ASIC芯片接口類型決定是否需要，若ASIC芯片本身具有PCIE總線接口，則該步驟不需要，若ASIC芯片為PCI總線接口，則需要PCI到PCIE總線的轉(zhuǎn)換，可以通過增加CPU芯片或橋接芯片來完成總線轉(zhuǎn)換； 步驟四CPLD芯片的邏輯實(shí)現(xiàn)，CPLD芯片完成視頻編碼單元的邏輯控制，通過接收信號來產(chǎn)生視頻編碼單元需要的信號。
全文摘要
本發(fā)明公開了一種視頻編碼單元及其實(shí)現(xiàn)方法，該視頻編碼單元包括DVI視頻接口芯片等，DVI視頻接口芯片、LVDS視頻接口芯片都與第一總線選擇開關(guān)連接，DVI視頻接口芯片、LVDS視頻接口芯片、RGB視頻接口芯片、YPbPr視頻接口芯片都與CPLD芯片連接，RGB視頻接口芯片、YPbPr視頻接口芯片還都與第二總線選擇開關(guān)連接，第一總線選擇開關(guān)、第二總線選擇開關(guān)、CPLD芯片與ASIC芯片連接，ASIC芯片與橋接芯片連接。本發(fā)明具有易于開發(fā)、功耗低、性能高等特點(diǎn)，完全可以滿足機(jī)載高清視頻記錄系統(tǒng)的需要。
文檔編號H04N7/26GK102970546SQ20121053976
公開日2013年3月13日 申請日期2012年12月13日 優(yōu)先權(quán)日2012年12月13日
發(fā)明者章圣焰, 陳廣水 申請人:中國航空無線電電子研究所